技術(shù)總結(jié)
本發(fā)明一種DRAM錘壓偵測電路，提供可物理實(shí)現(xiàn)的偵測方案，電路結(jié)構(gòu)簡單，實(shí)際電路的設(shè)計(jì)成本低，保證DRAM數(shù)據(jù)存儲(chǔ)的可靠性。其包括，串聯(lián)移位寄存器鏈，用來移位鎖存DRAM芯片內(nèi)部激活指令的行地址A_i；輸出地址鎖存器，連接在串聯(lián)移位寄存器鏈末端，用來鎖存輸出被錘壓到的行地址A_o；匹配邏輯電路，輸入端分別與輸出地址鎖存器和每一級(jí)移位寄存器輸出連接，用于串聯(lián)移位寄存器鏈的輸出行地址與輸出地址鎖存器的行地址進(jìn)行匹配比較；偵測邏輯電路，輸入端與匹配邏輯電路的輸出連接；偵測邏輯電路輸出偵測信號(hào)，同時(shí)輸出反饋信號(hào)控制移位寄存器和輸出地址鎖存器。

技術(shù)研發(fā)人員：王正文;徐思龍
受保護(hù)的技術(shù)使用者：西安紫光國芯半導(dǎo)體有限公司
文檔號(hào)碼：201710010168
技術(shù)研發(fā)日：2017.01.06
技術(shù)公布日：2017.05.24