相關(guān)申請的交叉引用

本申請要求2016年4月15日提交的申請?zhí)枮?0-2016-0046342的韓國專利申請的優(yōu)先權(quán)，其公開內(nèi)容通過引用整體合并于此。

本公開的實施例總體而言可以涉及一種刷新控制裝置，更具體地，涉及一種與刷新電流相關(guān)的技術(shù)。

背景技術(shù)：

近年來，對用于移動電子裝置(包括智能電話等)中的大容量動態(tài)隨機存取存儲器(dram)的消費需求快速增加。通常，儲存在諸如dram的半導體存儲器件的存儲單元中的數(shù)據(jù)可以被泄漏電流改變。因此，需要用于周期性地對存儲單元中儲存的數(shù)據(jù)重新充電的刷新操作。

諸如dram的動態(tài)半導體存儲器的存儲單元將數(shù)據(jù)儲存在電容性元件中。由于電荷從電容性元件的泄漏，必須周期性地刷新存儲單元。刷新過程執(zhí)行讀取操作以將存儲單元中儲存的電荷的水平恢復至原始狀態(tài)。

具體地，諸如雙倍數(shù)據(jù)速率同步dram(ddrsdram)的半導體存儲器件包括用于在其中儲存數(shù)據(jù)的多個存儲體，且每個存儲體在其中包括數(shù)千萬的存儲單元。每個存儲單元包括單元電容器和單元晶體管。半導體存儲器件可以將單元電容器充電或放電以將數(shù)據(jù)儲存在其中。

理想情況下，只要未使用額外的控制信號，單元電容器中儲存的電荷就必須是恒定的。然而，單元電容器中儲存的電荷因單元電容器與外圍電路之間的電壓差而不可避免地改變。

換言之，在對單元電容器充電的條件下，電荷可以泄漏到外部，或者在將單元電容器放電的條件下，可以接收電荷。改變單元電容器中儲存的電荷量可以表示單元電容器中儲存的數(shù)據(jù)被改變，導致儲存的數(shù)據(jù)丟失。半導體存儲器件可以執(zhí)行刷新操作以防止儲存的數(shù)據(jù)丟失。

隨著時間的推移，已經(jīng)開發(fā)了不同類型的刷新方法。通常，自動刷新方法被配置成使用位于存儲芯片外部的刷新計時器，使得存儲芯片可以響應于來自控制器的周期刷新命令來執(zhí)行刷新操作。

自刷新方法被配置成使用位于存儲芯片內(nèi)部的刷新計時器，使得所有的存儲芯片都被配置成從控制器請求刷新開始命令。

技術(shù)實現(xiàn)要素：

根據(jù)本公開的一個實施例，一種刷新控制裝置可以包括被配置成儲存熔絲數(shù)據(jù)的熔絲陣列。該刷新控制裝置可以包括刷新控制器，該刷新控制器包括單元陣列，單元陣列包括單位單元。該刷新控制器可以被配置成基于熔絲數(shù)據(jù)來儲存具有弱單元特性的字線的位置信息。該刷新控制裝置可以包括被配置成從選中單元的單元陣列接收數(shù)據(jù)的比較器，以及可以被配置成比較該數(shù)據(jù)來判斷弱字線的存在，以執(zhí)行或跳過對對應的單元的刷新操作。

附圖說明

圖1是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

圖2是圖示包括圖1中所示的刷新控制裝置的半導體器件的示例代表的示意圖。

圖3是圖示圖1的操作的示例代表的時序圖。

圖4是圖示圖1中所示的刷新控制器的示例代表的示意圖。

圖5是圖示圖1的操作的示例代表的流程圖。

圖6是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

圖7是圖示圖6的操作的示例代表的時序圖。

圖8是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

圖9是圖示圖8中所示的鎖存器電路的示例代表的詳細電路。

圖10圖示了采用以上關(guān)于圖1-9所討論的各種實施例的刷新控制裝置的系統(tǒng)的示例代表的框圖。

具體實施方式

現(xiàn)在將詳細參照本公開的實施例，實施例的示例在附圖中示出。在所有可能的地方，在附圖中將使用相同的附圖標記來指示相同或相似的部分。信號的邏輯電平可以與所描述的邏輯電平不同或相反。例如，可替代地，被描述為具有邏輯“高”電平的信號可以具有邏輯“低”電平，以及可替代地，被描述為具有邏輯“低”電平的信號可以具有邏輯“高”電平。

本公開的各種實施例可以針對提供一種刷新控制裝置，該刷新控制裝置實質(zhì)上消除了因相關(guān)領域的限制和不足而導致的一個或更多個問題。

本公開的一個實施例可以涉及一種刷新控制裝置，該刷新控制裝置用于通過根據(jù)各個單元的刷新特性而以不同的方式控制刷新周期來減小刷新電流。

圖1是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

參見圖1，刷新控制裝置1000可以包括熔絲陣列100、刷新控制器200、比較器300、組合電路400和刷新計數(shù)器500。刷新控制器200可以包括單元陣列(ca1、ca2)、行解碼器(xdec1、xdec2)和列解碼器(ydec1、ydec2)。

熔絲陣列100可以儲存與數(shù)據(jù)保持時間相對應的單元特性信息(characteristicinformation)作為熔絲數(shù)據(jù)。熔絲陣列100可以包括熔絲陣列組110和熔絲陣列組120。

與單元特性信息相對應的熔絲數(shù)據(jù)可以根據(jù)熔絲切斷來預儲存在熔絲陣列組110和熔絲陣列組120中。例如，可以經(jīng)由晶片測試而獲得關(guān)于具有弱特性的單元的信息，也可以經(jīng)由熔絲陣列組110和熔絲陣列組120來儲存弱單元的信息。

每個熔絲陣列組110和120可以包括電熔絲陣列(are)，在電熔絲陣列are中，單位熔絲單元沿行方向和列方向布置。熔絲陣列組110和熔絲陣列組120可以包括相同數(shù)量的單位熔絲單元。

在啟動操作期間，熔絲陣列組110可以將儲存在熔絲中的熔絲數(shù)據(jù)fd1輸出給行解碼器xdec1。在啟動操作期間，熔絲陣列組120可以將儲存在熔絲中的熔絲數(shù)據(jù)fd2輸出給行解碼器xdec2。

例如，可以假定：刷新執(zhí)行單位的數(shù)目被設置為8k。結(jié)果，熔絲陣列100可以具有與刷新執(zhí)行次數(shù)的倍數(shù)相對應的預定大小。即，熔絲陣列100可以包括具有8k刷新單位的熔絲陣列組110和具有8k刷新單位的熔絲陣列組120，使得熔絲陣列100可以具有總共16k刷新單位。

根據(jù)一個實施例，與被配置成儲存弱單元的信息的熔絲陣列組110有關(guān)的信息可以映射至以單元形狀形成的刷新控制器200，使得映射結(jié)果然后被儲存。因此，相比于常規(guī)的刷新控制裝置，根據(jù)一個實施例的刷新控制裝置可以大大地降低熔絲的數(shù)量，且在熔絲陣列組110中包含的熔絲的額外熔斷次數(shù)方面不存在限制。

由于根據(jù)一個實施例可能沒必要順序地熔斷地址，因此修復操作不再需要冗余限制，使得可以靈活地控制修復操作。

刷新控制器200可以響應于熔絲數(shù)據(jù)fd1或fd2來儲存弱單元信息，以及可以響應于刷新地址ra(即，ra<0:12>)來控制單元陣列ca1或ca2的刷新操作。

行解碼器xdec1可以將刷新地址ra和熔絲數(shù)據(jù)fd1解碼，從而可以選擇單元陣列ca1的行線。行解碼器xdec2可以通過將刷新地址ra和熔絲數(shù)據(jù)fd2解碼來選擇單元陣列ca2的行線。在這種情況下，刷新地址ra可以指示要刷新的行線(即，字線)的地址信息。

列解碼器ydec1可以響應于刷新地址ra和熔絲數(shù)據(jù)fd1來選擇單元陣列ca1的列線。列解碼器ydec2可以響應于刷新地址ra和熔絲數(shù)據(jù)fd2來選擇單元陣列ca2的列線。

此外，刷新控制器200的單元陣列(ca1、ca2)中的每個可以包括沿行方向和列方向布置的多個單位單元。單元陣列(ca1、ca2)中的每個可以包括多個單位單元，且可以根據(jù)行解碼器(xdec1、xdec2)的輸出信號和列解碼器(ydec1、ydec2)的輸出信號來執(zhí)行每個存儲單元的刷新操作。

刷新控制器200可以響應于熔絲數(shù)據(jù)(fd1、fd2)來儲存具有差的單元特性的弱字線的位置信息。即，在啟動操作期間熔絲數(shù)據(jù)(fd1、fd2)可以分別被傳輸給單元陣列(ca1、ca2)，使得熔絲數(shù)據(jù)(fd1、fd2)可以被儲存在位于熔絲陣列100的對應位置處的單位單元中。

單元陣列ca1可以響應于刷新地址ra來將包括選中單元的弱字線信息的數(shù)據(jù)d1輸出給比較器300。在這種情況下，單元陣列ca1可以包括多個單位單元，且儲存在所述多個單位單元中的數(shù)據(jù)d1可以順序地輸出給比較器300。

單元陣列ca2可以響應于刷新地址ra來將包括選中單元的弱字線信息的數(shù)據(jù)d2輸出給比較器300。單元陣列ca2可以包括多個單位單元，且儲存在所述多個單位單元中的數(shù)據(jù)d2可以順序地輸出給比較器300。

在這種情況下，數(shù)據(jù)d1和數(shù)據(jù)d2可以對應于1比特數(shù)據(jù)，且可以為數(shù)據(jù)“0”和數(shù)據(jù)“1”中的任意一個。例如，假定數(shù)據(jù)d1和數(shù)據(jù)d2中的每個對應于數(shù)據(jù)“1”，則確定存在弱字線，使得對應的單元被刷新。例如，假定數(shù)據(jù)d1和數(shù)據(jù)d2中的每個對應于“0”，則確定存在正常字線，且不刷新對應的單元，使得跳過這個單元刷新。

如果單元特性信息僅使用熔絲陣列100來儲存，則每當進行刷新操作時就需要熔絲訪問。結(jié)果，考慮到熔絲的可靠性，需要額外的儲存電路。然而，假定儲存電路以鎖存器形狀來形成，則需要單獨的用于儲存弱單元的地址的儲存電路，使得可以增加鎖存器電路的區(qū)域的大小。

自動刷新操作可以減小所有單元的刷新周期以構(gòu)成短刷新周期，使得其可以補償刷新保持時間。然而，具有足夠長的數(shù)據(jù)保持時間的單元也根據(jù)短刷新周期來控制，導致刷新電流的效率降低。

然而，用于儲存弱單元信息的儲存電路可以被形成為包括單元陣列(ca1、ca2)，且可以形成在存儲器件的外圍電路區(qū)域中。

在這種情況下，在半導體器件的外部不執(zhí)行額外處理，且刷新周期可以根據(jù)存儲器件中的各個單元而以不同的方式來控制。即，具有優(yōu)良刷新特性的好單元與具有差的刷新特性的壞單元根據(jù)每個單元的數(shù)據(jù)保持時間來彼此區(qū)分，導致刷新電流下降。

根據(jù)一個實施例，弱單元信息可以響應于要刷新的字線單位(例如，8k)而映射至單元陣列(ca1、ca2)。因此，單元陣列(ca1、ca2)可以包括無變化的關(guān)于弱單元的字線位置信息。因此，不再需要儲存額外地址的儲存電路，使得弱單元儲存電路的區(qū)域在大小上可以減小。

例如，當常規(guī)刷新控制裝置儲存1比特的失效地址時，需要與幾十比特(例如，12比特)相對應的熔絲鎖存器電路。相反地，實施例可以通過根據(jù)要刷新的8k單位而映射地址信息來儲存弱單元，使得僅需要1比特的熔絲鎖存器。弱單元的位置信息被映射使得不再需要用于比較或操作弱單元的地址的邏輯。

比較器300可以將數(shù)據(jù)d1的比特與數(shù)據(jù)d2的比特進行比較，以及可以根據(jù)比較的結(jié)果來輸出比較信號cmp。即，比較器300可以將數(shù)據(jù)d1的比特與數(shù)據(jù)d2的比特進行比較，以及可以輸出比較信號cmp作為數(shù)據(jù)“0”或“1”。

組合電路可以通過將比較信號cmp與刷新控制信號iref進行組合來輸出計數(shù)信號cnt。在這種情況下，刷新控制信號iref可以是響應于刷新命令而以周期脈沖的形狀產(chǎn)生的自刷新信號以控制自刷新操作。

如果比較信號cmp與刷新控制信號iref中的至少一個被激活，則組合電路400可以激活計數(shù)信號cnt。例如，組合電路400可以包括用于執(zhí)行比較信號cmp與刷新控制信號iref之間的邏輯或(or)運算的或門。

刷新計數(shù)器500可以對計數(shù)信號cnt計數(shù)，并將刷新地址ra輸出給單元陣列(ca1、ca2)。例如，假定刷新操作以8k為單位來執(zhí)行，則可以將刷新地址ra設置為13個刷新地址ra<0:12>，如圖1的實施例中所示。

即，每當刷新命令產(chǎn)生時，刷新計數(shù)器500就可以對用于訪問被執(zhí)行刷新操作的單元的刷新地址ra進行計數(shù)。因此，可以順序地刷新通過刷新地址ra來訪問的單元陣列(ca1、ca2)。

圖2是圖示包括圖1中所示的刷新控制裝置1000的半導體器件的示例代表的示意圖。

參見圖2，根據(jù)實施例的半導體器件可以包括多個存儲體bk0～bk7、多個行解碼器xdec和多個列解碼器ydec。

刷新控制裝置1000可以包括如圖1中所示的熔絲陣列100、刷新控制器200、比較器300、組合電路400和刷新計數(shù)器500。刷新控制裝置1000可以位于半導體器件的外圍區(qū)中。

如上所述，弱單元信息儲存在半導體器件中。在這種情況下，不需要控制外部控制器等，且可以僅根據(jù)刷新命令而以不同的方式來控制正常單元的刷新周期和弱單元的刷新周期。

構(gòu)成存儲器件的半導體襯底區(qū)可以分成以用于儲存數(shù)據(jù)的存儲單元為中心的核心區(qū)和在其中通常布置輸入/輸出(i/o)線和i/o器件的外圍區(qū)。

為了將數(shù)據(jù)從核心區(qū)傳輸至外圍區(qū)，可以布置較長的全局i/o線。用于將施加給核心區(qū)的數(shù)據(jù)放大的寫入驅(qū)動器、用于將核心區(qū)的輸出數(shù)據(jù)放大的i/o感測放大器以及地址/命令處理電路可以位于全局i/o線的核心區(qū)的端部處。根據(jù)實施例的刷新控制裝置1000可以位于半導體器件的外圍區(qū)的地址/命令處理電路處。

由于單元泄漏成分，半導體存儲器件應當周期性地執(zhí)行刷新操作。例如，可以將8k刷新動作執(zhí)行64ms的預定時間。

雖然刷新操作表面上根據(jù)預定規(guī)格來執(zhí)行，但是單元泄漏的量與半導體器件增加的技術(shù)收縮成比例地逐漸增加。至少一個刷新操作可以通過一個外部命令來外部地執(zhí)行，此方案在下文中稱作自動刷新操作。自動刷新操作可以通過對所有的單元應用短刷新周期來補償單元泄漏。

然而，在使用以上提及的方案的情況下，具有足夠長的數(shù)據(jù)保持時間的單元具有縮短的刷新周期，導致增加的刷新電流。因此，具有優(yōu)良刷新特性的好單元與具有差的刷新特性的壞單元根據(jù)每個單元的數(shù)據(jù)保持時間來彼此區(qū)分，且將不同的刷新周期分配給各個單元，導致增加的電流效率。

圖3是圖示圖1的操作的示例代表的時序圖。

參見圖3，可以響應于外部刷新命令信號ext_ref來接收內(nèi)部刷新命令信號int_ref。刷新控制信號iref可以同步于內(nèi)部刷新命令信號int_ref的下降沿而以刷新周期為單位來激活。

即，假定內(nèi)部刷新命令信號int_ref被激活，則刷新控制信號iref根據(jù)半導體器件的規(guī)格而以預定時段的間隔來激活，使得每個存儲單元的字線wl被激活。在這種情況下，刷新控制信號iref可以為響應于內(nèi)部刷新命令信號int_ref而內(nèi)部地產(chǎn)生的自刷新信號。

以脈沖形狀形成的刷新控制信號iref可以施加給組合電路400。比較器300可以將從單元陣列(ca1、ca2)接收到的數(shù)據(jù)(d1、d2)彼此進行比較，且可以根據(jù)比較結(jié)果來將比較信號cmp輸出給組合電路400。

例如，假定數(shù)據(jù)d1或數(shù)據(jù)d2被設置為“0”，則比較器300可以確定存在正常單元，使得其可以輸出邏輯低電平的比較信號cmp。例如，假定數(shù)據(jù)d1或數(shù)據(jù)d2被設置為“1”，則比較器300可以確定存在要刷新的弱單元，使得其可以輸出邏輯高電平的比較信號cmp。

如果從比較器300接收到的比較信號被使能為高電平，或者如果刷新控制信號iref被使能為高電平，則組合電路400可以將計數(shù)信號激活為高電平。

刷新計數(shù)器500可以通過對計數(shù)信號cnt計數(shù)來產(chǎn)生刷新地址ra。例如，刷新計數(shù)器500可以通過對計數(shù)信號cnt的數(shù)目計數(shù)來順序地輸出刷新地址ra，每個計數(shù)信號轉(zhuǎn)變?yōu)楦唠娖降拿}沖信號。

例如，在接收到刷新控制信號iref時，刷新計數(shù)器500可以通過執(zhí)行周期計數(shù)操作來對單元陣列ca1或另一單元陣列ca2執(zhí)行正常刷新操作。刷新計數(shù)器500可以在比較信號cmp轉(zhuǎn)變?yōu)檫壿嫺唠娖降奶囟〞r間處增加計數(shù)值，使得可以執(zhí)行對單元陣列ca1或單元陣列ca2的弱單元的額外刷新操作。

半導體器件的單元可以經(jīng)由周期刷新操作來保持單元數(shù)據(jù)。隨著技術(shù)的發(fā)展和半導體器件的收縮，單元的儲存電容降低，且變得難以保證自刷新特性。相應地，以頻繁執(zhí)行單元的刷新的方式來縮短具有弱特性的單元的刷新周期，使得可以保證存儲器特性。

圖4是圖示圖1中所示的單元陣列(ca1、ca2)的示意圖。

參見圖4，單元陣列(ca1、ca2)中的每個可以包括沿行方向和列方向布置的多個單位單元(uc)。每個單元陣列(ca1、ca2)可以將與數(shù)據(jù)保持時間相對應的單元特性信息儲存在單位單元(uc)中。即，每個單元陣列(ca1、ca2)可以將指示正常單元的特性的正常字線的位置信息或指示弱單元的特性的弱字線的位置信息儲存在單位單元(uc)中。

來自單元陣列(ca1、ca2)之中的第一單元陣列ca1可以將弱單元的特性信息儲存在奇數(shù)線的單位單元(uc(odd))中。第二單元陣列ca2可以將弱單元的特性信息儲存在偶數(shù)線的單位單元(uc(even))中。

在單元陣列(ca1、ca2)中，弱單元信息可以順序地儲存在范圍從與第一字線(第一wl)相對應的單位單元到與最后字線(最后wl)相對應的單位單元的單位單元中。即，弱單元的所有數(shù)據(jù)可以交替地且順序地儲存在單元陣列ca1的奇數(shù)線的單位單元和單元陣列ca2的偶數(shù)線的單位單元中。

例如，可以假定單元陣列ca1包括總計8k個單位單元(uc)。數(shù)據(jù)d1可以儲存在來自總計8k個單位單元(uc)之中的奇數(shù)單位單元uc(odd)中。奇數(shù)單位單元uc(odd)(其中的每個在其中儲存數(shù)據(jù)“1”)對應于弱單元，使得執(zhí)行弱單元的刷新操作。

在單元陣列ca1中，數(shù)據(jù)“1”可以儲存在奇數(shù)單位單元uc(odd)中，而數(shù)據(jù)“0”可以儲存在剩余的偶數(shù)單位單元中。然而，假定雖然偶數(shù)單位單元被使用但數(shù)據(jù)“1”被儲存，如(a)中所示，則對應的單元被確定為弱單元，使得對所述對應的單元執(zhí)行額外的刷新操作。

因此，雖然單元陣列ca1包括總計8k個刷新單位，但是在單元陣列ca1中可以執(zhí)行總計(4k+α)個刷新操作，該總計(4k+α)個刷新操作不僅包括針對奇數(shù)單位單元uc(odd)的刷新操作，還包括額外的弱單元刷新操作。

以這種方式，可以假定單元陣列ca2包括總計8k個單位單元(uc)。數(shù)據(jù)d2可以儲存在來自8k個單位單元(uc)之中的偶數(shù)單位單元uc(even)中。偶數(shù)單位單元uc(even)(其中的每個儲存數(shù)據(jù)“1”)可以對應于弱單元，使得可以執(zhí)行這些弱單元的刷新操作。

在單元陣列ca2中，數(shù)據(jù)“1”可以儲存在偶數(shù)單位單元uc(even)中，而數(shù)據(jù)“0”可以儲存在剩余的奇數(shù)單位單元中。然而，假定雖然奇數(shù)單位單元被使用但數(shù)據(jù)“1”被儲存，如(b)中所示，對應的單元被確定為弱單元，使得對所述對應的單元執(zhí)行額外的刷新操作。

因此，雖然單元陣列ca2包括總計8k個刷新單位，但在單元陣列ca2中可以執(zhí)行總計(4k+α)個刷新操作，該總計(4k+α)個刷新操作不僅包括針對偶數(shù)單位單元uc(even)的刷新操作還包括額外的弱單元刷新操作。

換言之，在刷新單元陣列ca1之后，再次執(zhí)行弱單元刷新操作。其后，在刷新單元陣列ca2之后，再次執(zhí)行弱單元刷新操作。

這里，在單元陣列ca1和單元陣列ca2的每個中，僅執(zhí)行一次正常刷新操作。此外，在所有單位單元(每個單位單元儲存數(shù)據(jù)“1”，位于單元陣列ca1和另一單元陣列ca2的相同位置處)的每個中僅執(zhí)行一次刷新操作，要在每個單位單元中執(zhí)行的刷新操作的數(shù)量是要在每個正常單元中執(zhí)行的刷新操作的數(shù)量的兩倍。

在刷新操作期間，在存儲單元陣列中包含的每個單元的保持時間之內(nèi)，字線被使能(或激活)至少一次，使得數(shù)據(jù)可以被感測和放大。在這種情況下，保持時間可以表示特定的數(shù)據(jù)被寫入至單元中且在不刷新的情況下該單元中儲存的數(shù)據(jù)可以被維持的特定時間。

刷新模式分為自動刷新模式和自刷新模式。在自動刷新模式中，在正常操作期間周期性地激活命令(/ras、/cas)，產(chǎn)生內(nèi)部地址，以及執(zhí)行刷新操作。在自刷新模式中，在不執(zhí)行正常操作時使能時鐘使能信號，產(chǎn)生內(nèi)部命令，以及執(zhí)行與該命令相對應的操作。在接收到命令之后，從刷新計數(shù)器500產(chǎn)生地址，使得自動刷新模式和自刷新模式被執(zhí)行，以及每當存儲單元接收到地址時地址就順序地增加。

圖5是圖示圖1的操作的示例代表的流程圖。

參見圖5，在步驟s1中，針對單元陣列ca1的刷新操作首先開始。在步驟s2中，刷新計數(shù)器500可以執(zhí)行刷新計數(shù)操作。例如，連續(xù)執(zhí)行計數(shù)操作，直到刷新計數(shù)器500的計數(shù)值達到“0000h”為止。

其后，在步驟s3中，判斷單元陣列ca1的單元數(shù)據(jù)d1被設置為數(shù)據(jù)“1”還是數(shù)據(jù)“0”。即，判斷當前選中的第x單位單元是正常單元還是弱單元。

假定單元陣列ca1的單元數(shù)據(jù)d1與數(shù)據(jù)“0”相同，在步驟s4中可以將刷新計數(shù)器500的計數(shù)值增加1。即，假定單元數(shù)據(jù)d1與數(shù)據(jù)“0”相同，認定存在正常數(shù)據(jù)，使得不刷新與正常數(shù)據(jù)相對應的單元。此外，增加刷新計數(shù)器500的計數(shù)值，使得然后可以刷新下一地址。

與此相反，假定單元陣列ca1的數(shù)據(jù)d1與數(shù)據(jù)“1”相同，在步驟s5中刷新與刷新計數(shù)器500的計數(shù)值相對應的單元。即，假定單元數(shù)據(jù)d1與數(shù)據(jù)“1”相同，認定存在弱數(shù)據(jù)，使得刷新與正常數(shù)據(jù)相對應的單元。此外，在步驟s6中將刷新計數(shù)器500的計數(shù)值增加1。

隨后，判斷刷新計數(shù)器500的計數(shù)值是否與預定計數(shù)值(例如，8k)相同。雖然實施例已經(jīng)公開了例如半導體器件的自刷新單位被設置為8k，但實施例的范圍或精神不局限于此，且必要時也可以將自刷新單位設置為另一數(shù)目。

如果刷新計數(shù)器500的計數(shù)值達到預定計數(shù)值，則在步驟s8中執(zhí)行單元陣列ca2的刷新操作。如果刷新計數(shù)器500的計數(shù)值未達到預定計數(shù)值，則再次執(zhí)行單元陣列ca1的單元數(shù)據(jù)d1的值。

如果儲存弱單元信息的弱地址的信息經(jīng)由鎖存器電路來實施，則必須預先確定然后儲存要消除(relieve)的比特的數(shù)量。然而，單元陣列(ca1、ca2)中的熔絲陣列100的熔絲切斷信息被認定以判斷目標單元是弱單元還是正常單元，使得要消除的弱單元的數(shù)量不局限于此。

圖6是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

參見圖6，刷新控制裝置可以包括熔絲陣列(100_1)、刷新控制器(200_1)、比較器(300_1)、組合電路(400_1)、刷新計數(shù)器(500_1)、延遲電路dc1、脈沖發(fā)生器600、上升沿檢測器610和下降沿檢測器620。

熔絲陣列(100_1)可以儲存與數(shù)據(jù)保持時間相對應的單元特性信息作為熔絲數(shù)據(jù)。熔絲陣列(100_1)可以包括熔絲陣列組110和熔絲陣列組120。

與單元特性信息相對應的熔絲數(shù)據(jù)可以根據(jù)熔絲切斷信息而預儲存在熔絲陣列組110和熔絲陣列組120的每個中。例如，可以經(jīng)由晶片測試獲取具有弱特性的弱單元的信息，以及可以經(jīng)由熔絲陣列組110和熔絲陣列組120的熔絲切斷來儲存弱單元信息。

熔絲陣列組110和熔絲陣列組120中的每個可以包括陣列電熔絲(are)，在陣列電熔絲(are)中，單位熔絲單元沿行方向和列方向布置。熔絲陣列組110和熔絲陣列組120中的每個可以包括相同數(shù)量的單位熔絲單元。

在啟動操作期間，熔絲陣列組110可以將熔絲中儲存的熔絲數(shù)據(jù)fd1輸出給行解碼器xdec1。在啟動操作期間，熔絲陣列組120可以將熔絲中儲存的熔絲數(shù)據(jù)fd2輸出給行解碼器xdec2。

例如，假定刷新執(zhí)行單位的數(shù)目被設置為8k。結(jié)果，熔絲陣列(100_1)可以具有與刷新執(zhí)行單位的數(shù)目的倍數(shù)相對應的預定大小。即，熔絲陣列(100_1)可以包括具有8k個刷新單位的熔絲陣列組110和具有8k個刷新單位的熔絲陣列組120，使得熔絲陣列(100_1)可以具有總計16k個刷新單位。

刷新控制器(200_1)可以響應于熔絲數(shù)據(jù)(fd1、fd2)來儲存弱單元信息，以及單元陣列(ca1、ca2)的刷新操作可以響應于刷新地址ra來控制。刷新控制器(200_1)可以包括單元陣列(ca1、ca2)、行解碼器(xdec1、xdec2)和列解碼器(ydec1、ydec2)。

行解碼器xdec1可以通過將刷新地址ra和熔絲數(shù)據(jù)fd1解碼來選擇單元陣列ca1的行線。行解碼器xdec2可以通過將刷新地址ra和熔絲數(shù)據(jù)fd2解碼來選擇單元陣列ca2的行線。

列解碼器ydec1可以響應于刷新地址ra和熔絲數(shù)據(jù)fd1來選擇單元陣列ca1的列線。列解碼器ydec2可以響應于刷新地址ra和熔絲數(shù)據(jù)fd2來選擇單元陣列ca2的列線。

此外，刷新控制器(200_1)的單元陣列(ca1、ca2)可以包括沿行方向和列方向布置的多個單位單元。單元陣列(ca1、ca2)可以包括多個單位單元，且每個存儲單元的刷新操作可以根據(jù)行解碼器(xdec1、xdec2)的輸出信號和列解碼器(ydec1、ydec2)的輸出信號來執(zhí)行。

刷新控制器(200_1)可以響應于熔絲數(shù)據(jù)(fd1、fd2)來儲存具有弱單元特性的字線的位置信息。即，在啟動操作期間，熔絲數(shù)據(jù)(fd1、fd2)可以傳送至單元陣列(ca1、ca2)，且可以分別儲存在位于熔絲陣列(100_1)中的對應位置處的單位單元中。

此外，單元陣列ca1可以響應于刷新地址ra來將包括選中單元的弱字線信息的數(shù)據(jù)d1輸出給比較器(300_1)。在這種情況下，單元陣列ca1可以包括多個單位單元，且可以將多個單位單元中儲存的數(shù)據(jù)d1順序地輸出給比較器(300_1)。

單元陣列ca2可以響應于刷新地址ra來將包括選中單元的弱字線信息的數(shù)據(jù)d2輸出給比較器(300_1)。在這種情況下，單元陣列ca2可以包括多個單位單元，且可以將多個單位單元中儲存的數(shù)據(jù)d2順序地輸出給比較器(300_1)。

在這種情況下，數(shù)據(jù)d1或數(shù)據(jù)d2可以對應于比特數(shù)據(jù)“1”，且可以為數(shù)據(jù)“0”和數(shù)據(jù)“1”中的任意一個。例如，假定數(shù)據(jù)d1和數(shù)據(jù)d2中的每個對應于數(shù)據(jù)“1”，則認定存在弱字線，使得執(zhí)行對應單元的刷新操作。例如，假定數(shù)據(jù)d1和數(shù)據(jù)d2中的每個對應于數(shù)據(jù)“0”，則認定存在正常字線，且不刷新對應的單元，使得跳過這種單元刷新。

根據(jù)實施例的用于儲存弱單元信息的儲存電路可以被形成為包括單元陣列(ca1、ca2)，且可以形成在存儲器件的外圍電路區(qū)中。

比較器(300_1)可以將數(shù)據(jù)d1與上升脈沖信號ra0rp進行比較，或者可以將數(shù)據(jù)d2與下降脈沖信號ra0fp進行比較，使得其可以根據(jù)比較的結(jié)果而輸出比較信號cmp。即，比較器(300_1)可以將數(shù)據(jù)d1的比特與數(shù)據(jù)d2的比特進行比較，使得根據(jù)比較的結(jié)果，數(shù)據(jù)“0”或數(shù)據(jù)“1”可以被輸出作為比較信號cmp。

比較器(300_1)可以包括反相器(iv1、iv2)、與門(and1、and2)和選擇電路310。在一個實施例中，比較器(300_1)可以包括用于執(zhí)行邏輯運算(例如，與運算)的邏輯門。

與門and1可以執(zhí)行上升脈沖信號ra0rp與通過反相器iv1而反相的數(shù)據(jù)d1之間的邏輯與運算。與門and2可以執(zhí)行下降脈沖信號ra0fp與通過反相器iv2而反相的數(shù)據(jù)d2之間的邏輯與運算。

選擇電路310可以在接收到刷新地址ra<13>時選擇與門(and1)的輸出信號和另一與門(and2)的輸出信號中的任意一個，然后可以輸出比較信號cmp。例如，假定刷新地址ra<13>處于低電平，則選擇電路310可以輸出與門(and1)的輸出信號。假定刷新地址ra<13>處于高電平，則選擇電路310可以輸出與門(and2)的輸出信號。選擇電路310可以包括多路復用器(mux)。

組合電路(400_1)可以通過將比較信號cmp與刷新控制信號iref進行組合來輸出計數(shù)信號cnt。在這種情況下，刷新控制信號iref可以為自刷新信號以控制自刷新操作，該自刷新信號響應于刷新命令而以周期脈沖的形狀來產(chǎn)生。脈沖發(fā)生器600可以檢測內(nèi)部刷新命令信號(int_ref)的邊沿(例如，下降沿)，從而可以輸出刷新控制信號iref。

如果比較信號cmp與刷新控制信號iref中的至少一個被激活，則組合電路(400_1)可以激活計數(shù)信號cnt。例如，組合電路(400_1)可以包括用于執(zhí)行或運算的邏輯電路，例如，用于執(zhí)行比較信號cmp與刷新控制信號iref之間的邏輯或運算的或門(or1)。

刷新計數(shù)器(500_1)可以對計數(shù)信號cnt計數(shù)，以及將刷新地址ra輸出給單元陣列(ca1、ca2)。例如，假設以8k為單位來執(zhí)行刷新操作，則刷新地址ra可以被設置為13個刷新地址ra<0:12>，如圖6的實施例中所示。來自刷新地址ra<0:12>之中的刷新地址ra<0>可以被輸出給延遲電路dc1。

每當刷新命令產(chǎn)生時，刷新計數(shù)器(500_1)可以對用于訪問被執(zhí)行刷新操作的單元的刷新地址ra順序地計數(shù)。因此，可以順序地刷新通過刷新地址ra來訪問的單元陣列(ca1、ca2)。

延遲電路dc1可以將刷新地址ra<0>延遲預定時間，并輸出延遲的結(jié)果。上升沿檢測器610可以檢測延遲電路dc1的輸出信號的上升沿，從而可以產(chǎn)生上升脈沖信號ra0rp。下降沿檢測器620可以檢測延遲電路dc1的輸出信號的下降沿，從而可以產(chǎn)生下降脈沖信號ra0fp。

圖7是圖示圖6的操作的示例代表的時序圖。

參見圖7，內(nèi)部刷新命令信號int_ref可以響應于外部刷新命令信號ext_ref而被接收。刷新控制信號iref可以同步于內(nèi)部刷新命令信號int_ref的下降沿而以刷新周期為單位來激活。

即，假定內(nèi)部刷新命令信號int_ref被激活，則刷新控制信號iref根據(jù)半導體器件的規(guī)格而以預定時段的間隔來激活，使得每個存儲單元的字線wl被激活。

可以將以脈沖形狀形成的刷新控制信號iref施加至組合電路(400_1)。比較器(300_1)可以將從單元陣列ca1接收到的數(shù)據(jù)d1與上升脈沖信號ra0rp進行比較，以及可以根據(jù)比較的結(jié)果來將比較信號cmp輸出給組合電路(400_1)。比較器(300_1)可以將從單元陣列ca2接收到的數(shù)據(jù)d2與下降脈沖信號ra0fp進行比較，以及可以根據(jù)比較的結(jié)果來將比較信號cmp輸出給組合電路(400_1)。

在這種情況下，上升沿檢測器610可以檢測刷新地址ra<0>的上升沿，從而可以產(chǎn)生上升脈沖信號ra0rp。下降沿檢測器620可以檢測刷新地址ra<0>的下降沿，從而可以產(chǎn)生下降脈沖信號ra0fp。在刷新地址ra<0>保持在高電平的預定時段期間，未檢測到下降脈沖信號ra0fp。

如果從比較器(300_1)接收到的比較信號被使能為高電平，或者如果刷新控制信號iref被使能為高電平，則組合電路(400_1)可以將計數(shù)信號激活為高電平。

刷新計數(shù)器(500_1)可以通過對計數(shù)信號cnt計數(shù)來產(chǎn)生刷新地址ra<0>。例如，刷新計數(shù)器(500_1)可以通過對計數(shù)信號cnt的數(shù)目計數(shù)來順序地輸出刷新地址ra<0:12>，每個計數(shù)信號cnt轉(zhuǎn)變?yōu)楦唠娖矫}沖信號。

即，刷新計數(shù)器(500_1)可以在接收到刷新控制信號iref時通過執(zhí)行周期計數(shù)操作來執(zhí)行針對單元陣列ca1或另一單元陣列ca2的正常刷新操作。在比較信號cmp轉(zhuǎn)變?yōu)檫壿嫺唠娖降奶囟〞r間處，刷新計數(shù)器(500_1)可以增加計數(shù)值，使得可以執(zhí)行單元陣列ca1或單元陣列ca2的弱單元的額外刷新操作。

圖8是圖示根據(jù)本公開的一個實施例的刷新控制裝置的示例代表的框圖。

參見圖8，刷新控制裝置可以包括熔絲陣列(100_2)、刷新控制器(200_2)、數(shù)據(jù)控制器800、比較器(300_2)、組合電路(400_2)、刷新計數(shù)器(500_2)、加法器550、延遲電路dc2、脈沖發(fā)生器700、上升沿檢測器900和下降沿檢測器910。

熔絲陣列(100_2)可以儲存與數(shù)據(jù)保持時間相對應的單元特性信息作為熔絲數(shù)據(jù)。熔絲陣列(100_2)可以包括熔絲陣列組110和熔絲陣列組120。

與單元特性信息相對應的熔絲數(shù)據(jù)可以根據(jù)熔絲切斷信息來預儲存在熔絲陣列組110和熔絲陣列組120的每個中。例如，可以經(jīng)由晶片測試來獲取具有弱特性的弱單元的信息，以及可以經(jīng)由熔絲陣列組110和熔絲陣列組120的熔絲切斷來儲存弱單元信息。

熔絲陣列組110和熔絲陣列組120中的每個可以包括陣列電熔絲(are)，在陣列電熔絲中，單位熔絲單元沿行方向和列方向布置。熔絲陣列組110和熔絲陣列組120中的每個可以包括相同數(shù)量的單位熔絲單元。

在啟動操作期間，熔絲陣列組110可以將熔絲中儲存的熔絲數(shù)據(jù)fd1輸出給行解碼器xdec1。在啟動操作期間，熔絲陣列組120可以將熔絲中儲存的熔絲數(shù)據(jù)fd2輸出給行解碼器xdec2。

例如，假定刷新執(zhí)行單位的數(shù)目被設置為8k。結(jié)果，熔絲陣列(100_2)可以具有與刷新執(zhí)行單位的數(shù)目的倍數(shù)相對應的預定大小。即，熔絲陣列(100_2)可以包括具有8k個刷新單位的熔絲陣列組110和具有8k個刷新單位的熔絲陣列組120，使得熔絲陣列(100_2)可以具有總計16k個刷新單位。

刷新控制器(200_2)可以響應于熔絲數(shù)據(jù)(fd1、fd2)來儲存弱單元信息，以及單元陣列(ca1、ca2)的刷新操作可以響應于刷新地址ra來控制。刷新控制器(200_2)可以包括單元陣列(ca1、ca2)、行解碼器(xdec1、xdec2)和列解碼器(ydec1、ydec2)。

行解碼器xdec1可以通過將刷新地址ra和熔絲數(shù)據(jù)fd1解碼來選擇單元陣列ca1的行線。行解碼器xdec2可以通過將刷新地址ra和熔絲數(shù)據(jù)fd2解碼來選擇單元陣列ca2的行線。

列解碼器ydec1可以響應于刷新地址ra和熔絲數(shù)據(jù)fd1來選擇單元陣列ca1的列線。列解碼器ydec2可以響應于刷新地址ra和熔絲數(shù)據(jù)fd2來選擇單元陣列ca2的列線。

刷新控制器(200_2)的單元陣列(ca1、ca2)可以包括沿行方向和列方向布置的多個單位單元。單元陣列(ca1、ca2)可以包括多個單位單元，且每個存儲單元的刷新操作可以根據(jù)行解碼器(xdec1、xdec2)的輸出信號和列解碼器(ydec1、ydec2)的輸出信號來執(zhí)行。

刷新控制器(200_2)可以響應于熔絲數(shù)據(jù)(fd1、fd2)來儲存具有弱單元特性的弱字線的位置信息。即，在啟動操作期間，熔絲數(shù)據(jù)(fd1、fd2)可以傳送至單元陣列(ca1、ca2)，且可以分別儲存在位于熔絲陣列(100_2)中的對應位置處的單位單元中。

刷新控制器(200_2)可以響應于刷新地址ra來將包括選中單元的弱字線信息的單元數(shù)據(jù)cdata<0:7>輸出給數(shù)據(jù)控制器800。在這種情況下，刷新控制器(200_2)可以包括多個單位單元，且可以將多個單位單元中儲存的多個單元數(shù)據(jù)cdata<0:7>順序地輸出給數(shù)據(jù)控制器800。

然而，用于儲存弱單元信息的儲存電路可以被形成為包括單元陣列(ca1、ca2)，且可以形成在存儲器件的外圍電路區(qū)中。

數(shù)據(jù)控制器800可以從刷新控制器(200_2)接收多個單元數(shù)據(jù)cdata<0:7>(例如，8個數(shù)據(jù))，且可以順序地輸出單元數(shù)據(jù)cd。即，在數(shù)據(jù)控制器800同時地接收到要在后續(xù)過程中刷新的多個地址之后，數(shù)據(jù)控制器800可以順序地輸出要刷新的單元數(shù)據(jù)。

數(shù)據(jù)控制器800可以包括解碼器810、噪聲消除器820和鎖存器電路830。解碼器810可以將刷新地址ra<0:2>解碼，從而可以將經(jīng)解碼的刷新地址ra<0:2>輸出給噪聲消除器820。噪聲消除器820可以去除從解碼器810接收到的解碼信號中的毛刺(glitch)，且可以將輸出信號po<0:7>輸出。

鎖存器電路830可以接收多個單元數(shù)據(jù)cdata<0:7>、刷新地址ra<2>、輸出信號po<0:7>和脈沖信號ra2fp，然后可以順序地輸出單元數(shù)據(jù)cd。鎖存器電路830可以響應于刷新地址ra<2>來鎖存多個單元數(shù)據(jù)cdata<0:7>。鎖存器電路830可以響應于脈沖信號ra2fp而使輸入數(shù)據(jù)同步，使得輸入數(shù)據(jù)可以被安排(arrange)。鎖存器電路830可以響應于輸出信號po<0:7>來輸出鎖存的數(shù)據(jù)作為單元數(shù)據(jù)cd。

比較器(300_2)可以將單元數(shù)據(jù)cd與上升脈沖信號ra0rp彼此進行比較，或者可以將單元數(shù)據(jù)cd與下降脈沖信號ra0fp彼此進行比較，由此輸出比較信號cmp。比較器(300_2)可以包括反相器iv13、與門(and3、and4)和選擇電路320。在實施例中，比較器(300_2)可以包括用于執(zhí)行邏輯運算(例如，與運算)的邏輯門。

在這種情況下，與門(and3)可以執(zhí)行上升脈沖信號ra0rp與通過反相器iv3而反相的單元數(shù)據(jù)cd之間的邏輯與運算。與門(and4)可以執(zhí)行下降脈沖信號ra0fp與通過反相器iv3而反相的單元數(shù)據(jù)cd之間的邏輯與運算。

在接收到刷新地址ra<13>時，選擇電路320可以通過選擇與門(and3)的輸出信號和與門(and4)的輸出信號中的任意一個來輸出比較信號cmp。例如，假定刷新地址ra<13>處于低電平，則選擇電路320可以選擇與門(and3)的輸出信號。假定刷新地址ra<13>處于高電平，則選擇電路320可以選擇與門(and4)的輸出信號。選擇電路320可以包括多路復用器(mux)。

組合電路(400_2)可以通過將比較信號cmp與刷新控制信號iref進行組合來輸出計數(shù)信號cnt。在這種情況下，刷新控制信號iref可以為自刷新信號以控制自刷新操作，該自刷新信號響應于刷新命令而以周期脈沖的形狀來產(chǎn)生。脈沖發(fā)生器700可以檢測內(nèi)部刷新命令信號(int_ref)的下降沿，從而可以輸出刷新控制信號iref。

如果比較信號cmp和刷新控制信號iref中的至少一個被激活，則組合電路(400_2)可以激活計數(shù)信號cnt。例如，組合電路(400_2)可以包括用于執(zhí)行或運算的邏輯電路，例如，用于執(zhí)行比較信號cmp與刷新控制信號iref之間的邏輯或運算的或門(or1)。

刷新計數(shù)器(500_2)可以對計數(shù)信號cnt計數(shù)，從而產(chǎn)生刷新地址ra<0:13>。例如，根據(jù)圖8的實施例，可以根據(jù)刷新單位而將刷新地址ra設置為14個刷新地址ra<0:13>。來自刷新地址ra<0:13>之中的刷新地址ra<0>可以輸出給延遲電路dc2。刷新計數(shù)器(500_2)可以將刷新地址ra<2:12>輸出給加法器550。

加法器550可以給刷新地址ra<2:12>加“+1”，使得關(guān)于在后續(xù)過程中要刷新的地址ra<2:12>的信息可以輸出給單元陣列(ca1、ca2)。換言之，每當刷新命令被產(chǎn)生時，刷新計數(shù)器(500_2)可以順序地對用于訪問被執(zhí)行刷新操作的單元的刷新地址ra計數(shù)。因此，可以順序地刷新通過刷新地址ra訪問的單元陣列(ca1、ca2)。

延遲電路dc2可以將刷新地址ra<0>延遲預定時間，從而可以輸出延遲的結(jié)果。上升沿檢測器900可以檢測延遲電路dc2的輸出信號的上升沿，從而可以產(chǎn)生上升脈沖信號ra0rp。下降沿檢測器910可以檢測延遲電路dc2的輸出信號的下降沿，從而可以產(chǎn)生下降脈沖信號ra0fp。

圖9是圖示圖8中所示的鎖存器電路830的電路圖。

參見圖9，鎖存器電路830可以包括多個開關(guān)電路(sw1～sw9)、多個鎖存器電路(l1～l7)和反相器iv4。

在這種情況下，第一組開關(guān)電路(sw1～sw3)可以根據(jù)刷新地址ra<2>的控制信號來選擇性地接收多個單元數(shù)據(jù)cdata<0:7>。例如，第一組開關(guān)電路(sw1～sw3)可以在刷新地址ra<2>被激活時接收多個單元數(shù)據(jù)cdata<0:7>，且可以將接收到的單元數(shù)據(jù)儲存在第一組鎖存器電路(l1～l3)中。第一組鎖存器電路(l1～l3)可以將從第一組開關(guān)電路(sw1～sw3)接收到的多個單元數(shù)據(jù)cdata<0:7>鎖存預定時間段。

第二組開關(guān)電路(sw4～sw6)可以根據(jù)脈沖信號ra2fp的控制信號來安排第一組鎖存器電路(l1～l3)中儲存的數(shù)據(jù)，且可以將經(jīng)安排的數(shù)據(jù)輸出給第二組鎖存器電路(l4～l6)。例如，第二組開關(guān)電路(sw4～sw6)可以在脈沖信號ra2fp被激活時從第一組鎖存器電路(l1～l3)接收數(shù)據(jù)，且可以將接收到的數(shù)據(jù)儲存在第二組鎖存器電路(l4～l6)中。第二組鎖存器電路l4～l6可以將從第二組開關(guān)電路(sw4～sw6)接收到的數(shù)據(jù)鎖存預定時間段。

第三組開關(guān)電路(sw7～sw9)可以根據(jù)輸出信號p0<0:7>的控制信號來選擇性地輸出第二組鎖存器電路(l4～l6)中儲存的數(shù)據(jù)。例如，第三組開關(guān)電路(sw7～sw9)可以在輸出信號p0<0:7>被激活時從第二組鎖存器電路(l4～l6)接收數(shù)據(jù)，且可以將接收到的數(shù)據(jù)輸出給鎖存器電路l7。鎖存器電路l7可以將從第三組開關(guān)電路(sw7～sw9)接收到的數(shù)據(jù)鎖存預定時間段。反相器iv4可以通過反相地驅(qū)動鎖存器電路l7的數(shù)據(jù)來順序地輸出單元數(shù)據(jù)cd。

根據(jù)實施例的刷新控制裝置可以通過根據(jù)各個單元的刷新特性而以不同的方式控制刷新周期來減小刷新電流。

以上討論的刷新控制裝置(參見圖1至圖9)在存儲器件、處理器和計算機系統(tǒng)的設計中尤其有用。例如，參見圖10，采用根據(jù)各種實施例的刷新控制裝置的系統(tǒng)的框圖被示出，且一般由附圖標記10000來指定。系統(tǒng)10000可以包括一個或更多個處理器(即，處理器)，例如但不限于中央處理單元(“cpu”)1100。處理器(即，cpu)1100可以單獨使用，或者可以與其他處理器(即，cpu)結(jié)合來使用。雖然將主要以單數(shù)來提及處理器(即，cpu)1100，但本領域技術(shù)人員將理解，可以實施具有任意數(shù)量的物理或邏輯處理器(即，cpu)的系統(tǒng)10000。

芯片組1150可以可操作地耦接至處理器(即，cpu)1100。芯片組1150是用于處理器(即，cpu)1100與系統(tǒng)10000的其他組件之間的信號的通信路徑。系統(tǒng)10000的其他組件可以包括存儲器控制器1200、輸入/輸出(“i/o”)總線1250和盤驅(qū)動器控制器1300。根據(jù)系統(tǒng)10000的配置，若干不同信號中的任意一種可以經(jīng)由芯片組1150來傳輸，且本領域技術(shù)人員將認識到，在不改變系統(tǒng)10000的基本性質(zhì)的情況下，可以容易地調(diào)節(jié)貫穿系統(tǒng)10000的信號的路徑。

如上所述，存儲器控制器1200可以可操作地耦接至芯片組1150。存儲器控制器1200可以包括至少一個如以上參照圖1至圖9所討論的刷新控制裝置。因此，存儲器控制器1200可以經(jīng)由芯片組1150接收從處理器(即，cpu)1100提供的請求。在可選實施例中，存儲器控制器1200可以集成至芯片組1150中。存儲器控制器1200可以可操作地耦接至一個或更多個存儲器件1350。在一個實施例中，存儲器件1350可以包括至少一個如以上參照圖1至圖9所討論的刷新控制裝置，存儲器件1350可以包括用于限定多個存儲單元的多個字線和多個位線。存儲器件1350可以為若干工業(yè)標準存儲器類型中的任意一種，包括但不限于單列直插式存儲器模塊(“simm”)和雙列直插式存儲器模塊(“dimm”)。此外，存儲器件1350可以通過儲存指令和數(shù)據(jù)二者來促進外部數(shù)據(jù)儲存設備的安全移除。

芯片組1150也可以耦接至i/o總線1250。i/o總線1250可以用作信號從芯片組1150至i/o設備1410、1420和1430的通信路徑。i/o設備1410、1420和1430可以包括例如但不限于鼠標1410、視頻顯示器1420或鍵盤1430。i/o總線1250可以采用若干通信協(xié)議中的任意一種來與i/o設備1410、1420和1430通信。在一個實施例中，i/o總線1250可以集成至芯片組1150中。

盤驅(qū)動器控制器1300可以可操作地耦接至芯片組1150。盤驅(qū)動器控制器1300可以用作芯片組1150與一個內(nèi)部盤驅(qū)動器1450或多于一個內(nèi)部盤驅(qū)動器1450之間的通信路徑。內(nèi)部盤驅(qū)動器1450可以通過儲存指令和數(shù)據(jù)二者來促進外部數(shù)據(jù)儲存設備的斷開。盤驅(qū)動器控制器1300和內(nèi)部盤驅(qū)動器1450可以通過使用幾乎任意類型的通信協(xié)議(包括例如但不限于以上關(guān)于i/o總線1250所提及的所有通信協(xié)議)來彼此通信或與芯片組1150通信。

重要的是要注意以上關(guān)于圖10而描述的系統(tǒng)10000僅為以上關(guān)于圖1至圖9所描述的刷新控制裝置的一個示例。在可選實施例(諸如，例如但不限于蜂窩電話或數(shù)字相機)中，組件可以與圖10中所示的實施例不同。

本領域技術(shù)人員將認識到，在不脫離本公開的精神和基本特性的情況下，可以以除本文中所闡述的方式之外的其他特定方式來施行實施例。因此，以上的實施例應當在所有的方面被解釋為說明性的而非限制性的。范圍應當由所附權(quán)利要求及其合理等價物來確定，而非由以上的描述來確定。此外，進入所附權(quán)利要求的意思和等價范圍之內(nèi)的所有改變都意在被包含于其中。此外，對于本領域技術(shù)人員明顯的是，所附權(quán)利要求中未明確地相互引用的權(quán)利要求可以組合成一個實施例來呈現(xiàn)，或者可以在本申請?zhí)峤恢笸ㄟ^后續(xù)補正作為新的權(quán)利要求來并入。

雖然已經(jīng)描述了若干說明性實施例，但是應當理解的是，本領域技術(shù)人員能夠設計出將落入本公開的原理的精神和范圍之內(nèi)的大量其他修改和實施例。具體地，大量的變化和修改可以在本公開的范圍之內(nèi)的組件部分和/或布置中、附圖中和所附權(quán)利要求中。除了在組件部分和/或布置中的變化和修改之外，對于本領域技術(shù)人員而言，替代用途也將是明顯的。

圖中的每個元件的符號

100：熔絲陣列

200：刷新控制器

300：比較器

400：組合電路

500：刷新計數(shù)器