讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法、存儲(chǔ)器控制器與系統(tǒng)【
技術(shù)領(lǐng)域：
】本發(fā)明有關(guān)于讀取快閃存儲(chǔ)器(flashmemory)中所儲(chǔ)存的數(shù)據(jù)，尤指一種通過參照快閃存儲(chǔ)器的存儲(chǔ)單元(memorycell)所讀出的位元序列(bitsequence)的二進(jìn)位數(shù)字分布特性(binarydigitdistributioncharacteristic)來讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法與存儲(chǔ)器控制器。
背景技術(shù)：
：快閃存儲(chǔ)器可通過電子式的抹除(erase)與寫入/程式化(program)以進(jìn)行數(shù)據(jù)儲(chǔ)存，并且廣泛地應(yīng)用于存儲(chǔ)卡(memorycard)、固態(tài)硬盤(solid-statedrive)與可攜式多媒體播放器等等。由于快閃存儲(chǔ)器系為非揮發(fā)性(non-volatile)存儲(chǔ)器，因此，不需要額外電力來維持快閃存儲(chǔ)器所儲(chǔ)存的資訊，此外，快閃存儲(chǔ)器可提供快速的數(shù)據(jù)讀取與較佳的抗震能力，而這些特性也說明了快閃存儲(chǔ)器為何會(huì)如此普及的原因?？扉W存儲(chǔ)器可區(qū)分為NOR型快閃存儲(chǔ)器與NAND型快閃存儲(chǔ)器。對(duì)于NAND型快閃存儲(chǔ)器來說，其具有較短的抹除及寫入時(shí)間且每一存儲(chǔ)器單元需要較少的晶片面積，因而相較于NOR型快閃存儲(chǔ)器，NAND型快閃存儲(chǔ)器會(huì)允許較高的儲(chǔ)存密度以及較低的每一儲(chǔ)存位元的成本。一般來說，快閃存儲(chǔ)器以存儲(chǔ)器單元陣列的方式來儲(chǔ)存數(shù)據(jù)，而存儲(chǔ)器單元是由一浮動(dòng)?xùn)艠O晶體管(floating-gatetransistor)來加以實(shí)作，且每一存儲(chǔ)器單元可通過適當(dāng)?shù)乜刂聘?dòng)?xùn)艠O晶體管的浮動(dòng)?xùn)艠O上的電荷個(gè)數(shù)來設(shè)定導(dǎo)通該浮動(dòng)?xùn)艠O晶體管所實(shí)作的該存儲(chǔ)器單元的所需臨界電壓，進(jìn)而儲(chǔ)存單一個(gè)位元的資訊或者一個(gè)位元以上的資訊，如此一來，當(dāng)一或多個(gè)預(yù)定控制柵極電壓施加于浮動(dòng)?xùn)艠O晶體管的控制柵極的上，則浮動(dòng)?xùn)艠O晶體管的導(dǎo)通狀態(tài)便會(huì)指示出浮動(dòng)?xùn)艠O晶體管中所儲(chǔ)存之一或多個(gè)二進(jìn)位數(shù)字(binarydigit)。然而，由于某些因素，快閃存儲(chǔ)器單元中原本儲(chǔ)存的電荷的個(gè)數(shù)可能會(huì)受到影響/擾亂，舉例來說，快閃存儲(chǔ)器中所存在的干擾可能來自于寫入干擾(write/programdisturbance)、讀取干擾(readdisturbance)及/或保持干擾(retentiondisturbance)。以具有各自儲(chǔ)存一個(gè)位元以上的資訊的存儲(chǔ)器單元的NAND型快閃存儲(chǔ)器為例，一個(gè)實(shí)體存儲(chǔ)器分頁(physicalpage)會(huì)包含多個(gè)邏輯存儲(chǔ)器分頁(logicalpage)，且每一邏輯存儲(chǔ)器分頁采用一或多個(gè)控制柵極電壓來進(jìn)行讀取。舉例來說，對(duì)于一個(gè)用以儲(chǔ)存3個(gè)位元的資訊的快閃存儲(chǔ)器單元來說，該快閃存儲(chǔ)器單元會(huì)具有分別對(duì)應(yīng)不同電荷個(gè)數(shù)(亦即不同臨界電壓)的8種狀態(tài)(亦即電荷位準(zhǔn))的其中之一，然而，由于寫入/抹除次數(shù)(program/erasecount,P/Ecount)及/或數(shù)據(jù)保留時(shí)間(retentiontime)的緣故，快閃存儲(chǔ)器單元中的存儲(chǔ)器單元的臨界電壓分布(thresholdvoltagedistribution)便會(huì)有所改變，因此，使用原本的控制柵極電壓設(shè)定(亦即臨界電壓設(shè)定)來讀取存儲(chǔ)器單元中所儲(chǔ)存的資訊可能會(huì)因?yàn)楦淖兒蟮呐R界變壓分布而無法正確地獲得所儲(chǔ)存的資訊。利用不同的控制柵極電壓設(shè)定以讀取快閃存儲(chǔ)器可能有較高的機(jī)會(huì)得到正確的儲(chǔ)存資訊。然而，儲(chǔ)存所有利用不同控制柵極電壓設(shè)定所取得的資訊可能需要更多的存儲(chǔ)空間。除此之外，利用不同的控制柵極電壓設(shè)定以讀取快閃存儲(chǔ)器可能會(huì)造成較長的讀取時(shí)間，因此，需要一個(gè)更有效率的讀取或解碼程序。技術(shù)實(shí)現(xiàn)要素：因此，本發(fā)明的目的之一在于提供一種讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法、存儲(chǔ)器控制器與裝置，以解決上述問題。讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法、存儲(chǔ)器控制器與裝置。依據(jù)本發(fā)明的一實(shí)施例，一種用以讀取儲(chǔ)存在一快閃存儲(chǔ)器的數(shù)據(jù)的方法被揭露，該方法包含：控制該快閃存儲(chǔ)器對(duì)該快閃存儲(chǔ)器的一第一存儲(chǔ)器分頁執(zhí)行一讀取運(yùn)作；取得該第一存儲(chǔ)器分頁的一第一碼字；依據(jù)一第一概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第一組概似比對(duì)應(yīng)值；依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行一錯(cuò)誤更正運(yùn)作；若依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作指示一不可更正的結(jié)果，則依據(jù)一第二概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第二組概似比對(duì)應(yīng)值；以及依據(jù)該第二組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作。依據(jù)本發(fā)明的另一實(shí)施例，揭露了一種用以讀取儲(chǔ)存在一快閃存儲(chǔ)器的數(shù)據(jù)的存儲(chǔ)器控制器，該存儲(chǔ)器控制器包含：一控制邏輯電路，用以控制該快閃存儲(chǔ)器對(duì)該快閃存儲(chǔ)器的一第一存儲(chǔ)器分頁執(zhí)行一讀取運(yùn)作以取得該第一存儲(chǔ)器分頁的一第一碼字；一概似比對(duì)應(yīng)單元，用以依據(jù)一第一概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第一組概似比對(duì)應(yīng)值；以及一解碼電路，用以依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行一錯(cuò)誤更正運(yùn)作，其中若依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作指示一不可更正的結(jié)果時(shí)，則該概似比對(duì)應(yīng)單元更用于依據(jù)一第二概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第二組概似比對(duì)應(yīng)值，而該解碼電路更用于依據(jù)該第二組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作。依據(jù)本發(fā)明另一實(shí)施例，揭露了一種用以讀取儲(chǔ)存在一快閃存儲(chǔ)器的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)，該存儲(chǔ)器系統(tǒng)包含：一控制邏輯電路，用以控制該快閃存儲(chǔ)器對(duì)該快閃存儲(chǔ)器的一第一存儲(chǔ)器分頁執(zhí)行一讀取運(yùn)作以取得該第一存儲(chǔ)器分頁的一第一碼字；一概似比對(duì)應(yīng)單元，用以依據(jù)一第一概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第一組概似比對(duì)應(yīng)值；以及一解碼電路，用以依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行一錯(cuò)誤更正運(yùn)作，其中若依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作指示一不可更正的結(jié)果時(shí)，則該概似比對(duì)應(yīng)單元更用于依據(jù)一第二概似比對(duì)應(yīng)規(guī)則取得該第一碼字的一第二組概似比對(duì)應(yīng)值，而該解碼電路更用于依據(jù)該第二組概似比對(duì)應(yīng)值進(jìn)行該錯(cuò)誤更正運(yùn)作。【附圖說明】圖1為本發(fā)明存儲(chǔ)器系統(tǒng)的第一實(shí)施例的示意圖。圖2為要被讀取的實(shí)體存儲(chǔ)器分頁P(yáng)_0的第一種臨界電壓分布的示意圖。圖3為要被讀取的實(shí)體存儲(chǔ)器分頁P(yáng)_0的第二種臨界電壓分布的示意圖。圖4為從快閃存儲(chǔ)器1100之一存儲(chǔ)器單元中讀取一軟位元的最低有效位元讀取操作的示意圖。圖5示于圖1的編碼器1223的方塊圖。圖6說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼的示意圖。圖7說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。圖8說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。圖9說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。圖10說明碼字與存儲(chǔ)器單元的對(duì)應(yīng)關(guān)系的示意圖。圖11用以說明解碼單元1228的方塊圖。圖12說明讀取儲(chǔ)存在快閃存儲(chǔ)器的數(shù)據(jù)的程序的流程圖。圖13說明目標(biāo)實(shí)體存儲(chǔ)器分頁的臨界電壓分布的示意圖?！局饕?hào)說明】102～快閃存儲(chǔ)器103～存儲(chǔ)器單元104～存儲(chǔ)器控制器1000～存儲(chǔ)器系統(tǒng)；1100～快閃存儲(chǔ)器；1110～存儲(chǔ)器單元；1200～存儲(chǔ)器控制器；1210～控制邏輯電路；1220～錯(cuò)誤更正電路；1222～錯(cuò)誤更正解碼器；1223～編碼器；1224～比較單元；1225～判斷單元；1227～儲(chǔ)存裝置；1228～解碼單元；1229～錯(cuò)誤更正編碼器；12280～概似比訓(xùn)練單元；12282～概似比對(duì)應(yīng)單元；12284～解碼電路；1230～臨界電壓追蹤單元200～214～步驟?！揪唧w實(shí)施方式】在說明書及后續(xù)的申請(qǐng)專利范圍當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中具有通常知識(shí)者應(yīng)可理解，制造商可能會(huì)用不同的名詞來稱呼同樣的元件。本說明書及后續(xù)的申請(qǐng)專利范圍并不以名稱的差異來作為區(qū)別元件的方式，而是以元件在功能上的差異來作為區(qū)別的基準(zhǔn)。在通篇說明書及后續(xù)的請(qǐng)求項(xiàng)當(dāng)中所提及的「包含」為一開放式的用語，故應(yīng)解釋成「包含但不限定于」。此外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接于一第二裝置，則代表該第一裝置可直接連接于該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。請(qǐng)注意到，讀取NAND型快閃存儲(chǔ)器的實(shí)體存儲(chǔ)器分頁中的存儲(chǔ)器單元所儲(chǔ)存的多個(gè)位元僅是作為一實(shí)施例，以說明本發(fā)明的技術(shù)特征，然而，無論快閃存儲(chǔ)器是NAND型快閃存儲(chǔ)器或是具有其它類型的快閃存儲(chǔ)器(例如NOR型快閃存儲(chǔ)器)，只要是將從不同讀取運(yùn)作中所取得的二進(jìn)位數(shù)字編碼成碼字以進(jìn)行錯(cuò)誤更正運(yùn)作，均符合本發(fā)明的精神。請(qǐng)參閱圖1，其為本發(fā)明存儲(chǔ)器系統(tǒng)的第一實(shí)施例的示意圖。存儲(chǔ)器系統(tǒng)1000包含有一快閃存儲(chǔ)器1100以及一存儲(chǔ)器控制器(memorycontroller)1200，于本實(shí)施例中，快閃存儲(chǔ)器1100可以是包含多個(gè)實(shí)體存儲(chǔ)器分頁P(yáng)_0、P_1、P_2、…、P_N的NAND型快閃存儲(chǔ)器，其中實(shí)體存儲(chǔ)器分頁P(yáng)_0～P_N中的每一實(shí)體存儲(chǔ)器分頁包含有多個(gè)存儲(chǔ)器單元(例如浮動(dòng)?xùn)艠O晶體管)1110，舉例來說，對(duì)于要被讀取之一目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0來說，其包含有存儲(chǔ)器單元M_0～M_K。為了讀取目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K中所儲(chǔ)存的數(shù)據(jù)，控制柵極電壓VG_0～VG_N便應(yīng)該要適當(dāng)?shù)卦O(shè)定，例如，控制柵極電壓VG_0～VG_N應(yīng)該要適當(dāng)?shù)卦O(shè)定以確保實(shí)體存儲(chǔ)器分頁P(yáng)_1～P_N中所有的存儲(chǔ)器單元(浮動(dòng)?xùn)艠O存儲(chǔ)器)103均處于導(dǎo)通狀態(tài)。假若每一存儲(chǔ)器單元103是用以儲(chǔ)存N個(gè)位元(例如，包含最低有效位元(leastsignificantbit,LSB)、中間有效位元(centralsignificantbit,CSB)與最高有效位元(mostsignificantbit,MSB)的3個(gè)位元)，則快閃存儲(chǔ)器102會(huì)將控制柵極電壓VG_0設(shè)定為(2N-1)個(gè)電壓準(zhǔn)位，以便辨識(shí)出目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0中每一存儲(chǔ)器單元103的N個(gè)位元。請(qǐng)參閱圖2，其為要被讀取的實(shí)體存儲(chǔ)器分頁P(yáng)_0的第一種臨界電壓分布的示意圖。實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K可包含有具有浮動(dòng)?xùn)艠O被程式化(programmed)為具有電荷位準(zhǔn)L0(亦即(MSB,CSB,LSB)＝(1,1,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L1(亦即(MSB,CSB,LSB)＝(0,1,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L2(亦即(MSB,CSB,LSB)＝(0,0,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L3(亦即(MSB,CSB,LSB)＝(1,0,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L4(亦即(MSB,CSB,LSB)＝(1,0,0))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L5(亦即(MSB,CSB,LSB)＝(0,0,0))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L6(亦即(MSB,CSB,LSB)＝(0,1,0))的存儲(chǔ)器單元以及具有浮動(dòng)?xùn)艠O被程式化為具有電荷位準(zhǔn)L7(亦即(MSB,CSB,LSB)＝(1,1,0))的存儲(chǔ)器單元。為了辨識(shí)出存儲(chǔ)器單元M_0～M_K的最低有效位元，快閃存儲(chǔ)器102便將控制柵極電壓VG_0設(shè)定為圖2所示的臨界電壓VT_4，接著，實(shí)體存儲(chǔ)器分頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的最低有效位元是”0”或”1”。于本實(shí)施例中，當(dāng)實(shí)體存儲(chǔ)器分頁P(yáng)_0中之一存儲(chǔ)器單元被施加于其控制柵極的臨界電壓VT_4所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最低有效位元之一個(gè)二進(jìn)位數(shù)字”1”；否則，快閃存儲(chǔ)器1100將會(huì)輸出代表其最低有效位元的另一個(gè)二進(jìn)位數(shù)字”0”。為了辨識(shí)出存儲(chǔ)器單元M_0～M_K的中間有效位元，快閃存儲(chǔ)器1100便將控制柵極電壓VG_0分別設(shè)定為圖2所示的臨界電壓VT_2與VT_6，同樣地，實(shí)體存儲(chǔ)器分頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的中間有效位元是”0”或”1”。于本實(shí)施例中，當(dāng)一存儲(chǔ)器單元會(huì)被施加于其控制柵極的臨界電壓VT_2與VT_6中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其中間有效位元之一個(gè)二進(jìn)位數(shù)字”1”；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_2所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_6所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其中間有效位元之一個(gè)二進(jìn)位數(shù)字”0”；以及當(dāng)該存儲(chǔ)器單元除了不會(huì)被施加于其控制柵極的臨界電壓VT_2所導(dǎo)通，也不會(huì)被施加于其控制柵極的臨界電壓VT_6所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其中間有效位元之一個(gè)二進(jìn)位數(shù)字”1”。為了辨識(shí)出存儲(chǔ)器單元M_0～M_K的最高有效位元，快閃存儲(chǔ)器1100便將控制柵極電壓VG_0分別設(shè)定為圖2所示的臨界電壓VT_1、VT_3、VT_5與VT_7，同樣地，實(shí)體存儲(chǔ)器分頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的最高有效位元是”0”或”1”。于本實(shí)施例中，當(dāng)一存儲(chǔ)器單元會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最高有效位元之一個(gè)二進(jìn)位數(shù)字”1”；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最高有效位元之一個(gè)二進(jìn)位數(shù)字”0”；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1與VT_3中的任一個(gè)所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最高有效位元之一個(gè)二進(jìn)位數(shù)字”1”；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3與VT_5中的任一個(gè)所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_7所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最高有效位元之一個(gè)二進(jìn)位數(shù)字”0”；以及當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器1100將會(huì)輸出代表其最高有效位元之一個(gè)二進(jìn)位數(shù)字”1”。然而，圖2所示的臨界電壓分布可能會(huì)因?yàn)槟承┮蛩?例如寫入/讀取次數(shù)及/或數(shù)據(jù)保留時(shí)間的增加)的影響而改變?yōu)榱硪粋€(gè)臨界電壓分布，舉例來說，對(duì)應(yīng)至每一電荷位準(zhǔn)的圓形突出狀的分布可能會(huì)變寬及/或產(chǎn)生偏移。請(qǐng)參閱圖3，其為要被讀取的實(shí)體存儲(chǔ)器分頁P(yáng)_0的第二種臨界電壓分布的示意圖。由圖3可得知，臨界電壓分布不同于圖2所示的臨界電壓分布。將控制柵極電壓VG_0設(shè)定為上述的臨界電壓VT_1～VT_7將無法正確地獲得目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K的最低有效位元、中間有效位元與最高有效位元進(jìn)一步來說，當(dāng)存儲(chǔ)器單元M_0～M_K具有圖3所示的臨界電壓分布時(shí)，應(yīng)該要采用新的臨界電壓VT_1’～VT_7’以便正確地獲得所儲(chǔ)存的資訊，否則的話，施加于存儲(chǔ)器單元M_0～M_K所讀出的碼字(codeword)的錯(cuò)誤更正(errorcorrectioncode,ECC)操作便會(huì)因?yàn)榇a字中無法更正的(uncorrectable)錯(cuò)誤而無法成功運(yùn)行。于本實(shí)施例中，存儲(chǔ)器控制器1200是設(shè)計(jì)來適應(yīng)性地對(duì)存儲(chǔ)器單元M_0～M_K所讀取的碼字執(zhí)行軟解碼以增強(qiáng)解碼能力。細(xì)節(jié)于后詳述。請(qǐng)?jiān)俅螀㈤唸D1。存儲(chǔ)器控制器104是用以控制快閃存儲(chǔ)器102的存取(讀取/寫入)，并且包含有(但不局限于)一控制邏輯電路1210以及一錯(cuò)誤更正電路(ECCcircuit，其具有一錯(cuò)誤更正解碼器1222、一錯(cuò)誤更正編碼器1229以及一臨界電壓追蹤單元1230)。請(qǐng)注意，圖1僅顯示與本發(fā)明的技術(shù)特征有關(guān)的元件，亦即，存儲(chǔ)器控制器104亦可包含額外的元件來支援其它的功能。一般來說，當(dāng)接收到針對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0中存儲(chǔ)器單元M_0～M_K所儲(chǔ)存的數(shù)據(jù)之一讀取請(qǐng)求(readrequest)時(shí)，控制邏輯電路1210會(huì)因應(yīng)該讀取請(qǐng)求而控制快閃存儲(chǔ)器1100來讀取所要求的數(shù)據(jù)(requesteddata)，接著，當(dāng)快閃存儲(chǔ)器102成功地辨識(shí)出存儲(chǔ)器單元M_0～M_K中每一存儲(chǔ)器單元所儲(chǔ)存的所有位元時(shí)，包含有存儲(chǔ)器單元M_0～M_K的已辨識(shí)出的位元的讀出資訊便會(huì)被控制邏輯電路1210所接收。如熟習(xí)技藝者所知，位于一實(shí)體存儲(chǔ)器分頁中之一部份存儲(chǔ)器單元是用來儲(chǔ)存錯(cuò)誤更正資訊(例如一錯(cuò)誤更正碼(ECCcode))，因此，錯(cuò)誤更正電路1220便是用來針對(duì)由快閃存儲(chǔ)器1100所讀取出來的讀出資訊(例如一碼字)進(jìn)行一錯(cuò)誤更正操作。于本實(shí)施例中，錯(cuò)誤更正電路1220包含有一錯(cuò)誤更正解碼器(ECCdecoder)1222以及一錯(cuò)誤更正編碼器(ECCcorrector)1229。錯(cuò)誤更正解碼器1222是用來檢查讀出資訊的正確性，以藉此檢測(cè)任何錯(cuò)誤位元的存在。錯(cuò)誤更正解碼器1222亦用于對(duì)檢查過的讀出資訊中所發(fā)現(xiàn)到的錯(cuò)誤位元進(jìn)行更正然而，當(dāng)讀出資訊中實(shí)際存在的錯(cuò)誤位元的數(shù)量超過了錯(cuò)誤更正解碼器1222有辦法依照硬解碼(例如BCH(Bose-Chaudhuri-Hocquenghem的方式))更正的錯(cuò)誤位元的最大數(shù)量時(shí)，錯(cuò)誤更正解碼器1222便會(huì)指示控制邏輯電路1210讀出資訊中包含有無法更正的錯(cuò)誤。如此一來，控制邏輯電路1210將會(huì)啟動(dòng)軟讀取(softread)機(jī)制以取得軟資訊，該些軟資訊可被ECC解碼器1222用來進(jìn)行軟解碼機(jī)制。該臨界電壓追蹤單元1230用于通過比較讀出資訊以判斷臨界電壓移動(dòng)方向以及判斷一最佳臨界電壓。細(xì)節(jié)于后詳述。于本實(shí)施例中，錯(cuò)誤更正解碼器1222可由低密度同位檢查(lowdensityparity-check,LDPC)解碼器來加以實(shí)作，控制邏輯電路1210控制快閃存儲(chǔ)器1100來提供要被LDPC解碼器所解碼的軟資訊(softinformation)，所以，在控制邏輯電路1210的控制的下，快閃存儲(chǔ)器1100便輸出多個(gè)二進(jìn)位數(shù)字來作為各個(gè)存儲(chǔ)器單元M_0～M_K所讀取出來的軟位元(softbit)。進(jìn)一步來說，當(dāng)進(jìn)行最低有效位元數(shù)據(jù)的讀取、中間有效位元數(shù)據(jù)的讀取或最高有效位元數(shù)據(jù)的讀取時(shí)，控制邏輯電路1210是用以控制快閃存儲(chǔ)器1100來針對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁的存儲(chǔ)器單元M_0～M_K中的每一存儲(chǔ)器單元執(zhí)行多次讀取操作(例如7次讀取操作)。請(qǐng)參閱圖4，其為從快閃存儲(chǔ)器1100之一存儲(chǔ)器單元中讀取一軟位元(亦即軟資訊數(shù)值)的最低有效位元讀取操作的示意圖。依據(jù)圖2與圖3所示的臨界電壓分布的范例，具有電荷位準(zhǔn)L0～L3中任一個(gè)電荷位準(zhǔn)的存儲(chǔ)器單元將會(huì)儲(chǔ)存LSB＝1，以及具有電荷位準(zhǔn)L4～L7中任一個(gè)電荷位準(zhǔn)的存儲(chǔ)器單元?jiǎng)t會(huì)儲(chǔ)存LSB＝0。于本實(shí)施例中，控制邏輯電路1210決定一初始控制柵極電壓VLSB以及一電壓間距(voltagespacing)D，接著控制快閃存儲(chǔ)器1100來針對(duì)存儲(chǔ)器單元M_0～M_K中的每一存儲(chǔ)器單元執(zhí)行7次讀取操作，而基于電壓調(diào)整次序(voltageadjustingorder)OD1，快閃存儲(chǔ)器1100會(huì)依序以VLSB、VLSB+D、VLSB-D、VLSB+2D、VLSB-2D、VLSB+3D、VLSB-3D來設(shè)定控制柵極電壓VG_0，因此，由于所施加的柵極控制電壓VLSB、VLSB+D、VLSB-D、VLSB+2D、VLSB-2D、VLSB+3D、VLSB-3D的緣故，位元序列BS_0～BS_M中的每一位元序列都會(huì)依序得到7個(gè)位元。請(qǐng)注意，位元序列BS_0～BS_M中的每一位元序列作為一軟位元，其代表由一存儲(chǔ)器單元所讀取出來的軟資訊，且通過初始控制柵極電壓VLSB所獲得的二進(jìn)位數(shù)字可作為一正負(fù)號(hào)位元(signbit)(亦即硬位元(hardbit)數(shù)值)。利用初始控制柵極電壓VLSB所進(jìn)行的讀取運(yùn)作可視為一般讀取運(yùn)作。而利用控制柵極電壓VLSB+D、VLSB-D、VLSB+2D、VLSB-2D、VLSB+3D、VLSB-3D所進(jìn)行的讀取運(yùn)作可分別視為重讀運(yùn)作1～6。于本實(shí)施例中，每一位元序列具有八種可能的二進(jìn)位數(shù)字組合BS1～BS8的其中之一。當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓高于VLSB+3D，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS8＝”0000000”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB+2D與VLSB+3D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS7＝”0000010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB+D與VLSB+2D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS6＝”0001010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB與VLSB+D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS5＝”0101010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓低于VLSB-3D，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS1＝”1111111”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB-2D與VLSB-3D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS2＝”1111110”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB-D與VLSB-2D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS3＝”1111010”；以及當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB與VLSB-D之間，則從存儲(chǔ)器單元所讀取出來的位元序列將會(huì)具有二進(jìn)位數(shù)字組合BS4＝”1101010”。當(dāng)一個(gè)位元序列中所有的二進(jìn)位數(shù)字均為”1”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷位準(zhǔn)L0、L1、L2或L3，且LSB＝1的可靠度(reliability)很高。另一方面，當(dāng)一個(gè)位元序列中所有的二進(jìn)位數(shù)字均為”0”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷位準(zhǔn)L5、L6、L7或L8，且LSB＝0的可靠度很高。然而，當(dāng)一個(gè)位元序列具有不同的二進(jìn)位數(shù)字”0”與”1”混雜其中時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷位準(zhǔn)L3或L4，由于相對(duì)應(yīng)存儲(chǔ)器單元的臨界電壓是介于VLSB-3D與VLSB+3D之間，LSB＝1/LSB＝0的可靠度便會(huì)由于錯(cuò)誤率較高而較低，舉例來說，原本儲(chǔ)存LSB＝0的存儲(chǔ)器單元會(huì)具有對(duì)應(yīng)至電荷位準(zhǔn)L4的電荷儲(chǔ)存數(shù)量以使得臨界電壓高于VLSB+3D，然而，當(dāng)寫入/抹除次數(shù)或數(shù)據(jù)保留時(shí)間增加時(shí)，所儲(chǔ)存的電荷的數(shù)量便會(huì)有所改變，因而可能使得臨界電壓低于VLSB；同樣地，原本儲(chǔ)存LSB＝1的存儲(chǔ)器單元會(huì)具有對(duì)應(yīng)至電荷位準(zhǔn)L3的電荷儲(chǔ)存數(shù)量以使得臨界電壓低于VLSB-3D，相較于硬解碼，存在于軟資訊數(shù)值的可靠度將可增加在進(jìn)行軟解碼時(shí)解碼正確的機(jī)率。然而軟資訊數(shù)值包含于一般讀取運(yùn)作與后續(xù)的重讀運(yùn)作1～6所取得的多個(gè)二進(jìn)位數(shù)字，如前所述七個(gè)二進(jìn)位數(shù)字。為了執(zhí)行軟解碼，錯(cuò)誤更正解碼器1222必須取得并儲(chǔ)存完整的軟資訊數(shù)值，因此，錯(cuò)誤更正解碼器1222需要大量的儲(chǔ)存空間以儲(chǔ)存完整的軟資訊數(shù)值。這將會(huì)增加晶片面積與成本。為減少儲(chǔ)存空間，從讀取運(yùn)作中取得的二進(jìn)位數(shù)字可以在儲(chǔ)存或解碼前就先編碼為一個(gè)較短的碼字。請(qǐng)?jiān)趨⒄請(qǐng)D1，如前所述，錯(cuò)誤更正電路1220用來對(duì)從快閃存儲(chǔ)器1100中取得的讀取資訊進(jìn)行錯(cuò)誤更正運(yùn)作。而錯(cuò)誤更正解碼器1222用來檢查讀取資訊的正確性。除此之外，錯(cuò)誤更正解碼器1222更包含一編碼器1223、一儲(chǔ)存裝置1227以及一解碼單元1228。編碼器1223用以依據(jù)從快閃存儲(chǔ)器1100讀取的二進(jìn)位數(shù)字來產(chǎn)生一較短的碼字代表該二進(jìn)位數(shù)字。儲(chǔ)存裝置1227用以儲(chǔ)存由編碼器產(chǎn)生的碼字并提供所儲(chǔ)存的碼字給解碼單元1228。解碼單元1228用以對(duì)該碼字執(zhí)行錯(cuò)誤更正運(yùn)作。細(xì)節(jié)于后詳述。在一實(shí)施例中，控制邏輯電路1210控制快閃存儲(chǔ)器1100依照初始控制柵極電壓VLSB對(duì)存儲(chǔ)器單元，例如實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞單元M_0～M-K，進(jìn)行一讀取運(yùn)作以辨識(shí)存儲(chǔ)器細(xì)胞單元M_0～M-K的最低有效位元。依照初始控制柵極電壓VLSB所進(jìn)行的讀取運(yùn)作可視為一般讀取運(yùn)作?？扉W存儲(chǔ)器1100提供包含了數(shù)據(jù)部分、備用部分與至少一校驗(yàn)碼(parity)部分之一存儲(chǔ)分頁的二進(jìn)位數(shù)字(apageofbinarydigits)至控制邏輯電路1210?？刂七壿嬰娐?210傳送其所接收的二進(jìn)位數(shù)字至錯(cuò)誤更正電路1220。在一實(shí)施例中，錯(cuò)誤更正電路1220將所接收的二進(jìn)位數(shù)字區(qū)分為兩個(gè)部分。第一部分包含數(shù)據(jù)部分與其相對(duì)應(yīng)的校驗(yàn)碼部分。第二部分包含備用部分以及其相應(yīng)的校驗(yàn)碼部分。錯(cuò)誤更正電路1220對(duì)第一部分進(jìn)行軟式解碼運(yùn)作(softdecodeoperation)，而對(duì)第二部分進(jìn)行硬式解碼運(yùn)作(harddecodeoperation)。此乃例示性說明，而非本發(fā)明的限制。對(duì)該分頁的二進(jìn)位數(shù)字的任一部分進(jìn)行軟式解碼或硬式解碼運(yùn)作均為本發(fā)明的范疇。在此實(shí)施例中，編碼器1223依據(jù)第一部分的二進(jìn)位數(shù)字產(chǎn)生一碼字。細(xì)節(jié)于后詳述。請(qǐng)參照?qǐng)D5與圖6，圖5示于圖1的編碼器1223的方塊圖。圖6說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼的示意圖。編碼器1223包含一比較單元1224以及一判斷單元1225。圖5僅顯示與本發(fā)明的技術(shù)特征有關(guān)的元件，亦即，編碼器1223亦可包含額外的元件來支援其它的功能。比較單元1224用于比較從控制邏輯電路送來的第一部分的二進(jìn)位數(shù)字以及儲(chǔ)存在儲(chǔ)存裝置1227的正負(fù)位元。當(dāng)讀取一目標(biāo)實(shí)體存儲(chǔ)器分頁(例如實(shí)體存儲(chǔ)器分頁P(yáng)_0)時(shí)，控制邏輯電路1210控制快閃存儲(chǔ)器1100依照一初始控制柵極電壓VLSB對(duì)存儲(chǔ)器細(xì)胞單元(例如實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_0～M_K)進(jìn)行一讀取運(yùn)作以識(shí)別存儲(chǔ)器細(xì)胞M_0～M_K的最低有效位元。如圖6所示，該實(shí)體存儲(chǔ)器分頁的第一部分的二進(jìn)位數(shù)字傳送至編碼器1223。請(qǐng)注意到，該些二進(jìn)位數(shù)字的各個(gè)位元代表該實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞單元的最低有效位元的硬位元(hardbit，亦可稱為硬資訊(hardinformation))。例如，該些二進(jìn)位數(shù)字最左邊的二進(jìn)位數(shù)字是”1”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_0的最低有效位元的硬位元系為”1”。該些二進(jìn)位數(shù)字最左邊的二進(jìn)位數(shù)字旁邊的二進(jìn)位數(shù)字是”1”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_1的最低有效位元的硬位元為”1”，以此類推。因第一部分的二進(jìn)位數(shù)字得自對(duì)該些存儲(chǔ)器細(xì)胞單元依照初始控制柵極電壓進(jìn)行讀取運(yùn)作，該些二進(jìn)位數(shù)字可視為該些存儲(chǔ)器單元的正負(fù)號(hào)位元。據(jù)此，編碼器1223產(chǎn)生(并設(shè)定)一個(gè)高強(qiáng)度位元為”1”一個(gè)低強(qiáng)度位元為”1”，以代表正負(fù)位元”1”具有最高的可靠度。換言之，存儲(chǔ)器單元M_0被假設(shè)為”1”，且具有最高的可靠度。此外，包含硬位元”1”以及軟位元(softbit，亦可稱為軟資訊(softinformation))”11”的碼字”111”用來代表存儲(chǔ)器單元M_0所儲(chǔ)存的資訊。用來代表其他存儲(chǔ)器單元的碼字亦依照類似的方式進(jìn)行。接著，第一部分的二進(jìn)位數(shù)字的碼字傳送至儲(chǔ)存裝置1227。接著，儲(chǔ)存裝置1227將該碼字提供給解碼單元1228以執(zhí)行錯(cuò)誤更正運(yùn)作。在一實(shí)施例中，該解碼單元1228依據(jù)該碼字執(zhí)行一錯(cuò)誤更正硬解碼(errorcorrectionharddecode)在另一實(shí)施例中，該解碼單元1228依據(jù)該正負(fù)號(hào)位元執(zhí)行一錯(cuò)誤更正硬解碼若錯(cuò)誤更正運(yùn)作指出該碼字正確或可更正(換言之錯(cuò)誤更正硬解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出該碼字(或該正負(fù)號(hào)位元)不可更正(換言之錯(cuò)誤更正硬解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB+D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作(D是一預(yù)定的電壓間隔)。細(xì)節(jié)于后詳述。請(qǐng)參照?qǐng)D7，圖7說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。在讀取一目標(biāo)實(shí)體存儲(chǔ)器分頁(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0)時(shí)，控制邏輯電路1210控制快閃存儲(chǔ)器1100依照第二控制柵極電壓VLSB+D對(duì)存儲(chǔ)器單元(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K)執(zhí)行一讀取運(yùn)作以判讀存儲(chǔ)器單元M_0～M_K的最低有效位元。此重讀運(yùn)作可被視為第一次重讀運(yùn)作。如圖7所示，該實(shí)體存儲(chǔ)器分頁的第一部分的二進(jìn)位數(shù)字送至編碼單元1223。請(qǐng)注意到，該些二進(jìn)位數(shù)字的每個(gè)位元代表一實(shí)體存儲(chǔ)器分頁P(yáng)_0之一存儲(chǔ)器細(xì)胞單元的最低有效位元的軟位元。例如，該些二進(jìn)位數(shù)字最左邊的二進(jìn)位數(shù)字是”1”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_0的最低有效位元的軟位元為”1”。該些二進(jìn)位數(shù)字最左邊的二進(jìn)位數(shù)字旁邊的二進(jìn)位數(shù)字是”0”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_1的最低有效位元的軟位元為”0”，以此類推。請(qǐng)注意到，圖7所示的二進(jìn)位數(shù)字(重讀數(shù)據(jù))可能不完全與正負(fù)號(hào)位元相同。因?yàn)橛靡赃M(jìn)行第一次重讀運(yùn)作的控制柵極電壓是VLSB+D，所以在利用柵極控制電壓VLSB與VLSB+D讀取臨界電壓落在VLSB與VLSB+D的存儲(chǔ)器單元時(shí)會(huì)得到不同的結(jié)果。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_1的最低有效位元的正負(fù)號(hào)位元是”0”，而依照控制柵極電壓VLSB+D所取得的存儲(chǔ)器單元M_1的最低有效位元的軟位元是”1”。因此，編碼器1223需要更新存儲(chǔ)器單元M_1的最低有效位元的的碼字的可靠度。細(xì)節(jié)于后詳述。依照控制柵極電壓VLSB+D所取得重讀數(shù)據(jù)(二進(jìn)位數(shù)字)送至比較單元1224。比較單元1224存取儲(chǔ)存在儲(chǔ)存裝置1227的正負(fù)號(hào)位元，并比較正負(fù)號(hào)位元與重讀數(shù)據(jù)以更新碼字。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)相同，比較單元1224將該結(jié)果指示判斷單元1225。而判斷單元1225判定要維持該正負(fù)號(hào)位元的可靠度。換言之，用來表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字不被改變。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)不相同，比較單元1224將該結(jié)果指示判斷單元1225。而判斷單元1225判定要更新該正負(fù)號(hào)位元的可靠度至一最低可靠度。換言之，用來表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字被改變。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_1的最低有效位元的正負(fù)號(hào)位元是”0”，而依照控制柵極電壓VLSB+D所取得的存儲(chǔ)器單元M_1的最低有效位元的軟位元是”1”。據(jù)此，判斷單元1225判定一高強(qiáng)度位元”0”以及一低強(qiáng)度位元”0”以代表正負(fù)號(hào)位元”1”具有最低的可靠度。換言之，存儲(chǔ)器單元M_1的最低有效位元被更新為有最低可靠度的”0”。此外，包含硬位元”0”以及軟位元”00”的碼字”000”用來代表存儲(chǔ)器單元M_1的最低有效位元。用來表達(dá)其他存儲(chǔ)器單元的碼字亦依照類似的方式進(jìn)行。接著，更新后的第一部分的二進(jìn)位數(shù)字的碼字送至儲(chǔ)存裝置1227用以更新原來的碼字。接著，儲(chǔ)存裝置1227將更新后的碼字提供給解碼單元1228以執(zhí)行錯(cuò)誤更正運(yùn)作。在一實(shí)施例中，解碼單元1228依據(jù)更新后的碼字進(jìn)行一錯(cuò)誤更正軟解碼(errorcorrectionsoftdecode)請(qǐng)注意到，更新后的碼字通過比較依據(jù)控制閘及電壓VLSB+D所取得的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)以及依據(jù)控制閘及電壓VLSB所取得的正負(fù)號(hào)位元而得。換言之，錯(cuò)誤更正軟解碼依據(jù)正負(fù)號(hào)位元與重讀數(shù)據(jù)(二進(jìn)位數(shù)字)來進(jìn)行的。若錯(cuò)誤更正運(yùn)作指出更新后的碼字正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出更新后的碼字不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB-D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作(D是一預(yù)定的電壓間隔)。依照控制柵極電壓VLSB-D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第二重讀運(yùn)作。請(qǐng)注意到，一般讀取運(yùn)作與第一重讀運(yùn)作的電壓間隔與一般讀取運(yùn)作與第二重讀運(yùn)作的電壓間隔相同。因此，更新碼字可靠度的規(guī)則應(yīng)該類似，依照第二次重讀運(yùn)作所取得的重讀數(shù)據(jù)產(chǎn)生與儲(chǔ)存碼字的細(xì)節(jié)在此省略。若錯(cuò)誤更正運(yùn)作指出第二次重讀運(yùn)作所得的更新后的碼字正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出第二次重讀運(yùn)作所得的更新后的碼字不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB+2D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作(D是一預(yù)定的電壓間隔)。依照控制柵極電壓VLSB+2D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第三重讀運(yùn)作。除此之外，通過比較從一般讀取運(yùn)作與第一重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第一重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)(bitflopping)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF1。類似地，通過比較從一般讀取運(yùn)作與第二重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第二重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF2。位元變動(dòng)數(shù)BF1與BF2可用來追蹤一最佳的臨界電壓。細(xì)節(jié)詳述于后。請(qǐng)參照?qǐng)D8，圖8說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。在讀取一目標(biāo)實(shí)體存儲(chǔ)器分頁(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0)時(shí)，控制邏輯電路1210控制快閃存儲(chǔ)器1100依照第三控制柵極電壓VLSB+2D對(duì)存儲(chǔ)器單元(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K)執(zhí)行一讀取運(yùn)作以判讀存儲(chǔ)器單元M_0～M_K的最低有效位元。此重讀運(yùn)作可被視為第三次重讀運(yùn)作。如圖8所示，該實(shí)體存儲(chǔ)器分頁的第一部分的二進(jìn)位數(shù)字送至編碼單元1223。請(qǐng)注意到，該些二進(jìn)位數(shù)字的每個(gè)位元代表一實(shí)體存儲(chǔ)器分頁P(yáng)_0之一存儲(chǔ)器細(xì)胞單元的最低有效位元的軟位元。例如，該些二進(jìn)位數(shù)字最左邊的二進(jìn)位數(shù)字是”0”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_0的最低有效位元的軟位元。請(qǐng)注意到，圖8所示的二進(jìn)位數(shù)字(重讀數(shù)據(jù))可能不完全與正負(fù)號(hào)位元相同。因?yàn)橛靡赃M(jìn)行第三次重讀運(yùn)作的控制柵極電壓是VLSB+2D，所以在利用柵極控制電壓VLSB與VLSB+2D讀取臨界電壓落在VLSB與VLSB+2D的存儲(chǔ)器單元時(shí)會(huì)得到不同的結(jié)果。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_0的最低有效位元的正負(fù)號(hào)位元是”0”，而依照控制柵極電壓VLSB+2D所取得的存儲(chǔ)器單元M_0的最低有效位元的軟位元是”1”。因此，編碼器1223需要更新存儲(chǔ)器單元M_0的最低有效位元的的碼字的可靠度。細(xì)節(jié)于后詳述。依照控制柵極電壓VLSB+2D所取得重讀數(shù)據(jù)(二進(jìn)位數(shù)字)送至比較單元1224。比較單元1224存取儲(chǔ)存在儲(chǔ)存裝置1227的正負(fù)號(hào)位元，并比較正負(fù)號(hào)位元與重讀數(shù)據(jù)以更新碼字。請(qǐng)注意到，在第一次重讀運(yùn)作與第二次重讀運(yùn)作中某些二進(jìn)位數(shù)字可能會(huì)與其相對(duì)應(yīng)的正負(fù)號(hào)位元不同。該些二進(jìn)位數(shù)字的可靠度將不再被更新。比較單元1224可忽略該些二進(jìn)位數(shù)字。判斷單元1225則維持該更新后的碼字的的可靠度。換言之，當(dāng)高強(qiáng)度位元及低強(qiáng)度位元已經(jīng)被更新過了，判斷單元1225維持高強(qiáng)度位元與低強(qiáng)度位元的值。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)不相同，比較單元1224將該結(jié)果指示判斷單元1225。而判斷單元1225判定要維持該正負(fù)號(hào)位元的可靠度。換言之，用以表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字不改變。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)不相同，比較單元1224將該結(jié)果指示判斷單元1225。而判斷單元1225判定要更新該正負(fù)號(hào)位元的可靠度至一較高的可靠度。換言之，用來表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字被改變。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_0的最低有效位元的正負(fù)號(hào)位元是”0”，而依照控制柵極電壓VLSB+2D所取得的存儲(chǔ)器單元M_0的最低有效位元的軟位元是”1”。據(jù)此，判斷單元1225判定一高強(qiáng)度位元”0”以及一低強(qiáng)度位元”1”以代表正負(fù)號(hào)位元”1”具有較高的可靠度。換言之，存儲(chǔ)器單元M_0的最低有效位元被更新為有較高可靠度的”0”。此外，包含硬位元”0”以及軟位元”01”的碼字”001”用來代表存儲(chǔ)器單元M_0的最低有效位元。用來表達(dá)其他存儲(chǔ)器單元的碼字亦依照類似的方式進(jìn)行。接著，更新后的第一部分的二進(jìn)位數(shù)字的碼字送至儲(chǔ)存裝置1227用以更新原來的碼字。接著，儲(chǔ)存裝置1227將更新后的碼字提供給解碼單元1228以執(zhí)行錯(cuò)誤更正運(yùn)作。在一實(shí)施例中，解碼單元1228依據(jù)更新后的碼字進(jìn)行一錯(cuò)誤更正軟解碼。請(qǐng)注意到，更新后的碼字通過比較依據(jù)控制閘及電壓VLSB+2D所取得的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)以及依據(jù)控制閘及電壓VLSB所取得的正負(fù)號(hào)位元而得。換言之，錯(cuò)誤更正軟解碼依據(jù)正負(fù)號(hào)位元與重讀數(shù)據(jù)(二進(jìn)位數(shù)字)來進(jìn)行的。若錯(cuò)誤更正運(yùn)作指出更新后的碼字是正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出更新后的碼字不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB-2D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作(D是一預(yù)定的電壓間隔)。細(xì)節(jié)詳述于后。依照控制柵極電壓VLSB-2D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第四重讀運(yùn)作。請(qǐng)注意到，一般讀取運(yùn)作與第三重讀運(yùn)作的電壓間隔與一般讀取運(yùn)作與第四重讀運(yùn)作的電壓間隔相同。因此，更新碼字可靠度的規(guī)則應(yīng)該類似，依照第四次重讀運(yùn)作所取得的重讀數(shù)據(jù)產(chǎn)生與儲(chǔ)存碼字的細(xì)節(jié)在此省略。若錯(cuò)誤更正運(yùn)作指出第四次重讀運(yùn)作所得的更新后的碼字正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出第四次重讀運(yùn)作所得的更新后的碼字不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB+3D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作。依照控制柵極電壓VLSB+3D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第五重讀運(yùn)作。除此之外，通過比較從一般讀取運(yùn)作與第三重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第三重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)(bitflopping)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF3。類似地，通過比較從一般讀取運(yùn)作與第四重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第四重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF4。位元變動(dòng)數(shù)BF3與BF4可用來追蹤一最佳的臨界電壓。細(xì)節(jié)詳述于后。請(qǐng)參照?qǐng)D9，圖9說明對(duì)讀自快閃存儲(chǔ)器單元的二進(jìn)位數(shù)字進(jìn)行編碼以取得正確數(shù)據(jù)的示意圖。在讀取一目標(biāo)實(shí)體存儲(chǔ)器分頁(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0)時(shí)，控制邏輯電路1210控制快閃存儲(chǔ)器1100依照第五控制柵極電壓VLSB+5D對(duì)存儲(chǔ)器單元(例如，實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器單元M_0～M_K)執(zhí)行一讀取運(yùn)作以判讀存儲(chǔ)器單元M_0～M_K的最低有效位元。此重讀運(yùn)作可被視為第五次重讀運(yùn)作。如圖9所示，該實(shí)體存儲(chǔ)器分頁的第一部分的二進(jìn)位數(shù)字送至編碼單元1223。請(qǐng)注意到，該些二進(jìn)位數(shù)字的每個(gè)位元代表一實(shí)體存儲(chǔ)器分頁P(yáng)_0之一存儲(chǔ)器細(xì)胞單元的最低有效位元的軟位元。例如，該些二進(jìn)位數(shù)字最右邊的二進(jìn)位數(shù)字是”0”，其代表實(shí)體存儲(chǔ)器分頁P(yáng)_0的存儲(chǔ)器細(xì)胞M_0的最低有效位元的軟位元。請(qǐng)注意到，圖9所示的二進(jìn)位數(shù)字(重讀數(shù)據(jù))可能不完全與正負(fù)號(hào)位元相同。因?yàn)橛靡赃M(jìn)行第五次重讀運(yùn)作的控制柵極電壓是VLSB+3D，所以在利用柵極控制電壓VLSB與VLSB+3D讀取臨界電壓落在VLSB與VLSB+3D的存儲(chǔ)器單元時(shí)會(huì)得到不同的結(jié)果。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_K的最低有效位元的正負(fù)號(hào)位元是”1”，而依照控制柵極電壓VLSB+3D所取得的存儲(chǔ)器單元M_0的最低有效位元的軟位元是”1”。因此，編碼器1223需要更新存儲(chǔ)器單元M_K的最低有效位元的的碼字的可靠度。細(xì)節(jié)于后詳述。依照控制柵極電壓VLSB+3D所取得重讀數(shù)據(jù)(二進(jìn)位數(shù)字)送至比較單元1224。比較單元1224存取儲(chǔ)存在儲(chǔ)存裝置1227的正負(fù)號(hào)位元，并比較正負(fù)號(hào)位元與重讀數(shù)據(jù)以更新碼字。請(qǐng)注意到，在第一、第二、第三、第四次重讀運(yùn)作中某些二進(jìn)位數(shù)字可能會(huì)與其相對(duì)應(yīng)的正負(fù)號(hào)位元不同。該些二進(jìn)位數(shù)字的可靠度將不再被更新。比較單元1224可忽略該些二進(jìn)位數(shù)字。判斷單元1225則維持該更新后的碼字的的可靠度。換言之，當(dāng)高強(qiáng)度位元及低強(qiáng)度位元已經(jīng)被更新過了，判斷單元1225維持高強(qiáng)度位元與低強(qiáng)度位元的值。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)相同，比較單元1224將該結(jié)果指示判斷單元1225。換言之，用以表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字不改變。若正負(fù)號(hào)位元與其相對(duì)應(yīng)的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)不相同，比較單元1224將該結(jié)果指示判斷單元1225。而判斷單元1225判定要更新該正負(fù)號(hào)位元的可靠度至一較高的可靠度。換言之，用來表達(dá)相對(duì)應(yīng)的存儲(chǔ)器單元的碼字被改變。例如，依照控制柵極電壓VLSB所取得的存儲(chǔ)器單元M_K的最低有效位元的正負(fù)號(hào)位元是”0”，而依照控制柵極電壓VLSB+3D所取得的存儲(chǔ)器單元M_K的最低有效位元的軟位元是”1”。據(jù)此，判斷單元1225判定一高強(qiáng)度位元”1”以及一低強(qiáng)度位元”0”以代表正負(fù)號(hào)位元”1”具有較高的可靠度。換言之，存儲(chǔ)器單元M_K的最低有效位元被更新為有較高可靠度的”0”。此外，包含硬位元”0”以及軟位元”10”的碼字”010”用來代表存儲(chǔ)器單元M_K的最低有效位元。用來表達(dá)其他存儲(chǔ)器單元的碼字亦依照類似的方式進(jìn)行。接著，更新后的第一部分的二進(jìn)位數(shù)字的碼字送至儲(chǔ)存裝置1227用以更新原來的碼字。接著，儲(chǔ)存裝置1227將更新后的碼字提供給解碼單元1228以執(zhí)行錯(cuò)誤更正運(yùn)作。在一實(shí)施例中，解碼單元1228依據(jù)更新后的碼字進(jìn)行一錯(cuò)誤更正軟解碼。請(qǐng)注意到，更新后的碼字通過比較依據(jù)控制閘及電壓VLSB+3D所取得的重讀數(shù)據(jù)(二進(jìn)位數(shù)字)以及依據(jù)控制閘及電壓VLSB所取得的正負(fù)號(hào)位元而得。換言之，錯(cuò)誤更正軟解碼依據(jù)正負(fù)號(hào)位元與重讀數(shù)據(jù)(二進(jìn)位數(shù)字)來進(jìn)行的。若錯(cuò)誤更正運(yùn)作指出更新后的碼字是正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出更新后的碼字不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB-3D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作。細(xì)節(jié)詳述于后。依照控制柵極電壓VLSB-3D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第六重讀運(yùn)作。請(qǐng)注意到，一般讀取運(yùn)作與第五重讀運(yùn)作的電壓間隔與一般讀取運(yùn)作與第六重讀運(yùn)作的電壓間隔相同。因此，更新碼字可靠度的規(guī)則應(yīng)該類似，依照第六重讀運(yùn)作所取得的重讀數(shù)據(jù)產(chǎn)生與儲(chǔ)存碼字的細(xì)節(jié)在此省略。若錯(cuò)誤更正運(yùn)作指出第六次重讀運(yùn)作所得的更新后的碼字是正確或可更正(換言之錯(cuò)誤更正軟解碼指示一可更正的結(jié)果)，則錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，并將正確的數(shù)據(jù)提供給控制邏輯電路1210。若錯(cuò)誤更正運(yùn)作指出第六次重讀運(yùn)作所得的更新后的碼字是不可更正(換言之錯(cuò)誤更正軟解碼指示一不可更正的結(jié)果)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210控制快閃存儲(chǔ)器1100依照控制柵極電壓VLSB+4D對(duì)存儲(chǔ)器細(xì)胞單元進(jìn)行一重讀運(yùn)作。依照控制柵極電壓VLSB+4D對(duì)存儲(chǔ)器細(xì)胞單元所進(jìn)行的重讀運(yùn)作可視為第七重讀運(yùn)作。或者，若錯(cuò)誤更正運(yùn)作指出第六次重讀運(yùn)作所得的更新后的碼字是不可更正(換言之儲(chǔ)存在存儲(chǔ)器單元的數(shù)據(jù)無法被正確地取得)，錯(cuò)誤更正電路1220將此結(jié)果通知控制邏輯電路1210，而控制邏輯電路1210判定對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁P(yáng)_0讀取失敗，并將讀取失敗回報(bào)給一主機(jī)(host)。讀取運(yùn)作的次數(shù)可任意決定，其非為本發(fā)明的限制。除此之外，通過比較從一般讀取運(yùn)作與第五重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第五重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)(bitflopping)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF5。類似地，通過比較從一般讀取運(yùn)作與第六重讀運(yùn)作所取得的二進(jìn)位數(shù)字，可以得到在一般讀取運(yùn)作與第六重讀運(yùn)作中第一部分的二進(jìn)位數(shù)字的位元變動(dòng)總數(shù)，并可將其記為位元變動(dòng)數(shù)BF6。位元變動(dòng)數(shù)BF5與BF6可用來追蹤一最佳的臨界電壓。請(qǐng)參照?qǐng)D10，圖10說明碼字與存儲(chǔ)器單元的對(duì)應(yīng)關(guān)系的示意圖。例如，當(dāng)收到依照初始控制柵極電壓VLSB所取得之一存儲(chǔ)器單元的硬位元時(shí)，編碼器1223將該硬位元視為該存儲(chǔ)器單元的最低有效位元的正負(fù)號(hào)位元并預(yù)設(shè)該正負(fù)號(hào)位元具有最高的可靠度，例如，碼字”011”代表非常強(qiáng)的”0”，而碼字”111”代表非常強(qiáng)的”1”。然而，在第一次重讀運(yùn)作中，臨界電壓位于VLSB與VLSB+D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至非常弱的”0”，并編碼為”000”。在第二次重讀運(yùn)作中，臨界電壓位于VLSB與VLSB-D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至非常弱的”1”，并編碼為”100”。在第三次重讀運(yùn)作中，臨界電壓位于VLSB+D與VLSB+2D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至弱的”0”，并編碼為”001”。在第四次重讀運(yùn)作中，臨界電壓位于VLSB-D與VLSB-2D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至弱的”1”，并編碼為”101”。在第五次重讀運(yùn)作中，臨界電壓位于VLSB+2D與VLSB+3D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至強(qiáng)的”0”，并編碼為”010”。在第六次重讀運(yùn)作中，臨界電壓位于VLSB-2D與VLSB-3D之間的存儲(chǔ)器單元將會(huì)被對(duì)應(yīng)至弱的”1”，并編碼為”110”。請(qǐng)注意到，碼字與臨界電壓的對(duì)應(yīng)關(guān)系可以任意地決定，只要正負(fù)號(hào)位元的(硬位元)的可靠度可以通過不同的碼字來辨識(shí)。此外，碼字的碼字長度是三個(gè)位元，其比一個(gè)存儲(chǔ)器單元在一般讀取運(yùn)作與第一到第六此讀取運(yùn)作中所取得的二進(jìn)位數(shù)字(字串)來得短。舉例來說，一個(gè)存儲(chǔ)器單元的臨界電壓位于VLSB+2D與VLSB+3D之間。在一般讀取運(yùn)作與第一到第六此讀取運(yùn)作中所取得該存儲(chǔ)器單元的最低有效位元的二進(jìn)位數(shù)字是”0000000”(二進(jìn)位數(shù)字組合BS8)。該二進(jìn)位數(shù)字包含七個(gè)位元，其是較碼字的碼字長度長。若錯(cuò)誤更正解碼器1222需要儲(chǔ)存全部七個(gè)位元才能執(zhí)行錯(cuò)誤更正運(yùn)作，而非只需要儲(chǔ)存三個(gè)位元，錯(cuò)誤更正解碼器需要較多的存儲(chǔ)器空間。因此，將在不同讀取運(yùn)作中所取得的二進(jìn)位碼字編碼為較短的碼字可以減少存儲(chǔ)器空間，而成本亦可降低。在另一實(shí)施例中，若錯(cuò)誤更正運(yùn)作指示在第六次重讀運(yùn)作中得到的更新碼字不可更正(換言之，儲(chǔ)存在存儲(chǔ)器單元的數(shù)據(jù)無法被正確的取得)解碼單元1228啟動(dòng)概似比(LLR,log-likelihoodratio)訓(xùn)練程序以調(diào)整用以執(zhí)行錯(cuò)誤更正軟解碼的概似比對(duì)應(yīng)規(guī)則(LLRmappingrule)。請(qǐng)對(duì)照?qǐng)D11，圖11用以說明解碼單元1228的方塊圖。解碼單元1228包含一概似比訓(xùn)練單元12280、一概似比對(duì)應(yīng)單元12282以及一解碼電路12284。請(qǐng)注意到，僅有與本發(fā)明相關(guān)的技術(shù)特征才顯示于圖11中。即，解碼單元1228可以包含其他元件用以進(jìn)行其他功能。因?yàn)榈诹沃刈x運(yùn)作無法取得正確數(shù)據(jù)，故用來將更新后碼字對(duì)應(yīng)成概似比值的概似比對(duì)應(yīng)規(guī)則應(yīng)該要做調(diào)整。細(xì)節(jié)于后詳述。在第六次重讀運(yùn)作中取得目標(biāo)實(shí)體存儲(chǔ)分頁(例如實(shí)體存儲(chǔ)器分頁P(yáng)_0)的更新后碼字。概似比對(duì)應(yīng)單元12282依據(jù)預(yù)定的概似比對(duì)應(yīng)規(guī)則將目標(biāo)實(shí)體存儲(chǔ)器分頁的更新后碼字對(duì)應(yīng)成一組第一概似比對(duì)應(yīng)值。舉例來說，用來表達(dá)各個(gè)存儲(chǔ)器單元的各個(gè)碼字對(duì)應(yīng)至一特定的概似比對(duì)應(yīng)值。第一組概似比對(duì)應(yīng)值提供給解碼電路12284。解碼電路12284依據(jù)該第一組概似比對(duì)應(yīng)值進(jìn)行一錯(cuò)誤更正運(yùn)作。若依據(jù)該該第一組概似比對(duì)應(yīng)值進(jìn)行的錯(cuò)誤更正運(yùn)作指示一不可更正的結(jié)果，概似比訓(xùn)練單元12280搜集該快閃存儲(chǔ)器1100之一個(gè)可以更正的錯(cuò)誤更正單元的碼字以及可以更正的錯(cuò)誤更正單元的碼字的正確數(shù)據(jù)的統(tǒng)計(jì)特征。舉例來說，該目標(biāo)實(shí)體存儲(chǔ)器分頁包含8個(gè)區(qū)段，而個(gè)區(qū)段是一個(gè)錯(cuò)誤更正單元。在這8個(gè)區(qū)段中，第一區(qū)段S0是不可更正，而其他區(qū)段是可更正。概似比訓(xùn)練單元12280自目標(biāo)存儲(chǔ)器分頁的碼字中取得第二區(qū)段S1的碼字。第二區(qū)段S1鄰近于第一區(qū)段S1并包含x個(gè)存儲(chǔ)器單元。在這x個(gè)存儲(chǔ)器單元中，有n0個(gè)存儲(chǔ)器單元編碼為碼字”000”、有n1個(gè)存儲(chǔ)器單元編碼為碼字”001”……以及有n7個(gè)存儲(chǔ)器單元編碼為碼字”111”。在對(duì)第二區(qū)段S1進(jìn)行錯(cuò)誤更正運(yùn)作后，可以正確地取得第二區(qū)段S1的正確數(shù)據(jù)。對(duì)于那些被編碼為”000”的存儲(chǔ)器單元，有A0個(gè)存儲(chǔ)器單元被正確地解碼為1，而有A0個(gè)存儲(chǔ)器單元被正確地解碼為0。因此，碼字”000”的概似比對(duì)應(yīng)值應(yīng)該被建構(gòu)為log(A0/B0)。碼字”001”、碼字”010”……以及碼字”111”的概似比對(duì)應(yīng)值亦可類似地被取得。碼字以及從第二區(qū)段S1的碼字與第二區(qū)段S1的正確數(shù)據(jù)所搜集到的統(tǒng)計(jì)特征所得的概似比對(duì)應(yīng)值之間的對(duì)應(yīng)關(guān)系可以視為一個(gè)調(diào)整后的概似比對(duì)應(yīng)規(guī)則。調(diào)整后的概似比對(duì)應(yīng)規(guī)則可建成一個(gè)概似比對(duì)應(yīng)表。因?yàn)榈诙^(qū)段S1可更正，故從第二區(qū)段S1所取得的調(diào)整后的概似比對(duì)應(yīng)規(guī)則可能示一個(gè)比預(yù)定的概似比對(duì)應(yīng)規(guī)則還要適當(dāng)?shù)母潘票葘?duì)應(yīng)規(guī)則。調(diào)整后的概似比對(duì)應(yīng)規(guī)則可提供給概似比對(duì)應(yīng)單元12282。如此一來，概似比對(duì)應(yīng)單元12282依據(jù)調(diào)整后的概似比對(duì)應(yīng)規(guī)則將自第六次重讀運(yùn)作取得的目標(biāo)實(shí)體存儲(chǔ)器分頁的碼字對(duì)應(yīng)成第二組概似比對(duì)應(yīng)值。第二組概似比對(duì)應(yīng)值提供給解碼電路12284。解碼電路12284依據(jù)第二組概似比對(duì)應(yīng)值進(jìn)行錯(cuò)誤更正運(yùn)作(例如錯(cuò)誤更正軟解碼運(yùn)作)。若錯(cuò)誤更正運(yùn)作指示一可更正的結(jié)果，調(diào)整后的概似比對(duì)應(yīng)值可被用來對(duì)下一個(gè)實(shí)體存儲(chǔ)器分頁進(jìn)行解碼。舉例來說，控制邏輯電路1210控制快閃存儲(chǔ)器1100對(duì)快閃存儲(chǔ)器1100的另一實(shí)體存儲(chǔ)器分頁(例如實(shí)體存儲(chǔ)器分頁P(yáng)_1)進(jìn)行讀取運(yùn)作，并取得另一實(shí)體存儲(chǔ)器分頁的碼字。概似比對(duì)應(yīng)單元12282依據(jù)該調(diào)整后的概似比對(duì)應(yīng)規(guī)則取得該碼字之一組概似比對(duì)應(yīng)值。解碼電路12284對(duì)該組概似比對(duì)應(yīng)值進(jìn)行錯(cuò)誤更正運(yùn)作。請(qǐng)注意到，調(diào)整后的概似比對(duì)應(yīng)規(guī)則可用不同的方式取得。例如，調(diào)整后的概似比對(duì)應(yīng)規(guī)則可以通過其他區(qū)段(例如區(qū)段S2、S3……以及S7)的碼字以及該其他區(qū)段的正確數(shù)據(jù)的統(tǒng)計(jì)特征而得。此外，調(diào)整后的概似比對(duì)應(yīng)規(guī)則可以通過其他可更正實(shí)體存儲(chǔ)器分頁(例如實(shí)體存儲(chǔ)器分頁P(yáng)_N)的碼字以及該可更正實(shí)體存儲(chǔ)器分頁的正確數(shù)據(jù)的統(tǒng)計(jì)特征而得。該可更正實(shí)體存儲(chǔ)器分頁可以在物理上鄰近于該目標(biāo)實(shí)體存儲(chǔ)分頁。而找出調(diào)整后的概似比對(duì)應(yīng)規(guī)則的細(xì)節(jié)細(xì)雨前述的實(shí)施例類似。因此，為求簡潔將該些說明省略。請(qǐng)參照?qǐng)D12，其系說明讀取儲(chǔ)存在快閃存儲(chǔ)器的數(shù)據(jù)的程序的流程圖。在步驟200中，控制邏輯電路1210控制快閃存儲(chǔ)器1100依據(jù)初始臨界電壓VLSB對(duì)一目標(biāo)實(shí)體存儲(chǔ)器分頁的存儲(chǔ)器單元進(jìn)行一般讀取運(yùn)作，以取得一個(gè)分頁的第一二進(jìn)位數(shù)字用以分別代表各個(gè)存儲(chǔ)器單元的最低有效位元。在步驟202中，錯(cuò)誤更正解碼器1222依據(jù)該分頁的第一二進(jìn)位數(shù)字進(jìn)行錯(cuò)誤更正硬解碼。若錯(cuò)誤更正硬解碼指示一個(gè)可以更正的結(jié)果，進(jìn)入步驟214，讀取下一個(gè)實(shí)體存儲(chǔ)器分頁。在步驟204中，若錯(cuò)誤更正硬解碼指示一個(gè)不可以更正的結(jié)果，控制邏輯電路1210控制快閃存儲(chǔ)器1100依據(jù)初始臨界電壓VLSB+D以及VLSB-D對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁的存儲(chǔ)器單元進(jìn)行第一與第二重讀運(yùn)作，以取得兩個(gè)分頁的第二二進(jìn)位數(shù)字用以分別代表各個(gè)存儲(chǔ)器單元的最低有效位元。錯(cuò)誤更正解碼器1222依據(jù)從第一二進(jìn)位數(shù)字與第二二進(jìn)位數(shù)字編碼而得的碼字進(jìn)行錯(cuò)誤更正軟解碼。若錯(cuò)誤更正軟解碼指示一個(gè)可更正的結(jié)果，則進(jìn)入步驟212，進(jìn)行臨界電壓追蹤程序。細(xì)節(jié)于后詳述。步驟206，若錯(cuò)誤更正軟解碼指示一個(gè)不可更正的結(jié)果，控制邏輯電路1210控制快閃存儲(chǔ)器1100依據(jù)初始臨界電壓VLSB+2D以及VLSB-2D對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁的存儲(chǔ)器單元進(jìn)行第三與第四重讀運(yùn)作，以取得兩個(gè)分頁的第三二進(jìn)位數(shù)字用以分別代表各個(gè)存儲(chǔ)器單元的最低有效位元。錯(cuò)誤更正解碼器1222依據(jù)從第一二進(jìn)位數(shù)字、第二二進(jìn)位數(shù)字與第三二進(jìn)位數(shù)字編碼而得的碼字進(jìn)行錯(cuò)誤更正軟解碼。若錯(cuò)誤更正軟解碼指示一個(gè)可更正的結(jié)果，則進(jìn)入步驟212，進(jìn)行臨界電壓追蹤程序。在步驟208，若錯(cuò)誤更正軟解碼指示一個(gè)不可更正的結(jié)果，控制邏輯電路1210控制快閃存儲(chǔ)器1100依據(jù)初始臨界電壓VLSB+3D以及VLSB-3D對(duì)目標(biāo)實(shí)體存儲(chǔ)器分頁的存儲(chǔ)器單元進(jìn)行第五與第六重讀運(yùn)作，以取得兩個(gè)分頁的第四二進(jìn)位數(shù)字用以分別代表各個(gè)存儲(chǔ)器單元的最低有效位元。錯(cuò)誤更正解碼器1222依據(jù)從第一二進(jìn)位數(shù)字、第二二進(jìn)位數(shù)字、第三二進(jìn)位數(shù)字與第四二進(jìn)位數(shù)字編碼而得的碼字進(jìn)行錯(cuò)誤更正軟解碼。若錯(cuò)誤更正軟解碼指示一個(gè)可更正的結(jié)果，則進(jìn)入步驟212，進(jìn)行臨界電壓追蹤程序。在步驟210若錯(cuò)誤更正軟解碼指示一個(gè)不可更正的結(jié)果，進(jìn)入概似比訓(xùn)練階段(LLRtrainingstage)，概似比訓(xùn)練階段的細(xì)節(jié)已詳述于圖11以及相關(guān)說明。因此細(xì)節(jié)于此省略以求簡潔。請(qǐng)參照?qǐng)D13，其說明目標(biāo)實(shí)體存儲(chǔ)器分頁的臨界電壓分布的示意圖。標(biāo)實(shí)體存儲(chǔ)器分頁的臨界電壓分布得自不同的重讀運(yùn)作。例如，臨界電壓位于VLSB與VLSB+D之間的存儲(chǔ)器單元的數(shù)量是X1。而數(shù)量X1等于位元變動(dòng)數(shù)BF1。如前所述，位元變動(dòng)數(shù)BF1自比較一般讀取運(yùn)作與第一重讀運(yùn)作所得的二進(jìn)位數(shù)字而得。類似地，臨界電壓位于VLSB與VLSB-D之間的存儲(chǔ)器單元的數(shù)量是X2。而數(shù)量X2等于位元變動(dòng)數(shù)BF2。臨界電壓位于VLSB+D與VLSB+2D之間的存儲(chǔ)器單元的數(shù)量是X3。而數(shù)量X3等于位元變動(dòng)數(shù)BF3減去位元變動(dòng)數(shù)BF1。類似地，臨界電壓位于VLSB-D與VLSB-2D之間的存儲(chǔ)器單元的數(shù)量是X4。而數(shù)量X4是等于位元變動(dòng)數(shù)BF4減去位元變動(dòng)數(shù)BF2。此外，臨界電壓位于VLSB+2D與VLSB+3D之間的存儲(chǔ)器單元的數(shù)量是X5。而數(shù)量X5等于位元變動(dòng)數(shù)BF5減去位元變動(dòng)數(shù)BF3與位元變動(dòng)數(shù)BF1。類似地，臨界電壓位于VLSB-2D與VLSB-3D之間的存儲(chǔ)器單元的數(shù)量是X6。而數(shù)量X6等于位元變動(dòng)數(shù)BF6減去位元變動(dòng)數(shù)BF2與位元變動(dòng)數(shù)BF4。臨界電壓追蹤單元1230找出數(shù)量X1～X6，并依據(jù)數(shù)量X1～X6判斷一臨界電壓移動(dòng)方向SD。因?yàn)閿?shù)量X1大于數(shù)量X2，一個(gè)較佳的臨界電壓可能移往一個(gè)較低的電壓而非VLSB。此外，該較佳的臨界電壓可能落于VLSB-D，因?yàn)閿?shù)量X2與X4相對(duì)的小。請(qǐng)注意到，在較佳的臨界電壓(例如VLSB-D)找到的后，控制邏輯電路1210可使用該較佳電壓做為讀取快閃存儲(chǔ)器電路1100的下一個(gè)實(shí)體存儲(chǔ)器分頁的初始臨界電壓(控制柵極電壓)。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。當(dāng)前第1頁1 2 3