公開領(lǐng)域

所公開的各方面涉及提供用于讀取或感測存儲在電阻式存儲器位單元中的數(shù)據(jù)的恒定感測電流，其中該恒定感測電流不隨工藝-電壓-溫度(pvt)變化而變化。

背景

存儲器設(shè)備常規(guī)地包括各自存儲數(shù)據(jù)位的位單元陣列。每個數(shù)據(jù)位可表示邏輯零(“0”)或邏輯一(“1”)，其可對應(yīng)于該位單元的狀態(tài)。在所選擇的位單元的讀操作期間，接近于地的電壓電平可表示“0”而相對較高的電壓電平可表示“1”。位線耦合至存儲器陣列中的各個位單元并且這些位線將這些位單元耦合至在寫/讀操作中使用的其他組件。

磁阻式隨機存取存儲器(mram)是一種非易失性存儲器技術(shù)，其中數(shù)據(jù)是基于位單元的磁化極性來存儲的。與將數(shù)據(jù)存儲為電荷或電流的常規(guī)ram技術(shù)形成對比，mram使用磁性元件。常規(guī)用于mram技術(shù)的存儲元件或位單元的磁隧道結(jié)(mtj)可由兩個各自能保持磁矩的、由絕緣(隧道勢壘)層分開的磁層形成。常規(guī)地，固定層被設(shè)置成特定極性。自由層的極性自由地改變以匹配可能被施加的外部磁場的極性。自由層極性的改變將改變mtj位單元的電阻。例如，當(dāng)磁化極性是對準或者“平行”時，存在低阻態(tài)(rl)，其對應(yīng)于邏輯“0”。當(dāng)磁化極性沒有對準或者“反平行”時，存在高阻態(tài)(rh)，其對應(yīng)于邏輯“1”。

由此，在磁阻式隨機存取存儲器(mram)中，每個位單元(例如，mtj位單元)具有基于位單元表示邏輯零(“0”)還是邏輯一(“1”)的電阻值。具體地，位單元的電阻(rdata)與存儲在該位單元中的數(shù)據(jù)相關(guān)。

由此，為了寫入邏輯“0”或邏輯“1”，對應(yīng)的寫電流通過mtj位單元以實現(xiàn)對應(yīng)的自由層和固定層對準，或者換言之以將mtj位單元編程為對應(yīng)的阻態(tài)。

為了讀取位單元，感測電流通過該位單元并且跨電阻rdata產(chǎn)生的電壓vdata隨后與參考電壓vref相比較。如果vdata相對于vref為高，則該位單元被確定為其中存儲有邏輯“1”。如果vdata相對于vref為低，則該位單元被確定為其中存儲有邏輯“0”?？缥粏卧碾妷簐data與參考電壓vref之差(差分電壓δv＝vdata–vref)因此被用來指示存儲在該位單元中的邏輯狀態(tài)。感測裕量一般指代為了正確地將存儲在位單元中的值分別讀取為“1”或“0”，δv必須被正確地感測為正或負的量。

對于讀操作，感測電流需要比用于寫入位單元的寫電流小，以確保存儲在該位單元中的數(shù)據(jù)在讀操作期間不會被無意地翻轉(zhuǎn)或者重新編程。如果讀操作導(dǎo)致對存儲在位單元中的邏輯值的不期望改變，則這種情景被稱為讀擾亂。

鉗位晶體管(例如，n溝道金屬氧化物半導(dǎo)體(nmos)晶體管)可被用來驅(qū)動感測電流通過位單元。鉗位晶體管的柵極電壓(或鉗位電壓vg_clamp)被調(diào)節(jié)或者控制以改變針對讀操作通過位單元的感測電流的量。將鉗位電壓g_clamp維持為低值以保持感測電流為低、以避免讀擾亂可能是合乎期望的。

然而，減小鉗位電壓g_clamp可導(dǎo)致與鉗位晶體管的閾值電壓(vth)有關(guān)的另一不期望影響。鉗位晶體管的閾值電壓是為了激活鉗位晶體管并使其驅(qū)動感測電流而需要被施加到鉗位晶體管的柵極的最小電壓。如果鉗位電壓g_clamp過低，則存在鉗位電壓g_clamp可能低于閾值電壓vth的風(fēng)險，這將阻止任何感測電流被驅(qū)動至位單元。另外，感測電流還取決于鉗位電壓g_clamp與閾值電壓vth之差。然而，閾值電壓vth可隨工藝-電壓-溫度(pvt)條件而變化。由此，感測電流變得很大程度上取決于pvt變化，這使得感測操作不可預(yù)測且不可靠。

此外，將感測電流減小至非常低的值可導(dǎo)致較小的感測裕量。讀存取通過率(rapy)是指產(chǎn)生對位單元的正確讀取值的讀操作的通過率或百分比的度量。類似地，讀擾亂通過率(rdpy)是指不受讀擾亂問題影響的讀操作的通過率或百分比的度量。對于一些pvt角，例如，感測電流的變化可能導(dǎo)致不期望低的感測電流，這可能降低rapy。在一些其他pvt角處，例如，感測電流的變化可能導(dǎo)致不期望高的感測電流，這可能導(dǎo)致讀擾亂。

克服關(guān)于感測電流變化的以上問題的一些常規(guī)嘗試包括被配置成通過利用電流鏡和副本單元生成鉗位電壓vg_clamp和參考電壓vref的偏置生成器，這些副本單元是被編程為具有對應(yīng)電阻rl和rh的邏輯狀態(tài)“0”和“1”的mtj單元。這些偏置生成器要求電流正流向這些副本單元，其可進而創(chuàng)建讀擾亂的另一源。此外，因為在對mram位單元的讀操作期間電流需要從電流鏡生成以通過這些副本單元，所以附加功率在該過程中被消耗。由此，偏置生成器至少因以上缺陷而不是有效的解決方案。

相應(yīng)地，本領(lǐng)域存在對用于mram讀操作的可靠且恒定的感測電流的持續(xù)需求，其中感測電流不隨pvt變化而變化。

概述

所公開的系統(tǒng)和方法涉及使用包括不隨工藝-電壓-溫度變化而變化的恒定電流源的負載生成器來提供恒定感測電流以用于讀取電阻式存儲器元件(諸如mram或mtj位單元)。

例如，一示例性方面涉及一種讀取電阻式存儲器位單元的方法，該方法包括：從供應(yīng)不隨工藝-電壓-溫度變化而變化的恒定電流的電流鏡生成負載電壓；通過向耦合至電阻式存儲器位單元的數(shù)據(jù)負載晶體管提供負載電壓以使得恒定電流被鏡像為流過該電阻式存儲器位單元的感測電流來生成數(shù)據(jù)電壓；以及通過向耦合至參考單元的參考負載晶體管提供負載電壓以使得恒定電流被鏡像為流過該參考單元的參考電流來生成參考電壓。

另一示例性方面涉及一種裝置，包括：電阻式存儲器位單元以及配置成生成負載電壓的負載電壓生成器。該負載電壓生成器包括電流鏡，其中該電流鏡被配置成供應(yīng)不隨工藝-電壓-溫度變化而變化的恒定電流。數(shù)據(jù)負載晶體管耦合至電阻式存儲器位單元，其中該數(shù)據(jù)負載晶體管的柵極耦合至負載電壓，并且其中該數(shù)據(jù)負載晶體管被配置成基于被鏡像為通過該電阻式存儲器位單元的感測電流的恒定電流來生成數(shù)據(jù)電壓。參考負載晶體管耦合至參考單元，其中該參考負載晶體管的柵極耦合至負載電壓，并且其中該參考負載晶體管被配置成基于被鏡像為通過該參考單元的參考電流的恒定電流來生成參考電壓。

又一示例性方面涉及一種系統(tǒng)，包括：電阻式存儲器位單元；用于基于不隨工藝-電壓-溫度變化而變化的恒定電流來生成負載電壓的裝置；用于基于該負載電壓和被鏡像為通過該電阻式存儲器位單元的感測電流的恒定電流來生成數(shù)據(jù)電壓的裝置；以及用于基于該負載電壓和被鏡像為通過參考單元的參考電流的恒定電流來生成參考電壓的裝置。

附圖簡要說明

給出附圖以幫助對本發(fā)明的實施例進行描述，且提供附圖僅用于解說實施例而非進行限定。

圖1解說了用于讀取mram位單元的常規(guī)電路。

圖2解說了用于使用不隨工藝-電壓-溫度變化而變化的感測電流來讀取mram位單元的示例性電路。

圖3解說了根據(jù)示例性方面的涉及使用恒定感測電流讀取mram位單元的方法的流程圖。

圖4解說了示出其中可有利地采用示例性方面的示例性無線設(shè)備的框圖。

詳細描述

在以下針對本發(fā)明的具體實施例的描述和有關(guān)附圖中公開了本發(fā)明的各方面?？梢栽O(shè)計出替換實施例而不會脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細描述或?qū)⒈皇∪ヒ悦怃螞]本發(fā)明的相關(guān)細節(jié)。

措辭“示例性”和/或“示例”在本文中用于意指“用作示例、實例或解說”。本文描述為“示例性”和/或“示例”的任何實施例不必被解釋為優(yōu)于或勝過其他實施例。同樣，術(shù)語“本發(fā)明的各實施例”并不要求本發(fā)明的所有實施例都包括所討論的特征、優(yōu)點、或工作模式。

本文中所使用的術(shù)語僅出于描述特定實施例的目的，而并不旨在限定本發(fā)明的實施例。如本文所使用的，單數(shù)形式的“一”、“某”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確指示。還將理解，術(shù)語“包括”、“具有”、“包含”和/或“含有”在本文中使用時指明所陳述的特征、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、整數(shù)、步驟、操作、元素、組件和/或其群組的存在或添加。

此外，許多實施例是根據(jù)將由例如計算設(shè)備的元件執(zhí)行的動作序列來描述的。將認識到，本文描述的各種動作能由專用電路(例如，專用集成電路(asic))、由正被一個或多個處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文描述的這些動作序列可被認為是完全體現(xiàn)在任何形式的計算機可讀存儲介質(zhì)內(nèi)，其內(nèi)存儲有一經(jīng)執(zhí)行就將使相關(guān)聯(lián)的處理器執(zhí)行本文所描述的功能性的相應(yīng)計算機指令集。由此，本發(fā)明的各個方面可以用數(shù)種不同的形式來體現(xiàn)，所有這些形式都已被構(gòu)想落在所要求保護的主題內(nèi)容的范圍內(nèi)。另外，對于本文描述的每個實施例，任何此類實施例的對應(yīng)形式可在本文中被描述為例如“被配置成執(zhí)行所描述的動作的邏輯”。

在示例性方面，提供了用于提供用于讀取電阻式存儲器(例如，mram)的恒定感測電流的電路和相關(guān)技術(shù)。在本公開中，盡管在示例性方面討論了mram位單元，但是將理解，所公開的各方面等同地適用于任何電阻式存儲器設(shè)備或技術(shù)。與常規(guī)辦法形成對比，示例性恒定感測電流跨pvt角不變，提供了充分的感測裕量，并且還避免了讀擾亂。由此，在示例性方面，rapy被提高。

更具體地，在示例性方面，恒定感測電流生成器或負載電壓(vg_load)生成器被配置成提供用于讀操作的恒定感測電流，其中該恒定感測電流不隨pvt變化而變化。vg_load生成器包括耦合至鏡像晶體管(例如，p溝道金屬氧化物半導(dǎo)體(pmos)鏡像晶體管)的電流鏡。鏡像晶體管的柵極電壓向數(shù)據(jù)負載晶體管(例如，在包括位單元的數(shù)據(jù)分支中的位單元的負載pmos)提供負載電壓vg_load。負載電壓vg_load被調(diào)節(jié)以使通過電流鏡的鏡像電流imirror等于感測電流idata。用來生成前述參考電壓vref的參考電路包括其柵極也由vg_load驅(qū)動的參考負載晶體管(例如，在參考分支中所包括的一個或多個參考單元的負載pmos)。

如前所述，數(shù)據(jù)鉗位晶體管可被用來驅(qū)動感測電流通過位單元。數(shù)據(jù)鉗位晶體管的柵極電壓(或鉗位電壓vg_clamp)被調(diào)節(jié)或者控制以改變針對讀操作通過位單元的感測電流的量。參考電路還包括二極管式連接的參考鉗位晶體管(例如，nmos鉗位晶體管)，其飽和電流從參考負載晶體管的飽和電流鏡像。位單元的數(shù)據(jù)鉗位晶體管的柵極耦合至參考鉗位晶體管的柵極。因為鏡像晶體管、數(shù)據(jù)負載晶體管、和參考負載晶體管的柵極電壓全部由相同負載電壓vg_load驅(qū)動，所以鏡像電流imirror＝idata，其使感測電流跨恒定并且不隨pvt變化而變化。

現(xiàn)在參照圖1，解說了包括電阻式存儲器元件(諸如mram位單元128)的常規(guī)電路100。更具體地，電路100包括用于讀取存儲在位單元128(例如，mtj)中的數(shù)據(jù)值的感測電路103，該位單元128具有可變電阻rdata。感測電路103被示為包括數(shù)據(jù)分支和參考分支，該數(shù)據(jù)分支包括位單元128，該參考分支包括參考單元130和131。負載電壓vg_load和鉗位電壓vg_clamp是從外部源提供給感測電路103的，并且可隨工藝變化、操作條件等而變化。又一信號vg_access可被提供以啟用或禁用電路100，例如以節(jié)省功率。例如，數(shù)據(jù)存取晶體管142和參考存取晶體管144和145(例如，由nmos晶體管形成)可使其柵極耦合至存取信號vg_access，以使得這些晶體管可在電路100未被用在讀操作中時被截止以節(jié)省功率。

數(shù)據(jù)分支包括可耦合至數(shù)據(jù)選擇晶體管124(例如，nmos晶體管)的位單元128，該位單元128可在列多路復(fù)用器(未示出)耦合至數(shù)據(jù)選擇晶體管124的柵極、該列多路復(fù)用器用于生成被激活或驅(qū)動為高以從位單元128存在于存儲器陣列(例如，mram陣列，未在此視圖中示出)中的相同行內(nèi)的其他位單元中選擇位單元128的信號“sel(選擇)”時被啟用。

位單元128耦合至數(shù)據(jù)鉗位晶體管120，數(shù)據(jù)鉗位晶體管120的柵極由鉗位電壓vg_clamp驅(qū)動，以供應(yīng)數(shù)據(jù)感測電流idata。位單元128具有數(shù)據(jù)負載晶體管116(例如，pmos晶體管)，數(shù)據(jù)負載晶體管116的柵極耦合至負載電壓vg_load并且對應(yīng)于存儲在位單元128中的值的vdata在idata通過位單元128時跨數(shù)據(jù)負載晶體管116形成。數(shù)據(jù)側(cè)負反饋(或“負反饋”晶體管162(例如，pmos晶體管))在數(shù)據(jù)分支中被提供以用于減少數(shù)據(jù)負載晶體管116的電流的變化。負反饋晶體管162可充當(dāng)耦合至數(shù)據(jù)負載晶體管116的源極端子的電阻器。由于源極負反饋效應(yīng)，通過數(shù)據(jù)負載晶體管116的電流的變化可被減少。

參考分支包括有效提供參考電阻rref的一個或多個參考單元，該參考電阻rref可被用來生成用于感測位單元128的參考電壓。如所示出的，參考分支包括兩個分開的支路，該兩個分開的支路包括參考單元130和131。參考單元130可被編程為對應(yīng)于邏輯“0”的低電阻(rl)而參考單元131可被編程為對應(yīng)于邏輯“1”的高電阻(rh)。連接至數(shù)據(jù)選擇晶體管124的相同的列多路復(fù)用器輸出信號sel還可連接至激活參考單元130和131的參考選擇晶體管126和127。兩個參考鉗位晶體管122和123使其柵極連接至鉗位電壓vg_clamp，以提供參考電流iref0和iref1。參考電流iref0和iref1流過這些參考單元130和131以在節(jié)點107處生成跨參考負載晶體管118和119(例如，pmos晶體管)的有效參考電壓vref，該參考負載晶體管118和119的柵極還耦合至負載電壓vg_load。再次，其功能類似于以上所討論的負反饋晶體管162的參考側(cè)負反饋晶體管164和165耦合至參考負載晶體管118和119。由此，如果節(jié)點109處跨位單元128的數(shù)據(jù)電壓vdata高于節(jié)點107處的參考電壓vref，則位單元128被確定為具有電阻rh(即，邏輯“1”)并且如果跨位單元128的電壓低于vref，則位單元128具有電阻rl(即，邏輯“0”)。

然而，如前所述，由于工藝變化，外部供應(yīng)的vg_load和vg_clamp可能偏離預(yù)期值。此外，由于電路100中的晶體管之間的失配，感測裕量可受影響。作為結(jié)果，感測電流將變化，由此導(dǎo)致偏離vdata和vref的預(yù)期值。相應(yīng)地，存儲在位單元128中的值可能不被正確地讀出，因為差分電壓δv＝vdata–vref可能是不正確的。

現(xiàn)在參照圖2，解說了克服了常規(guī)電路100的以上缺陷的示例性電路200。更詳細而言，電路200包括感測電路203、以及組件電路vg_load生成器202。最初，將注意，感測電路203可從圖1的常規(guī)感測電路103配置或修改，其中僅需要微小修改，以納入提供不因工藝變化的恒定感測電流的示例性方面。由此，圖2示出了其中用于提供不因pvt變化的感測電流的上述電路和/或技術(shù)可被擴展到現(xiàn)有mram電路結(jié)構(gòu)的示例。

首先將描述vg_load生成器202。在vg_load生成器202中提供了鏡像晶體管206(例如，pmos晶體管)。鏡像晶體管206可被二極管式連接或被配置為二極管，如所示出的。鏡像晶體管206的一個端子(例如，源極/漏極)連接至其柵極并且還連接至電流鏡210。鏡像晶體管206的另一端子(例如，漏極/源極)耦合至負載晶體管204(例如，pmos晶體管)，負載晶體管204耦合至正供電電壓vdd。鏡像晶體管206的柵極被驅(qū)動至負載電壓vg_load208。偏離其中從外部電壓源導(dǎo)出負載電壓vg_load的電路100中所示的常規(guī)結(jié)構(gòu)，在圖2的示例性電路200中，負載電壓vg_load208由vg_load生成器202生成并且被供應(yīng)給數(shù)據(jù)負載晶體管216和參考負載晶體管218和219的柵極。這確保來自電流鏡210的恒定電流imirror被鏡像至位單元228，這將在下文進一步描述。另外，負載pmos的柵極電壓作為負反饋電壓vg_degen205來供應(yīng)，負反饋電壓vg_degen205耦合至負反饋晶體管262、264和265以用于附加穩(wěn)定性和對工藝變化的對抗。

現(xiàn)在來到感測電路203，類似于感測電路103，感測電路203也包括數(shù)據(jù)分支和參考分支，該數(shù)據(jù)分支包括位單元228，該參考分支包括參考單元230和231。在本公開中，盡管在示例性方面位單元228可被描述為mram或mtj位單元，但是將理解，所公開的各方面可等同地應(yīng)用于位單元228從任何電阻式存儲器設(shè)備或技術(shù)形成。存取信號vg_access也可被類似地提供以啟用或禁用電路203，例如以節(jié)省功率。例如，數(shù)據(jù)存取晶體管242和參考存取晶體管244和245(例如，由nmos晶體管形成)可使其柵極耦合至存取信號vg_access，以使得這些晶體管可在電路200未用在讀操作中時被截止以節(jié)省功率。然而，不同于感測電路103，感測電路203從vg_load生成器202導(dǎo)出負載電壓vg_load208。此外，感測電路203不具有由外部源供應(yīng)的鉗位電壓vg_clamp。相反，在感測電路203中，參考鉗位晶體管222和223的柵極連接至共用節(jié)點207，該共用節(jié)點207還連接至晶體管222和223中的每一者的一個端子、以及數(shù)據(jù)鉗位晶體管220的柵極。參考電壓vref在節(jié)點207處生成。

更詳細而言，位單元228可耦合至數(shù)據(jù)選擇晶體管224(例如，nmos晶體管)。位單元228可在耦合至數(shù)據(jù)選擇晶體管224的柵極的控制信號“sel”(其可以是來自列多路復(fù)用器(未在圖中示出)的輸出)被激活或驅(qū)動為高以從位單元228存在于存儲器陣列(例如，mram陣列，未在此視圖中示出)中的相同行內(nèi)的其他位單元中選擇位單元228時被啟用。位單元228耦合至數(shù)據(jù)鉗位晶體管220，數(shù)據(jù)鉗位晶體管220的柵極耦合至節(jié)點207處的參考電壓vref，如以上所提及的。如前所述，數(shù)據(jù)負載晶體管216使其柵極連接至從vg_load生成器202獲得的vg_load208，這意味著通過位單元228的感測電流idata為從流過恒定電流源210的電流imirror鏡像的恒定電流值。因此，將不存在可能由常規(guī)方案中的工藝變化產(chǎn)生的感測電流idata變化。如先前所提及的，數(shù)據(jù)側(cè)負反饋(或“負反饋”晶體管262(例如，pmos晶體管))在數(shù)據(jù)分支中被提供以用于減少數(shù)據(jù)負載晶體管216的電流的變化。負反饋晶體管262可充當(dāng)耦合至數(shù)據(jù)負載晶體管216的源極端子的電阻器。由于源極負反饋效應(yīng)，通過數(shù)據(jù)負載晶體管216的感測電流idata的變化可被進一步減少。另外，因為負反饋晶體管262的柵極耦合至從vg_load生成器202的負載晶體管204的柵極導(dǎo)出的負反饋電壓vg_degen205，所以實現(xiàn)了感測電流idata的附加穩(wěn)定性。

參考分支包括參考單元230和231。參考單元230可被編程為對應(yīng)于邏輯“0”的低電阻(rl)而參考單元231可被編程為對應(yīng)于邏輯“1”的高電阻(rh)。連接至數(shù)據(jù)選擇晶體管224的相同的列多路復(fù)用器輸出sel還可連接至激活參考單元230和231的參考選擇晶體管226和227。兩個參考鉗位晶體管222和223使其柵極連接至共用節(jié)點207，如前所述。兩個參考鉗位晶體管222和223的第一端子(例如，漏極端子)也連接至共用節(jié)點207。兩個參考鉗位晶體管222和223的第二端子(例如，源極端子)連接在一起。這確保參考電流iref0和iref1也從idata適當(dāng)?shù)冂R像。參考電流iref0和iref1流過參考單元230和231以在共享節(jié)點207處生成跨參考負載晶體管218和219(例如，pmos晶體管)的有效參考電壓vref，該參考負載晶體管218和219的柵極還耦合至負載電壓vg_load208。再次，其功能類似于以上所討論的負反饋晶體管262的參考側(cè)負反饋晶體管264和265耦合至參考負載晶體管218和219。

再次參照vg_load生成器202，可以看出電流鏡210充當(dāng)跨所有pvt角流過恒定電流(即，鏡像電流imirror)并且不隨pvt變化而變化的電流阱。負載電壓vg_load208由鏡像晶體管206(二極管式連接的pmos)和通過電流鏡210的鏡像電流imirror決定。數(shù)據(jù)負載晶體管216的飽和電流由此從鏡像電流imirror鏡像。節(jié)點207處的參考電壓vref由二極管式連接的參考鉗位晶體管222和223決定。該節(jié)點處的參考電壓vref由此設(shè)置數(shù)據(jù)分支的數(shù)據(jù)鉗位晶體管220的飽和電流，因為在節(jié)點207處vref＝vg_clamp，該節(jié)點207耦合至參考鉗位晶體管222和223的柵極。因此，即使存在pvt變化，數(shù)據(jù)分支的數(shù)據(jù)負載晶體管216的飽和電流也可被保持恒定，因為鏡像電流imirror是恒定的。如所見的，因為該鏡像電流imirror因數(shù)據(jù)負載晶體管210的飽和電流而被鏡像成感測電流idata，所以感測電流idata也不隨pvt變化而變化。由此，關(guān)于pvt變化和讀擾亂的問題可被避免。

相應(yīng)地，用于輔助確定跨位單元228的節(jié)點209處的數(shù)據(jù)電壓vdata是否高于節(jié)點207處的參考電壓vref的差分電壓δv＝vdata–vref的確定將不受工藝變化影響。由此，如果跨位單元228的電壓高于vref，則位單元228將被確定為具有電阻rh(即，邏輯“1”)；并且如果該跨位單元228的電壓低于vref，則位單元228將被確定為具有電阻rl(即，邏輯“0”)。

將領(lǐng)會，示例性方面包括用于執(zhí)行本文所公開的過程、功能和/或算法的各種方法。例如，如圖3中所解說的，示例性方面可包括一種讀取電阻式存儲器位單元(例如，228)的方法(300)。在框302，開始用于讀取電阻式存儲器位單元的方法。在框304，包括使用供應(yīng)不隨工藝-電壓-溫度變化而變化的恒定電流(例如，imirror)的電流鏡(例如，電流鏡210)來生成負載電壓(例如，vg_load205)?？?06包括通過向耦合至該電阻式存儲器位單元的數(shù)據(jù)負載晶體管(例如，216)提供該負載電壓以使得該恒定電流被鏡像為流過該電阻式存儲器位單元的感測電流(例如，idata)來生成數(shù)據(jù)電壓(例如，節(jié)點209處的vdata)?？?08包括通過向耦合至參考單元的參考負載晶體管(例如，230、231)提供該負載電壓以使得該恒定電流被鏡像為流過該參考單元的參考電流(例如，iref1和iref2)來生成參考電壓(例如，節(jié)點207處的vref)。

參照圖4，描繪了根據(jù)示例性方面配置的無線設(shè)備400的特定解說性方面的框圖。無線設(shè)備400包括耦合至存儲器432的處理器。在一個方面，存儲器432可包括mram陣列，并且處理器464和存儲器432可耦合至圖2的電路200以用于操作mram陣列的mram位單元。圖4還示出了耦合至處理器464和顯示器428的顯示控制器426。編碼器/解碼器(codec)434(例如，音頻和/或語音codec)可耦合至處理器464。還解說了其它組件，諸如無線控制器440(其可包括調(diào)制解調(diào)器)。揚聲器436和話筒438可耦合至codec434。圖4還指示無線控制器440可耦合至無線天線442。在一特定方面，處理器464、顯示控制器426、存儲器432、codec434、以及無線控制器440被包括在系統(tǒng)級封裝或片上系統(tǒng)設(shè)備422中。

在一特定方面，輸入設(shè)備430和電源444耦合至片上系統(tǒng)設(shè)備422。此外，在一特定方面，如圖4中所解說的，顯示器428、輸入設(shè)備430、揚聲器436、話筒438、無線天線442、以及電源444在片上系統(tǒng)設(shè)備422的外部。然而，顯示器428、輸入設(shè)備430、揚聲器436、話筒438、無線天線442、以及電源444中的每一者可耦合至片上系統(tǒng)設(shè)備422的組件，諸如接口或控制器。

應(yīng)當(dāng)注意，盡管圖4描繪了無線通信設(shè)備，但是處理器464和存儲器432也可集成到機頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、個人數(shù)字助理(pda)、固定位置數(shù)據(jù)單元、移動電話、智能電話或計算機、和/或半導(dǎo)體管芯中。

本領(lǐng)域技術(shù)人員將領(lǐng)會，信息和信號可使用各種不同技術(shù)和技藝中的任何一種來表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、比特、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。

相應(yīng)地，本發(fā)明的實施例可包括實施提供不隨pvt變化而變化的恒定感測電流以用于讀取電阻式存儲器位單元的方法的計算機可讀介質(zhì)。相應(yīng)地，本發(fā)明并不限定于所解說的示例并且任何用于執(zhí)行本文所描述的功能的裝置被包括在本發(fā)明的實施例中。

另外，本領(lǐng)域技術(shù)人員將領(lǐng)會，結(jié)合本文所公開的實施例的各種解說性邏輯框、模塊、電路、和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、框、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計約束。技術(shù)人員對于每種特定應(yīng)用可用不同的方式來實現(xiàn)所描述的功能性，但這樣的實現(xiàn)決策不應(yīng)被解讀成導(dǎo)致脫離了本發(fā)明的范圍。

結(jié)合本文公開的實施例描述的各個說明性邏輯框、模塊、以及電路可用通用處理器、數(shù)字信號處理器(dsp)、專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其設(shè)計成執(zhí)行本文中描述的功能的任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器還可以被實現(xiàn)為計算設(shè)備的組合，例如dsp與微處理器的組合、多個微處理器、與dsp核心協(xié)同的一個或多個微處理器、或任何其它此類配置。

結(jié)合本文所公開的實施例的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中實施。軟件模塊可駐留在ram存儲器、閃存存儲器、rom存儲器、eprom存儲器、eeprom存儲器、寄存器、硬盤、可移動盤、cd-rom或者本領(lǐng)域中所知的任何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合至處理器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在asic中。asic可駐留在用戶終端(例如，ue)中。替換地，處理器和存儲介質(zhì)可作為分立組件駐留在用戶終端中。

在一個或多個示例性實施例中，所描述的功能可在硬件、軟件、固件或其任何組合中實現(xiàn)。如果在軟件中實現(xiàn)，則各功能可以作為一條或多條指令或代碼存儲在計算機可讀介質(zhì)上或藉其進行傳送。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)兩者，包括促成計算機程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是能被計算機訪問的任何可用介質(zhì)。作為示例而非限定，此類計算機可讀介質(zhì)可包括ram、rom、eeprom、cd-rom或其他光盤存儲、磁盤存儲或其他磁存儲設(shè)備、或能用于攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能被計算機訪問的任何其他介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計算機可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(dsl)、或諸如紅外、無線電、以及微波之類的無線技術(shù)從web網(wǎng)站、服務(wù)器、或其他遠程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、dsl、或諸如紅外、無線電、以及微波之類的無線技術(shù)就被包括在介質(zhì)的定義之中。如在此所用的碟或盤包括壓縮盤(cd)、激光盤、光盤、數(shù)字多功能盤(dvd)、軟盤和藍光盤，其中碟(disk)通常以磁的方式再現(xiàn)數(shù)據(jù)，而盤(disc)通常用激光以光的方式再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當(dāng)也被包括在計算機可讀介質(zhì)的范圍內(nèi)。

盡管前述公開示出了本發(fā)明的解說性方面，但是應(yīng)當(dāng)注意，可在不脫離如由所附權(quán)利要求限定的本發(fā)明的范圍的情況下對本文作出各種改變和修改。根據(jù)本文中所描述的本發(fā)明實施例的方法權(quán)利要求的功能、步驟和/或動作不必按任何特定次序來執(zhí)行。此外，盡管本發(fā)明的要素可能是以單數(shù)來描述或主張權(quán)利的，但是復(fù)數(shù)也是已料想了的，除非顯式地聲明了限定于單數(shù)。