本申請(qǐng)要求共同擁有的于2014年6月30日提交的美國非臨時(shí)專利申請(qǐng)No.14/320,024的優(yōu)先權(quán)，該非臨時(shí)專利申請(qǐng)的內(nèi)容通過援引全部明確納入于此。

領(lǐng)域

本公開一般涉及雙寫字線存儲(chǔ)器單元。

相關(guān)技術(shù)描述

技術(shù)進(jìn)步已產(chǎn)生越來越小且越來越強(qiáng)大的計(jì)算設(shè)備。例如，當(dāng)前存在各種各樣的便攜式個(gè)人計(jì)算設(shè)備，包括較小、輕量且易于由用戶攜帶的無線計(jì)算設(shè)備，諸如便攜式無線電話、個(gè)人數(shù)字助理(PDA)以及尋呼設(shè)備。更具體地，便攜式無線電話(諸如蜂窩電話和網(wǎng)際協(xié)議(IP)電話)可通過無線網(wǎng)絡(luò)傳達(dá)語音和數(shù)據(jù)分組。此外，許多無線電話包括被納入于其中的其他類型的設(shè)備。例如，無線電話還可包括數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、數(shù)字記錄器以及音頻文件播放器。同樣，此類無線電話可處理可執(zhí)行指令，包括可被用于訪問因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。如此，這些無線電話可包括顯著的計(jì)算能力。

計(jì)算設(shè)備可包括存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器(例如，隨機(jī)存取存儲(chǔ)器(RAM))。存儲(chǔ)器可包括作為存儲(chǔ)元件的存儲(chǔ)器單元。在該存儲(chǔ)器處可能發(fā)生數(shù)據(jù)差錯(cuò)，從而使得從該存儲(chǔ)器讀取的數(shù)據(jù)不同于寫入該存儲(chǔ)器的數(shù)據(jù)。特定存儲(chǔ)器單元處的數(shù)據(jù)差錯(cuò)可在值被寫入到與該特定存儲(chǔ)器單元共享公共字線或公共位線的另一存儲(chǔ)器單元時(shí)發(fā)生。當(dāng)公共字線或公共位線被用于向其他存儲(chǔ)器單元發(fā)送信號(hào)時(shí)，特定存儲(chǔ)器單元處的晶體管可觸發(fā)并可修改存儲(chǔ)在特定存儲(chǔ)器單元的數(shù)據(jù)。這種類型的差錯(cuò)被稱為半選擇差錯(cuò)。

概述

公開了利用單個(gè)寫位線和2個(gè)獨(dú)立控制的寫字線的7晶體管(7T)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)存儲(chǔ)器單元。7T存儲(chǔ)器單元可在存儲(chǔ)器寫操作期間使用兩階段寫操作。例如，在存儲(chǔ)器寫操作期間，第一寫字線(WWL1)可被用于選擇7T存儲(chǔ)器單元的行(及其相關(guān)聯(lián)的選通晶體管)而第二寫字線(WWL2)和寫位線(WBL)可被用于將值寫入所選行的存儲(chǔ)器單元。在特定實(shí)施例中，兩階段寫操作的第一階段可將邏輯“1”值(例如，“高”值)寫入所選行的存儲(chǔ)器單元。在兩階段寫操作的第二階段中，邏輯“0”值(例如，“低”值)可被選擇性地寫入要存儲(chǔ)邏輯“0”值的存儲(chǔ)器單元。

在特定實(shí)施例中，SRAM存儲(chǔ)器單元包括一對(duì)交叉耦合的反相器。SRAM存儲(chǔ)器單元還包括選通晶體管，其耦合至該對(duì)交叉耦合的反相器中的第一反相器的第一節(jié)點(diǎn)。選通晶體管具有耦合至第一字線的柵極。選通晶體管被配置成響應(yīng)于第一字線信號(hào)而選擇性地將位線耦合至第一反相器的第一節(jié)點(diǎn)。第一反相器具有耦合至第二字線的第二節(jié)點(diǎn)。第一字線和第二字線各自是能獨(dú)立控制的。

在另一特定實(shí)施例中，一種方法包括在包括一對(duì)交叉耦合的反相器的存儲(chǔ)器單元的寫操作的第一階段期間，將第一信號(hào)應(yīng)用于第一字線以選擇性地將位線耦合至該對(duì)交叉耦合的反相器中的第一反相器的第一節(jié)點(diǎn)。該方法還包括在寫操作的第一階段期間，將第二信號(hào)應(yīng)用于耦合至第一反相器的第二節(jié)點(diǎn)的第二字線。第一信號(hào)獨(dú)立于第二信號(hào)而生成。該方法還包括在寫操作的第一階段期間將第三信號(hào)應(yīng)用于位線。

在另一特定實(shí)施例中，一種裝備包括用于反相的第一裝置。該裝備還包括用于反相的第二裝置。用于反相的第一裝置和用于反相的第二裝置是交叉耦合的。該裝備還包括耦合至用于反相的第一裝置的第一節(jié)點(diǎn)的用于切換的裝置。用于切換的裝置的控制輸入耦合至第一字線。用于切換的裝置響應(yīng)于第一字線信號(hào)而選擇性地將位線耦合至用于反相的第一裝置的第一節(jié)點(diǎn)。用于反相的第一裝置具有耦合至第二字線的第二節(jié)點(diǎn)。第一字線和第二字線各自是能獨(dú)立控制的。

在特定實(shí)施例中，一種非瞬態(tài)計(jì)算機(jī)可讀介質(zhì)存儲(chǔ)指令。該指令可由處理器執(zhí)行以使得該處理器在包括一對(duì)交叉耦合的反相器的存儲(chǔ)器單元的寫操作的第一階段期間，發(fā)起將第一信號(hào)應(yīng)用于第一字線以選擇性地將位線耦合至該對(duì)交叉耦合的反相器中的第一反相器的第一節(jié)點(diǎn)。該處理器還包括在寫操作的第一階段期間，發(fā)起將第二信號(hào)應(yīng)用于耦合至第一反相器的第二節(jié)點(diǎn)的第二字線，其中第一信號(hào)獨(dú)立于第二信號(hào)而生成。該處理器還包括在寫操作的第一階段期間發(fā)起將第三信號(hào)應(yīng)用于字線。

由所公開的實(shí)施例中的至少一個(gè)實(shí)施例提供的一個(gè)特定益處是在不使存儲(chǔ)器單元(例如，列半選單元)的數(shù)據(jù)保持穩(wěn)定性降級(jí)的情況下降低動(dòng)態(tài)功耗。例如，8晶體管(8T)存儲(chǔ)器單元可能在寫操作期間易受所選存儲(chǔ)器行的半選存儲(chǔ)器單元的半選差錯(cuò)的問題。為了補(bǔ)償半選差錯(cuò)，可使用寫回方案(也稱為“讀－修改－寫”方案)。然而，應(yīng)用于8T存儲(chǔ)器單元的寫回方案可導(dǎo)致總的寫功率的顯著增加，這包括在讀操作期間使用的位線功率、用于寫回未選單元的位線功率、以及用于寫入所選單元的位線功率。為了解決與8T寫回方案相關(guān)聯(lián)的功耗，可使用針對(duì)存儲(chǔ)器單元的單個(gè)寫字線結(jié)構(gòu)。然而，單個(gè)寫字線結(jié)構(gòu)針對(duì)寫操作可能不能寫入“強(qiáng)”邏輯“1”。相反，使用兩階段寫操作的雙寫字線存儲(chǔ)器單元可在不使存儲(chǔ)器單元的數(shù)據(jù)讀/保持穩(wěn)定性降級(jí)的情況下在單個(gè)寫字線結(jié)構(gòu)中提供適當(dāng)?shù)膶懖僮鞑⑶铱商峁┽槍?duì)存儲(chǔ)器單元的寫操作的降低的功耗。

本公開的其他方面、優(yōu)點(diǎn)和特征將在閱讀了整個(gè)申請(qǐng)后變得明了，整個(gè)申請(qǐng)包括以下章節(jié)：附圖簡述、詳細(xì)描述、以及權(quán)利要求書。

附圖簡述

圖1是解說雙寫字線存儲(chǔ)器單元的特定實(shí)施例的框圖；

圖2是描繪包括雙寫字線存儲(chǔ)器單元的存儲(chǔ)器設(shè)備的一部分的特定實(shí)施例的示圖；

圖3是解說雙寫字線存儲(chǔ)器單元的特定實(shí)施例的寫操作輸入信號(hào)的定時(shí)圖；

圖4是解說操作雙寫字線存儲(chǔ)器單元的方法的特定實(shí)施例的流程圖；

圖5是解說包括雙寫字線存儲(chǔ)器單元的通信設(shè)備的特定實(shí)施例的框圖；以及

圖6是用于制造包括雙寫字線存儲(chǔ)器單元的電子設(shè)備的制造過程的特定解說性實(shí)施例的數(shù)據(jù)流圖。

詳細(xì)描述

參照?qǐng)D1，示出了雙寫字線存儲(chǔ)器單元100的特定解說性實(shí)施例。雙寫字線存儲(chǔ)器單元100包括第一反相器102、第二反相器104、第一寫字線106、寫位線108、第二寫字線110、讀字線112、讀位線114、選通晶體管116和讀緩沖器118。第一反相器102可包括與第一n型金屬氧化物半導(dǎo)體(NMOS)晶體管122串聯(lián)耦合的第一p型金屬氧化物半導(dǎo)體(PMOS)晶體管120。第二反相器104可包括與第二NMOS晶體管126串聯(lián)耦合的第二PMOS晶體管124。第一反相器102可與第二反相器104交叉耦合以形成一對(duì)交叉耦合的反相器。例如，第一反相器102的輸入端可耦合至第二反相器104的輸出端，而第二反相器104的輸入端可耦合至第一反相器102的輸出端。第一反相器102和第二反相器104可一起存儲(chǔ)數(shù)據(jù)值(例如，雙寫字線存儲(chǔ)器單元100的數(shù)據(jù)值)。該對(duì)交叉耦合的反相器、第一晶體管、和讀緩沖器可對(duì)應(yīng)于單個(gè)寫位線存儲(chǔ)器單元架構(gòu)。雙寫字線存儲(chǔ)器單元100可以是存儲(chǔ)器陣列的行的一部分，如以下參照?qǐng)D2所描述的。

選通晶體管116可包括NMOS晶體管或PMOS晶體管。選通晶體管116可具有耦合至第一寫字線106的柵極端子。因此，選通晶體管116可響應(yīng)于第一寫字線106?；趤碜缘谝粚懽志€106的信號(hào)，選通晶體管116可選擇性地將寫位線108耦合至第一節(jié)點(diǎn)128，第一節(jié)點(diǎn)128對(duì)應(yīng)于第二反相器104的輸入端(以及對(duì)應(yīng)于第一反相器102的輸出端)。當(dāng)寫位線108耦合至第二反相器104的輸入端時(shí)，寫位線108可使第一反相器102和第二反相器104存儲(chǔ)值(例如，存儲(chǔ)器單元數(shù)據(jù)值)。

第二寫字線110可耦合至第一反相器102的晶體管的源極端子(例如，耦合至第一PMOS晶體管120的源極端子或耦合至第一NMOS晶體管122的源極端子)。第二寫字線110可用于選擇性地將信號(hào)應(yīng)用于第一反相器102的晶體管的源極端子。第二寫字線110和第一寫字線106可以是能獨(dú)立控制的。在第一實(shí)施例中，如圖1中所解說的，選通晶體管116包括NMOS晶體管，其柵極端子耦合至第一寫字線106，第二寫字線110耦合至對(duì)應(yīng)于第一NMOS晶體管122的源極端子的第二節(jié)點(diǎn)130，而第一NMOS晶體管122的漏極端子耦合至與第一節(jié)點(diǎn)128耦合的選通晶體管116。在第二實(shí)施例中，選通晶體管116包括PMOS晶體管且第二寫字線110耦合至第一PMOS晶體管120的源極端子。

在操作期間，可在雙寫字線存儲(chǔ)器單元100處執(zhí)行兩階段寫操作。在第一實(shí)施例中，兩階段寫操作的第一階段可包括將邏輯“1”值寫入雙寫字線存儲(chǔ)器單元100(例如，無論要在雙寫字線存儲(chǔ)器單元100處存儲(chǔ)的數(shù)據(jù)如何)。在第一實(shí)施例中，兩階段寫操作的第二階段可包括基于相應(yīng)的數(shù)據(jù)值(例如，接收自執(zhí)行單元的數(shù)據(jù)值)來選擇性地將邏輯“0”寫入雙寫字線存儲(chǔ)器單元100。相應(yīng)的數(shù)據(jù)值可從處理設(shè)備接收并且可對(duì)應(yīng)于要在雙寫字線存儲(chǔ)器單元100處存儲(chǔ)的值(例如，存儲(chǔ)器單元數(shù)據(jù)值)。因此，雙寫字線存儲(chǔ)器單元100處寫操作的第二階段可基于相應(yīng)的數(shù)據(jù)值隨存儲(chǔ)器單元而不同。在第二實(shí)施例中，兩階段寫操作的第一階段可包括將邏輯“0”值寫入雙寫字線存儲(chǔ)器單元100。在第二實(shí)施例中，兩階段寫操作的第二階段可包括基于相應(yīng)的數(shù)據(jù)值來選擇性地將邏輯“1”寫入雙寫字線存儲(chǔ)器單元100。

為了解說，在第一實(shí)施例中，在寫操作的第一階段期間，邏輯“1”值被寫入雙寫字線存儲(chǔ)器單元100。可通過將選擇信號(hào)(例如，第一信號(hào))提供給第一寫字線106并將與邏輯“1”值對(duì)應(yīng)的信號(hào)(例如，電壓)提供給第二寫字線110(例如，第二信號(hào))并提供給寫位線108(例如，第三信號(hào))來寫入邏輯“1”值。因此，可啟用選通晶體管116并且寫位線108可向第一節(jié)點(diǎn)128發(fā)送邏輯“1”。在寫操作的第一階段之前，當(dāng)?shù)诙聪嗥?04的輸入端為邏輯“0”值時(shí)，第一NMOS晶體管122可被啟用。當(dāng)?shù)谝籒MOS晶體管122被啟用時(shí)，第一NMOS晶體管122可將第二寫字線110的值(例如，邏輯“1”值)從第二節(jié)點(diǎn)130發(fā)送給第一節(jié)點(diǎn)128。因此，當(dāng)?shù)诙聪嗥?04的輸入端的數(shù)據(jù)值從邏輯“0”值變?yōu)檫壿嫛?”值時(shí)，選通晶體管116和第一NMOS晶體管122兩者都可將邏輯“1”值發(fā)送給第一節(jié)點(diǎn)128。與僅使用選通晶體管116將邏輯“1”值發(fā)送給第一節(jié)點(diǎn)128相比，使用選通晶體管116和第一NMOS晶體管122兩者將邏輯“1”值發(fā)送給第一節(jié)點(diǎn)128可更快速地且?guī)в懈倨骄┬闺娏鞯馗淖兊诙聪嗥?04的輸入端的值。在第二實(shí)施例中，在寫操作的第一階段期間，邏輯“0”值取代邏輯“1”值被寫入雙寫字線存儲(chǔ)器單元100(例如，寫入第一節(jié)點(diǎn)128)。

在第一實(shí)施例中，在寫操作的第二階段期間，在邏輯“1”值已經(jīng)被寫入雙寫字線存儲(chǔ)器單元100之后，可基于相應(yīng)的數(shù)據(jù)值來將邏輯“0”值選擇性地寫入雙寫字線存儲(chǔ)器單元100?？赏ㄟ^將與邏輯“0”值對(duì)應(yīng)的信號(hào)(例如，電壓)提供給第二寫字線110(例如，第四信號(hào))并提供給寫位線108(例如，第五信號(hào))來寫入邏輯“0”。例如，當(dāng)相應(yīng)的數(shù)據(jù)值是邏輯“0”時(shí)，可將與邏輯“0”值對(duì)應(yīng)的信號(hào)從寫位線108發(fā)送給第一節(jié)點(diǎn)128。在該示例中，當(dāng)相應(yīng)的數(shù)據(jù)值是邏輯“1”時(shí)，不將邏輯“0”值從寫位線108發(fā)送給第二反相器104的輸入端。在第二實(shí)施例中，在寫操作的第二階段期間，在邏輯“0”值已經(jīng)被寫入雙寫字線存儲(chǔ)器單元100之后，取代邏輯“0”值將邏輯“1”值選擇性地寫入第二反相器104的輸入端。

讀緩沖器118、讀字線112和讀位線114可被用于在雙寫字線存儲(chǔ)器單元100處執(zhí)行讀操作。讀緩沖器118可耦合至第一反相器102的第三節(jié)點(diǎn)132(例如，對(duì)應(yīng)于第一反相器102的輸入端)。在操作期間，讀字線112處的值可指示與雙寫字線存儲(chǔ)器單元100對(duì)應(yīng)的讀請(qǐng)求?；谧x字線112處的值和第三節(jié)點(diǎn)132處的值，讀緩沖器118可使讀位線114處的值對(duì)應(yīng)于第一節(jié)點(diǎn)128處的值。在特定實(shí)施例中，讀緩沖器118包括耦合至源電壓(例如，接地電壓)的2個(gè)晶體管(例如，NMOS晶體管)。在特定實(shí)施例中，雙寫字線存儲(chǔ)器單元100對(duì)應(yīng)于7晶體管存儲(chǔ)器單元架構(gòu)。

通過利用與雙寫字線存儲(chǔ)器單元100的兩階段寫操作，可達(dá)成寫功耗的降低并且可維持存儲(chǔ)器單元的數(shù)據(jù)保持穩(wěn)定性。另外，通過將兩階段寫操作應(yīng)用于雙寫字線存儲(chǔ)器單元100，可在寫操作期間達(dá)成位線電流漏泄的減少。

參照?qǐng)D2，示出了包括雙寫字線存儲(chǔ)器單元的存儲(chǔ)器設(shè)備200的一部分的特定實(shí)施例的細(xì)節(jié)并將其一般標(biāo)示為200。存儲(chǔ)器設(shè)備200可以靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM))。存儲(chǔ)器設(shè)備200可包括一個(gè)或多個(gè)雙寫字線存儲(chǔ)器單元(例如，圖2的雙寫字線存儲(chǔ)器單元202、204、206或208)，其可形成雙寫字線存儲(chǔ)器單元的陣列(即，“存儲(chǔ)器陣列”)的一部分。雙寫字線存儲(chǔ)器單元202、204、206和208可各自對(duì)應(yīng)于圖1的雙寫字線存儲(chǔ)器單元100。

存儲(chǔ)器設(shè)備200的存儲(chǔ)器陣列的該部分的第一行201可包括雙寫字線存儲(chǔ)器單元204(例如，圖1的雙寫字線存儲(chǔ)器單元100)。雙寫字線存儲(chǔ)器單元204可與存儲(chǔ)器陣列的第一行201的其他雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元202)共享第一寫字線210(例如，圖1的第一寫字線106)、第二寫字線212(例如，圖1的第二寫字線110)和第一讀字線214(例如，圖1的讀字線112)。雙寫字線存儲(chǔ)器單元204還可與存儲(chǔ)器陣列的存儲(chǔ)器單元的一列的其他雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元208)共享第一寫位線226(例如，圖1的寫位線108)和第一讀位線228(例如，圖1的讀位線114)。

存儲(chǔ)器陣列的該部分的第二行203可包括雙寫字線存儲(chǔ)器單元208(例如，圖1的雙寫字線存儲(chǔ)器單元100)。雙寫字線存儲(chǔ)器單元208可與存儲(chǔ)器陣列的存儲(chǔ)器單元的第二行203的其他雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元206)共享第三寫字線216(例如，圖1的第一寫字線106)、第四寫字線218(例如，圖1的寫字線110)和第二讀字線220(例如，圖1的讀字線112)。雙寫字線存儲(chǔ)器單元208還可與存儲(chǔ)器陣列的存儲(chǔ)器單元的一列的其他雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元204)共享第一寫位線226和第一讀位線228。

在操作期間，可在存儲(chǔ)器陣列的可選行處執(zhí)行兩階段寫操作，所選行包括雙寫字線存儲(chǔ)器單元中的一個(gè)或多個(gè)雙寫字線存儲(chǔ)器單元。可在一個(gè)以上所選行的雙寫字線存儲(chǔ)器單元處執(zhí)行兩階段寫操作。例如，當(dāng)選擇第一行201時(shí)(例如，當(dāng)選擇信號(hào)被應(yīng)用于寫字線210時(shí))，可在第一行201的雙寫字線存儲(chǔ)器單元204和202處執(zhí)行兩階段寫操作。在第一實(shí)施例中，兩階段寫操作的第一階段可包括將邏輯“1”值寫入第一行的每個(gè)單元(例如，無論要在每個(gè)單元處存儲(chǔ)的數(shù)據(jù)如何)。

例如，第一階段可包括將選擇信號(hào)提供給第一寫字線210(例如，圖1的106處的第一信號(hào))，并將與邏輯“1”值對(duì)應(yīng)的信號(hào)(例如，電壓)提供給第二寫字線212(例如，圖1的110處的第二信號(hào))，并提供給寫位線226和222(例如，圖1的寫位線108處的第三信號(hào))。因此，第一行201的雙寫字線存儲(chǔ)器單元202和204中的每一者的選通晶體管可將邏輯“1”值發(fā)送給第一反相器的第一節(jié)點(diǎn)。

為了解說，在第一階段寫操作之前，如果雙寫字線存儲(chǔ)器單元204和202兩者都存儲(chǔ)邏輯“0”值，則第一階段寫操作的應(yīng)用可將邏輯“1”值寫入雙寫字線存儲(chǔ)器單元204和202，無論要在每個(gè)單元處存儲(chǔ)的數(shù)據(jù)如何。

在第一實(shí)施例中，兩階段寫操作的第二階段可包括基于多個(gè)數(shù)據(jù)值的相應(yīng)數(shù)據(jù)值來選擇性地將邏輯“0”寫入第一行201的存儲(chǔ)器單元?？蓮奶幚碓O(shè)備接收多個(gè)數(shù)據(jù)值并且這多個(gè)數(shù)據(jù)值可包括要在第一行201中的每個(gè)存儲(chǔ)器單元處存儲(chǔ)的值(例如，存儲(chǔ)器單元數(shù)據(jù)值)。因此，寫操作的第二階段對(duì)于存儲(chǔ)器單元的行的不同單元可以是不同的。

為了解說，對(duì)于第一行201而言，第二階段可包括基于與雙寫字線存儲(chǔ)器單元202和204相關(guān)聯(lián)的相應(yīng)數(shù)據(jù)值來將選擇信號(hào)維持在第一寫字線210(例如，圖1的106處的第一信號(hào))，選擇性地將與邏輯“0”值對(duì)應(yīng)的信號(hào)提供給第二寫字線212(例如，圖1的110處的第四信號(hào))，選擇性地將與邏輯“0”值對(duì)應(yīng)的信號(hào)提供給寫位線222(例如，圖1的寫位線108處的第六信號(hào))，以及選擇性地將與邏輯“1”值對(duì)應(yīng)的信號(hào)提供給寫位線226(例如，圖1的寫位線108處的第六信號(hào))。例如，相應(yīng)的數(shù)據(jù)值可從處理設(shè)備接收并且可對(duì)應(yīng)于要在特定的雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元204或202)處存儲(chǔ)的值(例如，存儲(chǔ)器單元數(shù)據(jù)值)。當(dāng)相應(yīng)的數(shù)據(jù)值是邏輯“0”時(shí)，與邏輯“0”值對(duì)應(yīng)的信號(hào)可被發(fā)送給特定的雙寫字線存儲(chǔ)器單元。當(dāng)相應(yīng)的數(shù)據(jù)值是邏輯“1”時(shí)，與邏輯“1值對(duì)應(yīng)的信號(hào)可被發(fā)送給特定的雙寫字線存儲(chǔ)器單元。

為了解說，在第一階段寫操作之前，雙寫字線存儲(chǔ)器單元204和202兩者可都存儲(chǔ)邏輯“0”值。對(duì)于特定寫操作而言，在邏輯“1”值要被寫入雙寫字線存儲(chǔ)器單元204而邏輯“0”值要被維持在第一行201中的其他存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元202)處的情況下，應(yīng)用第一階段寫操作可將邏輯“1”值寫入雙寫字線存儲(chǔ)器單元204和202兩者。因此，當(dāng)從處理單元接收的針對(duì)雙寫字線存儲(chǔ)器單元204的相應(yīng)數(shù)據(jù)值是與要存儲(chǔ)在雙寫字線存儲(chǔ)器單元204處的邏輯“1”對(duì)應(yīng)的數(shù)據(jù)值時(shí)，應(yīng)用第一階段寫操作將相應(yīng)的數(shù)據(jù)值寫入雙寫字線存儲(chǔ)器單元204。在第二階段寫操作期間，為了將邏輯“0”值(例如，基于相應(yīng)的數(shù)據(jù)值)寫入雙寫字線存儲(chǔ)器單元202，可經(jīng)由與應(yīng)用于寫位線222的邏輯“0”值對(duì)應(yīng)的信號(hào)(電壓)將邏輯“0”值選擇性地寫入雙寫字線存儲(chǔ)器單元202。在第二階段寫操作期間，可經(jīng)由與應(yīng)用于寫位線226的邏輯“1”值對(duì)應(yīng)的信號(hào)(例如，電壓)將邏輯“1”值選擇性地寫入雙寫字線存儲(chǔ)器單元204。

因此，在第一實(shí)施例中，第一階段寫操作可將邏輯“1”值寫入所選行的所有單元，無論要在每個(gè)單元處存儲(chǔ)的數(shù)據(jù)如何。第二階段寫操作可基于要存儲(chǔ)在所選行的一個(gè)或多個(gè)所選存儲(chǔ)器單元處的數(shù)據(jù)來選擇性地將邏輯“0”寫入該一個(gè)或多個(gè)存儲(chǔ)器單元。在第二實(shí)施例中，兩階段寫操作的第一階段可包括將邏輯“0”值寫入行的每個(gè)單元。在第二實(shí)施例中，兩階段寫操作的第二階段可包括基于要存儲(chǔ)在所選行的一個(gè)或多個(gè)存儲(chǔ)器單元處的數(shù)據(jù)來選擇性地將邏輯“1”寫入該一個(gè)或多個(gè)存儲(chǔ)器單元。盡管圖2中解說了兩個(gè)雙寫字線存儲(chǔ)器單元，但第一行201可包括兩個(gè)以上雙寫字線存儲(chǔ)器單元。當(dāng)兩個(gè)以上雙寫字線存儲(chǔ)器單元是第一行201的一部分時(shí)，在第一實(shí)施例中，第一階段將邏輯“1”寫入所有存儲(chǔ)器單元而第二階段將“0”寫入某些存儲(chǔ)器單元。

在特定實(shí)施例中，可在執(zhí)行兩階段寫操作之前在存儲(chǔ)器單元的所選行的雙寫字線存儲(chǔ)器單元處執(zhí)行讀操作。另外，可在一個(gè)以上所選行的雙寫字線存儲(chǔ)器單元處執(zhí)行讀操作。例如，在兩階段寫操作之前，可在讀字線214處提供可指示與第一行201的雙寫字線存儲(chǔ)器單元對(duì)應(yīng)的讀請(qǐng)求的信號(hào)(例如，電壓)。由第一行201的雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元202和204)存儲(chǔ)的數(shù)據(jù)值可被讀取，從而致使在存儲(chǔ)器陣列的讀位線(例如，讀位線(RBL)224和RBL 228)處感測(cè)相應(yīng)值。在特定實(shí)施例中，讀位線(例如，RBL 224和RBL 228)處的所讀取數(shù)據(jù)值可被鎖存或以其他方式捕獲并且可由處理設(shè)備用于發(fā)送相應(yīng)的數(shù)據(jù)值以供用于雙寫字線存儲(chǔ)器單元的兩階段寫操作的第二階段。

使用兩階段寫操作作為存儲(chǔ)器陣列的寫操作的一部分可使得能夠維持在所選行的所選和半選存儲(chǔ)器單元兩者的數(shù)據(jù)保持穩(wěn)定性。另外，通過利用與雙寫字線存儲(chǔ)器單元的兩階段寫操作，要在寫操作期間翻轉(zhuǎn)的電容可被減少并且可實(shí)現(xiàn)寫操作期間切換功率的降低。

參照?qǐng)D3，圖300中示出了存儲(chǔ)器單元(諸如，雙寫字線存儲(chǔ)器單元100)在兩階段寫操作的第一實(shí)施例期間的操作的附加細(xì)節(jié)。圖3解說了第一寫字線(WWL1)、第二寫字線(WWL2)和寫位線(WBL)處的信號(hào)圖300。WWL1可對(duì)應(yīng)于圖1的第一寫字線106或圖2的第一寫字線210。WWL2可對(duì)應(yīng)于圖1的第二寫字線110或圖2的第二寫字線212。WBL可對(duì)應(yīng)于圖1的寫位線108或圖2的寫位線222或226。

如由圖300所解說的，在寫操作的第一階段期間，與邏輯“1”值對(duì)應(yīng)的信號(hào)可應(yīng)用于WWL1(例如，第一信號(hào))、WWL2(例如，第二信號(hào))以及WBL(例如，第三信號(hào))處。例如，參照?qǐng)D1，WWL1處的邏輯“1”的應(yīng)用可使選通晶體管116能將應(yīng)用于WBL 108的信號(hào)耦合至第一反相器102的第一節(jié)點(diǎn)128。因此，WBL 108將邏輯“1”值提供給第一反相器102的第一節(jié)點(diǎn)128。在寫操作的第一階段之前，如果第二反相器104的輸入端為邏輯“0”值，則第一NMOS晶體管122可被啟用。因此，第一NMOS晶體管122將在WWL2 110處應(yīng)用的邏輯“1”值從第二節(jié)點(diǎn)130提供給第一節(jié)點(diǎn)128。因此，當(dāng)WWL1、WWL2、WBL以及第二反相器104的輸出端的數(shù)據(jù)值具有邏輯“1”值時(shí)，選通晶體管116和第一NMOS晶體管122兩者都可將邏輯“1”值發(fā)送給第一節(jié)點(diǎn)128。

如由圖300所解說的，在寫操作的第二階段期間，與邏輯“1”值對(duì)應(yīng)的信號(hào)可應(yīng)用于WWL1(例如，第一信號(hào))而與邏輯“0”值對(duì)應(yīng)的信號(hào)可應(yīng)用于WWL2(例如，第四信號(hào))。應(yīng)用于WBL的值取決于要存儲(chǔ)在特定存儲(chǔ)器單元處的相應(yīng)數(shù)據(jù)值。當(dāng)相應(yīng)的數(shù)據(jù)值(例如，接收自處理設(shè)備的值)是邏輯“0”時(shí)，與邏輯“0”對(duì)應(yīng)的信號(hào)可被選擇性地應(yīng)用于WBL(例如，第五信號(hào))。例如，參照?qǐng)D1，邏輯“0”可被應(yīng)用WWL2 110。在WWL1處應(yīng)用邏輯“1”可使選通晶體管116能將應(yīng)用于WBL 108的信號(hào)耦合至第一反相器102的第一節(jié)點(diǎn)128?；谂c將邏輯“0”值(例如，寫“0”)寫入雙寫字線存儲(chǔ)器單元(例如，圖1的雙寫字線存儲(chǔ)器單元100，或圖2的雙寫字線存儲(chǔ)器單元202、204、206、208)對(duì)應(yīng)的數(shù)據(jù)值，邏輯“0”可被選擇性地應(yīng)用于WBL。當(dāng)對(duì)應(yīng)的數(shù)據(jù)值為邏輯“1”時(shí)，邏輯“1”可被選擇性地應(yīng)用于WBL以將邏輯“1”值(例如，寫“1”)寫入雙寫字線存儲(chǔ)器單元(例如，圖1的雙寫字線存儲(chǔ)器單元100，或圖2的雙寫字線存儲(chǔ)器單元202、204、206、208)。因此，當(dāng)WWL1具有邏輯“1”值而WWL2具有邏輯“0”值時(shí)，WBL可基于分別與去往雙寫字線存儲(chǔ)器單元的寫“0”或?qū)憽?”對(duì)應(yīng)的數(shù)據(jù)值來選擇性地將邏輯“0”值或邏輯“1”值發(fā)送給第一節(jié)點(diǎn)128。

在特定實(shí)施例中，字線WWL1和WWL2中的一者或兩者可以是“被提升”以改善寫操作的性能的電壓。例如，第一信號(hào)、第二信號(hào)或第一和第二信號(hào)兩者可以是可在字線WWL1和WWL2處應(yīng)用的電壓提升信號(hào)(即，>Vdd)。在特定實(shí)施例中，大于Vdd的電壓提升信號(hào)可應(yīng)用于WWL1和WWL2兩者。在另一實(shí)施例中，應(yīng)用于WWL1的電壓提升信號(hào)可以是大于Vdd的電壓，而應(yīng)用于WWL2的電壓提升信號(hào)可以是小于Vss的電壓。行方向的字線WWL1和WWL2的控制可實(shí)現(xiàn)電壓提升，同時(shí)避免可在所選行的存儲(chǔ)器單元處發(fā)生的列選擇問題。

參照?qǐng)D4，示出了操作雙寫字線存儲(chǔ)器單元的方法400的特定實(shí)施例。方法400可應(yīng)用于SRAM雙寫字線存儲(chǔ)器單元。方法400例如可應(yīng)用于圖1的雙寫字線存儲(chǔ)器單元100。在另一示例中，方法400可被應(yīng)用于形成圖2的存儲(chǔ)器設(shè)備200的存儲(chǔ)器陣列的一部分的雙寫字線存儲(chǔ)器單元(例如，雙寫字線存儲(chǔ)器單元202、204、206、208)?？捎蓤D2的存儲(chǔ)器設(shè)備200和/或圖5的通信設(shè)備500來執(zhí)行方法400。

方法400可包括在402的包括一對(duì)交叉耦合的反相器的存儲(chǔ)器單元的寫操作的第一階段。在第一階段402期間，方法400可包括在403將第一信號(hào)應(yīng)用于第一字線以選擇性地將位線耦合至該對(duì)交叉耦合的反相器中的第一反相器的第一節(jié)點(diǎn)。例如，在第一實(shí)施例中，對(duì)應(yīng)于邏輯“1”值的信號(hào)(例如，電壓)可被提供給圖1的第一寫字線106以啟用選通晶體管116。當(dāng)被啟用時(shí)，選通晶體管116將寫位線108耦合至該對(duì)交叉耦合的反相器102、104中的第一反相器102的第一節(jié)點(diǎn)128。

在第一階段402期間，方法400還包括在404將第二信號(hào)應(yīng)用于耦合至第一反相器的第二節(jié)點(diǎn)的第二字線，其中第一信號(hào)獨(dú)立于第二信號(hào)而生成。例如，在第一實(shí)施例中，對(duì)應(yīng)于邏輯“1”值的第二信號(hào)(例如，電壓)可被提供給圖1的第二寫字線110，第二寫字線110耦合至第一反相器102的第二節(jié)點(diǎn)130。第二信號(hào)可具有與第一反相器102的源電壓(例如，Vdd)對(duì)應(yīng)的電壓值。第一信號(hào)可獨(dú)立于第二信號(hào)而生成以使第一信號(hào)在一個(gè)以上階段(例如，在第一階段和第二階段期間)中保持在一邏輯值(例如，邏輯“1”)，而第二信號(hào)基于要存儲(chǔ)在雙寫字線存儲(chǔ)器單元100處的值來改變以用于不同階段(例如，在第一階段期間為邏輯“1”而在第二階段期間為邏輯“0”)。

在第一階段402期間，方法400還包括在405將第三信號(hào)應(yīng)用于位線。例如，在第一實(shí)施例中，對(duì)應(yīng)于邏輯”1”值的信號(hào)(例如，電壓)可被提供給寫位線108。因此，在第一階段期間，可通過將與邏輯“1”值對(duì)應(yīng)的信號(hào)(例如，電壓)提供給第一寫字線106(例如，第一信號(hào))、第二寫字線110(例如，第二信號(hào))以及寫位線108(例如，第三信號(hào))來將邏輯“1”值寫入雙寫字線存儲(chǔ)器單元100。

方法400可包括在406的存儲(chǔ)器單元的寫操作的第二階段。在第二階段406期間，方法400可包括在407將第四信號(hào)應(yīng)用于第二字線。例如，在第一實(shí)施例中，對(duì)應(yīng)于邏輯“0”值的信號(hào)(例如，電壓)可被提供給第二寫字線110。

在第二階段406期間，方法400還包括在408基于相應(yīng)的數(shù)據(jù)值來將第五信號(hào)應(yīng)用于位線。例如，在第一階段期間邏輯“1”值已經(jīng)被寫入雙寫字線存儲(chǔ)器單元100之后，可基于相應(yīng)的數(shù)據(jù)值來將邏輯“0”值選擇性地提供給寫位線108以選擇性地將邏輯“0”值寫入雙寫字線存儲(chǔ)器單元100。在特定實(shí)施例中，可基于相應(yīng)的數(shù)據(jù)值將邏輯“1”值選擇性地提供給寫位線108以選擇性地將邏輯“1”值寫入雙寫字線存儲(chǔ)器單元100。

盡管以上已經(jīng)結(jié)合圖1描述了圖4的方法400，但方法400還可由圖2的存儲(chǔ)器設(shè)備200來執(zhí)行。圖4的方法400可由現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)備、專用集成電路(ASIC)、處理單元(諸如中央處理單元(CPU))、數(shù)字信號(hào)處理器(DSP)、控制器、另一硬件設(shè)備、固件設(shè)備、或其任何組合來實(shí)現(xiàn)。作為示例，圖4的方法可由執(zhí)行指令的處理器或存儲(chǔ)器控制器來執(zhí)行，如關(guān)于圖5所描述的。

參照?qǐng)D5，示出了包括雙寫字線存儲(chǔ)器單元502的無線通信設(shè)備500的特定實(shí)施例。通信設(shè)備500包括耦合至存儲(chǔ)器532的處理器512(例如，DSP)。存儲(chǔ)器532包括作為存儲(chǔ)器532的存儲(chǔ)器陣列的一部分的一個(gè)或多個(gè)雙寫字線存儲(chǔ)器單元502。在解說性實(shí)施例中，雙寫字線存儲(chǔ)器單元502可對(duì)應(yīng)于圖1的雙寫字線存儲(chǔ)器單元100。在另一解說性實(shí)施例中，存儲(chǔ)器532可包括雙寫字線存儲(chǔ)器單元的陣列，諸如圖2的雙寫字線存儲(chǔ)器單元202、204、206和208的陣列。

存儲(chǔ)器532可以是存儲(chǔ)計(jì)算機(jī)可執(zhí)行指令504的非瞬態(tài)計(jì)算機(jī)可讀介質(zhì)，該指令可由處理器512執(zhí)行以使得處理器512在包括一對(duì)交叉耦合的反相器的存儲(chǔ)器單元的寫操作的第一階段期間，發(fā)起將第一信號(hào)應(yīng)用于第一寫字線(例如，圖1的寫字線106)以選擇性地將寫位線(例如，圖1的寫位線108)耦合至該對(duì)交叉耦合的反相器中的第一反相器(例如，圖1的第一反相器102)的第一節(jié)點(diǎn)(例如，圖1的第一節(jié)點(diǎn)128)。處理器512可進(jìn)一步發(fā)起將第二信號(hào)應(yīng)用于耦合至第一反相器的第二節(jié)點(diǎn)(例如，圖1的第二節(jié)點(diǎn)130)的第二寫字線(例如，圖1的寫字線110)，其中第一信號(hào)獨(dú)立于第二信號(hào)而生成。處理器512可仍進(jìn)一步發(fā)起將第三信號(hào)應(yīng)用于寫位線(例如，圖1的寫位線108)。

圖5還示出了耦合至處理器512和顯示器528的顯示控制器526。編碼器/解碼器(CODEC)534也可耦合至處理器512。揚(yáng)聲器536和話筒538可耦合至CODEC 534。

圖5還指示無線控制器540可被耦合至處理器512和天線542。在一特定實(shí)施例中，處理器512、顯示控制器526、存儲(chǔ)器532、CODEC 534以及無線控制器540被包括在系統(tǒng)級(jí)封裝或片上系統(tǒng)設(shè)備522中。在特定實(shí)施例中，輸入設(shè)備530和電源544耦合至片上系統(tǒng)設(shè)備522。此外，在一特定實(shí)施例中，如圖5中所解說的，顯示器528、輸入設(shè)備530、揚(yáng)聲器536、話筒538、天線542和電源544在片上系統(tǒng)設(shè)備522外部。然而，顯示器528、輸入設(shè)備530、揚(yáng)聲器536、話筒538、天線542和電源544中的每一者可耦合至片上系統(tǒng)設(shè)備522的組件，諸如接口或控制器。

結(jié)合所描述的實(shí)施例，公開了一種可包括一對(duì)用于反相的交叉耦合裝置(諸如，圖1的一對(duì)交叉耦合的反相器102、104)、配置成導(dǎo)致反相的一個(gè)或多個(gè)其他設(shè)備或電路、或其任何組合的系統(tǒng)。該系統(tǒng)還可包括用于反相的第一裝置(諸如，圖1的第一反相器102)、配置成導(dǎo)致切換的一個(gè)或多個(gè)其他設(shè)備或電路、或其任何組合。該系統(tǒng)還可包括耦合至第一字線的用于切換的裝置(諸如圖1的選通晶體管116和第一反相器102)、配置成導(dǎo)致切換的一個(gè)或多個(gè)其他設(shè)備或電路、或其任何組合，其中該切換裝置響應(yīng)于第一字線信號(hào)而選擇性地將位線耦合至用于反相的第一裝置的第一節(jié)點(diǎn)，其中用于反相的第一裝置具有耦合至第二字線的第二節(jié)點(diǎn)，并且其中第一字線和第二字線各自是能獨(dú)立控制的。該系統(tǒng)可集成到至少一個(gè)管芯中，并且可集成到至少一個(gè)電子設(shè)備中。

上文公開的設(shè)備和功能性可被設(shè)計(jì)和配置在存儲(chǔ)于計(jì)算機(jī)可讀介質(zhì)上的計(jì)算機(jī)文件(例如，RTL、GDSII、GERBER等)中。一些或全部此類文件可被提供給基于此類文件來制造設(shè)備的制造處理人員。結(jié)果得到的產(chǎn)品包括半導(dǎo)體晶片，其隨后被切割為半導(dǎo)體管芯并被封裝成半導(dǎo)體芯片。這些芯片隨后被用在以上描述的設(shè)備中。圖6描繪了電子設(shè)備制造過程600的特定說明性實(shí)施例。

參照?qǐng)D6，示出了用于制造包括雙寫字線存儲(chǔ)器單元的電子設(shè)備的制造過程600的特定實(shí)施例。物理設(shè)備信息602在制造過程600處(諸如在研究計(jì)算機(jī)606處)被接收。物理設(shè)備信息602可包括表示半導(dǎo)體設(shè)備(諸如，圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合)的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。例如，物理設(shè)備信息602可包括經(jīng)由耦合至研究計(jì)算機(jī)606的用戶接口604輸入的物理參數(shù)、材料特性、以及結(jié)構(gòu)信息。研究計(jì)算機(jī)606包括耦合至計(jì)算機(jī)可讀介質(zhì)(諸如存儲(chǔ)器610)的處理器608，諸如一個(gè)或多個(gè)處理核。存儲(chǔ)器610可存儲(chǔ)計(jì)算機(jī)可讀指令，其可被執(zhí)行以使處理器608將物理設(shè)備信息602轉(zhuǎn)換成遵循某一文件格式并生成庫文件612。

在特定實(shí)施例中，庫文件612包括至少一個(gè)包括經(jīng)轉(zhuǎn)換的設(shè)計(jì)信息的數(shù)據(jù)文件。例如，庫文件612可包括被提供與電子設(shè)計(jì)自動(dòng)化(EDA)工具620聯(lián)用的半導(dǎo)體設(shè)備的庫，該半導(dǎo)體設(shè)備包括包含圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的雙寫字線存儲(chǔ)器單元502或其任何組合的設(shè)備。

庫文件612可在設(shè)計(jì)計(jì)算機(jī)614處與EDA工具620協(xié)同使用，設(shè)計(jì)計(jì)算機(jī)614包括耦合至存儲(chǔ)器618的處理器616，諸如一個(gè)或多個(gè)處理核。EDA工具620可被存儲(chǔ)為存儲(chǔ)器618處的處理器可執(zhí)行指令，以使設(shè)計(jì)計(jì)算機(jī)614的用戶能夠設(shè)計(jì)包括庫文件612的圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的雙寫字線存儲(chǔ)器單元502或其任何組合的電路。例如，設(shè)計(jì)計(jì)算機(jī)614的用戶可經(jīng)由耦合至設(shè)計(jì)計(jì)算機(jī)614的用戶接口624來輸入電路設(shè)計(jì)信息622。電路設(shè)計(jì)信息622可包括表示半導(dǎo)體設(shè)備(諸如，圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合)的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。為了解說，電路設(shè)計(jì)屬性可包括特定電路的標(biāo)識(shí)以及與電路設(shè)計(jì)中其他元件的關(guān)系、定位信息、特征尺寸信息、互連信息、或表示半導(dǎo)體設(shè)備的物理屬性的其他信息。

設(shè)計(jì)計(jì)算機(jī)614可被配置成轉(zhuǎn)換設(shè)計(jì)信息(包括電路設(shè)計(jì)信息622)以遵循某一文件格式。為了解說，該文件格式化可包括以分層格式表示關(guān)于電路布局的平面幾何形狀、文本標(biāo)記、及其他信息的數(shù)據(jù)庫二進(jìn)制文件格式，諸如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式。除了其他電路或者信息之外，設(shè)計(jì)計(jì)算機(jī)614還可被配置成生成包括經(jīng)轉(zhuǎn)換的設(shè)計(jì)信息的數(shù)據(jù)文件，諸如包括描述圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的存儲(chǔ)器系統(tǒng)502、或其任何組合的信息的GDSII文件626。為了解說，數(shù)據(jù)文件可包括與片上系統(tǒng)(SOC)相對(duì)應(yīng)的信息，該SOC包括圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合，并且在該SOC內(nèi)還包括附加電子電路和組件。

GDSII文件626可以在制造過程628處被接收以根據(jù)GDSII文件626中的經(jīng)轉(zhuǎn)換信息來制造圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合。例如，設(shè)備制造過程可包括將GDSII文件626提供給掩模制造商630以創(chuàng)建一個(gè)或多個(gè)掩模，諸如用于與光刻處理聯(lián)用的掩模，其被解說為代表性掩模632。制造過程628可包括耦合至存儲(chǔ)器635的處理器634。掩模632可在制造過程628期間被用于生成一個(gè)或多個(gè)晶片633，晶片633可被測(cè)試并被分成管芯，諸如代表性管芯636。管芯636包括包含設(shè)備的電路，該設(shè)備包括圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、或圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合。

管芯636可被提供給封裝過程638，其中管芯636被納入到代表性封裝640中。例如，封裝640可包括單個(gè)管芯636或多個(gè)管芯，諸如系統(tǒng)級(jí)封裝(SiP)安排。封裝640可被配置成遵循一個(gè)或多個(gè)標(biāo)準(zhǔn)或規(guī)范，諸如電子器件工程聯(lián)合委員會(huì)(JEDEC)標(biāo)準(zhǔn)。

關(guān)于封裝640的信息可被分發(fā)給各產(chǎn)品設(shè)計(jì)者(諸如經(jīng)由存儲(chǔ)在計(jì)算機(jī)646處的組件庫)。計(jì)算機(jī)646可包括耦合至存儲(chǔ)器650的處理器648，諸如一個(gè)或多個(gè)處理核。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令被存儲(chǔ)在存儲(chǔ)器650處以處理經(jīng)由用戶接口644從計(jì)算機(jī)646的用戶接收的PCB設(shè)計(jì)信息642。PCB設(shè)計(jì)信息642可包括經(jīng)封裝半導(dǎo)體設(shè)備在電路板上的物理定位信息，與封裝640對(duì)應(yīng)的經(jīng)封裝半導(dǎo)體設(shè)備包括圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合。

計(jì)算機(jī)646可被配置成轉(zhuǎn)換PCB設(shè)計(jì)信息642以生成數(shù)據(jù)文件，諸如具有包括經(jīng)封裝的半導(dǎo)體設(shè)備在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數(shù)據(jù)的GERBER文件652，其中經(jīng)封裝的半導(dǎo)體設(shè)備對(duì)應(yīng)于封裝640，封裝640包括圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合。在其他實(shí)施例中，由經(jīng)轉(zhuǎn)換的PCB設(shè)計(jì)信息生成的數(shù)據(jù)文件可具有GERBER格式以外的其他格式。

GERBER文件652可在板組裝過程654處被接收并且被用于創(chuàng)建根據(jù)GERBER文件652內(nèi)存儲(chǔ)的設(shè)計(jì)信息來制造的PCB，諸如代表性PCB 656。例如，GERBER文件652可被上傳到一個(gè)或多個(gè)機(jī)器以執(zhí)行PCB生產(chǎn)過程的各個(gè)步驟。PCB 656可填充有電子組件(包括封裝640)以形成代表性印刷電路組裝件(PCA)658。

PCA 658可在產(chǎn)品制造過程660處被接收，并被集成到一個(gè)或多個(gè)電子設(shè)備中，諸如第一代表性電子設(shè)備662和第二代表性電子設(shè)備664。作為解說性而非限定性示例，電子設(shè)備662和664中的一者或多者可以是遠(yuǎn)程單元(諸如移動(dòng)電話)、手持式個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(諸如個(gè)人數(shù)據(jù)助理)、啟用全球定位系統(tǒng)(GPS)的設(shè)備、導(dǎo)航設(shè)備、位置固定的數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其他設(shè)備、或其任何組合。作為另一解說性非限定性示例，第一代表性電子設(shè)備662、第二代表性電子設(shè)備664、或者這兩者可選自下組：平板設(shè)備、機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個(gè)人數(shù)字助理(PDA)、固定位置的數(shù)據(jù)單元、以及計(jì)算機(jī)，其中集成了圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或具有雙寫字線存儲(chǔ)器單元的系統(tǒng)。盡管圖6解說了根據(jù)本公開的教導(dǎo)的遠(yuǎn)程單元，但本公開并不限于這些所解說的單元。本公開的實(shí)施例可合適地用在包括包含存儲(chǔ)器和片上電路系統(tǒng)的有源集成電路系統(tǒng)的任何設(shè)備中。

如制造過程600中所描述的，包括圖1的雙寫字線存儲(chǔ)器單元100、圖2的存儲(chǔ)器設(shè)備200的雙寫字線存儲(chǔ)器單元陣列、圖5的雙寫字線存儲(chǔ)器單元502、或其任何組合的設(shè)備可以被制造、處理以及納入到電子設(shè)備中。關(guān)于圖1-6所公開的實(shí)施例的一個(gè)或多個(gè)方面可被包括在各個(gè)處理階段，諸如被包括在庫文件612、GDSII文件626、以及GERBER文件652內(nèi)，以及被存儲(chǔ)在研究計(jì)算機(jī)606的存儲(chǔ)器610、設(shè)計(jì)計(jì)算機(jī)614的存儲(chǔ)器618、計(jì)算機(jī)646的存儲(chǔ)器650、在各個(gè)階段(諸如在板組裝過程654處)使用的一個(gè)或多個(gè)其他計(jì)算機(jī)或處理器(未示出)的存儲(chǔ)器處，并且還被納入到一個(gè)或多個(gè)其他物理實(shí)施例中，諸如掩模632、管芯636、封裝640、PCA 658、其他產(chǎn)品(諸如原型電路或設(shè)備(未示出))、或其任何組合。盡管描繪了從物理設(shè)備設(shè)計(jì)到最終產(chǎn)品的各個(gè)代表性生產(chǎn)階段，然而在其他實(shí)施例中可使用較少的階段或可包括附加階段。類似地，制造過程600可由單個(gè)實(shí)體執(zhí)行、或者由執(zhí)行制造過程600的各個(gè)階段的一個(gè)或更多個(gè)實(shí)體來執(zhí)行。

技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文所公開的實(shí)施例來描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可實(shí)現(xiàn)為電子硬件、由處理器執(zhí)行的計(jì)算機(jī)軟件、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性是被實(shí)現(xiàn)為硬件還是處理器可執(zhí)行指令取決于具體應(yīng)用和加諸于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文所公開的實(shí)施例描述的方法或算法的各個(gè)步驟可直接用硬件、由處理器執(zhí)行的軟件模塊或這兩者的組合來實(shí)現(xiàn)。軟件模塊可駐留在隨機(jī)存取存儲(chǔ)器(RAM)、閃存、只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PROM)、可擦式可編程只讀存儲(chǔ)器(EPROM)、電可擦式可編程只讀存儲(chǔ)器(EEPROM)、寄存器、硬盤、可移動(dòng)盤、壓縮盤只讀存儲(chǔ)器(CD-ROM)、或本領(lǐng)域中所知的任何其他形式的非瞬態(tài)存儲(chǔ)介質(zhì)中。示例性的存儲(chǔ)介質(zhì)耦合至處理器以使該處理器能從/向該存儲(chǔ)介質(zhì)讀寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在專用集成電路(ASIC)中。ASIC可駐留在計(jì)算設(shè)備或用戶終端中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在計(jì)算設(shè)備或用戶終端中。

提供前面對(duì)所公開的實(shí)施例的描述是為了使本領(lǐng)域技術(shù)人員皆能制作或使用所公開的實(shí)施例。對(duì)這些實(shí)施例的各種修改對(duì)于本領(lǐng)域技術(shù)人員而言將是顯而易見的，并且本文中定義的原理可被應(yīng)用于其他實(shí)施例而不會(huì)脫離本公開的范圍。因此，本公開并非旨在被限定于本文中示出的實(shí)施例，而是應(yīng)被授予與如由所附權(quán)利要求定義的原理和新穎性特征一致的最廣的可能范圍。