縮減布局區(qū)域的閃速存儲(chǔ)器裝置制造方法
【專利摘要】縮減布局區(qū)域的閃速存儲(chǔ)器裝置。提供了一種縮減布局區(qū)域的閃速存儲(chǔ)器裝置。在該閃速存儲(chǔ)器裝置中，與多對(duì)比特線相對(duì)應(yīng)的多個(gè)電源連接部的偶數(shù)功率晶體管和奇數(shù)功率晶體管，和與其相對(duì)應(yīng)的多個(gè)選擇連接部的偶數(shù)選擇晶體管和奇數(shù)選擇晶體管設(shè)置在一個(gè)公共有源區(qū)中。在該閃速存儲(chǔ)器裝置中，因?yàn)榭s減了用于區(qū)別有源區(qū)的絕緣區(qū)的數(shù)量/布局區(qū)域，所以縮減了沿垂直方向的布局長(zhǎng)度，最終顯著縮減了整體所需布局區(qū)域。
【專利說明】縮減布局區(qū)域的閃速存儲(chǔ)器裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明致力于半導(dǎo)體存儲(chǔ)器裝置，并且更具體地說，致力于縮減布局區(qū)域的閃速存儲(chǔ)器裝置。
【背景技術(shù)】
[0002]隨著移動(dòng)系統(tǒng)和各種應(yīng)用系統(tǒng)的發(fā)展，對(duì)作為非易失性存儲(chǔ)器的閃速存儲(chǔ)器裝置的需求日益增長(zhǎng)。閃速存儲(chǔ)器裝置是即使沒有向它們提供電力也能夠存儲(chǔ)數(shù)據(jù)的裝置。
[0003]閃速存儲(chǔ)器裝置的結(jié)構(gòu)包括:數(shù)據(jù)傳輸塊，其通過各條公共比特線向頁面緩沖器塊提供經(jīng)由單個(gè)對(duì)的比特線從存儲(chǔ)器陣列提取的數(shù)據(jù)。該數(shù)據(jù)傳輸塊包括:電源連接部，該電源連接部被控制成使得各對(duì)比特線連接至電源電壓；和選擇連接部，該選擇連接部被控制成使得各對(duì)比特線選擇性地連接至各條公共比特線。
[0004]近年來，隨著包括閃速存儲(chǔ)器裝置的半導(dǎo)體存儲(chǔ)器裝置的集成度增加，通過應(yīng)用雙重構(gòu)圖技術(shù)(DPT)縮減了圖案的尺寸(節(jié)距)和間隔(空間)。在該閃速存儲(chǔ)器裝置中，根據(jù)DPT，成對(duì)比特線的布線以同一節(jié)距從存儲(chǔ)器陣列延展至頁面緩沖器的前級(jí)處的電源連接部和選擇連接部。在這種情況下，在布局閃速存儲(chǔ)器裝置的數(shù)據(jù)傳輸塊時(shí)，限制了沿水平方向的寬度，而增加了沿垂直方向的布局長(zhǎng)度。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的系統(tǒng)和方法的示例性實(shí)施方式致力于提供這樣的閃速存儲(chǔ)器裝置，即，其通過在布局閃速存儲(chǔ)器裝置的數(shù)據(jù)傳輸塊時(shí)縮減沿垂直方向的布局長(zhǎng)度來縮減布局區(qū)域。
[0006]在一個(gè)實(shí)施方式中，提供了一種閃速存儲(chǔ)器裝置，該閃速存儲(chǔ)器裝置具有:存儲(chǔ)器陣列、多對(duì)比特線、多條公共比特線以及數(shù)據(jù)傳輸塊。各對(duì)比特線連接至所述存儲(chǔ)器陣列，布線至第一導(dǎo)電層并且包括偶數(shù)比特線和奇數(shù)比特線。所述多條公共比特線被設(shè)置成對(duì)應(yīng)于所述多對(duì)比特線。所述數(shù)據(jù)傳輸塊經(jīng)由所述多對(duì)比特線向與所述多對(duì)比特線相對(duì)應(yīng)的所述公共比特線提供從所述存儲(chǔ)器陣列提取的數(shù)據(jù)。
[0007]在一個(gè)實(shí)施方式中，所述數(shù)據(jù)傳輸塊包括:多個(gè)電源連接部，所述多個(gè)電源連接部被設(shè)置成對(duì)應(yīng)于所述多對(duì)比特線。各個(gè)電源連接部包括:偶數(shù)功率晶體管和奇數(shù)功率晶體管，該偶數(shù)功率晶體管被控制成使得各條偶數(shù)比特線連接至電源電壓，該奇數(shù)功率晶體管被控制成使得各條奇數(shù)比特線連接至所述電源電壓。所述數(shù)據(jù)傳輸塊還包括多個(gè)選擇連接部，所述多個(gè)選擇連接部對(duì)應(yīng)于所述多對(duì)比特線。各個(gè)選擇連接部包括:偶數(shù)選擇晶體管和奇數(shù)選擇晶體管，該偶數(shù)選擇晶體管被控制成使得各條偶數(shù)比特線連接至所述多條公共比特線中的一條公共比特線，該奇數(shù)選擇晶體管被控制成使得各條奇數(shù)比特線連接至所述多條公共比特線中的一條公共比特線。所述多個(gè)電源連接部的所述偶數(shù)功率晶體管和所述奇數(shù)功率晶體管對(duì)應(yīng)于所述多對(duì)比特線當(dāng)中的至少兩對(duì)比特線，并且所述多個(gè)選擇連接部的所述偶數(shù)選擇晶體管和所述奇數(shù)選擇晶體管形成在一個(gè)公共有源區(qū)中。[0008]在一個(gè)實(shí)施方式中，與所述多對(duì)比特線相對(duì)應(yīng)的所述多個(gè)電源連接部和所述多個(gè)選擇連接部一起設(shè)置在一個(gè)公共有源區(qū)中。因此，縮減了沿垂直方向的布局長(zhǎng)度，并且大致縮減了整體布局區(qū)域。
【專利附圖】

【附圖說明】
[0009]通過參照附圖對(duì)本發(fā)明的詳細(xì)示例性實(shí)施方式進(jìn)行描述，本領(lǐng)域普通技術(shù)人員將更加清楚本發(fā)明的上述和其它目的、特征以及優(yōu)點(diǎn)，其中:
[0010]圖1是例示根據(jù)本發(fā)明的示例性實(shí)施方式的閃速存儲(chǔ)器裝置的圖；
[0011]圖2是例示與圖1的閃速存儲(chǔ)器裝置中的任何一對(duì)比特線相對(duì)應(yīng)的電源連接部和選擇連接部的等效電路的實(shí)施方式的圖；
[0012]圖3是例示圖1的公共有源區(qū)ARCAT的一部分的局部擴(kuò)大圖；
[0013]圖4是例示圖1的電源有源區(qū)ARPAT中的一個(gè)的細(xì)節(jié)的圖；以及
[0014]圖5是例示圖1的選擇有源區(qū)ARSAT中的一個(gè)的細(xì)節(jié)的圖。
【具體實(shí)施方式】
[0015]下面，參照附圖，對(duì)本發(fā)明的示例性實(shí)施方式進(jìn)行詳細(xì)描述。雖然本發(fā)明結(jié)合其示例性實(shí)施方式進(jìn)行示出 并描述，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚，在不脫離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種修改。
[0016]最初參照?qǐng)D1，例示了根據(jù)本發(fā)明的閃速存儲(chǔ)器裝置100的示例性實(shí)施方式。該閃速存儲(chǔ)器裝置包括:多組構(gòu)成部件102。構(gòu)成部件的數(shù)據(jù)和信號(hào)或者與該數(shù)據(jù)和信號(hào)的布線相關(guān)聯(lián)的構(gòu)成部件用變形的折縫線104例示。該閃速存儲(chǔ)器裝置包括用于實(shí)現(xiàn)這些構(gòu)成部件的布局區(qū)域106。
[0017]該閃速存儲(chǔ)器裝置包括:存儲(chǔ)器陣列MARR108、多對(duì)(第I至第η對(duì))比特線110(例如，BL〈l>e/BL〈l>o、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL〈n>e/BL〈n>o)、多條(第 I至第η)公共比特線114 (例如，CBL〈1>、CBL〈2>、CBL〈3>、…、CBL〈n>)，以及數(shù)據(jù)傳輸塊BKDATR112。如在此使用的，〈> 內(nèi)的數(shù)字是用于彼此區(qū)別構(gòu)成部件的序列號(hào)。如果這些部件不需要利用系列號(hào)區(qū)別，則應(yīng)注意到省略了〈>和〈> 內(nèi)的數(shù)字。在一個(gè)實(shí)施方式中，該存儲(chǔ)器陣列MARR包括多個(gè)閃速存儲(chǔ)器單元(未示出)。該第I至第η對(duì)比特線BL〈l>e/BL〈l>0、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL<n>e/BL<n>o 連接至存儲(chǔ)器陣列 MARR，并且被示出沿一個(gè)方向(即，垂直方向)延展。這些比特線對(duì)被布線116至第一導(dǎo)電層，例如，第一金屬層，并且包括偶數(shù)比特線BL〈l>e、BL〈2>e、BL〈3>e、…、BL〈n>e，和奇數(shù)比特線BL〈l>o、BL〈2>o、BL〈3>o、…、BL〈n>o。第 I 至第 η 公共比特線 CBL〈1>、CBL〈2>、CBL〈3>、...、CBL〈n>被設(shè)置成對(duì)應(yīng)于第I至第η對(duì)比特線BL〈l>e/BL〈l>o、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL〈n>e/BL〈n>o。
[0018]數(shù)據(jù)傳輸塊BKDATR通過第I至第η對(duì)比特線BL〈l>e/BL〈l>o、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL〈n>e/BL〈n>o，向?qū)?yīng)的第 I 至第 η 公共比特線 CBL〈1>、CBL〈2>、CBL〈3>、...、CBL〈n>提供從存儲(chǔ)器陣列MARR提取的數(shù)據(jù)。第I至第η公共比特線CBL〈1>、CBL〈2>、CBL〈3>、-XBL<n>中的數(shù)據(jù)被提供給頁面緩沖塊BKPB118。在一個(gè)示例性實(shí)施方式中，這些比特線對(duì) BL〈l>e/BL〈l>o、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL〈n>e/BL〈n>o通過雙重構(gòu)圖技術(shù)(DPT)形成。當(dāng)應(yīng)用DPT時(shí)，縮減了這些比特線對(duì)BLe/BLo的圖案的尺寸(節(jié)距)和空間。而且，基于DPT布線的這些比特線對(duì)BL〈l>e/BL〈l>o、BL〈2>e/BL〈2>o、BL〈3>e/BL〈3>o、…、BL<n>e/BL<n>o以同一間距從存儲(chǔ)器陣列MARR延展至頁面緩沖BKPB前級(jí)的電源連接部(PFCN)和選擇連接部(PSEL)。對(duì)于本領(lǐng)域技術(shù)人員來說，容易獲得合適的 DPT。
[0019]在一個(gè)實(shí)施方式中，數(shù)據(jù)傳輸塊BKDATR包括多個(gè)(第I至第η)電源連接部PFCN〈1>至PFCN〈n>120，和多個(gè)(第I至第η)選擇連接部PSEL〈1>至PSEL〈n>122。因此，將一對(duì)比特線BLe/BLo設(shè)置成對(duì)應(yīng)于一個(gè)電源連接部PFCN和一個(gè)選擇連接部PSEL。
[0020]參照?qǐng)D2，例示了與閃速存儲(chǔ)器裝置100中的多對(duì)比特線BLe/BLo中的任一對(duì)相對(duì)應(yīng)的電源連接部PFCN和選擇連接部PSEL的等效電路200。電源連接部202PFCN包括偶數(shù)功率晶體管TRPe204和奇數(shù)功率晶體管TRPo206。選擇連接部PSEL208包括偶數(shù)選擇晶體管TRSe210和奇數(shù)選擇晶體管TRSo212。響應(yīng)于偶數(shù)放電信號(hào)DISCHe214來控制偶數(shù)功率晶體管TRPe，以使偶數(shù)比特線BLe216連接至電源電壓PWR218。另外，響應(yīng)于奇數(shù)放電信號(hào)DISCHo220來控制奇數(shù)功率晶體管TRPo，以使奇數(shù)比特線BLo222連接至該電源電壓PWR218。另外，響應(yīng)于偶數(shù)選擇信號(hào)BSLe224來控制偶數(shù)選擇晶體管TRSe，以使該偶數(shù)比特線BLe216連接至對(duì)應(yīng)公共比特線CBL226。響應(yīng)于奇數(shù)選擇信號(hào)BSLo228來控制奇數(shù)選擇晶體管TRSo212，以使該奇數(shù)比特線BLo222連接至對(duì)應(yīng)公共比特線CBL226。
[0021]再次參照?qǐng)D1，根據(jù)本發(fā)明在閃速存儲(chǔ)器裝置中設(shè)置有公共有源區(qū)ARCAT130。公共有源區(qū)ARCAT是用一條閉合曲線指定的區(qū)域，并且是其中排除了被設(shè)置成隔離相鄰有源區(qū)的絕緣區(qū)(例如，隔離氧化物區(qū))。用于形成該公共有源區(qū)ARCAT的合適方法是本領(lǐng)域技術(shù)人員已知且可獲的。在該公共有源區(qū)ARCAT中，設(shè)置了與至少兩對(duì)比特線BLe/BLo相對(duì)應(yīng)的電源連接部PFCN 的偶數(shù)功率晶體管TRPe和奇數(shù)功率晶體管TRPo，并且設(shè)置了與其相對(duì)應(yīng)的選擇連接部PSEL的偶數(shù)選擇晶體管TRSe和奇數(shù)功率晶體管TRSo。在一個(gè)實(shí)施方式中，在該公共有源區(qū)ARCAT中，設(shè)置了與第3至第η對(duì)比特線BL〈3>e/BL〈3>o至BL〈n>e/BL<n>o相對(duì)應(yīng)的第3至第η電源連接部PFCN〈3>至PFCN〈n>的偶數(shù)功率晶體管TRPe和奇數(shù)功率晶體管TRPo，并且設(shè)置了與其相對(duì)應(yīng)的第3至第η選擇連接部PSEL〈3>至PSEL〈n>的偶數(shù)選擇晶體管TRSe和奇數(shù)功率晶體管TRSo。因此，在根據(jù)本發(fā)明的閃速存儲(chǔ)器裝置中，顯著縮減了絕緣區(qū)的數(shù)量，從而縮減了沿垂直方向的布局長(zhǎng)度，最終顯著縮減了整體所需布局區(qū)域。
[0022]參照?qǐng)D3，例示了圖1的公共有源區(qū)ARCAT300的示例性實(shí)施方式。ARCAT包括與比特線對(duì)BL〈4>e/BL〈4>o相對(duì)應(yīng)的電源連接部PFCN〈4>302和選擇連接部PSEL〈4>304。而且還包括與比特線對(duì)BL〈3>e/BL〈3>o相對(duì)應(yīng)的電源連接部PFCN〈3>306的一部分。在該公共有源區(qū)ARCAT中，與各對(duì)比特線BLe/BLo相對(duì)應(yīng)的奇數(shù)放電信號(hào)DISCHo308、奇數(shù)選擇信號(hào)BSLo310、偶數(shù)選擇信號(hào)BSLe312，以及偶數(shù)放電信號(hào)DISCHe314沿水平方向從頂至底延展并布線。這時(shí)，奇數(shù)放電信號(hào)DISCHo、奇數(shù)選擇信號(hào)BSLo、偶數(shù)選擇信號(hào)BSLe，以及偶數(shù)放電信號(hào)DISCHe的布線優(yōu)選地形成在第三導(dǎo)電層(例如，多柵極層)上，其在該圖中利用細(xì)雙點(diǎn)劃線例示。在該公共有源區(qū)ARCAT中，與各對(duì)比特線BLe/BLo相對(duì)應(yīng)的電源電壓PWR320、奇數(shù)比特線BLo、公共比特線CBL322，以及偶數(shù)比特線BLe沿水平方向從頂至底延展并布線成與第一導(dǎo)電層的布線交叉。這時(shí)，沿水平方向延展的電源電壓PWR、奇數(shù)比特線BLo、公共比特線CBL，以及偶數(shù)比特線BLe的布線優(yōu)選地形成在第二導(dǎo)電層(例如，第二金屬層)上，其在該圖中利用細(xì)單點(diǎn)劃線例示。因?yàn)橄鄳?yīng)信號(hào)按這種方式在公共有源區(qū)ARCAT中布線，所以公共有源區(qū)ARCAT中的電源電壓PWR的布線形成在相互不同的比特線對(duì)BLe/BLo的奇數(shù)放電信號(hào)DISCHo的布線與偶數(shù)放電信號(hào)DISCHe的布線之間。
[0023]在一個(gè)實(shí)施方式中，電源電壓PWR的布線形成在選通和比特線對(duì)BL〈4>e/BL〈4>o相對(duì)應(yīng)的電源連接部PFCN〈4>的偶數(shù)功率晶體管TRPe的偶數(shù)放電信號(hào)DISCHe的布線與選通和比特線對(duì)BL〈3>e/BL〈3>0相對(duì)應(yīng)的電源連接部PFCN〈3>的奇數(shù)功率晶體管TRPo的奇數(shù)放電信號(hào)DISCHo的布線之間(參見圖3的“A”)。另外，公共有源區(qū)ARCAT中的各對(duì)比特線BLe/BLo的偶數(shù)諧振信號(hào)BSLe的布線和奇數(shù)諧振信號(hào)BSLo的布線形成在各個(gè)比特線BLe/BLo的偶數(shù)放電信號(hào)DISCHe的布線與各對(duì)比特線BLe/BLo的奇數(shù)放電信號(hào)DISCHo的布線之間。另一方面，沿水平方向延展并形成在第二導(dǎo)電層上的比特線對(duì)BLe/BLo經(jīng)由觸點(diǎn)連接至形成在第一導(dǎo)電層上并沿垂直方向延展的比特線對(duì)(BLe/BLo)。另外，與形成在公共有源區(qū)ARCART中的選擇連接部PSEL相對(duì)應(yīng)的各條公共比特線CBL沿水平方向部分延展并布線，而針對(duì)剩余部分沿垂直方向延展并布線。通過具有這種結(jié)構(gòu)的比特線對(duì)BLe/BLo和公共比特線CBL，可以將偶數(shù)功率晶體管TRPe和奇數(shù)功率晶體管TRPo設(shè)置成，相互接近偶數(shù)選擇晶體管TRSe和奇數(shù)選擇晶體管TRSo。結(jié)果，進(jìn)一步縮減所需布局區(qū)域。
[0024]再次參照?qǐng)D1，該閃速存儲(chǔ)器裝置還包括至少一個(gè)電源有源區(qū)ARPAT132和至少一個(gè)選擇有源區(qū)ARSAT134。電源有源區(qū)ARPAT和選擇有源區(qū)ARSAT是用一條閉合曲線指定的區(qū)域，并且是其中排除被設(shè)置成隔離相鄰有源區(qū)的絕緣區(qū)的區(qū)域，如在前述公共有源區(qū)ARCAT中。用于形成電源有源區(qū)ARPAT和選擇有源區(qū)ARSAT的合適方法是本領(lǐng)域技術(shù)人員已知且可獲的。
[0025]參照?qǐng)D4，提供了用于任何電源有源區(qū)ARPAT400的合適排布結(jié)構(gòu)的例示圖。在該電源有源區(qū)ARPAT中，形成了與另一對(duì)比特線(例如，BL〈2>e/BL〈2>o，其不是公共有源區(qū)ARCART中的比特線對(duì))相對(duì)應(yīng)的電源連接部PFCN〈2>406的偶數(shù)功率晶體管TRPe402和奇數(shù)功率晶體管TRPo404。
[0026]參照?qǐng)D5，提供了用于任何選擇有源區(qū)ARSAT500的合適排布結(jié)構(gòu)的例示圖。在該選擇有源區(qū)ARSAT中，形成了與另一對(duì)比特線(例如，BL〈2>e/BL〈2>o，其不是公共有源區(qū)ARCART中的比特線對(duì))相對(duì)應(yīng)的選擇連接部PSFL〈2>506的偶數(shù)選擇晶體管TRSe502和奇數(shù)選擇晶體管TRSo504。由此，電源電壓PWR的布線的相互連接(圖1中未示出)可以通過以下步驟容易地實(shí)現(xiàn):將與一些比特線對(duì)BLe/BLo相對(duì)應(yīng)的電源連接部PFCN和選擇連接部PSEL設(shè)置在單獨(dú)的電源有源區(qū)ARPAT和單獨(dú)的選擇有源區(qū)ARSAT中而非公共有源區(qū)ARCAT中。另選的是，考慮到比特線對(duì)BLe/BLo的總數(shù)等，可以恰當(dāng)?shù)卣{(diào)節(jié)根據(jù)本發(fā)明的閃速存儲(chǔ)器裝置中的、和公共有源區(qū)ARCAT相對(duì)應(yīng)的比特線對(duì)BLe/BLo的數(shù)量與和電源連接部PFCH和選擇連接部PSEL相對(duì)應(yīng)的比特線對(duì)BLe/BLo的數(shù)量的比率。
[0027]總之，在根據(jù)本發(fā)明示例性實(shí)施方式的閃速存儲(chǔ)器裝置中，與所述多對(duì)比特線BLe/BLo至BL〈n>e/BL〈n>0相對(duì)應(yīng)的電源連接部PFCN的偶數(shù)功率晶體管TRPe和奇數(shù)功率晶體管TRPo，和與其相對(duì)應(yīng)的所述多個(gè)選擇連接部PSEL的偶數(shù)選擇晶體管TRSe和奇數(shù)選擇晶體管TRSo設(shè)置在一個(gè)公共有源區(qū)ARCAT中。由此，通過將設(shè)置在一個(gè)公共有源區(qū)ARCAT中的所述多個(gè)電源連接部PFCN和所述多個(gè)選擇連接部PSEL，與其中皆單獨(dú)形成用于設(shè)置所述多個(gè)電源連接部PFCN和所述多個(gè)選擇連接部PSEL的電源有源區(qū)ARPAT和選擇有源區(qū)ARSAT的程度相比，顯著縮減了絕緣區(qū)的數(shù)量。結(jié)果，在根據(jù)本發(fā)明的閃速存儲(chǔ)器裝置的實(shí)施方式中，縮減了沿垂直方向的布局長(zhǎng)度，最終顯著縮減了整體所需布局區(qū)域。
[0028]本發(fā)明已經(jīng)參照附圖中例示的示例性實(shí)施方式進(jìn)行了描述，但僅僅進(jìn)行了例證。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離本發(fā)明的精神或范圍的情況下，可以對(duì)本發(fā)明上述示例性實(shí)施方式進(jìn)行各種修改。由此，本發(fā)明旨在覆蓋落入所附權(quán)利要求書及其等同物的范圍內(nèi)的、本發(fā)明所提供的所有這種修改例。
[0029]相關(guān)申請(qǐng)的交叉引用
[0030]本申請(qǐng)要求保護(hù)2013年2月18日提交的韓國專利申請(qǐng)N0.2013-0016722的優(yōu)先權(quán)和權(quán)益，其全部公開通過引用并入于此。
【權(quán)利要求】
1.一種閃速存儲(chǔ)器裝置，該閃速存儲(chǔ)器裝置包括: 存儲(chǔ)器陣列； 多對(duì)比特線，該多對(duì)比特線與該存儲(chǔ)器陣列通信，各對(duì)比特線包括偶數(shù)比特線和奇數(shù)比特線； 多條公共比特線，各條公共比特線對(duì)應(yīng)于所述多對(duì)比特線中的一對(duì):以及數(shù)據(jù)傳輸塊，該數(shù)據(jù)傳輸塊與所述多對(duì)比特線和所述多條公共比特線通信，以通過所述多對(duì)比特線向與所述多對(duì)比特線相對(duì)應(yīng)的所述公共比特線提供從所述存儲(chǔ)器陣列提取的數(shù)據(jù)，所述數(shù)據(jù)傳輸塊包括: 多個(gè)電源連接部，各個(gè)電源連接部與所述多對(duì)比特線中的一對(duì)比特線通信，并且包括:偶數(shù)功率晶體管和奇數(shù)功率晶體管，該偶數(shù)功率晶體管與指定比特線對(duì)中的偶數(shù)比特線通信并且被控制成將所述偶數(shù)比特線連接至電源電壓，該奇數(shù)功率晶體管與所述指定比特線對(duì)中的奇數(shù)比特線通信并且被控制成將所述奇數(shù)比特線連接至所述電源電壓； 多個(gè)選擇連接部，所述多個(gè)選擇連接部被設(shè)置成，各個(gè)選擇連接部與指定電源連接部通信，并且包括:偶數(shù)選擇晶體管和奇數(shù)選擇晶體管，該偶數(shù)選擇晶體管與所述一對(duì)比特線中的、和所述指定電源連接部相關(guān)聯(lián)的偶數(shù)比特線通信并且被控制成將所關(guān)聯(lián)的所述偶數(shù)比特線連接至指定公共比特線，該奇數(shù)選擇晶體管與所述一對(duì)比特線中的、和所述指定電源連接部相關(guān)聯(lián)的奇數(shù)比特線通信并且被控制成將所關(guān)聯(lián)的所述奇數(shù)比特線連接至所述指定公共比特線；以及 單個(gè)公共有源區(qū)，該單個(gè)公共有源區(qū)包括:所述多個(gè)電源連接部中的至少兩個(gè)電源連接部的所有偶數(shù)功率晶 體管和奇數(shù)功率晶體管以及所述多個(gè)選擇連接部中的所有偶數(shù)選擇晶體管和奇數(shù)選擇晶體管。
2.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中，所述多對(duì)比特線利用雙重構(gòu)圖技術(shù)形成。
3.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中，所述單個(gè)公共有源區(qū)還包括: 電源電壓布線，該電源電壓布線與所述電源電壓通信； 偶數(shù)放電信號(hào)布線和奇數(shù)放電信號(hào)布線，該偶數(shù)放電信號(hào)布線和奇數(shù)放電信號(hào)布線在所述單個(gè)公共有源區(qū)中的所述多個(gè)電源連接部中的每一個(gè)電源連接部中，各個(gè)偶數(shù)放電信號(hào)布線與多個(gè)所述偶數(shù)功率晶體管中的一個(gè)偶數(shù)功率晶體管通信以選通該偶數(shù)功率晶體管，并且各個(gè)奇數(shù)放電信號(hào)布線與多個(gè)所述奇數(shù)功率晶體管中的一個(gè)奇數(shù)功率晶體管通信以選通該奇數(shù)功率晶體管，所述電源電壓布線設(shè)置在偶數(shù)放電信號(hào)布線與奇數(shù)放電信號(hào)布線對(duì)之間。
4.根據(jù)權(quán)利要求3所述的閃速存儲(chǔ)器裝置，其中，所述單個(gè)公共有源區(qū)還包括: 偶數(shù)選擇信號(hào)布線，該偶數(shù)選擇信號(hào)布線與所述多個(gè)選擇連接部中的各個(gè)偶數(shù)選擇晶體管通信以選通各個(gè)偶數(shù)選擇晶體管；和 奇數(shù)選擇信號(hào)布線，該奇數(shù)選擇信號(hào)布線與所述多個(gè)選擇連接部中的各個(gè)奇數(shù)選擇晶體管通信以選通各個(gè)奇數(shù)選擇晶體管，指定選擇連接部的所述偶數(shù)選擇信號(hào)布線和奇數(shù)選擇信號(hào)布線設(shè)置在所述指定選擇連接部的偶數(shù)放電信號(hào)布線與奇數(shù)放電信號(hào)布線之間。
5.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中，與設(shè)置在所述公共有源區(qū)中的選擇連接部相對(duì)應(yīng)的各個(gè)公共比特線在所述公共有源區(qū)內(nèi)沿水平方向部分地延展并布線，并且在所述公共有源區(qū)外側(cè)沿垂直方向延展并布線。
6.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中: 所述多對(duì)比特線設(shè)置在第一導(dǎo)電層中；并且 與設(shè)置在所述公共有源區(qū)中的電源連接部通信的各對(duì)比特線包括設(shè)置在第二導(dǎo)電層中并且沿水平方向延展的部分。
7.根據(jù)權(quán)利要求6所述的閃速存儲(chǔ)器裝置，其中，各條比特線設(shè)置在所述第二導(dǎo)電層中。
8.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器裝置，其中，所述數(shù)據(jù)傳輸塊還包括: 至少一個(gè)電源有源區(qū)，該至少一個(gè)電源有源區(qū)包括:與指定比特線對(duì)相對(duì)應(yīng)的指定電源連接部的所述偶數(shù)功率晶體管和所述奇數(shù)功率晶體管；和 至少一個(gè)選擇有源區(qū)，該至少一個(gè)選擇有源區(qū)包括:與所述指定電源連接部相對(duì)應(yīng)的指定選擇連接部的所述偶數(shù)選擇晶體管和所述奇數(shù)選擇晶體管。
9.一種閃速存儲(chǔ)器裝置，該閃速存儲(chǔ)器裝置包括: 存儲(chǔ)器陣列； 多對(duì)比特線，所述多對(duì)比特線與所述存儲(chǔ)器陣列通信，各對(duì)比特線都包括偶數(shù)比特線和奇數(shù)比特線； 多條公共比特線，各條公共比特線對(duì)應(yīng)于所述多對(duì)比特線中的一對(duì):以及數(shù)據(jù)傳輸塊，該數(shù)據(jù)傳輸塊與所述多對(duì)比特線和所述多條公共比特線通信，以通過所述多對(duì)比特線向與所述多對(duì)比特線相對(duì)應(yīng)的所述公共比特線提供從所述存儲(chǔ)器陣列提取的數(shù)據(jù)，所述數(shù)據(jù)傳輸塊包括: 多個(gè)電源連接部，各個(gè)電源連接部與所述多對(duì)比特線中的一對(duì)比特線通信，并且包括:偶數(shù)功率晶體管和奇數(shù)功率晶體管，該偶數(shù)功率晶體管與指定比特線對(duì)中的偶數(shù)比特線通信并且被控制成將所述偶數(shù)比特線連接至電源電壓，該奇數(shù)功率晶體管與所述指定比特線對(duì)中的奇數(shù)比特線通信并且被控制成將所述奇數(shù)比特線連接至所述電源電壓； 多個(gè)選擇連接部，所述多個(gè)選擇連接部被設(shè)置成，各個(gè)選擇連接部與指定電源連接部通信，并且包括:偶數(shù)選擇晶體管和奇數(shù)選擇晶體管，該偶數(shù)選擇晶體管與所述一對(duì)比特線中的、和所述指定電源連接部相關(guān)聯(lián)的偶數(shù)比特線通信并且被控制成將所關(guān)聯(lián)的所述偶數(shù)比特線連接至指定公共比特線，該奇數(shù)選擇晶體管與所述一對(duì)比特線中的、和所述指定電源連接部相關(guān)聯(lián)的奇數(shù)比特線通信并且被控制成將所關(guān)聯(lián)的所述奇數(shù)比特線連接至所述指定公共比特線；以及 僅三個(gè)有源區(qū)，所述三個(gè)有源區(qū)包括: 單個(gè)公共有源區(qū)，該單個(gè)公共有源區(qū)包括:所述多個(gè)電源連接部中的至少兩個(gè)電源連接部的所有偶數(shù)功率晶體管和奇數(shù)功率晶體管以及所述多個(gè)選擇連接部中的所有偶數(shù)選擇晶體管和奇數(shù)選擇晶體管； 電源有源區(qū)，該電源有源區(qū)包括:與指定比特線對(duì)相對(duì)應(yīng)的指定電源連接部的所述偶數(shù)功率晶體管和所述奇數(shù)功率晶體管；以及 選擇有源區(qū)，該選擇有源區(qū)包括:與所述指定電源連接部相對(duì)應(yīng)的指定選擇連接部的所述偶數(shù)選擇晶體管和所述奇數(shù)選擇晶體管； 其中，所述數(shù)據(jù)傳輸塊包括僅在有源區(qū)之間的絕緣區(qū)。
【文檔編號(hào)】G11C16/04GK103996413SQ201410051128
【公開日】2014年8月20日 申請(qǐng)日期:2014年2月14日 優(yōu)先權(quán)日:2013年2月18日
【發(fā)明者】康太京, 尹勛模 申請(qǐng)人:菲德里克斯有限責(zé)任公司, 尼莫斯科技有限責(zé)任公司