存儲器陣列的制作方法
【專利摘要】本發(fā)明提供了一種存儲器陣列，包括：若干個(gè)存儲單元、若干條相互平行的位線、若干條與所述位線相互垂直且絕緣的字線、以及若干個(gè)接觸孔；其中，所述若干個(gè)存儲單元呈陣列設(shè)置，所述位線通過所述接觸孔連接所述存儲單元；每隔兩列存儲單元設(shè)置有一列虛擬單元，所述虛擬單元不與所述位線連接。在本發(fā)明提供的存儲器陣列中，每隔兩列存儲單元設(shè)置一列虛擬單元，所述位線與所述虛擬單元不連接，由此可見，所述虛擬列切斷漏電的途徑，因此，所述存儲器陣列中只需要一個(gè)源極跟隨器就能避免存儲單元漏電，存儲器陣列進(jìn)行讀取操作時(shí)只需讀取一個(gè)源極跟隨器，從而降低了存儲器陣列的功耗。
【專利說明】存儲器陣列
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及ー種存儲器陣列。
【背景技術(shù)】
[0002]閃存是一種非易失性存儲器，即斷電數(shù)據(jù)也不會丟失。閃存因其具有便捷、存儲密度高、可靠性好等優(yōu)點(diǎn)，被廣泛應(yīng)用于手機(jī)、電腦、PDA、數(shù)碼相機(jī)、優(yōu)盤等移動(dòng)和通訊設(shè)備中。
[0003]閃存作為ー種半導(dǎo)體存儲器，同樣包括存儲器陣列和外圍電路。其中，存儲器陣列的具體結(jié)構(gòu)請參考圖1，如圖1所示，存儲器陣列100中包括存儲單元(圖1中劃斜線的方塊表示存儲單元)、位線(BLh、BLh、BLp BL2、BL2+1、BL2+2)、字線(WLWL, WL+1)、第一控制線(CGn CGp CG2+1)、第二控制線(CGh、CG2、、CG2+2)和接觸孔(CT)。其中，存儲單元10呈陣列排布，字線和控制線設(shè)置于存儲單元陣列的行方向，位線設(shè)置于存儲單元陣列的列方向，位線之間相互平行設(shè)置，字線與位線垂直交叉且相互絕緣。所述存儲単元包括第一存儲單元11和第二存儲單元12，即一行第一存儲單元11和一行第二存儲單元12組成一行存儲単元，同一行的存儲單元中第一存儲單元11和第二存儲單元12共用一條字線，存儲器陣列100中的第一控制線和第二控制線分別位于同一條字線的兩側(cè)且與其平行，第一控制線和第二控制線分別連接第一存儲單元11和第二存儲單元12，接觸孔(CT)在存儲單元陣列的行方向和列方向均為交叉設(shè)置，所述位線通過所述接觸孔(CT)連接相鄰存儲単元的源極和漏極。
[0004]存儲器陣列100通過對字線、第一 /第二控制線以及源/漏極區(qū)域施加不同的エ作電壓以實(shí)現(xiàn)對存儲單元的讀取、編程和擦除。如圖1所示，讀取數(shù)據(jù)時(shí)，字線(WLi)、第一控制線(CGP、第二控制線(CG2)、與源極S連接的位線(BLP以及與漏極D連接的位線(BL2)施加的電壓分別是4.5V、4.5V、0V、0V和IV，其他字線和控制線的電壓均為0V。由此，高壓增加了電子的傳導(dǎo)能量，電子進(jìn)入存儲單元中(圖1中劃交叉線的方塊表示讀取的存儲單元)。讀取操作時(shí)位線之間若出現(xiàn)電壓差會導(dǎo)致存儲單元漏電，因此所述存儲器陣列100中的位線(BL2+1)和位線(BL2+2)分別通過兩個(gè)源極跟隨器(Source follower)讀取的位線(BL2)的電壓，以保證位線(BL2)的電壓不會發(fā)生變化，從而避免選中的存儲單元發(fā)生漏電。
[0005]請參考圖2，其為現(xiàn)有技術(shù)的存儲器陣列的電路圖。如圖2所示，位線(BLh.BLh)和位線(BL2+1、BL2+2)與位線(BLp BL2)相鄰且分別位于位線(BL1、BL2)的兩側(cè)。其中，位線(BL2+1)和位線(BL2+2)分別通過兩個(gè)源極跟隨器(Source follower)讀取的位線(BL2)的電壓，位線(BLi_2)和位線(BLh)的電壓是浮動(dòng)的。位線(BL2+1)和位線(BL2+2)分別通過兩個(gè)源極跟隨器(Source follower)讀取的位線(BL2)的電壓，因此位線(BL2+1和BL2+2)的電壓與位線(BL2)的電壓相同，都為IV。位線(BL2)與位線(BL2+1)之間沒有電壓差，所以選中的存儲單元不會發(fā)生漏電。
[0006]僅采用一個(gè)源極跟隨器(Source follower)的話，位線(BL2+1)通過源極跟隨器(Source follower)讀取位線(BL2)的電壓，其相鄰的位線(BL2+2)的電壓是浮動(dòng)的，位線(BL2+1)會向位線(bl2+2)漏電，造成其電壓下降。如此ー來，該位線(bl2+1)與位線(bl2)之間會出現(xiàn)電壓差，導(dǎo)致選中的存儲單元發(fā)生漏電。因此，存儲器陣列100通常采用兩個(gè)源極跟隨器(Source follower)以進(jìn)行緩沖，從而減少漏電。
[0007]所述存儲器陣列100讀取操作時(shí)需要讀取兩個(gè)源極跟隨器(Source follower)。讀取源極跟隨器(Source follower)需要一定的功耗,而且所述存儲器陣列100讀取源極跟隨器(Source follower)—般是8位、16位或32位一起讀取的，即需要讀取16個(gè)、32個(gè)或64個(gè)源極跟隨器(Source follower)?？梢姡鎯ζ麝嚵?00的功耗非常高。
[0008]因此，如何解決現(xiàn)有的存儲器陣列功耗高的問題成為當(dāng)前亟需解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于提供ー種存儲器陣列，以解決現(xiàn)有的存儲器陣列功耗高的問題。
[0010]為解決上述技術(shù)問題，本發(fā)明提供ー種存儲器陣列，所述存儲器陣列包括:
[0011]若干個(gè)存儲単元、若干條相互平行的位線、若干條與所述位線相互垂直且絕緣的字線、以及若干個(gè)接觸孔；
[0012]其中，所述若干個(gè)存儲單元呈陣列設(shè)置，所述位線通過所述接觸孔連接所述存儲單元；
[0013]每兩列存儲單元設(shè)置間有一列虛擬單元，所述虛擬單元不與所述位線連接。
[0014]優(yōu)選的，在所述的存儲器陣列中，所述若干個(gè)接觸孔在所述陣列的行方向和列方向均為交叉設(shè)置。
[0015]優(yōu)選的，在所述的存儲器陣列中，所述存儲單元包括第一存儲單元和第二存儲單元，同一行存儲單元中的第一存儲單元和第二存儲單元共用同一條字線。
[0016]優(yōu)選的，在所述的存儲器陣列中，進(jìn)ー步包括:若干條第一條控制線和若干條第二控制線；
[0017]所述第一控制線與第一存儲單元連接，所述第二控制線與第二存儲單元連接；
[0018]與同一行存儲單元連接的第一控制線和第二控制線分別位于同一條字線的兩側(cè)，且與該條字線平行。
[0019]優(yōu)選的，在所述的存儲器陣列中，所述字線、第一控制線和第二控制線所在的膜層均位于所述位線所在的膜層的同一側(cè)。
[0020]優(yōu)選的，在所述的存儲器陣列中，所述位線連接相鄰存儲単元的源極和漏扱，相鄰位線之間的字線部分連接所述存儲単元的柵極。
[0021]優(yōu)選的，在所述的存儲器陣列中，所述位線上形成與其連接的存儲單元的源極和漏極，所述字線的一部分形成與其連接的存儲單元的柵極。
[0022]優(yōu)選的，在所述的存儲器陣列中，所述存儲器陣列通過對字線、第一控制線、第二控制線、與源極連接的位線和與漏極連接的位線施加工作電壓實(shí)現(xiàn)對存儲單元的讀取、編程和擦除。
[0023]優(yōu)選的，在所述的存儲器陣列中，所述存儲器陣列進(jìn)行讀取操作時(shí)，所述字線、第一控制線、第二控制線、與源極連接的位線和與漏極連接的位線上施加的電壓分別為4.5V、4.5V、0V、0V 和 IV。[0024]優(yōu)選的，在所述的存儲器陣列中，所述存儲器陣列進(jìn)行讀取操作時(shí)只需讀取一個(gè)源極跟隨器。
[0025]在本發(fā)明提供的存儲器陣列中，每隔兩列存儲單元設(shè)置一列虛擬單元，所述位線與所述虛擬單元不連接，由此可見，所述虛擬列切斷漏電的途徑，因此，所述存儲器陣列中只需要一個(gè)源極跟隨器就能避免存儲單元漏電，存儲器陣列進(jìn)行讀取操作時(shí)只需讀取一個(gè)源極跟隨器，從而降低了存儲器陣列的功耗。
【專利附圖】

【附圖說明】
[0026]圖1是現(xiàn)有技術(shù)的存儲器陣列的結(jié)構(gòu)示意圖；
[0027]圖2是現(xiàn)有技術(shù)的存儲器陣列的電路圖；
[0028]圖3是本發(fā)明實(shí)施例的存儲器陣列的結(jié)構(gòu)示意圖；
[0029]圖4是本發(fā)明實(shí)施例的存儲器陣列的電路圖。
【具體實(shí)施方式】
[0030]以下結(jié)合附圖和具體實(shí)施例對本發(fā)明提出的存儲器陣列作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0031]請參考圖3，其為本發(fā)明實(shí)施例的存儲器陣列的結(jié)構(gòu)示意圖。如圖3所示，所述存儲器陣列200包括:若干個(gè)存儲單元、若干條相互平行的位線、若干條與所述位線相互垂直且絕緣的字線、以及若干個(gè)接觸孔(CT);其中，所述若干個(gè)存儲單元呈陣列設(shè)置，所述位線通過所述接觸孔(CT)連接所述存儲單元；每兩列存儲單元設(shè)置間有一列虛擬單元，所述虛擬單元不與所述位線連接。
[0032]具體的，襯底上形成有若干個(gè)存儲單元，若干個(gè)存儲單元呈陣列設(shè)置，所述存儲單元具有柵極、源極和漏極。若干條字線和若干條控制線設(shè)置于存儲單元陣列的行方向，若干條位線設(shè)置于存儲單元陣列的列方向。所述若干條位線相互平行，所述若干條字線與所述若干條位線相互垂直且絕緣。填充了導(dǎo)電材料的接觸孔(CT)在存儲單元陣列的行方向和列方向均交叉布置。所述位線通過所述接觸孔(CT)連接相鄰存儲單元的源極和漏極，相鄰位線之間的字線部分連接所述存儲單元的柵極。比如，其中一個(gè)存儲單元的源極和漏極分別連接位線(BLm)和位線(BLm+1)，與其相鄰的存儲單元的源極和漏極則分別連接位線(BLm+1)和位線(BLm+2)，即相鄰存儲單元的源極和漏極共享一條位線。優(yōu)選的，所述位線上形成與其連接的存儲單元的源極和漏極，所述字線的一部分形成與其連接的存儲單元的柵極。
[0033]請繼續(xù)參考圖3，如圖3所示，同一行的存儲單元中包括第一存儲單元21和第二存儲單元22，即一行第一存儲單元21和一行第二存儲單元22組成一行存儲單元，同一行的存儲單元中的第一存儲單元21和第二存儲單元22共用同一條字線。其中，第一存儲單元21和第二存儲單元22中的其中一個(gè)處于工作狀態(tài)，另一存儲單元處于非工作狀態(tài)。如圖3所示，第一行的第一存儲單元21和第一行的第二存儲單元22共用字線(WLlri),第二行的第一存儲單元21和第二行的第二存儲單元22共用字線(WLn)，第三行的第一存儲單元21和第三行的第二存儲單元22共用字線(WLn+1)。
[0034]所述存儲器陣列200進(jìn)一步包括第一控制線和第二控制線，第一控制線和第二控制線分別連接第一存儲單元和第二存儲單元，其中，連接同一行存儲單元的第一控制線和第二控制線分別位于同一條字線的兩側(cè)且與其平行。如圖3所示，第一行的第一存儲單元21連接第一控制線(CGn_2)，第一行的第二存儲單元22連接第二控制線(CGlri),第一控制線(CGn_2)和第二控制線(CGlri)分別位于字線(WLnri)的兩側(cè)且與字線(WLnrl)平行。同樣的，第二行的第一存儲單元21和第二存儲單元22分別與第一控制線(CGn)和第二控制線(CGn+1)連接，第一控制線(CGn)和第二控制線(CGn+1)分別位于字線(WLm)的兩側(cè)且與其平行，第三行的第一存儲單元21和第二存儲單元22分別與第一控制線(CGn+2)和第二控制線(CGn+3)連接，第一控制線(CGn+2)和第二控制線(CGn+3)分別位于字線(WLm+1)的兩側(cè)且與其平行。
[0035]請繼續(xù)參考圖3，如圖3所示，所述存儲單元陣列200中每隔兩列存儲單元設(shè)置有一列虛擬單元，虛擬單元所在的列為虛擬列20，虛擬列20上不設(shè)置接觸孔(CT)，因此虛擬列20上的虛擬單元無法通過接觸孔(CT)與所述位線連接。
[0036]存儲器陣列200通過對字線、第一控制線、第二控制線以及源/漏極區(qū)域施加不同的工作電壓實(shí)現(xiàn)對存儲單元的讀取、編程和擦除。其中，所述字線、第一控制線和第二控制線所在的膜層均位于所述位線所在的膜層的同一側(cè)，所述字線、第一控制線和第二控制線所在的膜層可以是所述位線所在膜層的下方，也可以是所述位線所在膜層的上方。
[0037]請參考圖4，其為本發(fā)明實(shí)施例的存儲器陣列的電路圖。如圖4所示，進(jìn)行讀取操作時(shí)，字線(WLn)、第一控制線(CGn)、第二控制線(CGn+1)、與源極S連接的位線(BLm)以及與漏極D連接的位線(BLm+1)施加的電壓分別是4.5V、4.5V、0V、0V和IV，其他字線和控制線的電壓都為0V。如圖3所示，電子進(jìn)入選中的存儲單元中(圖3中劃交叉線的方塊表示讀取的存儲單元)。其中，與該存儲單元的漏極D連接的位線(BLm+1)鄰近的位線(BLm+2)通過一個(gè)源極跟隨器(Source follower)讀取的位線(BLm+1)的電壓。如圖3和圖4所示，由于位線(BLm+2)和位線(BLm+3)之間設(shè)置有虛擬列20，位線(BLm+2)不能與所述虛擬列20上的虛擬單元連接，因此無法通過虛擬單元向位線(BLm+3)漏電。因此，能夠保證位線(BLm+2)的電壓保持IV。由于位線(BLm+1)與位線(BLm+2)之間沒有電壓差，所以讀取的存儲單元不會發(fā)生漏電。
[0038]可見，所述存儲器陣列200讀取操作時(shí)只需要讀取I個(gè)源極跟隨器(Sourcefollower)，存儲單元不會發(fā)生漏電。所述存儲器陣列200較現(xiàn)有技術(shù)中的存儲器陣列100節(jié)省了 I個(gè)源極跟隨器(Source follower),8位、16位或32位數(shù)據(jù)一起讀取時(shí),只需要讀取8個(gè)、16個(gè)或32個(gè)源極跟隨器(Source follower)，存儲器陣列200較現(xiàn)有技術(shù)中的存儲器陣列100的節(jié)省8個(gè)、16個(gè)或32個(gè)源極跟隨器(Source follower)的功耗。
[0039]綜上，在本發(fā)明實(shí)施例提供的存儲器陣列中，每隔兩列存儲單元設(shè)置一列虛擬單元，所述虛擬單元不與位線連接，即使位線之間存在電壓差，也無法經(jīng)由虛擬列上的虛擬單元進(jìn)行漏電，所述虛擬單元切斷了漏電的途徑，因此，所述存儲器陣列中只需要讀取一個(gè)源極跟隨器就能避免存儲單元發(fā)生漏電，大大降低了存儲器陣列的功耗。
[0040]上述描述僅是對本發(fā)明較佳實(shí)施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。
【權(quán)利要求】
1.ー種存儲器陣列，其特征在于，包括:若干個(gè)存儲単元、若干條相互平行的位線、若干條與所述位線相互垂直且絕緣的字線、以及若干個(gè)接觸孔； 其中，所述若干個(gè)存儲單元呈陣列設(shè)置，所述位線通過所述接觸孔連接所述存儲單元; 每兩列存儲單元設(shè)置間有一列虛擬單元，所述虛擬單元不與所述位線連接。
2.如權(quán)利要求1所述的存儲器陣列，其特征在于，所述若干個(gè)接觸孔在所述陣列的行方向和列方向均為交叉設(shè)置。
3.如權(quán)利要求1所述的存儲器陣列，其特征在于，所述存儲単元包括第一存儲單元和第二存儲單元，同一行存儲單元中的第一存儲單元和第二存儲單元共用同一條字線。
4.如權(quán)利要求3所述的存儲器陣列，其特征在干，進(jìn)ー步包括:若干條第一條控制線和若干條第二控制線； 所述第一控制線與第一存儲單元連接，所述第二控制線與第二存儲單元連接； 與同一行存儲單元連接的第一控制線和第二控制線分別位于同一條字線的兩側(cè)，且與該條字線平行。
5.如權(quán)利要求4所述的存儲器陣列，其特征在于，所述字線、第一控制線和第二控制線所在的膜層均位于所述位線所在的膜層的同一側(cè)。
6.如權(quán)利要求1所述的存儲器陣列，其特征在于，所述位線連接相鄰存儲単元的源極和漏極，相鄰位線之間的字線部分連接所述存儲単元的柵極。
7.如權(quán)利要求6所述的存儲器陣列，其特征在干，所述位線上形成與其連接的存儲單元的源極和漏極，所述字線的一部分形成與其連接的存儲單元的柵極。
8.如權(quán)利要求1所述的存儲器陣列，其特征在于，所述存儲器陣列通過對字線、第一控制線、第二控制線、與源極連接的位線和與漏極連接的位線施加工作電壓實(shí)現(xiàn)對存儲單元的讀取、編程和擦除。
9.如權(quán)利要求8所述的存儲器陣列，其特征在于，所述存儲器陣列進(jìn)行讀取操作時(shí)，所述字線、第一控制線、第二控制線、與源極連接的位線和與漏極連接的位線上施加的電壓分別為 4.5V、4.5V.0V.0V 和 IV。
10.如權(quán)利要求1至9任ー項(xiàng)所述的存儲器陣列，其特征在于，所述存儲器陣列進(jìn)行讀取操作時(shí)只需讀取ー個(gè)源極跟隨器。
【文檔編號】G11C16/06GK103456358SQ201310386336
【公開日】2013年12月18日 申請日期:2013年8月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】顧靖 申請人:上海宏力半導(dǎo)體制造有限公司