N-溝道可多次編程存儲器器件的制作方法
【專利摘要】一種N-溝道可多次編程存儲器器件，具有：N-導(dǎo)電類型襯底；第一和第二P-導(dǎo)電類型阱，位于所述N-導(dǎo)電類型襯底中；N-導(dǎo)電類型源極和漏極區(qū)域，形成在第一P-導(dǎo)電類型阱中，所述源極和漏極區(qū)域由溝道區(qū)溝道區(qū)域間隔開；氧化物層，位于所述N-導(dǎo)電類型襯底之上；以及浮置柵極，在所述溝道區(qū)域之上且在所述N-導(dǎo)電類型襯底中的第二P-導(dǎo)電類型阱之上延伸，所述可多次編程存儲器單元能夠通過熱電子注入來進(jìn)行編程并且能夠通過熱空穴注入來進(jìn)行擦除。
【專利說明】N-溝道可多次編程存儲器器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及可多次編程存儲器的領(lǐng)域。
【背景技術(shù)】
[0002]可多次編程存儲器為用于嵌入到集成電路設(shè)計中的閃速存儲器處理(process)提供了優(yōu)良的備選方案，所述集成電路設(shè)計僅要求相當(dāng)小數(shù)目的存儲器位，舉例來說例如10位到IK位。這樣的存儲器可以依據(jù)電路用于各種目的，例如為其所嵌入的電路存儲校準(zhǔn)或者特性信息。
[0003]與傳統(tǒng)的CMOS處理相比，可多次編程存儲器的優(yōu)點在于不需要額外的處理步驟，導(dǎo)致更低的晶片成本。與典型的嵌入式閃速存儲器的單元面積相比，可多次編程存儲器單元更大，大約為10倍。然而，對于小的存儲器容量，沒有額外的處理步驟的優(yōu)點不足以彌補較大的單元尺寸的缺點?？啥啻尉幊檀鎯ζ饕蔡峁┝藘?yōu)良的烘烤保持(bake retention)特性:125°C/10y vs.閃存的85°C/IOy (取決于結(jié)構(gòu))。
[0004]可多次編程存儲器MTP可被用于兩種結(jié)構(gòu)，即，具有列和行解碼器的陣列模式，或者以具有用于更大可靠性余量的存取晶體管(Acc Tr)的兩個單元的差分形式。
[0005]名稱為“Mult1-Programmable Non-Volatile Memory Cell”，且為 MaximIntegrated Products, Inc.(本發(fā)明的受讓人)所有的美國專利N0.7944750公開了具有熱電子注入編程和Fowler-Nordheim隧穿擦除的P-溝道浮置柵極晶體管。所述單元不要求用于器件的編程或者擦除的控制柵極。存儲器器件由具有與半導(dǎo)體基體相反的導(dǎo)電類型的兩個阱構(gòu)成。在一個阱中是與基體相同導(dǎo)電類型的源極和漏極阱。在形成浮置柵極的基體的表面上形成氧化物，其中對各個區(qū)域施加特定電壓從而對存儲器單元進(jìn)行編程、擦除以及讀取。所述器件使用了 3.3伏特氧化物。然而，這樣的器件變得難以執(zhí)行更高電壓的氧化物，例如5伏特氧化物，因為其要求用于擦除的超過20伏特峰-峰值(peak to peak)。因此，這樣的器件變得不那么有吸引力，其中必須使用較高電壓的氧化物，例如5伏特氧化物。
【專利附圖】

【附圖說明】
[0006]圖1是穿過存儲器單元的示例性的示意截面圖，示出了用于根據(jù)本發(fā)明進(jìn)行編程的示例電壓。
[0007]圖2示意性地示出了根據(jù)本發(fā)明的存儲器單元的編程機制。
[0008]圖3是穿過存儲器單元的示例性的示意截面圖，示出了用于根據(jù)本發(fā)明對存儲器單元進(jìn)行擦除的示例電壓。
[0009]圖4示意性地示出了根據(jù)本發(fā)明的存儲器單元的擦除機制。
[0010]圖5示意性地示出了根據(jù)本發(fā)明的存儲器單元的讀取機制。
【具體實施方式】[0011]如上所述美國專利N0.7944750的P-溝道可多次編程存儲器單元的缺點是所要求的擦除電壓，該擦除電壓對于更厚的氧化物(例如5伏特氧化物)就變得更高。因此，本發(fā)明以具有與‘750專利相反的導(dǎo)電類型的N-溝道存儲器單元并且利用不同的擦除形式以避免要求高電壓而克服了所述缺點。
[0012]參考圖1，可以看到穿過存儲器單元的示例性的截面圖，其示出了用于根據(jù)本發(fā)明進(jìn)行編程的示例電壓。在N-型外延袋(印i pocket)或者三阱(襯底)中制造存儲器單元，其中標(biāo)識為PWelll的P-阱在單元的一側(cè)，耦合阱PWell2 (兩個阱都是P-導(dǎo)電類型)在單元的另一側(cè)，兩個阱由淺溝槽隔離區(qū)域(STI)間隔開。在PWelll中形成N+漏極和N+源極區(qū)域(源極和漏極區(qū)域兩者都是N-導(dǎo)電類型)，其中多晶硅浮置柵極在源極和漏極之間的溝道區(qū)域之上且在PWell2之上延伸，并且氧化物層將浮置柵極與溝道和耦合PWell2間隔開。
[0013]因此，本發(fā)明的實施例可能物理上看上去類似于根據(jù)‘750專利的存儲器單元，只是導(dǎo)電類型相反。關(guān)于此，在浮置柵極跨過源極和漏極之間的溝道區(qū)域且延伸到耦合PWell2、優(yōu)選在淺溝槽隔離STI之上的情況下，該多晶硅浮置柵極可以是多種物理形狀(夕卜形)。
[0014]本發(fā)明的N-溝道存儲器件，如‘750專利的器件那樣，使用了本領(lǐng)域公知的熱電子注入編程。為了編程，外延袋和PWell2設(shè)置在大約5至9伏特，漏極電壓設(shè)置在大約5至7伏特，且源極電壓和Welll設(shè)置在VSS (地)，如圖1所示。利用這些電壓，溝道導(dǎo)通。隨著電流緊縮(pinch)在漏極附近，具有充分的動能的一些電子(熱電子)將克服氧化硅勢壘且陷入多晶硅浮置柵極中。處理通常是自動調(diào)節(jié)的，因為隨著編程進(jìn)行，存儲器器件將趨向于關(guān)閉，降低了熱電子的生成率。在圖2中示意性地示出編程機制。
[0015]然而不同于‘750專利的器件，本發(fā)明的N-溝道器件使用了熱空穴注入擦除。熱空穴類似于熱電子，兩者在文獻(xiàn)中通常或者共同地被稱作熱載流子。熱空穴是電壓應(yīng)力的產(chǎn)物。通過在柵極氧化物兩端施加電壓應(yīng)力，熱空穴從源極跳過氧化物勢壘到多晶硅浮置柵極，有效地抵消或者中和了在編程期間附加到多晶硅浮置柵極的電子電荷。為了完成該能帶-到-能帶熱空穴注入擦除，PWelll和外延袋被設(shè)置到VSS (地)，Pffell2被設(shè)置到大約-5至-9伏特，并且源極或者漏極電壓被設(shè)置到大約5至9伏特，如圖3所示。剩下的另一個結(jié)點(漏極或者源極)是浮置的。隨著溝道截止，在源極區(qū)域中通過能帶-到-能帶隧穿而產(chǎn)生空穴?？昭ㄔ赑Welll的溝道區(qū)域產(chǎn)生碰撞電離(電子/空穴對)。PWell2和多晶硅浮置柵極之間的電容耦合降低了多晶硅浮置柵極上的電壓，其與源極上的高壓共同導(dǎo)致了源極和多晶硅浮置柵極之間的顯著的電壓應(yīng)力，將空穴驅(qū)使到柵極以對單元進(jìn)行擦除。處理再次趨向于自動調(diào)節(jié)，因為將空穴驅(qū)使到多晶硅浮置柵極趨向于中和多晶硅浮置柵極上的負(fù)電荷，降低了將熱空穴驅(qū)使到多晶硅浮置柵極的電壓應(yīng)力。在圖4中示意性地示出該擦除機制。這里針對編程和擦除兩者陳述的特定電壓僅僅是示例性的，因為適合的電壓將根據(jù)氧化物厚度而變化，在一個實施例使用超過80A的厚度以確保保持。
[0016]對于因為空穴是某物的缺失(電子的缺失)(與真實的事物，例如電子相反)而受到空穴從源極隧穿到多晶硅浮置柵極的概念困擾的人而言，可以認(rèn)為熱空穴注入擦除機制是電子從多晶硅浮置柵極到源極的流動。這是因為隧穿到多晶硅浮置柵極的空穴中和了多晶硅浮置柵極上的電子的電荷，且將電子的電荷附加到源極。
[0017]本發(fā)明的存儲器單元可以以傳統(tǒng)的方式讀取，這取決于將它們用于具有列和行解碼器的陣列模式，還是具有用于更大可靠性余量的存取晶體管(Acc Tr)的兩個單元的差分形式。在傳統(tǒng)的讀取操作中，外延袋和PWell2被偏置在大約I至7伏特。漏極電壓被設(shè)置在大約0.1至2伏特且源極電壓和PWelll被設(shè)置在Vss (地)，如圖5所示。利用這些電壓，當(dāng)擦除存儲器器件時，溝道導(dǎo)通且溝道電流從漏極流到源極。如果對存儲器器件進(jìn)行編程，則溝道截止且沒有電流從漏極流到源極。因此，實現(xiàn)了存儲器特性。在兩個單元的差分形式中，兩個存儲器器件總是成對在一起以提供一位的存儲量。在兩個器件之間，一個始終被編程而另一個始終被擦除。兩個單元的差分形式的讀取操作與傳統(tǒng)的讀取操作相同，因為兩個器件被一起偏置。成對的存儲器器件之間的電流差確定其存儲器狀態(tài)。
[0018]應(yīng)當(dāng)指出，為了說明的目的而不是通過限制的方式，已經(jīng)明確地標(biāo)識了源極和漏極區(qū)域，但是區(qū)域的位置可以交換，即，在不脫離本發(fā)明的情況下，在圖中標(biāo)識為源極的區(qū)域可以用作漏極，反之亦然。類似地，用于讀取、寫入和擦除而施加到源極和漏極的電壓可以分別施加到源極和漏極或者分別施加到漏極和源極。
[0019]在此為了說明而非限制的目的，已經(jīng)公開且描述了本發(fā)明的優(yōu)選實施例，然而本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，在不脫離本發(fā)明的精神和范圍的情況下，可以在形式和細(xì)節(jié)上作出各種變化。
【權(quán)利要求】
1.一種可多次編程存儲器單元，包括: N-導(dǎo)電類型襯底； 第一 P-導(dǎo)電類型阱和第二 P-導(dǎo)電類型阱，位于所述N-導(dǎo)電類型襯底中； N-導(dǎo)電類型的源極區(qū)域和漏極區(qū)域，形成在所述第一 P-導(dǎo)電類型阱中，所述源極區(qū)域和所述漏極區(qū)域由溝道區(qū)域間隔開； 氧化物層，位于所述N-導(dǎo)電類型襯底之上；以及 浮置柵極，在所述溝道區(qū)域之上且在所述N-導(dǎo)電類型襯底中的所述第二 P-導(dǎo)電類型阱之上延伸； 所述可多次編程存儲器單元能夠通過熱電子注入來進(jìn)行編程并且能夠通過熱空穴注入來進(jìn)行擦除。
2.如權(quán)利要求1所述的可多次編程存儲器單元，進(jìn)一步包括所述源極區(qū)域和所述漏極區(qū)域之間的淺溝槽隔離。
3.如權(quán)利要求1所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行擦除: 向所述襯底施加地電壓； 向所述第一 P-導(dǎo)電類型阱施加地電壓； 向所述第二 P-導(dǎo)電類`型阱施加負(fù)電壓； 向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極，不進(jìn)行連接。
4.如權(quán)利要求3所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行編程: 向所述襯底施加正電壓； 向所述第一 P-導(dǎo)電類型阱施加地電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極或所述漏極施加地電壓； 向所述漏極或所述源極施加正電壓。
5.如權(quán)利要求4所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行讀取: 向所述襯底施加正電壓； 向所述第一 P-導(dǎo)電類型講施加正電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極施加地電壓。
6.一種對N-導(dǎo)電類型的可多次編程存儲器單元進(jìn)行編程和擦除的方法，包括: 使用熱電子注入來對所述可多次編程存儲器單元進(jìn)行編程；以及 使用熱空穴注入來對所述可多次編程存儲器單元進(jìn)行擦除。
7.如權(quán)利要求6所述的方法，其中，所述方法用于可多次編程存儲器單元，該可多次編程存儲器單元包括: N-導(dǎo)電類型襯底；第一 P-導(dǎo)電類型阱和第二 P-導(dǎo)電類型阱，位于所述N-導(dǎo)電類型襯底中； N-導(dǎo)電類型的源極區(qū)域和漏極區(qū)域，形成在所述第一 P-導(dǎo)電類型阱中，所述源極區(qū)域和所述漏極區(qū)域由溝道區(qū)域間隔開； 氧化物層，位于所述N-導(dǎo)電類型襯底之上；以及 浮置柵極，在所述溝道區(qū)域之上且在所述N-導(dǎo)電類型襯底中的所述第二 P-導(dǎo)電類型阱之上延伸。
8.根據(jù)權(quán)利要求7所述的方法，其中，通過如下施加電壓來對所述可多次編程存儲器單元進(jìn)行擦除: 向所述襯底施加地電壓； 向所述第一 P-導(dǎo)電類型阱施加所述地電壓； 向所述第二 P-導(dǎo)電類型阱施加負(fù)電壓； 向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極，不進(jìn)行連接。
9.根據(jù)權(quán)利要 求8所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行編程: 向所述襯底施加正電壓； 向所述第一 P-導(dǎo)電類型阱施加所述地電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極或所述漏極施加所述地電壓； 向所述漏極或所述源極施加正電壓。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行讀取: 向所述襯底施加正電壓； 向所述第一 P-導(dǎo)電類型講施加正電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極施加所述地電壓。
11.根據(jù)權(quán)利要求8所述的方法，其中，所述電壓的值取決于所述氧化物層的厚度。
12.—種對N-導(dǎo)電類型可多次編程存儲器單元進(jìn)行編程和擦除的方法，該可多次編程存儲器單元具有:N-導(dǎo)電類型襯底；第一和第二 P-導(dǎo)電類型阱，其在所述N-導(dǎo)電類型襯底中；N-導(dǎo)電類型源極區(qū)域和N-導(dǎo)電類型漏極區(qū)域，形成在所述第一 P-導(dǎo)電類型阱中，所述源極區(qū)域和所述漏極區(qū)域由溝道區(qū)域間隔開；氧化物層，位于所述N-導(dǎo)電類型襯底之上；以及浮置柵極，在所述溝道區(qū)域之上且在所述N-導(dǎo)電類型襯底中的所述第二 P-導(dǎo)電類型阱之上延伸，所述方法包括: 使用熱電子注入來對所述可多次編程存儲器單元進(jìn)行編程；以及 通過如下施加電壓來對所述可多次編程存儲器單元進(jìn)行擦除: 向所述襯底施加地電壓； 向所述第一 P-導(dǎo)電類型阱施加所述地電壓； 向所述第二 P-導(dǎo)電類型阱施加負(fù)電壓；向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極，不進(jìn)行連接； 所述電壓的值取決于所述氧化物層的厚度。
13.根據(jù)權(quán)利要求12所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行編程: 向所述襯底施加正電壓； 向所述源極施加地電壓； 向所述第一 P-導(dǎo)電類型阱施加所述地電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極施加所述地電壓； 向所述漏極施加正電壓。
14.根據(jù)權(quán)利要求13所述的可多次編程存儲器單元，其中，所述可多次編程存儲器單元能夠通過如下施加電壓來進(jìn)行讀取: 向所述襯底施加正電壓； 向所述第一 P-導(dǎo)電類型講施加正電壓； 向所述第二 P-導(dǎo)電類型阱施加正電壓； 向所述源極或所述漏極施加正電壓； 向所述漏極或所述源極施加所述地電壓。
【文檔編號】G11C16/10GK103680609SQ201310384724
【公開日】2014年3月26日 申請日期:2013年8月29日 優(yōu)先權(quán)日:2012年8月31日
【發(fā)明者】Y·何, X·盧, A·伯格蒙特 申請人:馬克西姆綜合產(chǎn)品公司