電壓拉升電路、移位寄存器和柵極驅(qū)動(dòng)模塊的制作方法
【專利摘要】一種電壓拉升電路、移位寄存器和柵極驅(qū)動(dòng)模塊。該電位拉升電路，包括第一開(kāi)關(guān)、第二開(kāi)關(guān)和第三開(kāi)關(guān)。第一開(kāi)關(guān)可以依據(jù)第一驅(qū)動(dòng)訊號(hào)而決定是否將第一電壓訊號(hào)傳送至第二節(jié)點(diǎn)。另外，第二開(kāi)關(guān)則是依據(jù)第二驅(qū)動(dòng)訊號(hào)而決定是否將一電壓提升訊號(hào)送至第一節(jié)點(diǎn)。第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與電壓提升訊號(hào)被致能時(shí)間相重迭，并且第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與第一驅(qū)動(dòng)訊號(hào)被致能的時(shí)間不會(huì)重迭。另外，電壓提升訊號(hào)的頻率可以大于或等于第二驅(qū)動(dòng)訊號(hào)的頻率。此外，第三開(kāi)關(guān)會(huì)依據(jù)第一節(jié)點(diǎn)的狀態(tài)而決定將一時(shí)鐘訊號(hào)傳送至一輸出端。
【專利說(shuō)明】電壓拉升電路、移位寄存器和柵極驅(qū)動(dòng)模塊
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種移位寄存器，特別是涉及一種應(yīng)用于顯示器中的柵極驅(qū)動(dòng)模塊的移位寄存器。
【背景技術(shù)】
[0002]圖1A示出了現(xiàn)有的柵極驅(qū)動(dòng)陣列的方塊圖，而圖1B則示出了圖1A中各柵極驅(qū)動(dòng)訊號(hào)的時(shí)序圖。請(qǐng)合并參照?qǐng)D1A和圖1B，現(xiàn)有的柵極驅(qū)動(dòng)陣列100可以適用于一顯示裝置，其包括多個(gè)移位寄存器，例如102、104、106、108、110和112，并且每一移位寄存器102、104、106、108、110和112都會(huì)依據(jù)一起始訊號(hào)(例如STl)和一時(shí)鐘訊號(hào)CLK，而各自輸出對(duì)應(yīng)的柵極訊號(hào)G1、G2、G3、G4、G5和G6給顯示裝置中的每一列，以啟動(dòng)各列中的像素。
[0003]然而，最近幾年，立體影像顯示裝置開(kāi)始蓬勃發(fā)展。由于立體影像顯示裝置在一個(gè)幀(frame)周期內(nèi)需要顯示左眼畫(huà)面和右眼畫(huà)面，因此就需要更快的驅(qū)動(dòng)頻率。如此一來(lái)，現(xiàn)有的驅(qū)動(dòng)電路無(wú)法適用在立體影像顯示裝置上。

【發(fā)明內(nèi)容】

[0004]因此，本發(fā)明提供一種柵極驅(qū)動(dòng)模塊，可以適用于立體影像顯示裝置中。
[0005]本發(fā)明也提供一種移位寄存器，可以組成上述的柵極驅(qū)動(dòng)模塊。
[0006]另外，本發(fā)明又提供一種電位拉升電路，可以適用于上述的移位寄存器，以使上述的移位寄存器提供較大的驅(qū)動(dòng)力。
[0007]本發(fā)明提供一種電位拉升電路，包括第一開(kāi)關(guān)、第二開(kāi)關(guān)和第三開(kāi)關(guān)。第一開(kāi)關(guān)可以依據(jù)第一驅(qū)動(dòng)訊號(hào)而決定是否將一第一電壓訊號(hào)傳送至一第二節(jié)點(diǎn)。另外，第二開(kāi)關(guān)則是依據(jù)一第二驅(qū)動(dòng)訊號(hào)而決定是否將一電壓提升訊號(hào)送至第一節(jié)點(diǎn)，而第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與電壓提升訊號(hào)被致能時(shí)間相重迭，并且第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與第一驅(qū)動(dòng)訊號(hào)被致能的時(shí)間不會(huì)重迭。另外，電壓提升訊號(hào)的頻率可以大于或等于第二驅(qū)動(dòng)訊號(hào)的頻率。此外，第三開(kāi)關(guān)會(huì)依據(jù)第一節(jié)點(diǎn)的狀態(tài)而決定將一時(shí)鐘訊號(hào)傳送至一輸出端。
[0008]從另一觀點(diǎn)來(lái)看，本發(fā)明提供一種移位寄存器，具有上述的電位拉升電路。此外，本發(fā)明的移位寄存器還包括上拉控制電路、下拉控制電路、下拉電路和主下拉電路。上拉控制電路依據(jù)一第一起始訊號(hào)而將第一驅(qū)動(dòng)訊號(hào)傳送至第一節(jié)點(diǎn)，以使第三開(kāi)關(guān)可以依據(jù)第一驅(qū)動(dòng)訊號(hào)的狀態(tài)而決定是否將第二時(shí)鐘訊號(hào)送至移位寄存器的輸出端。下拉控制電路則是依據(jù)第一節(jié)點(diǎn)的狀態(tài)，而決定輸出第一電壓訊號(hào)給下拉電路。下拉電路則是耦接下拉控制電路、第一節(jié)點(diǎn)和移位寄存器的輸出端，以依據(jù)下拉控制電路的輸出而穩(wěn)定第一節(jié)點(diǎn)和移位寄存器的輸出端的電位。另外，主下拉電路則耦接一第二電壓訊號(hào)和第三開(kāi)關(guān)，以通過(guò)控制該第三開(kāi)關(guān)的作動(dòng)，而下拉第一節(jié)點(diǎn)和移位寄存器的輸出端的電位。
[0009]從另一觀點(diǎn)來(lái)看，本發(fā)明又提供一種柵極驅(qū)動(dòng)模塊，其具有多個(gè)上述的移位寄存器，并且依序排列。其中，每一移位寄存器中的第一開(kāi)關(guān)是依據(jù)排列在前的移位寄存器所輸出的柵極訊號(hào)當(dāng)作第一驅(qū)動(dòng)訊號(hào)。另外，各移位寄存器中的第二開(kāi)關(guān)則是依據(jù)排列在前或排列在后的移位寄存器所輸出的柵極訊號(hào)當(dāng)作第二驅(qū)動(dòng)訊號(hào)。[0010]由于在本發(fā)明的移位寄存器中配置了第二上拉電路，因此可以通過(guò)第二節(jié)點(diǎn)的電位拉升致使第一節(jié)點(diǎn)的電位可以拉升到更高的電平，用以提升第三開(kāi)關(guān)的柵極電壓的電位。如此一來(lái),就可以增加移位寄存器的驅(qū)動(dòng)力。
[0011]為使本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并結(jié)合附圖詳細(xì)說(shuō)明如下。
【專利附圖】

【附圖說(shuō)明】
[0012]圖1A示出了現(xiàn)有的柵極驅(qū)動(dòng)陣列的方塊圖。
[0013]圖1B示出了圖1A中各柵極驅(qū)動(dòng)訊號(hào)的時(shí)序圖。
[0014]圖2示出了依照本發(fā)明的一較佳實(shí)施例用于顯示裝置中的柵極驅(qū)動(dòng)模塊的電路方塊圖。
[0015]圖3示出了依照本發(fā)明的一實(shí)施例的顯示裝置在顯示立體影像模式下的時(shí)鐘訊號(hào)的時(shí)序圖。
[0016]圖4示出了依照本發(fā)明的一實(shí)施例的一種移位寄存器的內(nèi)部電路圖。
[0017]圖5示出了依照本發(fā)明的一較佳實(shí)施例的一種圖4的移位寄存器內(nèi)部訊號(hào)的時(shí)序圖。
[0018]圖6示出了圖4中節(jié)點(diǎn)Qn的電壓圖。
[0019]附圖符號(hào)說(shuō)明
[0020]100:柵極驅(qū)動(dòng)陣列
[0021]102、104、106、108、110、112、SRU SR2、SR3、SR4、SR5…、SRn:移位寄存器:移位寄
存器
[0022]200:柵極驅(qū)動(dòng)模塊
[0023]402:第二上拉電路
[0024]404:上拉控制電路
[0025]406:第一下拉控制電路
[0026]408:第二下拉控制電路
[0027]410:第一下拉電路
[0028]412:第二下拉電路
[0029]414:主下拉電路
[0030]416:第一上拉電路
[0031]422、424、426:開(kāi)關(guān)
[0032]428:電容
[0033]602:電壓虛線
[0034]604:電壓實(shí)線
[0035]5tl、5t2、5t3:時(shí)間點(diǎn)
[0036]Qn:第一節(jié)點(diǎn)
[0037]An:第二節(jié)點(diǎn)
[0038]Gl、G2、G3、G4、G5、G6、G(n-4)、Gn、G(n+l):柵極訊號(hào)[0039]CLK、HC1、HC2、HC3、HC4、HC5、HC6、HC7、HC8、HCn:時(shí)鐘訊號(hào)
[0040]LC1、LC2:控制訊號(hào)
[0041]STl、STn、ST(n_4)、ST (n+4)、ST5、ST9:起始訊號(hào)
[0042]TlU T12、T21、T22、T23、T31、T32、T33、T34、T35、T41、T42、T43、T51、T52、T53、T54、T61、T62、T63、T64:晶體管
[0043]VSSl:第一電壓訊號(hào)
[0044]VSS2:第二電壓訊號(hào)
【具體實(shí)施方式】
[0045]圖2示出了依照本發(fā)明的一較佳實(shí)施例用于顯示裝置中的柵極驅(qū)動(dòng)模塊的電路方塊圖。請(qǐng)參照?qǐng)D2，本實(shí)施例所提供的柵極驅(qū)動(dòng)模塊200，包括多個(gè)移位寄存器SR1、SR2、SR3、SR4、SR5…、SRn依序排列。其中，每一移位寄存器分別輸出一柵極訊號(hào)Gl、G2、G3、G4、G5-,Gn,以掃描顯示裝置中對(duì)應(yīng)的柵極線。此外，在本實(shí)施例中，各移位寄存器分別耦接一時(shí)鐘訊號(hào)，例如圖3所示的HC1、HC2、HC3、HC4、HC5…。
[0046]圖3示出了依照本發(fā)明的一實(shí)施例的顯示裝置在顯示立體影像模式下的時(shí)鐘訊號(hào)的時(shí)序圖。請(qǐng)合并參照?qǐng)D2和圖3，當(dāng)顯示裝置在顯示立體影像(也就是工作在3D模式下)時(shí)，由于在一幀中需要顯示左眼訊號(hào)和右眼訊號(hào)，因此時(shí)鐘訊號(hào)的頻率就需要加快。在本實(shí)施例中，每一相對(duì)于奇數(shù)柵極線的時(shí)鐘訊號(hào)的相位與對(duì)應(yīng)于下一柵極線的時(shí)鐘訊號(hào)的相位相同。例如，相對(duì)于第一柵極線的時(shí)鐘訊號(hào)HCl與相對(duì)于第二柵極線的時(shí)鐘訊號(hào)HC2的相位相同；相對(duì)于第三柵極線的時(shí)鐘訊號(hào)HC3與相對(duì)于第四柵極線的時(shí)鐘訊號(hào)HC4的相位相同；相對(duì)于第五柵極線的時(shí)鐘訊號(hào)HC5與相對(duì)于第六柵極線的時(shí)鐘訊號(hào)HC6的相位相同；以及相對(duì)于第七柵極線的時(shí)鐘 訊號(hào)HC7與相對(duì)于第八柵極線的時(shí)鐘訊號(hào)HC8的相位相同。另外，每一相對(duì)于奇數(shù)柵極線的時(shí)鐘訊號(hào)被致能的周期會(huì)與相對(duì)于下一個(gè)奇數(shù)柵極線的時(shí)鐘訊號(hào)被致能的周期會(huì)有部分重迭。例如，相對(duì)于第一柵極線的時(shí)鐘訊號(hào)HCl被致能的時(shí)間的部分與相對(duì)于第三柵極線的時(shí)鐘訊號(hào)HC3被致能的時(shí)間重迭。
[0047]另外，每一移位寄存器所輸出的柵極訊號(hào)被致能的時(shí)間會(huì)與相對(duì)應(yīng)的時(shí)鐘訊號(hào)被致能的時(shí)間重迭。例如，移位寄存器SR5所輸出的柵極訊號(hào)G5被致能的時(shí)間會(huì)與對(duì)應(yīng)的時(shí)鐘訊號(hào)HC5被致能的時(shí)間重迭。
[0048]圖4示出了依照本發(fā)明的一實(shí)施例的一種移位寄存器的內(nèi)部電路圖。請(qǐng)參照?qǐng)D4，本實(shí)施例所提供的移位寄存器的電路，適用于圖2的柵極驅(qū)動(dòng)模塊200中的移位寄存器。本實(shí)施例所提供的移位寄存器的電路，包括第二上拉電路402、上拉控制電路404、第一下拉控制電路406、第二下拉控制電路408、第一下拉電路410、第二下拉電路412、主下拉電路414以及第一上拉電路416。
[0049]請(qǐng)繼續(xù)參照?qǐng)D4，第一上拉電路416包括開(kāi)關(guān)426。在本實(shí)施例中，開(kāi)關(guān)426可以用晶體管T21來(lái)完成。在本實(shí)施例的第一上拉電路416中，晶體管T21的柵極端耦接至第一節(jié)點(diǎn)Qn，而第一節(jié)點(diǎn)Qn是通過(guò)電容428耦接至第二節(jié)點(diǎn)An。晶體管T21的第一源/漏極端則是耦接至對(duì)應(yīng)于相同柵極線的時(shí)鐘訊號(hào)，而其第二源/漏極端則耦接移位寄存器的輸出端，以輸出柵極訊號(hào)Gn。本實(shí)施例所揭示的移位寄存器，是對(duì)應(yīng)于第五柵極線(n=5)的移位寄存器，因此晶體管T21的第一源/漏極端是耦接至?xí)r鐘訊號(hào)HC5。[0050]請(qǐng)繼續(xù)參照?qǐng)D4，第二上拉電路402包括開(kāi)關(guān)422、424和電容428。在本實(shí)施例中，開(kāi)關(guān)422和424可以分別用晶體管T22和T23來(lái)完成。在本實(shí)施例中，排列在第η個(gè)的移位寄存器中的晶體管Τ22的柵極端是接收第η-4個(gè)移位寄存器所輸出的柵極訊號(hào)G(η-4)當(dāng)作第一驅(qū)動(dòng)訊號(hào)。另外，晶體管Τ22的第一源/漏極端耦接第一電壓訊號(hào)VSSl，而其第二源/漏極端則是耦接第二節(jié)點(diǎn)An。在本實(shí)施例中，電壓訊號(hào)VSSl的極性為負(fù)極性。
[0051]另外，晶體管T23的柵極端是耦接至排列在前或在后的移位寄存器所輸出的柵極訊號(hào)當(dāng)作第二驅(qū)動(dòng)訊號(hào)。在本實(shí)施例中，若是移位寄存器是排列在奇數(shù)列，則其晶體管T23的柵極端就是耦接下一級(jí)(第n+1級(jí))移位寄存器所輸出的柵極訊號(hào)當(dāng)作第二驅(qū)動(dòng)訊號(hào)。相對(duì)地，在排列在偶數(shù)列的移位寄存器中，其晶體管T23的柵極端則是耦接至上一級(jí)(第η-1級(jí))移位寄存器所輸出的柵極訊號(hào)當(dāng)作第二驅(qū)動(dòng)訊號(hào)。在本實(shí)施例所提供移位寄存器是排在奇數(shù)列，因此晶體管T23的柵極端就接收第n+1級(jí)移位寄存器所輸出的柵極訊號(hào)G(n+1)當(dāng)作第二驅(qū)動(dòng)訊號(hào)。另外，晶體管T23的第一源/漏極端則是耦接一電壓提升訊號(hào)。在本實(shí)施例中，晶體管T23的第一源/漏極端則與柵極端互相耦接，以柵極訊號(hào)G(n+1)當(dāng)作電壓提升訊號(hào)。晶體管T23的第二源/漏極端則是耦接至第二節(jié)點(diǎn)An。在其它的一些實(shí)施例中，晶體管T23的第一源/漏極端也可以直接耦接至下一級(jí)的時(shí)鐘訊號(hào)。
[0052]另外，在本實(shí)施例中，上拉控制電路404包括晶體管Tll和T12。晶體管Tll的柵極端耦接至排列在前的移位寄存器所輸出的起始訊號(hào)，例如是耦接起始訊號(hào)ST (η-4)。另夕卜，晶體管Tll的第一源/漏極端與晶體管Τ22的柵極端共同接收第一驅(qū)動(dòng)訊號(hào)(例如是G (η-4))，而晶體管Tll的第二源/漏極端則耦接第一節(jié)點(diǎn)Qn。另一方面，晶體管T12的第一源/漏極端和柵極端分別耦接晶體管T21的第一源/漏極端和柵極端，并且晶體管T12的第二源/漏極端還可以輸出對(duì)應(yīng)的起始訊號(hào)STn。
[0053]第一下拉控制電路406則包括晶體管T51、T52、T53和Τ54。晶體管Τ51的柵極端和第一源/漏極端共同耦接控制訊號(hào)LCl和晶體管Τ53的第一源/漏極端。晶體管Τ53的柵極端耦接至晶體管Τ51和Τ52的第二源/漏極端，而晶體管Τ53的第二源/漏極端則耦接至晶體管Τ54的第二源/漏極端。另外，晶體管Τ52和Τ54的第一源/漏極端耦接第一電壓訊號(hào)VSS1，而柵極端則共同耦接至第一節(jié)點(diǎn)Qn。
[0054]與第一下拉控制電路406配合的是第一下拉電路410。在本實(shí)施例中，第一下拉電路410包括晶體管T32、T34和Τ42。晶體管Τ42的第一源/漏極端和第二源/漏極端分別耦接晶體管Τ12的第二源/漏極端和柵極端，而晶體管Τ42的柵極端則與晶體管Τ32和Τ34的柵極端耦接至晶體管Τ53的第二源/漏極端。另外，晶體管Τ32的第一源/漏極端耦接至第二電壓訊號(hào)VSS2，而其第二源/漏極端則耦接移位寄存器的輸出端，其中第二電壓訊號(hào)VSS2的電位低于第一電壓訊號(hào)VSS1。另一方面，晶體管Τ34的第一源/漏極端稱接第一電壓訊號(hào)VSS1，而其第二源/漏極端則耦接至晶體管Τ12的第二源/極極端。
[0055]類似地，第二下拉控制電路408包括晶體管Τ61、Τ62、Τ63和Τ64。晶體管Τ61的柵極端和第一源/漏極端共同耦接控制訊號(hào)LC2和晶體管Τ63的第一源/漏極端。晶體管Τ63的柵極端耦接至晶體管Τ61和Τ62的第二源/漏極端，而晶體管Τ63的第二源/漏極端則耦接至晶體管Τ64的第二源/漏極端。另外，晶體管Τ62和Τ64的第一源/漏極端分別耦接第一電壓訊號(hào)VSS1，而柵極端則共同耦接至第一節(jié)點(diǎn)Qn。
[0056]而與第二下拉控制電路408配合的第二下拉電路412同樣也包括晶體管T33、T35和T43。晶體管T43的第一源/漏極端和第二源/漏極端分別耦接晶體管T42的第一源/漏極端和第二源/漏極端，而晶體管T43的柵極端則與晶體管T33和T35的柵極端耦接至晶體管T63的第二源/漏極端。另外，晶體管T33和T35的第一源/漏極端和第二源/漏極端分別對(duì)應(yīng)耦接至晶體管T32和34的第一源/漏極端和第二源/漏極端。
[0057]主下拉電路414則包括晶體管T31和T41。晶體管T31和T41的柵極端和第一源/漏極端彼此耦接。在本實(shí)施例中，晶體管T31和T41的柵極端共同耦接起始訊號(hào)ST(n+4)，而晶體管T41和T31的第一源/漏極端則共同耦接第二電壓訊號(hào)VSS2。另外，晶體管T31的第二源/漏極端耦接至第一節(jié)點(diǎn)Qn，而晶體管T31的第二源/漏極端則耦接至移位寄存器的輸出端。
[0058]圖5示出了依照本發(fā)明的一較佳實(shí)施例的一種圖4的移位寄存器內(nèi)部訊號(hào)的時(shí)序圖。在本實(shí)施例中，以排列在第五個(gè)移位寄存器(n=5)當(dāng)作例子來(lái)說(shuō)明，本領(lǐng)域技術(shù)人員可以自行推得其它移位寄存器的操作原理。請(qǐng)合并參照?qǐng)D4和圖5，在5tl時(shí)，時(shí)鐘訊號(hào)HCl和柵極訊號(hào)Gl都被致能，因此晶體管Tll和T22被開(kāi)啟。因此，晶體管Tll會(huì)將柵極訊號(hào)Gl傳送至節(jié)點(diǎn)Q5，而將節(jié)點(diǎn)Q5的電位上拉至一第一電位。此時(shí)，晶體管T12和T21就會(huì)被導(dǎo)通。由于在5tl時(shí)，時(shí)鐘訊號(hào)HC5為低電位，因此起始訊號(hào)ST5和柵極訊號(hào)G5都是低電位。
[0059]在5t2時(shí)，時(shí)鐘訊號(hào)HC5被致能而被上拉至高電位。由于起始訊號(hào)ST9此時(shí)還是處于低電位，導(dǎo)致晶體管T41和T31持續(xù)關(guān)閉。另外，晶體管T12和T21會(huì)維持為開(kāi)啟的狀態(tài)。如此一來(lái)，晶體管T21就會(huì)將高電位的時(shí)鐘訊號(hào)HC5導(dǎo)通至移位寄存器的輸出端，使得移位寄存器輸出高電位的柵極訊號(hào)G5，并且使得節(jié)點(diǎn)Q5的電壓從第一電位被上拉至更高的第二電位。另外，起始訊號(hào)ST5也會(huì)被上拉至高電位。
[0060]另一方面，由于柵極訊號(hào)G6與G5具有相同的相位，因此晶體管T23會(huì)被開(kāi)啟。因此，晶體管T23會(huì)將柵極訊號(hào)G6導(dǎo)通至節(jié)點(diǎn)A5，并且節(jié)點(diǎn)A5的電壓經(jīng)過(guò)電容428會(huì)耦合到節(jié)點(diǎn)Q5，進(jìn)而拉升節(jié)點(diǎn)Q5的電位。如此一來(lái)，晶體管T21的柵極端會(huì)被施加更高的電壓，而使得流過(guò)晶體管T21的電流增加，并且提高了位寄存器的驅(qū)動(dòng)能力。
[0061]由于在一些實(shí)施例中，晶體管T23的第一源/漏極端可以直接耦接至下一級(jí)的時(shí)鐘訊號(hào)HC6，并且因?yàn)闀r(shí)鐘訊號(hào)HC6的波形會(huì)比柵極訊號(hào)G6的波形品質(zhì)更好，因此可以增加移位寄存器的驅(qū)動(dòng)力。
[0062]接著，在5t3時(shí)，由于起始訊號(hào)ST9被致能，因此晶體管T41和T31就會(huì)導(dǎo)通。因此，第二電壓訊號(hào)VSS2會(huì)被施加到晶體管T21的柵極端，而關(guān)閉晶體管T21，并且將節(jié)點(diǎn)Q5下拉到低電位。另外，第二電壓訊號(hào)VSS2也會(huì)被施加到移位寄存器的輸出端，而使得柵極訊號(hào)G5被下拉到低電位。
[0063]另一方面，晶體管T62和T64則會(huì)因?yàn)楣?jié)點(diǎn)Q5被下拉到低電位而被關(guān)閉。相對(duì)地，晶體管T61則會(huì)因?yàn)榭刂朴嵦?hào)LC2維持在高電位而被導(dǎo)通，因此晶體管T63也會(huì)被導(dǎo)通，而將高電位的控制訊號(hào)LC2施加到晶體管T43、T33和Τ35。如此一來(lái)，晶體管Τ43、Τ33和Τ35都會(huì)被導(dǎo)通，使得節(jié)點(diǎn)Q5、柵極訊號(hào)G5和起始訊號(hào)ST5都被穩(wěn)定在低電位。
[0064]同理，當(dāng)在下一幀(Frame)期間，控制訊號(hào)LCl被切換至高電位，而控制訊號(hào)LC2被下拉的低電位，則穩(wěn)壓電路410會(huì)如同穩(wěn)壓電路412動(dòng)作，以穩(wěn)定節(jié)點(diǎn)Q5、柵極訊號(hào)G5和起始訊號(hào)ST5的電位。[0065]圖6示出了圖4中節(jié)點(diǎn)Qn的電壓圖。請(qǐng)合并參照?qǐng)D4和圖6，節(jié)點(diǎn)Qn在沒(méi)有利用晶體管T22和T23進(jìn)行電壓上拉時(shí)的電壓變化是以虛線602來(lái)表示，而配置了晶體管T22和T23時(shí)節(jié)點(diǎn)Qn的電壓變化是用實(shí)線604來(lái)表示。從圖6可以明顯的看出，本發(fā)明因?yàn)榕渲昧司w管T22和T23，因此節(jié)點(diǎn)Qn在高電平時(shí)的電位，會(huì)比沒(méi)有配置晶體管T22和T23時(shí)節(jié)點(diǎn)Qn在高電平時(shí)的電位高。如此一來(lái),就可以增加移位寄存器的驅(qū)動(dòng)力。[0066]請(qǐng)返回參照?qǐng)D3和圖4，當(dāng)顯示裝置顯示二維影像(也就是工作在2D模式下)時(shí)，時(shí)鐘訊號(hào)HC1、HC2、…的頻率就可以降低。換句話說(shuō)，時(shí)鐘訊號(hào)HC1、HC2、…被致能的時(shí)間彼此不會(huì)重迭。如此一來(lái)，每一級(jí)移位寄存器所輸出的柵極訊號(hào)(G1、G2、…)被致能的時(shí)間也不會(huì)重迭。因此，當(dāng)顯示裝置工作在2D模式，并且HC5被致能時(shí)，由于柵極訊號(hào)G6還是維持在低電平，晶體管T23就會(huì)維持關(guān)閉的狀態(tài)。因此，節(jié)點(diǎn)Qn的電位并不會(huì)上拉到更高的電平，并且流經(jīng)晶體管T21的電流并不會(huì)增加。換句話說(shuō)，當(dāng)顯示裝置操作在2D模式下時(shí)，并不會(huì)消耗額外的電能。
[0067]綜上所述，由于本發(fā)明利用晶體管T22和T23來(lái)上拉節(jié)點(diǎn)Qn的電位，因此就可以使移位寄存器具有較大的驅(qū)動(dòng)力。另一方面，本發(fā)明在顯示裝置工作在2D模式下時(shí)，并不會(huì)消耗額外的電能。
[0068]雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍是以本發(fā)明的權(quán)利要求為準(zhǔn)。
【權(quán)利要求】
1.一種電位拉升電路,包括:一第一開(kāi)關(guān)，依據(jù)一第一驅(qū)動(dòng)訊號(hào)而決定是否將一第一電壓訊號(hào)傳送至一第二節(jié)點(diǎn)；一第二開(kāi)關(guān)，依據(jù)一第二驅(qū)動(dòng)訊號(hào)而決定是否將一電壓提升訊號(hào)送至該第一節(jié)點(diǎn)，其中該第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間會(huì)與該電壓提升訊號(hào)被致能時(shí)間重迭，且該電壓提升訊號(hào)的頻率會(huì)大于或等于該第二驅(qū)動(dòng)訊號(hào)的頻率，而該第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與該第一驅(qū)動(dòng)訊號(hào)被致能的時(shí)間不會(huì)重迭；以及 一第三開(kāi)關(guān)，依據(jù)該第一節(jié)點(diǎn)的狀態(tài)而決定將一時(shí)鐘訊號(hào)傳送至一輸出端。
2.如權(quán)利要求1所述的電位拉升電路，其中該第二驅(qū)動(dòng)訊號(hào)與該電壓提升訊號(hào)為相同的訊號(hào)。
3.如權(quán)利要求1所述的電位拉升電路，還包括一電容，其第一端耦接該第二節(jié)點(diǎn)，而其第二端則通過(guò)一第一節(jié)點(diǎn)耦接至該第三開(kāi)關(guān)，以使該第三開(kāi)關(guān)得以依據(jù)該第一節(jié)點(diǎn)的狀態(tài)而將該時(shí)鐘訊號(hào)傳送至該輸出端。
4.一種移位寄存器，具有如權(quán)利要求1-3任一權(quán)利要求所述的電位拉升電路，且該移位寄存器還包括: 一上拉控制電路，依據(jù)一第一控制訊號(hào)而將該第一驅(qū)動(dòng)訊號(hào)送至該第三開(kāi)關(guān)，以使該第三開(kāi)關(guān)依據(jù)該驅(qū)動(dòng)訊號(hào)而決定將該時(shí)鐘訊號(hào)送至該輸出端； 一下拉控制電路，依據(jù)該第一節(jié)點(diǎn)的狀態(tài)，而決定輸出該第一電壓訊號(hào)； 一下拉電路，耦接該下拉控制電路和該輸出端，以依據(jù)該下拉控制電路的輸出而穩(wěn)定該輸出端的電位；以及 一主下拉電路，耦接一第二電壓訊號(hào)和該第三開(kāi)關(guān)，以通過(guò)控制該第三開(kāi)關(guān)的作動(dòng)，而下拉該輸出端的電位。
5.一種柵極驅(qū)動(dòng)模塊，適用于一顯不器，并具有多個(gè)移位寄存器，而每一該些移位寄存器具有一輸出端以輸出對(duì)應(yīng)的柵極訊號(hào)，且各該移位寄存器還包括: 一第一開(kāi)關(guān)，依據(jù)排列在前的移位寄存器所輸出的柵極訊號(hào)的狀態(tài)，而決定是否將一第一電壓訊號(hào)傳送至一第二節(jié)點(diǎn)；一第二開(kāi)關(guān)，依據(jù)排列在前或排列在后的移位寄存器所輸出的柵極訊號(hào)當(dāng)作一第二驅(qū)動(dòng)訊號(hào)，而決定是否將一電壓提升訊號(hào)送至該第一節(jié)點(diǎn)，其中該第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與該電壓提升訊號(hào)被致能時(shí)間相重迭，且該電壓提升訊號(hào)的頻率大于或等于該第二驅(qū)動(dòng)訊號(hào)的頻率，而該第二驅(qū)動(dòng)訊號(hào)被致能的時(shí)間與該第一驅(qū)動(dòng)訊號(hào)被致能的時(shí)間不會(huì)重迭；一第三開(kāi)關(guān)，依據(jù)該第一節(jié)點(diǎn)的狀態(tài)而決定將一時(shí)鐘訊號(hào)傳送至一輸出端； 一上拉控制電路，依據(jù)一第一控制訊號(hào)而將該第一驅(qū)動(dòng)訊號(hào)送至該第三開(kāi)關(guān)，以使該第三開(kāi)關(guān)依據(jù)該驅(qū)動(dòng)訊號(hào)而決定將該時(shí)鐘訊號(hào)送至該輸出端； 一下拉控制電路，依據(jù)該第一節(jié)點(diǎn)的狀態(tài)，而決定輸出該第一電壓訊號(hào)；以及一下拉電路，耦接該下拉控制電路和該輸出端，以依據(jù)該下拉控制電路的輸出而穩(wěn)定該輸出端的電位； 一主下拉電路，耦接一第二電壓訊號(hào)和該第三開(kāi)關(guān)，以控制該第三開(kāi)關(guān)的作動(dòng)，而下拉該輸出端的電位， 其中第m級(jí)移位寄存器所輸出的柵極訊號(hào)與第m+1級(jí)移位寄存器所輸出的柵極訊號(hào)為同相，而m為奇數(shù)。
6.如權(quán)利要求5所述的柵極驅(qū)動(dòng)模塊， 其中各該奇數(shù)級(jí)移位寄存器中的第二開(kāi)關(guān)是依據(jù)下一級(jí)移位寄存器所輸出的柵極訊號(hào)當(dāng)作該第二驅(qū)動(dòng)訊號(hào)。
7.如權(quán)利要求5所述的柵極驅(qū)動(dòng)模塊，其中各該偶數(shù)級(jí)移位寄存器中的第二開(kāi)關(guān)是依據(jù)前一級(jí)移位寄存器所輸出的柵極訊號(hào)當(dāng)作該第二驅(qū)動(dòng)訊號(hào)。
8.如權(quán)利要求5所述的柵極驅(qū)動(dòng)模塊，其中每一該些移位寄存器接收下一級(jí)移位寄存器所輸出的柵極訊號(hào)當(dāng)作控制其第二開(kāi)關(guān)的第二驅(qū)動(dòng)訊號(hào)。
9.如權(quán)利要求5所述的柵極驅(qū)動(dòng)模塊，其中該第二驅(qū)動(dòng)訊號(hào)與該電壓提升訊號(hào)為相同的訊號(hào)。
10.如權(quán)利要求5所述的柵極驅(qū)動(dòng)模塊，其中各該移位寄存器還包括一電容，其第一端耦接該第二節(jié)點(diǎn)，而其第二端則通過(guò)一第一節(jié)點(diǎn)耦接至該第三開(kāi)關(guān)，以使該第三開(kāi)關(guān)得以依據(jù)該第一節(jié)點(diǎn)的狀態(tài)而將該時(shí)鐘訊號(hào)傳送至該輸出端。
【文檔編號(hào)】G11C19/28GK103500550SQ201310363177
【公開(kāi)日】2014年1月8日 申請(qǐng)日期:2013年8月20日 優(yōu)先權(quán)日:2013年5月10日
【發(fā)明者】林煒力, 董哲維, 陳嘉亨, 侯淑方 申請(qǐng)人:友達(dá)光電股份有限公司