專利名稱：一種用于單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法，尤其涉及一種用于大規(guī)模集成電路SRAM型FPGA中單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法。
背景技術(shù)：
單個(gè)高能帶電粒子入射到半導(dǎo)體器件的靈敏體積內(nèi)，對(duì)電路造成的瞬態(tài)擾動(dòng)或永久性損傷稱為單粒子效應(yīng)。在衛(wèi)星及航天器上工作的電子學(xué)系統(tǒng)處于空間輻射環(huán)境中，必須采取適當(dāng)?shù)募庸檀胧﹣斫鉀Q單粒子效應(yīng)帶來的可靠性問題?，F(xiàn)場(chǎng)可編程門陣列(FPGA)是一種半定制的數(shù)字大規(guī)模集成電路，片內(nèi)包含豐富的可編程邏輯資源及互連資源，用戶可以通過編程配置來實(shí)現(xiàn)各種數(shù)字電路功能，電路的結(jié)構(gòu)和實(shí)現(xiàn)何種功能完全由FPGA內(nèi)部配置存儲(chǔ)器中的數(shù)據(jù)決定。SRAM型FPGA是指采用CMOS工藝的靜態(tài)隨機(jī)存儲(chǔ)單元(SRAM)作為配置存儲(chǔ)器的FPGA，而SRAM是典型的易發(fā)生單粒子翻轉(zhuǎn)的雙穩(wěn)態(tài)存儲(chǔ)結(jié)構(gòu)，因此SRAM型FPGA對(duì)單粒子效應(yīng)極為敏感。
近年來，隨著空間通信和計(jì)算技術(shù)的發(fā)展，對(duì)集成電路的規(guī)模及性能需求不斷提高，大規(guī)模SRAM型FPGA以其優(yōu)越的接口性能及設(shè)計(jì)靈活性逐漸取代傳統(tǒng)的邏輯電路，成為星載處理平臺(tái)的核心電子元器件。在航天工程中應(yīng)用的SRAM型FPGA必須采取針對(duì)單粒子效應(yīng)的加固措施。
目前在該領(lǐng)域應(yīng)用的主流加固方法是Xilinx公司在美國(guó)專利US7，036，059B1中提出的三模冗余以及配置數(shù)據(jù)的定時(shí)刷新。其中三模冗余是一種容錯(cuò)技術(shù)，它是指在FPGA內(nèi)部實(shí)現(xiàn)三個(gè)相同的設(shè)計(jì)模塊，并在其輸出端進(jìn)行多數(shù)表決，這樣可以保證在單一模塊中出現(xiàn)的錯(cuò)誤不會(huì)出現(xiàn)在最終的輸出端。而定時(shí)刷新是一種糾錯(cuò)技術(shù)，是指通過周期性的重新配置來避免單粒子翻轉(zhuǎn)數(shù)在時(shí)間上的累積。
星載系統(tǒng)的抗單粒子能力及容錯(cuò)技術(shù)需要在地面進(jìn)行驗(yàn)證，采用的驗(yàn)證方法主要有加速器輻照試驗(yàn)和仿真模擬兩大類。其中加速器輻照試驗(yàn)方法成本高，周期長(zhǎng)，而且嚴(yán)重受加速器束流時(shí)間限制，無法滿足日益增長(zhǎng)的任務(wù)需求；而軟硬件仿真方法成本低，使用靈活，成為目前頗受歡迎的研究方法。
故障注入是在容錯(cuò)技術(shù)驗(yàn)證領(lǐng)域廣泛采用的一種仿真方法，這種方法的核心思想是采用人為手段主動(dòng)向目標(biāo)系統(tǒng)中引入錯(cuò)誤，通過觀察輸出響應(yīng)來確定系統(tǒng)的容錯(cuò)性能。目前，在單粒子效應(yīng)領(lǐng)域出現(xiàn)的故障注入方法主要可以分為硬件故障注入、軟件故障注入和仿真故障注入三種。
硬件故障注入是指采用物理手段，特別是對(duì)芯片管腳電壓的直接操作將故障注入到目標(biāo)系統(tǒng)的硬件中。專利申請(qǐng)?zhí)?00610150972.4，名稱“一種嵌入式故障注入系統(tǒng)及其方法”介紹了一種硬件故障注入方法，這種方法基于可編程邏輯平臺(tái)，通過修改目標(biāo)電路的管腳信號(hào)來注入故障，以期在容錯(cuò)計(jì)算機(jī)研制的各個(gè)階段對(duì)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行驗(yàn)證。專利申請(qǐng)?zhí)?01110009648.1，名稱“嵌入式星載計(jì)算機(jī)故障注入系統(tǒng)及其注入方法”中公開了一種用于嵌入式星載計(jì)算機(jī)操作系統(tǒng)的軟件評(píng)測(cè)的故障注入方法。該方法通過邊界掃描鏈(JTAG)控制FPGA引腳的高低電平，向包含DSP、FPGA、RAM等多芯片組成的嵌入式系統(tǒng)中注入錯(cuò)誤，從而觀測(cè)星載計(jì)算機(jī)對(duì)故障的容錯(cuò)能力，該方法適用于帶有邊界掃描單元的嵌入式星載計(jì)算機(jī)。
軟件故障注入是指用計(jì)算機(jī)語言對(duì)目標(biāo)系統(tǒng)進(jìn)行描述，通過修改抽象出來的目標(biāo)系統(tǒng)的內(nèi)存單元或處理器內(nèi)部寄存器的值來模擬硬件故障的發(fā)生。目前國(guó)內(nèi)外存在Fiat、Ferrari> Doctor、Xception、SOBFI等幾種軟件故障注入系統(tǒng),這些系統(tǒng)主要用來仿真CPU和內(nèi)存中的故障，進(jìn)而研究容錯(cuò)機(jī)制對(duì)不同故障類型和工作負(fù)載情況下的容錯(cuò)能力。軟件方法不需要復(fù)雜的實(shí)驗(yàn)系統(tǒng)，成本較低，控制靈活，可在編譯或運(yùn)行階段注入故障，但是模擬精度嚴(yán)重依賴故障模型的準(zhǔn)確性，模擬速度也較慢，程序運(yùn)行一次通常需要很長(zhǎng)時(shí)間。
仿真故障注入方法是指利用某種標(biāo)準(zhǔn)硬件描述語言(HDL)為測(cè)試系統(tǒng)建立仿真模型，然后在模型內(nèi)部插入故障注入單元來實(shí)現(xiàn)的故障注入。專利申請(qǐng)?zhí)?00510111494.1，名稱“智能全自動(dòng)單粒子事件故障注入器”中的方法通過調(diào)用HDL仿真工具，改變信號(hào)的電平值來實(shí)現(xiàn)故障的注入，以便在功能仿真階段及時(shí)了解容錯(cuò)方法的抗單粒子能力。專利申請(qǐng)?zhí)?00810113439.X，名稱“一種驗(yàn)證抗單粒子效應(yīng)能力的故障注入系統(tǒng)及其方法”中制作了一種故障電路單元庫(kù)，通過在門級(jí)網(wǎng)表中采用故障單元替代原始設(shè)計(jì)中的庫(kù)單元來實(shí)現(xiàn)單粒子故障的模擬，這種方法主要應(yīng)用在集成電路設(shè)計(jì)領(lǐng)域。發(fā)明內(nèi)容
為了解決背景技術(shù)所存在的技術(shù)問題，本發(fā)明提出了一種SRAM型FPGA中單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法，可以用來驗(yàn)證SRAM型FPGA對(duì)單粒子翻轉(zhuǎn)的容錯(cuò)能力，提高模擬精度和模擬速度。
本發(fā)明的技術(shù)解決方案如下:
1.一種單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)，包括上位計(jì)算機(jī)和控制板，所述控制板包括故障注入模塊、故障檢測(cè)模塊、故障分 析模塊；其特殊之處在于:
上述故障注入模塊包括非易失性存儲(chǔ)器Flash ；
上述故障檢測(cè)模塊包括參照FPGA、邏輯控制FPGA ;所述邏輯控制FPGA包括測(cè)試向量存儲(chǔ)器、頻率發(fā)生器、比較器；
上述故障分析模塊包括下位計(jì)算機(jī)DSP、CPU外圍存儲(chǔ)器；
上述上位計(jì)算機(jī)與下位計(jì)算機(jī)DSP之間通過RS422協(xié)議進(jìn)行通信；
上述同步時(shí)鐘、輸出時(shí)鐘、比較時(shí)鐘由邏輯控制FPGA產(chǎn)生；
上述非易失性存儲(chǔ)器Flash與被測(cè)FPGA、參照FPGA相互連接通信；
上述下位計(jì)算機(jī)分別與非易失性存儲(chǔ)器Flash、邏輯控制FPGA、CPU外圍存儲(chǔ)器相互連接；
上述頻率發(fā)生器分別與測(cè)試向量存儲(chǔ)器、比較器、被測(cè)FPGA、參照FPGA相互連接并發(fā)送信號(hào)；
上述測(cè)試向量存儲(chǔ)器與被測(cè)FPGA、參照FPGA相互連接。
2.一種單粒子翻轉(zhuǎn)的故障模擬分析方法，其特殊之處在于:包括以下步驟:
I上位計(jì)算機(jī)將配置文件發(fā)送至下位計(jì)算機(jī)；
2下位計(jì)算機(jī)將配置文件轉(zhuǎn)存到非易失存儲(chǔ)器中；
3上位計(jì)算機(jī)發(fā)送配置FPGA指令；
4下位計(jì)算機(jī)從非易失存儲(chǔ)器中提取配置數(shù)據(jù)，并按照被測(cè)FPGA的讀寫時(shí)序?qū)⑴渲脭?shù)據(jù)寫入被測(cè)FPGA ；
5向被測(cè)FPGA注入故障:
在上位計(jì)算機(jī)發(fā)送故障注入指令后，下位計(jì)算機(jī)根據(jù)指令中的注入地址和注入模式將包含錯(cuò)誤的一幀數(shù)據(jù)以及部分讀寫命令整合成新的數(shù)據(jù)包，通過被測(cè)FPGA的8位并行數(shù)據(jù)接口寫入到被測(cè)FPGA的配置存儲(chǔ)器中；
6故障檢測(cè)模塊判斷注入的故障是否對(duì)系統(tǒng)功能造成了破壞:
在向被測(cè)FPGA注入故障之后，邏輯控制FPGA產(chǎn)生一個(gè)測(cè)試向量，輸入被測(cè)FPGA與參照FPGA，并且檢測(cè)被測(cè)FPGA與參照FPGA的輸出是否一致；如果出現(xiàn)不一致的情況，說明注入的故障有效，邏輯控制FPGA立即向下位計(jì)算機(jī)請(qǐng)求中斷，并且將出錯(cuò)信息返回上位計(jì)算機(jī)；
7故障分析模塊利用故障注入的結(jié)果評(píng)價(jià)由FPGA實(shí)現(xiàn)的系統(tǒng)的抗單粒子能力。
3.上述2所述的單粒子翻轉(zhuǎn)的故障模擬分析方法，其特殊之處在于:所述步驟7具體包括以下步驟:
I利用故障注入和故障檢測(cè)模塊，遍歷FPGA內(nèi)部存儲(chǔ)器中的每一位，找出該設(shè)計(jì)對(duì)應(yīng)的所有敏感位；
2通過公式計(jì)算該設(shè)計(jì)的敏感因子，用這個(gè)參數(shù)表征該系統(tǒng)對(duì)單粒子翻轉(zhuǎn)的容錯(cuò)能力；所述公式是:
敏感因子=動(dòng)態(tài)翻轉(zhuǎn)截面/靜態(tài)翻轉(zhuǎn)截面=敏感位數(shù)/配置存儲(chǔ)器位數(shù)；
3如果已經(jīng)從輻照實(shí)驗(yàn)或者相關(guān)資料中獲得了該器件的靜態(tài)翻轉(zhuǎn)截面，可以利用公式計(jì)算該系統(tǒng)的動(dòng)態(tài)翻轉(zhuǎn)截面；所述公式是:
敏感因子=動(dòng)態(tài)翻轉(zhuǎn)截面/靜態(tài)翻轉(zhuǎn)截面=敏感位數(shù)/配置存儲(chǔ)器位數(shù)。
本發(fā)明所具有的積極效果:
1.本發(fā)明提出的故障注入方法是一種模擬方法，可以用來驗(yàn)證SRAM型FPGA對(duì)單粒子翻轉(zhuǎn)的容錯(cuò)能力。這種方法與傳統(tǒng)的重離子輻照試驗(yàn)相比，使用靈活，成本低廉，對(duì)芯片不造成任何物理上的損傷，可以節(jié)約非常寶貴的加速器束流時(shí)間。
2.本發(fā)明提出的故障注入方法是一種硬件故障注入方法，具有模擬精度高、模擬速度快等優(yōu)點(diǎn)。但是與一般的硬件注入方法改變芯片管腳電壓的方式不同，本發(fā)明中根據(jù)SRAM型FPGA的單粒子效應(yīng)的特點(diǎn)，有針對(duì)性的向它的配置存儲(chǔ)器注入單粒子翻轉(zhuǎn)，與芯片在空間輻射環(huán)境中受到的真實(shí)損傷非常接近。
3.本發(fā)明采用單幀部分重構(gòu)技術(shù)向FPGA中注入錯(cuò)誤，利用同步運(yùn)行的參照器件進(jìn)行實(shí)時(shí)比較，隨時(shí)報(bào)告錯(cuò)誤的發(fā)生，與其他故障注入工具相比，模擬速度得到了進(jìn)一步提升。
4.本發(fā)明提出采用靜態(tài)翻轉(zhuǎn)截面、動(dòng)態(tài)翻轉(zhuǎn)截面以及敏感位的概念來分別描述器件本身和FPGA實(shí)現(xiàn)的系統(tǒng)對(duì)單粒子效應(yīng)的敏感程度。在已知FPGA的靜態(tài)翻轉(zhuǎn)截面時(shí)，可利用故障分析模塊給出動(dòng)態(tài)翻轉(zhuǎn)截面及敏感因子，在不進(jìn)行重離子實(shí)驗(yàn)的情況下描述FPGA上搭載的系統(tǒng)對(duì)單粒子翻轉(zhuǎn)的敏感程序， 從而節(jié)省實(shí)驗(yàn)的機(jī)時(shí)及成本。
5.本發(fā)明采用下位計(jì)算機(jī)控制配置程序的下載，采用邏輯控制FPGA實(shí)現(xiàn)輸入測(cè)試向量的生成，具備遍歷式故障注入、指定位置注入、隨機(jī)故障注入以及批量故障注入四種注入方法及友好的用戶界面，支持多種型號(hào)的FPGA芯片，具備良好的兼容性。


圖1是本發(fā)明SRAM型FPGA故障注入系統(tǒng)的功能框圖2是本發(fā)明SRAM型FPGA故障注入系統(tǒng)的硬件結(jié)構(gòu)示意圖3是系統(tǒng)下位計(jì)算機(jī)DSP內(nèi)的固件程序框圖4是配置文件下載及配置FPGA子程序流程圖5是配置數(shù)據(jù)回讀子程序流程圖6是遍歷式的故障注入方法流程圖。
具體實(shí)施方式
圖2是本發(fā)明中故障注入系統(tǒng)的硬件結(jié)構(gòu)示意圖，系統(tǒng)的主體框架由上位計(jì)算機(jī)和控制板組成，上位計(jì)算機(jī)與控制板之間用串口通信協(xié)議RS422進(jìn)行通信。下位計(jì)算機(jī)采用TI公司2000系列的DSP TMS320LF2407，主要負(fù)責(zé)從上位機(jī)接收命令及數(shù)據(jù)、把從測(cè)試板上獲取到的測(cè)試數(shù)據(jù)回傳給計(jì)算機(jī)、對(duì)Flash的讀寫、以及控制時(shí)序及邏輯控制FPGA對(duì)被測(cè)FPGA進(jìn)行配置及回讀。
時(shí)序及邏輯控制電路采用Xilinx公司Spartan-1I系列的FPGA來實(shí)現(xiàn),主要負(fù)責(zé)時(shí)序及邏輯控制電路的實(shí)現(xiàn)，包括:產(chǎn)生系統(tǒng)的時(shí)鐘信號(hào)，如兩片F(xiàn)PGA的同步時(shí)鐘、測(cè)試向量存儲(chǔ)器的輸出時(shí)鐘、輸出向量比較器的比較時(shí)鐘；利用片內(nèi)的BRAM生成一個(gè)雙向的512X 16的測(cè)試向量存儲(chǔ)器；負(fù)責(zé)兩片F(xiàn)PGA的輸出向量的比較，并在兩個(gè)向量不同時(shí)向下位計(jì)算機(jī)產(chǎn)生中斷信號(hào)；生成對(duì)SelectMAP接口訪問的讀寫控制時(shí)序。
系統(tǒng)中的其他芯片包括:非易失性存儲(chǔ)器Flash，用于保存被測(cè)FPGA的配置文件；電源模塊TPS76833/25，負(fù)責(zé)產(chǎn)生3.3V和2.5V的直流電平；RS422串口電平轉(zhuǎn)換芯片MAX232以及CPU外圍存儲(chǔ)器CY1041等。
系統(tǒng)上電啟動(dòng)后，下位計(jì)算機(jī)將上位機(jī)生成的測(cè)試向量下載到由邏輯控制FPGA實(shí)現(xiàn)的測(cè)試向量存儲(chǔ)器中，可以實(shí)現(xiàn)測(cè)試向量的在線更改，以適應(yīng)不同的測(cè)試方案。邏輯控制FPGA中的頻率發(fā)生器負(fù)責(zé)生成測(cè)試向量和輸出向量的時(shí)鐘以及兩片F(xiàn)PGA的同步時(shí)鐘。當(dāng)待測(cè)器件與參照器件的輸出向量出現(xiàn)差異時(shí)，比較器會(huì)置高，使得下位計(jì)算機(jī)產(chǎn)生中斷，讀取鎖存的輸入向量及輸出值并用串口回傳出錯(cuò)信息，標(biāo)志一次功能失效的發(fā)生。
圖3是下位機(jī)控制程序的主體框架，下位機(jī)在上電啟動(dòng)及初始化之后就進(jìn)入循環(huán)等待中斷，中斷響應(yīng)程序由功耗測(cè)試中斷響應(yīng)程序、功能測(cè)試中斷響應(yīng)程序、和串行傳輸中斷響應(yīng)程序構(gòu)成。其中串行中斷響應(yīng)程序又分為文件下載子程序、配置FPGA子程序及回讀FPGA子程序這三個(gè)模塊。
圖4中左側(cè)是文件下載子程序流程，負(fù)責(zé)從上位機(jī)將配置文件寫入非易失的Flash存儲(chǔ)器中。右側(cè)是配置FPGA子程序，負(fù)責(zé)從Flash中讀取數(shù)據(jù)，并通過邏輯控制FPGA將配置數(shù)據(jù)寫入被測(cè)FPGA及參照FPGA。這種配置數(shù)據(jù)下載方式比利用Xilinx提供的JTAG下載線來配置器件要靈活很多，可以在線更改配置程序以適應(yīng)不同的測(cè)試方案。
圖5是配置數(shù)據(jù)回讀子程序，負(fù)責(zé)從待測(cè)器件及參照器件中回讀配置數(shù)據(jù)，并且與原始配置文件進(jìn)行比較。通過比較可以得到被測(cè)FPGA內(nèi)部配置存儲(chǔ)器的翻轉(zhuǎn)情況，主要用于驗(yàn)證故障注入中寫入的錯(cuò)誤數(shù)據(jù)是否有效。
本發(fā)明所述的故障注入模塊采用單幀部分重構(gòu)技術(shù)向被測(cè)FPGA的配置存儲(chǔ)器中寫入包含一位錯(cuò)誤的一幀配置數(shù)據(jù)。寫入單幀數(shù)據(jù)的方法與圖4所示的配置FPGA類似，只是寫入的數(shù)據(jù)不再是由EDA工具生成的完整的配置文件，而是由部分寫入全局控制寄存器的命令和包含錯(cuò)誤的一幀數(shù)據(jù)構(gòu)成的數(shù)據(jù)包。單幀部分重構(gòu)過程中寫入的數(shù)據(jù)包格式如下:
1.FF FF FF FF 無意義的字
2.AA 99 55 66 同步命令
3.30 00 80 01 向CMD寄存器寫入控制指令
4.00 00 00 07 向CMD中寫入RCRC命令，重置CRC寄存器
5.30 01 60 01 向FLR寄存器寫入控制指令
6.00 00 00 14 寫入FLR的幀長(zhǎng)度值，，以Virtex XCV300為例，每幀包含20個(gè)32位的字，即十六進(jìn)制的OX 14
7.30 01 20 01 向COR寄存器寫入控制指令
8.00 80 3F 2D 寫入COR中的值，此處為默認(rèn)選項(xiàng)
9.30 00 20 01 向FAR寄存器寫入控制指令
10.0X XX XX 00 寫入FAR寄存器的值，可用該幀在配置文件中的編號(hào)計(jì)算
11.30 00 80 01 向CMD寄存器寫入控制指令
12.00 00 00 01 向CMD中寫入WCFG命令，準(zhǔn)備寫入配置數(shù)據(jù)
13.30 00 40 15 向FDRI中寫數(shù)據(jù)命令，F(xiàn)DRI是一個(gè)緩存器，寫入配置存儲(chǔ)器中的數(shù)據(jù)首先要進(jìn)入FDRI，此命令最后十位說明接下來將要寫入多少個(gè)32位的字
14.21個(gè)Word待寫入的一幀數(shù)據(jù)，可以從原始的配置文件中拷貝出來，每一幀有一個(gè)唯一的編號(hào)N，從0開始，用于計(jì)算FAR值
15.30 00 80 01 向CMD寄存器寫入控制指令
16.00 00 00 07 向CMD中寫入RCRC命令，重置CRC寄存器
17.30 00 80 01 向CMD寄存器寫入控制指令
18.00 00 00 03 LFRM命令，意味著寫入最后一個(gè)幀
19.30 00 4 0 15 向FDRI中寫數(shù)據(jù)命令，寫入一幀空值將FDRI中的內(nèi)容壓出來
20.00 00 00 00 21 個(gè)空的字
21.30 00 80 01 向CMD寄存器寫入控制指令
22.00 00 00 05 START 命令
23.30 00 AO 01 向CTL寄存器寫入控制指令
24.00 00 00 40 Persist On 指令
25.30 00 80 01 向CMD寄存器寫入控制指令
26.00 00 00 07 向CMD中寫入RCRC命令，重置CRC寄存器
27.00 00 00 00 4 個(gè)空的字
圖6是遍歷式的故障注入方法流程圖。故障注入的步驟如下:
(I)系統(tǒng)上電啟動(dòng)，配置FPGA器件，實(shí)現(xiàn)待測(cè)器件的正常運(yùn)行；
(2)向被測(cè)FPGA中寫入一位錯(cuò)誤，加載測(cè)試向量，對(duì)系統(tǒng)功能進(jìn)行檢測(cè)；
(3)若發(fā)現(xiàn)功能失效，則該配置位即為此配置電路的敏感位，回傳此時(shí)的輸入/輸出向量值，若沒有發(fā)現(xiàn)功能失效，則該配置位不是本設(shè)計(jì)的敏感位；
(4)在功能失效之后對(duì)器件進(jìn)行重新配置，對(duì)上一次注入的故障進(jìn)行修復(fù)。如果此時(shí)沒有到達(dá)配置存儲(chǔ)器末位，則返回第(2)步，進(jìn)行下一次故障注入。
為增加故障注入模塊的靈活性，除了遍歷式的故障注入之外，本系統(tǒng)還支持向指定位置注入錯(cuò)誤、隨機(jī)故障注入以及批量的故障注入。
系統(tǒng)的上位機(jī)控制程序采用NI公司的虛擬儀器工具Labview編寫，主要由設(shè)置界面和測(cè)試界面兩部分組成。其中設(shè)置界面主要包括以下幾種初始化功能:
( I)更改并下載配置文件至Flash ；
(2)設(shè)置待測(cè)器件的型號(hào)、工作頻率及測(cè)試頻率；
(3)設(shè)置測(cè)試向量的長(zhǎng)度和產(chǎn)生方式；
(4)配置器件，即將Flash中的配置文件寫入FPGA。
上位機(jī)控制程序的測(cè)試界面包括以下功能:
(I)確定故障注入的方式，包括:遍歷式注入、向固定地址注入、隨機(jī)故障注入以及批量故障注入；
(2)啟動(dòng)及臨時(shí)終止故障注入；
(3)監(jiān)測(cè)配置存儲(chǔ)器的翻轉(zhuǎn)情況；
(4)監(jiān)測(cè)待測(cè)器件的功能失效情況，給出發(fā)生功能失效時(shí)的輸入向量值、輸出向量期望值及實(shí)際輸出值。
權(quán)利要求
1.一種單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)，包括上位計(jì)算機(jī)和控制板，所述控制板包括故障注入模塊、故障檢測(cè)模塊、故障分析模塊；其特征在于:所述故障注入模塊包括非易失性存儲(chǔ)器Flash ;所述故障檢測(cè)模塊包括參照FPGA、邏輯控制FPGA ;所述邏輯控制FPGA包括測(cè)試向量存儲(chǔ)器、頻率發(fā)生器、比較器；所述故障分析模塊包括下位計(jì)算機(jī)DSP、CPU外圍存儲(chǔ)器；所述上位計(jì)算機(jī)與下位計(jì)算機(jī)DSP之間通過RS422協(xié)議進(jìn)行通信；所述同步時(shí)鐘、輸出時(shí)鐘、比較時(shí)鐘由邏輯控制FPGA產(chǎn)生；所述非易失性存儲(chǔ)器Flash與被測(cè)FPGA、參照FPGA相互連接通信；所述下位計(jì)算機(jī)分別與非易失性存儲(chǔ)器Flash、邏輯控制FPGA、CPU外圍存儲(chǔ)器相互連接；所述頻率發(fā)生器分別與測(cè)試向量存儲(chǔ)器、比較器、被測(cè)FPGA、參照FPGA相互連接并發(fā)送信號(hào)；所述測(cè)試向量存儲(chǔ)器與被測(cè)FPGA、參照FPGA相互連接。
2.—種單粒子翻轉(zhuǎn)的故障模擬分析方法，其特征在于:包括以下步驟: I上位計(jì)算機(jī)將配置文件發(fā)送至下位計(jì)算機(jī)； 2下位計(jì)算機(jī)將配置文件轉(zhuǎn)存到非易失存儲(chǔ)器中； 3上位計(jì)算機(jī)發(fā)送配置FPGA指令； 4下位計(jì)算機(jī)從非易失存儲(chǔ)器中提取配置數(shù)據(jù)，并按照被測(cè)FPGA的讀寫時(shí)序?qū)⑴渲脭?shù)據(jù)寫入被測(cè)FPGA ； 5向被測(cè)FPGA注入故障: 在上位計(jì)算機(jī)發(fā)送故障注入指令后，下位計(jì)算機(jī)根據(jù)指令中的注入地址和注入模式將包含錯(cuò)誤的一幀數(shù)據(jù)以及部分讀寫命令整合成新的數(shù)據(jù)包，通過被測(cè)FPGA的8位并行數(shù)據(jù)接口寫入到被測(cè)FPGA的配置存儲(chǔ)器中； 6故障檢測(cè)模塊判斷注入的故障是否對(duì)系統(tǒng)功能造成了破壞: 在向被測(cè)FPGA注入故障之后，邏輯控制FPGA產(chǎn)生一個(gè)測(cè)試向量，輸入被測(cè)FPGA與參照FPGA，并且檢測(cè)被測(cè)FPGA與參照FPGA的輸出是否一致；如果出現(xiàn)不一致的情況，說明注入的故障有效，邏輯控制FPGA立即向下位計(jì)算機(jī)請(qǐng)求中斷，并且將出錯(cuò)信息返回上位計(jì)算機(jī)； 7故障分析模塊利用故障注入的結(jié)果評(píng)價(jià)由FPGA實(shí)現(xiàn)的系統(tǒng)的抗單粒子能力。
3.根據(jù)權(quán)利要求2所述的單粒子翻轉(zhuǎn)的故障模擬分析方法，其特征在于:所述步驟7具體包括以下步驟: I利用故障注入和 故障檢測(cè)模塊，遍歷FPGA內(nèi)部存儲(chǔ)器中的每一位，找出該設(shè)計(jì)對(duì)應(yīng)的所有敏感位； 2通過公式計(jì)算該設(shè)計(jì)的敏感因子，用這個(gè)參數(shù)表征該系統(tǒng)對(duì)單粒子翻轉(zhuǎn)的容錯(cuò)能力；所述公式是: 敏感因子=動(dòng)態(tài)翻轉(zhuǎn)截面/靜態(tài)翻轉(zhuǎn)截面=敏感位數(shù)/配置存儲(chǔ)器位數(shù)； 3如果已經(jīng)從輻照實(shí)驗(yàn)或者相關(guān)資料中獲得了該器件的靜態(tài)翻轉(zhuǎn)截面，可以利用公式計(jì)算該系統(tǒng)的動(dòng)態(tài)翻轉(zhuǎn)截面；所述公式是: 敏感因子=動(dòng)態(tài)翻轉(zhuǎn)截面/靜態(tài)翻轉(zhuǎn)截面=敏感位數(shù)/配置存儲(chǔ)器位數(shù)。
全文摘要
本發(fā)明涉及一種用于大規(guī)模集成電路SRAM型FPGA中單粒子翻轉(zhuǎn)的故障模擬系統(tǒng)及分析方法，包括上位計(jì)算機(jī)和控制板，所述控制板包括故障注入模塊、故障檢測(cè)模塊、故障分析模塊。本發(fā)明提供了一種使用靈活、成本低廉、具有模擬精度高、模擬速度快、對(duì)芯片不造成任何物理上的損傷的故障模擬系統(tǒng)及分析方法。
文檔編號(hào)G11C29/08GK103198868SQ20131013245
公開日2013年7月10日 申請(qǐng)日期2013年4月16日 優(yōu)先權(quán)日2013年4月16日
發(fā)明者王忠明, 姚志斌, 郭紅霞, 趙雯, 丁李利, 王艷萍, 肖堯, 王園明, 張科營(yíng), 王偉 申請(qǐng)人:西北核技術(shù)研究所