一種減小浮柵存儲器位線漏電流的方法及其裝置制造方法
【專利摘要】本發(fā)明公開了一種減小浮柵存儲器位線漏電流的方法及其裝置，方法包括：在對存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。進一步地，所述負電壓小于0伏且大于負3伏，優(yōu)選為負1伏。本發(fā)明提出了一種減小浮柵存儲器位線漏電流的方法，減小了編程、讀取以及驗證操作中位線上的漏電流，能提高精度并增加芯片的可靠性。
【專利說明】一種減小浮柵存儲器位線漏電流的方法及其裝置
【技術領域】
[0001]本發(fā)明涉及數據存儲【技術領域】，尤其涉及一種減小浮柵存儲器位線漏電流的方法及其裝置。
【背景技術】
[0002]浮柵存儲器由于具有非易失性、可電擦除/編程，并且成本較低的特點，因此得到廣泛的應用。目前主流的浮柵存儲器EEPROM、NAND Flash和NOR Flash。
[0003]浮柵存儲器的工藝基礎是CMOS工藝，因此浮柵存儲器與其他CMOS集成電路一樣經歷了特征尺寸不斷縮小的過程。在這個過程中，存儲單元面積不斷縮小，帶來了存儲容量和存儲密寬的不斷提高。而封裝技術的進步，多芯片封裝技術(MutiChip Package，MCP)的采用，使得浮柵存儲器的單片容量進一步增長。在特征尺寸縮小的同時，出現了在一個存儲單元上存儲多位數據，進一步提高了存儲的容量。
[0004]浮柵存儲器中存在著編程、讀取以及驗證等操作模式，在這幾種操作模式中，都會出現選中單元的耦合影響未選中單元，使未選中單元處于微弱開啟狀態(tài)，增加位線方向的漏電流。
[0005]現有技術中，浮柵存儲器操作模式如圖1所示，浮柵存儲器的存儲陣列中，各字線WL連接各存儲字中各存儲單元晶體管的柵端，各位線BL連接各存儲位中各存儲單元晶體管的漏端，源端連按著浮柵存儲器的P阱中所有存儲單元晶體管的源端。浮柵存儲器操作原理為:對于選中的單元，在其字線WL上和位線BL上均施加相應的電壓；而對于未選中單元，在WL上施加一個O電壓，位線BL浮空；所有單元的源端共同接到一起，并與陣列所在的P講(P-well)相連接共同接地。
[0006]這種傳統(tǒng)的操作方法存在一定缺陷，由于耦合作用，未選中單元的浮柵會受到相鄰選中單元字線WL和位線BL電壓的影響，上升到一個正電位，使得未選中單元處于微弱導通狀態(tài)，增加位線BL漏電流，在芯片密度顯著提高后，這種效應愈加明顯，在加大系統(tǒng)功耗的同時降低了讀取以及驗證操作的準確度，甚至影響芯片可靠性。
【發(fā)明內容】
[0007]本發(fā)明的目的在于提出一種減小浮柵存儲器位線漏電流的方法及其裝置，使其能夠提高存儲器的精度的同時增加芯片的可靠性。
[0008]為達此目的，本發(fā)明采用以下技術方案:
[0009]一種減小浮柵存儲器位線漏電流的方法，包括:在對浮柵存儲器的存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。
[0010]進一步地，所述負電壓小于O伏且大于負3伏。
[0011]進一步地,所述負電壓為負I伏。
[0012]根據本發(fā)明的同一構思，本發(fā)明還提供了一種減小浮柵存儲器位線漏電流的裝置，包括電壓施加單元，用于在對浮柵存儲器的存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。
[0013]進一步地，所述負電壓小于O伏且大于負3伏。
[0014]進一步地,所述負電壓為負I伏。
[0015]根據本發(fā)明的同一構思，本發(fā)明還提供了一種浮柵存儲器，包括如上所述的減小浮柵存儲器位線漏電流的裝置。
[0016]本發(fā)明通過在未選中存儲單元的字線上施加一個負電壓，相對于傳統(tǒng)存儲器操作方法，能減小編程、讀取以及各種驗證操作時選中單元對于相鄰未選中單元的耦合影響，能減小位線BL漏電流和系統(tǒng)功耗，可提升讀取、驗證的準確性，能提高精度并增加芯片的可靠性。
【專利附圖】
【附圖說明】
[0017]圖1是現有技術中浮柵存儲器操作模式示意圖；
[0018]圖2是現有技術中字線WL I禹合影響不意圖；
[0019]圖3是現有技術中位線BL耦合影響示意圖；
[0020]圖4是本發(fā)明具體實施例一所述的操作模式示意圖。
【具體實施方式】
[0021]當前，隨著特征尺寸的減小，浮柵存儲器的陣列密度顯著增大，耦合效應更為突顯。在傳統(tǒng)的浮柵存儲器操作模式中，選中單元的操作，會使得相鄰的未選中單元受到耦合的影響，增加位線方向上的漏電流。主要分為如下兩大類:
[0022]1、相鄰選中字線WL的影響。如圖2所示，浮柵存儲器的存儲陣列中，各字線WL連接各存儲字中各存儲單元晶體管的柵端，各位線BL連接各存儲位中各存儲單元晶體管的漏端，源端連按著浮柵存儲器的P阱中所有存儲單元晶體管的源端。在編程、讀取以及各種驗證操作中，會在選中單元的柵端施加一個正電壓，而相鄰的未選中單元，通常會在柵端施加一個零電壓。由于稱合作用，在圖2中的相鄰存儲單元的WL和浮柵(floating gate)之間會存在一個不可忽略的耦合電容C，這使得未選中單元浮柵不能保持O電位，而是上升到一個正電位并一直保持下去。當陣列密度較大，選中單元WL電壓上升較快時，耦合效應會較為明顯，此時未選中單元會處于一種微弱的導通狀態(tài)，這將直接導致位線方向漏電流增加。
[0023]2、相鄰選中位線BL的影響。如圖3所示，浮柵存儲器的存儲陣列中，各字線WL連接各存儲字中各存儲單元晶體管的柵端，各位線BL連接各存儲位中各存儲單元晶體管的漏端，源端連按著浮柵存儲器的P阱中所有存儲單元晶體管的源端。在編程、讀取以及各種驗證操作中，會在選中單元的漏端施加一個正電壓，而相鄰的未選中單元，通常漏端接相同的BL電壓,柵端接地。由于稱合作用，在圖3中的相鄰位線BL與浮柵(flaoting gate)之間會存在一個不可忽略的耦合電容C，這使得未選中單元的柵端會受到選中單元漏端的影響，在一段時間內上升到一個正電位并保持下去。當陣列密度較大，選中單元位線BL電壓上升較快時，耦合效應會較為明顯，此時未選中單元會處于一種微弱的導通狀態(tài)，這將直接導致位線方向漏電流增加。由于同一條位線BL上連接單元較多，漏電流將成倍增加。
[0024]由于位線方向上的漏電會增加系統(tǒng)不必要的功耗，當漏電增大到一定程度后，會影響讀取以及各種驗證操作的準確度，甚至出現“軟編程”現象，因此，減小位線BL漏電流在浮柵存儲器系統(tǒng)中至關重要。
[0025]下面結合附圖并通過【具體實施方式】來進一步說明本發(fā)明的技術方案。
[0026]圖4是現有技術中位線BL耦合影響示意圖，如圖4所示，浮柵存儲器的存儲陣列中，各字線WL連接各存儲字中各存儲單元晶體管的柵端，各位線BL連接各存儲位中各存儲單元晶體管的漏端，源端連按著浮柵存儲器的P阱中所有存儲單元晶體管的源端。浮柵存儲器。與傳統(tǒng)的操作方式相比，在對存儲陣列進行操作時，在選中的存儲單元上施加相應的操作電壓，而對于未選中的存儲單元，在其柵端，即字線WL上施加一個負電壓，由此來抵消耦合效應對未選中單元的影響，減小位線BL方向上的漏電流。
[0027]采用本發(fā)明的方法，在未選中單元的字線WL施加負電壓，可使其處于更為可靠的關閉狀態(tài)。當對選中單元操作時，即使由于耦合作用使得其相鄰的未選中單元柵端電位上升，也會與其本身施加的負電壓相抵消，使得未選中單元仍處于嚴格的關閉狀態(tài)，不會出現大的漏電流。進一步地，所述負電壓小于O伏且大于負3伏，優(yōu)選為負I伏。
[0028]根據本發(fā)明的同一構思，本發(fā)明還提供了一種減小浮柵存儲器位線漏電流的裝置，包括電壓施加單元，用于在對存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓。進一步地，所述負電壓小于O伏且大于負3伏，優(yōu)選為負I伏。
[0029]本發(fā)明實施例所述的減小浮柵存儲器位線漏電流的裝置，通過在未選中存儲單元的字線上施加一個負電壓，相對于傳統(tǒng)存儲器操作方法，能減小編程、讀取以及各種驗證操作時選中單元對于相鄰未選中單元的耦合影響，能減小位線BL漏電流和系統(tǒng)功耗，可提升讀取、驗證的準確性，能提高精度并增加芯片的可靠性。
[0030]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種減小浮柵存儲器位線漏電流的方法，其特征在于，包括: 在對浮柵存儲器的存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。
2.如權利要求1所述的減小浮柵存儲器位線漏電流的方法，其特征在于，所述負電壓小于O伏且大于負3伏。
3.如權利要求1所述的減小浮柵存儲器位線漏電流的方法，其特征在于，所述負電壓為負I伏。
4.一種減小浮柵存儲器位線漏電流的裝置，其特征在于，包括電壓施加單元，用于在對浮柵存儲器的存儲陣列進行操作時，在選中的存儲單元的字線上施加相應的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。
5.如權利要求1所述的減小浮柵存儲器位線漏電流的裝置，其特征在于，所述負電壓小于O伏且大于負3伏。
6.如權利要求1所述的減小浮柵存儲器位線漏電流的裝置，其特征在于，所述負電壓為負I伏。
7.一種浮柵存儲器，其特征在于，包括如權利要求4至6之一所述的減小浮柵存儲器位線漏電流的裝置。
【文檔編號】G11C16/06GK104051005SQ201310077020
【公開日】2014年9月17日 申請日期:2013年3月11日 優(yōu)先權日:2013年3月11日
【發(fā)明者】舒清明, 蘇志強, 張君宇 申請人:北京兆易創(chuàng)新科技股份有限公司