技術(shù)編號：6764737
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明公開了一種減小浮柵存儲器位線漏電流的方法及其裝置，方法包括在對存儲陣列進行操作時，在選中的存儲單元的字線上施加相應(yīng)的操作電壓，在未選中存儲單元的字線上施加一個負電壓，其中所述操作包括編程、讀取和/或驗證。進一步地，所述負電壓小于0伏且大于負3伏，優(yōu)選為負1伏。本發(fā)明提出了一種減小浮柵存儲器位線漏電流的方法，減小了編程、讀取以及驗證操作中位線上的漏電流，能提高精度并增加芯片的可靠性。專利說明一種減小浮柵存儲器位線漏電流的方法及其裝置 [0001]...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。