專利名稱：移位寄存器單元、移位寄存器、陣列基板和顯示裝置的制作方法
技術領域：
本發(fā)明涉及顯示器領域，尤其涉及一種移位寄存器單元、移位寄存器、陣列基板和顯示裝置。
背景技術：
隨著顯示技術的不斷發(fā)展，采用薄膜晶體管的有源陣列顯示器已成為最為常見的平板顯示裝置，其柵極驅動電路通常以移位寄存器的方式實現(xiàn)，移位寄存器由多個級聯(lián)的移位寄存器單元組成，各個移位寄存器單元依次輸出信號，以實現(xiàn)柵極的逐行驅動。
現(xiàn)有的移位寄存器單元包括采樣、輸出、復位三個工作狀態(tài)。在相鄰的兩個移位寄存器單元中，后一個移位寄存器單元的輸出信號作為前一個移位寄存器單元的復位信號，以使前一個移位寄存器單元停止輸出。但是，如果前一個移位寄存器單元沒有接收到來自后一個移位寄存器單元的復位信號，前一個移位寄存器單元就不會停止輸出。因此，現(xiàn)有技術中前一個移位寄存器單元的復位是由后一個移位寄存器單元來控制的，則若來自后一個移位寄存器單元的復位信號無法順利或延遲反饋給前一個移位寄存器單元，則前一個移位寄存器單元就不會按照預定的時間停止輸出，則可能導致整個陣列基板甚至液晶顯示器的無法正常工作。故而，需要解決這個移位寄存器單元無法獨立復位的問題。發(fā)明內容
本發(fā)明所要解決的技術問題在于提供一種移位寄存器單元、移位寄存器、陣列基板和顯示裝置，使得各移位寄存器單元能夠獨立復位。
為解決上述技術問題，本發(fā)明采用如下技術方案:
本發(fā)明第一方面提供了一種移位寄存器單元，包括:
米樣部分、輸出部分和復位部分，
其中，所述采樣部分包括第一開關管和第二開關管，所述輸出部分包括第五開關管、第六開關管、第一電容和第二電容，所述復位部分包括第三開關管、第四開關管；
所述第一開關管的源極連接所述移位寄存器單元的輸入端，接收來自所述輸入端的輸入信號，所述第一開關管的柵極連接第一時鐘信號；所述第二開關管的柵極和源極連接第二時鐘信號，所述第二時鐘信號與所述第一時鐘信號反相；所述第三開關管的柵極和源極連接所述第一時鐘信號；所述第四開關管的柵極連接所述第二時鐘信號，所述第四開關管的源極連接電源輸入信號；所述第五開關管的源極連接所述第二時鐘信號，所述第五開關管的柵極連接所述第一開關管和所述第二開關管的漏極，所述第五開關管的漏極連接所述移位寄存器單元的輸出端；所述第六開關管的柵極連接所述第三開關管和所述第四開關管的漏極，所述第六開關管的源極連接所述電源輸入信號，所述第六開關管的漏極連接所述移位寄存器單元的輸出端；所述第一電容的一端連接所述第五開關管的柵極，另一端連接所述移位寄存器單元的輸出端；所述第二電容的一端連接所述第六開關管的柵極，另一端連接所述電源輸入信號。
所述第一至第六開關管均為MOS管或薄膜晶體管。
所述薄膜晶體管為P型薄膜晶體管或為N型薄膜晶體管。
當所述第一至第六開關管均為P型薄膜晶體管時，所述電源輸入信號為高電平；
在第一時間段內，所述輸入信號為低電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述移位寄存器單元的輸出信號為高電平；
在第二時間段內，所述輸入信號為高電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平；
在第三時間段內，所述輸入信號為高電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述移位寄存器單元的輸出信號為高電平。
當所述第一至第六開關管均為N型薄膜晶體管時，所述電源輸入信號為低電平；
在第一時間段內，所述輸入信號為高電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平；
在第二時間段內，所述輸入信號為低電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述移位寄存器單元的輸出信號為高電平；
在第三時間段內，所述輸入信號為低電平，所述第一時鐘信號為高電平，
所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平。
本發(fā)明第二方面提供了一種移位寄存器，包括η個級聯(lián)的上述移位寄存器單元，所述η為大于I的整數(shù)，其中，第I個所述移位寄存器單元的輸入端連接至所述移位寄存器的信號輸入端，第η個所述移位寄存器單元的輸出端連接至所述移位寄存器的信號輸出端。
本發(fā)明第三方面提供了一種陣列基板，包括上述移位寄存器。
本發(fā)明第四方面提供了一種液晶顯示器，包括上述陣列基板。
在本發(fā)明的實施例中，該移位寄存器單元的結構使得該移位寄存器單元在接收輸入信號后，可以輸出相應的輸出信號，并在輸出輸出信號后，自行復位，無需在等待到下一移位寄存器單元的輸出信號作為復位信號之后，再根據(jù)復位信號進行復位。保證了移位寄存器單元的正常工作，進而保證了整個陣列基板甚至液晶顯示器的正常工作。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實施例中的移位寄存器單元的結構示意圖2為本發(fā)明實施例中的P型薄膜晶體管的移位寄存器單元的結構示意圖3為本發(fā)明實施例中的P型薄膜晶體管的移位寄存器單元的時序圖4為本發(fā)明實施例中的N型薄膜晶體管的移位寄存器單元的結構示意圖5為本發(fā)明實施例中的N型薄膜晶體管的移位寄存器單元的時序圖。
具體實施方式
下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
本發(fā)明實施例的第一方面提供了 一種移位寄存器單元，為了方便對該移位寄存器單元的描述，如圖1所示，所述移位寄存器單元包括:
其中，所述采樣部分包括第一開關管Tl和第二開關管T2，所述輸出部分包括第五開關管T5、第六開關管T6、第一電容Cl和第二電容C2，所述復位部分包括第三開關管T3、第四開關管T4;
具體的，所述第一開關管Tl的源極連接所述移位寄存器單元的輸入端，接收來自所述輸入端的輸入信號IN，所述第一開關管Tl的柵極連接第一時鐘信號CK ;所述第二開關管T2的柵極和源極連接第二時鐘信號CKB，所述第二時鐘信號CKB與所述第一時鐘信號CK反相；所述第三開關管T3的柵極和源極連接所述第一時鐘信號CK ;所述第四開關管T4的柵極連接所述第二時鐘信號CKB，所述第四開關管T4的源極連接電源輸入信號V;所述第五開關管T5的源極連接所述第二時鐘信號CKB，所述第五開關管T5的柵極連接所述第一開關管Tl和所述第二開關管T2的漏極，所述第五開關管T5的漏極連接所述移位寄存器單元的輸出端；所述第六開關管T6的柵極連接所述第三開關管T3和所述第四開關管T4的漏極，所述第六開關管T6的源極連接所述電源輸入信號V，所述第六開關管T6的漏極連接所述移位寄存器單元的輸出端；所述第一電容Cl的一端連接所述第五開關管T5的柵極，另一端連接所述移位寄存器單元的輸出端；所述第二電容C2的一端連接所述第六開關管T6的柵極，另一端連接所述電源輸入信號V。
在本實施例的技術方案中，該移位寄存器單元的結構使得該移位寄存器單元在接收輸入信號后，可以輸出相應的輸出信號，并在輸出輸出信號后，自行復位，無需在等待到下一移位寄存器單元的輸出信號作為復位信號之后，再根據(jù)復位信號進行復位。保證了移位寄存器單元的正常工作，進而保證了整個陣列基板甚至液晶顯示器的正常工作。
需要說明的是，在本發(fā)明實施例中，高電平均為VGH表示，低電平均為VGL表示。
優(yōu)選的，所述第一至第六開關管均可以為MOS管或薄膜晶體管。進一步的，所述薄膜晶體管可為P型薄膜晶體管或為N型薄膜晶體管，其中，由于多晶硅薄膜晶體管的遷移率較高，尤其適用于移位寄存器單元。
如圖2所示，當所述第一至第六開關管均為P型薄膜晶體管時，
在第一時間段tl內，所述輸入信號IN為低電平VGL,所述第一時鐘信號CK為低電平VGL，所述第二時鐘信號CKB為高電平VGH，則所述移位寄存器單元的輸出信號OUT為高電平VGH ；
具體的，在第一時間段tl內，所述移位寄存器單元進入采樣階段。
此時,所述輸入信號IN為低電平VGL,并且,所述第一時鐘信號CK為低電平VGL,使得第一、三開關管T1、T3導通；同時，由于所述第二時鐘信號CKB與所述第一時鐘信號CK反相，則所述第二時鐘信號CKB為VGH，則第二開關管Τ2和第四開關管Τ4無法導通。所以此時N1、Ν2點的電平相應的被拉低到(低電平VGL+Vth (任一個薄膜晶體管的門限電壓))，故而第六開關管T6導通，由于第六開關管T6的源極連接高電平VGH，漏極連接所述移位寄存器單元的輸出端。則所述移位寄存器單元的輸出信號OUT為高電平VGH。
并且由于NI點的電平為(低電平VGL+Vth)，第六開關管T6的輸出端輸出高電平VGH,此時,位于NI點和第六開關管T6的輸出端之間的第一電容Cl被充電，對輸入信號IN進行充電，則第一電容Cl兩端的電壓差為(高電平VGH-低電平VGL-門限電壓Vth)。
在第二時間段t2內，所述輸入信號為高電平VGH，所述第一時鐘信號CK為高電平VGH，所述第二時鐘信號CKB為低電平VGL，則所述移位寄存器單元的輸出信號為低電平VGL ；
具體的，在第二時間段t2內，所述移位寄存器單元進入輸出階段。
此時，輸入信號IN和第一時鐘信號CK均為高電平VGH，使得第一開關管Tl關斷，由于第一電容Cl的作用，NI點的電平得以保持，仍為(低電平VGL+門限電壓Vth)，故而T5導通，輸出低電平VGL。同時，由于第二時鐘信號CKB的電平為低電平VGL,故而第二、四開關管T2、T4導通，由于第四開關管Τ4的源極連接高電平VGH，此時Ν2點的電平為高電平VGH，關斷了第六開關管Τ6。則此時，移位寄存器單元的輸出信號為第五開關管Τ5輸出的低電平VGL。
在第三時間段t3內，所述輸入信號IN為高電平VGH,所述第一時鐘信號CK為低電平VGL，所述第二時鐘信號CKB為高電平VGH，則所述移位寄存器單元的輸出信號為高電平VGH。
具體的，在第三時間段t3內，所述移位寄存器單元進入復位階段。
此時，第一時鐘信號CK為低電平VGL，輸入信號IN為高電平VGH，第一開關管Tl導通，使得NI點的電平被拉高到高電平VGH，第五開關管T5被關斷。同時，由于第一時鐘信號CK為低電平VGL，第三開關管T3導通，N2的電位被拉低至(低電平VGL+門限電壓Vth)，使得第六開關管T6被導通，使得移位寄存器單元的輸出信號OUT再次被拉高為高電平VGH，實現(xiàn)移位寄存器單元的獨立復位。
另外，在該移位寄存器單元的其他階段，第二電容C2保持了 N2點處于低電平VGL，保證了第六開關管T6的導通，使得輸出信號OUT始終為高電平VGH，提高了輸出信號OUT的穩(wěn)定性。
如圖4所示，當所述第一至第六開關管均為N型薄膜晶體管時，移位寄存器單元也可實現(xiàn)獨立復位功能，此時的電源輸入信號V為低電平VGL，由于N型薄膜晶體管的移位寄存器單元工作過程與P型薄膜晶體管的移位寄存器單元類似，在此不再贅述。
需要說明的是，N型薄膜晶體管的移位寄存器單元的輸入信號IN、第一時鐘信號CK、第二時鐘信號CKB和輸出信號OUT均反相于P型薄膜晶體管的移位寄存器單元，具體參見圖5。
另外，一般薄膜晶體管的源極和漏極是可以互換設置的。
本實施例的第二方面提供了一種移位寄存器，包括η個級聯(lián)的上述移位寄存器單元，所述η為大于I的整數(shù)，其中，第I個所述移位寄存器單元的輸入端連接至所述移位寄存器的信號輸入端，第η個所述移位寄存器單元的輸出端連接至所述移位寄存器的信號輸出端。
由于本發(fā)明實施例提供的移位寄存器與上述本發(fā)明實施例所提供的移位寄存器單元具有相同的技術特征，所以也能產(chǎn)生相同的技術效果，解決相同的技術問題。
本實施例的第三方面提供了一種陣列基板，包括上述移位寄存器。
本實施例的第四方面提供了一種顯示裝置，包括上述陣列基板。所述液晶顯示器可以為:液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。尤其是采用低溫多晶硅技術的有源有機發(fā)光二極管顯示器。
以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。
權利要求
1.一種移位寄存器單元，其特征在于，包括: 米樣部分、輸出部分和復位部分， 其中，所述采樣部分包括第一開關管和第二開關管，所述輸出部分包括第五開關管、第六開關管、第一電容和第二電容，所述復位部分包括第三開關管、第四開關管； 所述第一開關管的源極連接所述移位寄存器單元的輸入端，接收來自所述輸入端的輸入信號，所述第一開關管的柵極連接第一時鐘信號；所述第二開關管的柵極和源極連接第二時鐘信號，所述第二時鐘信號與所述第一時鐘信號反相；所述第三開關管的柵極和源極連接所述第一時鐘信號；所述第四開關管的柵極連接所述第二時鐘信號，所述第四開關管的源極連接電源輸入信號；所述第五開關管的源極連接所述第二時鐘信號，所述第五開關管的柵極連接所述第一開關管和所述第二開關管的漏極，所述第五開關管的漏極連接所述移位寄存器單元的輸出端；所述第六開關管的柵極連接所述第三開關管和所述第四開關管的漏極，所述第六開關管的源極連接所述電源輸入信號，所述第六開關管的漏極連接所述移位寄存器單元的輸出端；所述第一電容的一端連接所述第五開關管的柵極，另一端連接所述移位寄存器單元的輸出端；所述第二電容的一端連接所述第六開關管的柵極，另一端連接所述電源輸入信號。
2.根據(jù)權利要求1所述的移位寄存器單元，其特征在于，所述第一至第六開關管均為MOS管或薄膜晶體管。
3.根據(jù)權利要求2所述的移位寄存器單元，其特征在于，所述薄膜晶體管為P型薄膜晶體管或為N型薄膜晶體管。
4.根據(jù)權利要求3所述的移位寄存器單元，其特征在于，當所述第一至第六開關管均為P型薄膜晶體管時，所述電源輸入信號為高電平； 在第一時間段內，所述輸入信號為低電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述 移位寄存器單元的輸出信號為高電平； 在第二時間段內，所述輸入信號為高電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平； 在第三時間段內，所述輸入信號為高電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述移位寄存器單元的輸出信號為高電平。
5.根據(jù)權利要求3所述的移位寄存器單元，其特征在于，當所述第一至第六開關管均為N型薄膜晶體管時，所述電源輸入信號為低電平； 在第一時間段內，所述輸入信號為高電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平； 在第二時間段內，所述輸入信號為低電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，則所述移位寄存器單元的輸出信號為高電平； 在第三時間段內，所述輸入信號為低電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，則所述移位寄存器單元的輸出信號為低電平。
6.一種移位寄存器，其特征在于，包括η個級聯(lián)的如權利要求1-5任一項所述的移位寄存器單元，所述η為大于I的整數(shù)，其中，第I個所述移位寄存器單元的輸入端連接至所述移位寄存器的信號輸入端，第η個所述移位寄存器單元的輸出端連接至所述移位寄存器的信號輸出端。
7.—種陣列基板，其特征在于，包括如權利要求6所述的移位寄存器。
8.—種顯示裝置，其特征在于， 包括如權利要求7所述的陣列基板。
全文摘要
本發(fā)明實施例公開了一種移位寄存器單元、移位寄存器、陣列基板和顯示裝置，涉及顯示器領域，使得各移位寄存器單元能夠獨立復位。該種移位寄存器單元，包括采樣部分、輸出部分和復位部分，其中，所述采樣部分包括第一開關管和第二開關管，所述輸出部分包括第五開關管、第六開關管、第一電容和第二電容，所述復位部分包括第三開關管、第四開關管。
文檔編號G11C19/28GK103165190SQ20131004145
公開日2013年6月19日 申請日期2013年2月1日 優(yōu)先權日2013年2月1日
發(fā)明者王穎 申請人:京東方科技集團股份有限公司