專利名稱：半導(dǎo)體器件及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能與數(shù)字信號(hào)同步運(yùn)行的數(shù)字電路，更特別地涉及含有單個(gè)或多個(gè)數(shù)字電路的半導(dǎo)體器件及其驅(qū)動(dòng)方法。
背景技術(shù)：
用作為基本單元的單個(gè)或多個(gè)邏輯元件構(gòu)成能處理數(shù)字信號(hào)的邏輯電路(這兒稱為數(shù)字電路)。邏輯元件是一種能提供一個(gè)輸出的電路，該輸出相應(yīng)于單個(gè)或多個(gè)輸入。該邏輯元件的例子包括:反相器，與門(mén)，或門(mén)，非門(mén)，與非門(mén)，或非門(mén)，時(shí)鐘控制反相器及選通門(mén)或類似元件。用單個(gè)或多個(gè)電路元件，例如晶體管，電阻和電容元件構(gòu)成該邏輯元件。多個(gè)電路元件根據(jù)輸入到該邏輯元件的數(shù)字信號(hào)運(yùn)行，由此能控制施加給隨后電路的信號(hào)電位或電流。這兒給出的一個(gè)例子是一種反相器，作為邏輯元件中的一個(gè)。下面具體描述它的結(jié)構(gòu)和工作原理。在圖13A中示出普通反相器的電路圖。在圖13A中，IN是指輸入的信號(hào)(輸入信號(hào))，而OUT是指輸出的信號(hào)(輸出信號(hào))。同時(shí)，VDD和VSS是指電源電位，而VDD高于VSS(VDD)VSS)。

如圖13A所示，反相器包括P溝道型晶體管1301和η溝道型晶體管1302。ρ溝道型晶體管1301的柵極(G)和η溝道型晶體管1302的柵極互相連接，并且輸入信號(hào)IN輸入到這兩個(gè)柵極。P溝道型晶體管1301的第一接線端接收VDD，而η溝道型晶體管1302的第一接線端接收VSS。同時(shí)，ρ溝道型晶體管1301的第二接線端和η溝道型晶體管1302的第二接線端互相連接，并從這兩個(gè)第二接線端給隨后電路輸出一個(gè)輸出信號(hào)OUT。注意，第一接線端或第二接線端中的任何一個(gè)相應(yīng)于源極，而另一個(gè)相應(yīng)于漏極。在P溝道型晶體管的情況中，具有較低電位的一端是漏極，具有較高電位的一端是源極，而在η溝道型晶體管的情況中，具有較高電位的一端是漏極，具有較低電位的一端是源極。因此在圖13Α中，兩個(gè)晶體管的第一接線端相應(yīng)于源極(S)，而它們第二接線端相應(yīng)于漏極Φ)。一般利用含有二進(jìn)制電位的數(shù)字信號(hào)作為輸入信號(hào)。反相器的兩個(gè)電路元件按照輸入信號(hào)IN的電位運(yùn)行，由此控制輸出信號(hào)OUT的電位。接著，參考圖13Β和13C解釋圖13Α所示反相器的工作原理。注意，在圖13Β和13C中，為了容易理解運(yùn)行狀態(tài)，每個(gè)電路元件簡(jiǎn)單地表示為一個(gè)開(kāi)關(guān)。圖13Β示出每個(gè)電路元件在輸入信號(hào)IN具有高電位側(cè)電位情況下的一種工作狀態(tài)。在此，將輸入信號(hào)IN的高電位側(cè)的電位稱作為VDD ’(VDD ’ ^ VDD)，并假定簡(jiǎn)化地解釋，η溝道型晶體管1302的閥值電壓(VTHn)等于或高于O (VTIfc彡O)，而ρ溝道型晶體管1301的閥值電壓(Vnip)等于或低于O (Vthp ( O)。當(dāng)ρ溝道型晶體管1301的柵極接收電位VDD’時(shí)，因?yàn)閂DD’彡VDD，柵極電壓變?yōu)閂gs彡O,因此，ρ溝道型晶體管1301轉(zhuǎn)為截止(OFF)。注意，柵極電壓相當(dāng)于從柵極電位減去源極電位獲得的電壓。此時(shí)，當(dāng)η溝道型晶體管1302的柵極接收電位VDD’時(shí)，因?yàn)閂DD’ >VSS，所以柵極電壓變?yōu)関es>0，因此，η溝道型晶體管1302轉(zhuǎn)為導(dǎo)通。因此，電源電位VSS作為輸出信號(hào)OUT的電位被施加到隨后的電路，。接著，在圖13C中示出在輸入信號(hào)IN具有低電位側(cè)電位的情況中，每個(gè)電路元件的工作狀態(tài)。在此，將輸入信號(hào)IN的低電位側(cè)的電位稱作為VSS’(VSS’ ( VSS)，并假定簡(jiǎn)化地解釋，η溝道型晶體管1302的閥值電壓(Vran)等于或高于0(VTHn彡O)，而ρ溝道型晶體管1301的閥值電壓(Vthp)等于或低于O (Vthp ( O)。當(dāng)η溝道型晶體管1302的柵極接收電位VSS’時(shí)，因?yàn)閂SS’等于或低于VSS(VSS’ ( VSS)，所以柵極電壓變?yōu)閂es ( O,因此，η溝道型晶體管1302轉(zhuǎn)為截止(OFF)。此時(shí)，當(dāng)ρ溝道型晶體管1301的柵極接收電位VSS’時(shí)，因?yàn)閂SS’低于VDD (VSS’〈VDD)，所以柵極電壓變?yōu)閂es低于0(Ves〈0)，因此，ρ溝道型晶體管1301轉(zhuǎn)為導(dǎo)通(ON)。因此，電源電位VDD作為輸出信號(hào)OUT的電位提供給隨后的電路。如此，每個(gè)電路元件按照輸入信號(hào)IN的電位運(yùn)行，由此控制輸出信號(hào)OUT的電位。參考圖13Β和13C描述的反相器工作原理是將輸入信號(hào)IN的二進(jìn)制電位(VDD’和VSS’)分別假定為VDD’彡VDD和VSS’ ( VSS的情況中的工作原理。下文中檢驗(yàn)的是在假設(shè)VDD’低于VDD(VDD’〈VDD)及VSS’高于VSS(VSS’ >VSS)的情況中，圖13A所示的反相器工作原理。注意建立VSS ’〈VDD’。首先，圖14A示出在輸入信號(hào)IN具有高電位側(cè)的電位VDD’(VDD’〈VDD)的情況中，每個(gè)電路元件的工作狀態(tài)。在這兒為了簡(jiǎn)化地描述，假設(shè)η溝道型晶體管1302的閥值電壓(VTHn)等于或高于0(VTHn彡O)及ρ溝道型晶體管1301的閥值電壓(Vthp)等于或低于O (Vthp ( O)。當(dāng)ρ溝道型晶體管1301的柵極接收電位VDD’時(shí)，因?yàn)榻⒘?VDD’〈VDD，所以柵極電壓變?yōu)関es〈0。因此，當(dāng)|Ves|>|VTHp|時(shí)，P溝道型晶體管1301轉(zhuǎn)為導(dǎo)通，此時(shí)，當(dāng)η溝道型晶體管1302的柵極接收電位VDD’時(shí)，因?yàn)閂DD’高于VSS (VDD’ >VSS)，所以柵極電壓變?yōu)閂es>0。這樣，η溝道型晶體管1302轉(zhuǎn)轉(zhuǎn)為導(dǎo)通。因此，ρ溝道型晶體管1301和η溝道型晶體管1302兩者都轉(zhuǎn)為導(dǎo)通(ON)。S卩，電路元件不象圖13B所示的情況，即使當(dāng)輸入信號(hào)IN具有高電位側(cè)的電位時(shí)，輸出信號(hào)OUT的電位也不轉(zhuǎn)為VSS。由流過(guò)各個(gè)晶體管的電流確定輸出信號(hào)OUT的電位。在圖14A中，當(dāng)η溝道型晶體管1302的Ves稱為Vesn及ρ溝道型晶體管1301的Ves稱為Vesp時(shí)，| Vesn|高于
Vgsp I (I VesnI > I Vgsp I)。因此，當(dāng)在每個(gè)晶體管的特性曲線和溝道寬度W對(duì)溝道長(zhǎng)度L的比率之間幾乎沒(méi)有差異時(shí)，輸出信號(hào)OUT的電位顯示出更接近VDD，而不是更接近VSS。然而，依據(jù)每個(gè)晶體管的遷移率，閥值電壓和溝道寬度W對(duì)溝道長(zhǎng)度L的比率，輸出信號(hào)OUT的電位有顯現(xiàn)出更接近于VDD，而不是更接近于VSS的可能。在這種情況中，數(shù)字電路不能正常運(yùn)行，導(dǎo)致較高的故障可能性。此外，它能在隨后的數(shù)字電路中引起相續(xù)的故障。圖14B示出在輸入信號(hào)IN具有低電位側(cè)電位VSS’(VSS’ >VSS)的情況中，每個(gè)電路元件的工作狀態(tài)。在此為了簡(jiǎn)化地描述，假設(shè)η溝道型晶體管1302的閥值電壓(VTHn)等于或高于O (Vnfc彡O)，而ρ溝道型晶體管1301的閥值電壓(Vthp)等于或低于O (Vthp ( O)。當(dāng)η溝道型晶體管1302的柵極接收電位VSS’時(shí)，因?yàn)閂SS’高于VSS (VSS’>VSS)，所以柵極電壓轉(zhuǎn)為ves〈0。因此，當(dāng)|Ves|>|VTttJ時(shí)，η溝道型晶體管1302轉(zhuǎn)變?yōu)閷?dǎo)通。此時(shí)，當(dāng)P溝道型晶體管1301的柵極接收電位VSS’時(shí)，因?yàn)閂SS’低于VDD(VSS’〈VDD)，所以柵極電壓轉(zhuǎn)為Ves〈0，這樣，ρ溝道型晶體管1301轉(zhuǎn)變?yōu)閷?dǎo)通。因此，依據(jù)VSS，VSS’和VTHn值，ρ溝道型晶體管1301和η溝道型晶體管1302兩者都轉(zhuǎn)為導(dǎo)通。這就意味著，電路元件不象圖13C所示的情況，即使當(dāng)輸入信號(hào)IN具有低電位側(cè)的電位時(shí)，輸出信號(hào)OUT的電位也不轉(zhuǎn)為VDD。由流過(guò)每個(gè)晶體管的電流確定輸出信號(hào)OUT的電位。在圖14Β中，當(dāng)η溝道型晶體管1302的Ves稱為Vesn及ρ溝道型晶體管1301的Ves稱為Vesp時(shí)，| Vesn| < | Vesp |。因此，當(dāng)在每個(gè)晶體管的特性曲線和溝道寬度W對(duì)溝道長(zhǎng)度L的比率之間幾乎沒(méi)有差異時(shí)，輸出信號(hào)OUT的電位顯示出更接近VDD，而不是更接近VSS。然而，依據(jù)每個(gè)晶體管的遷移率，閥值電壓和溝道寬度W對(duì)溝道長(zhǎng)度L的比率，輸出信號(hào)OUT的電位有顯現(xiàn)出更接近于VDD，而不是更接近于VSS的可能。在這種情況中，數(shù)字電路不能正常運(yùn)行，導(dǎo)致較高的故障可能性。此外，它能在隨后的數(shù)字電路中引起相續(xù)的故障。如上所述的，在圖13Α中所示的反相器中，當(dāng)輸入信號(hào)IN的二進(jìn)制電位VDD’和VSS’分別處于VDD’≥VDD和VSS’ ( VSS的關(guān)系時(shí)，獲得含有期望電位的輸出信號(hào)0UT，由此能正常運(yùn)行。然而，當(dāng)輸入信號(hào)IN的二進(jìn)制電位VDD’和VSS’分別處于VDD’〈VDD和VSS’ >VSS的關(guān)系時(shí)，不能獲得含有期望電位的輸出信號(hào)0UT，由此該反相器不能正常運(yùn)行。上述情況不 是專門(mén)地限制于反相器，而能應(yīng)用于其他數(shù)字電路。即，當(dāng)輸入信號(hào)IN的二進(jìn)制電位處于預(yù)定范圍外時(shí)，數(shù)字電路的電路元件會(huì)有故障。因此，不能獲得含有期望電位的輸出信號(hào)0UT，并且數(shù)字電路也不能正常運(yùn)行。從一個(gè)先前級(jí)的電路或接線提供的輸入信號(hào)電位不總是適合數(shù)字電路正常運(yùn)行一個(gè)合適值。在這種情況中，通過(guò)電平移動(dòng)器調(diào)節(jié)輸入信號(hào)的電位，數(shù)字電路就能夠正常運(yùn)行。然而，一般來(lái)說(shuō)使用電平移動(dòng)器很容易成為阻礙半導(dǎo)體器件高速運(yùn)行的原因，這是由于在電平移動(dòng)器中一個(gè)電路元件的運(yùn)行會(huì)觸發(fā)另一個(gè)電路元件的運(yùn)行，所以，電路元件的這種互相連動(dòng)運(yùn)行，致使輸出信號(hào)電位的上升或下降速率變得緩慢。另外，因?yàn)楫?dāng)電源電壓較低，由此電流減少時(shí)，晶體管不容易導(dǎo)通，其結(jié)果是高速的運(yùn)行變得困難，反之，當(dāng)增加電源電壓以獲得高速運(yùn)行時(shí)，又出現(xiàn)功耗增加增加的問(wèn)題。此外，因?yàn)棣菧系佬途w管1302和ρ溝道型晶體管1301同時(shí)導(dǎo)通以及短路電流流過(guò)晶體管，所以電流消耗也增加。為了解決前述問(wèn)題，有人建議在含有第一個(gè)輸入反相器和第二個(gè)輸入反相器的電平移動(dòng)器電路中，由電容器(電容元件)和偏置裝置對(duì)從第一個(gè)反相器輸入到第二個(gè)反相器的信號(hào)直流(DC)電平進(jìn)行轉(zhuǎn)換(參考專利文件I)。然而，在這種電路中，直流(DC)電平轉(zhuǎn)換電容器連接在構(gòu)成第二反相器的每個(gè)晶體管的柵極和第一反相器的輸出端之間，直流(DC)電平轉(zhuǎn)換電容器通過(guò)偏置裝置一直連接到高電平電源電位或低電平電源電位。因此，這些電容器的充電和放電對(duì)電路的動(dòng)態(tài)特性具有損壞性的影響(即，使電路運(yùn)行速率的降低)，或隨電容充電和放電的功率消耗增加到相當(dāng)大的程度。此時(shí)，當(dāng)晶體管的閥值電壓有起伏時(shí)，很難匹配每個(gè)電容對(duì)相應(yīng)晶體管的靜電電容。因此，直流電平轉(zhuǎn)換電容器兩端的電壓不能匹配于相應(yīng)晶體管的閥值電壓，這樣，晶體管的導(dǎo)通/截止操作不能正常運(yùn)行。[專利文件I]日本專利公報(bào)號(hào):Hei09-17236
發(fā)明內(nèi)容
本發(fā)明已經(jīng)考慮到上述問(wèn)題。本發(fā)明的一個(gè)目標(biāo)是提供一種數(shù)字電路，該電路能正常地運(yùn)而跟輸入信號(hào)的二進(jìn)制電位無(wú)關(guān)。發(fā)明人考慮到，通過(guò)預(yù)先儲(chǔ)存實(shí)際輸入到數(shù)字電路的信號(hào)電位和使該數(shù)字電路正常運(yùn)行所需的電位之間的電位差；以及在該數(shù)字電路中提供一個(gè)校正單元，該校正單元能將該電位差加到實(shí)際輸入到所述數(shù)字電路的所述信號(hào)電位上，以便給電路元件提供校正的電位，最終使數(shù)字電路正常運(yùn)行。通過(guò)使用所述校正單元，當(dāng)提供輸入信號(hào)的低電位側(cè)的電位時(shí)，η溝道型晶體管能夠截止，而當(dāng)提供輸入信號(hào)的高電位側(cè)的電位時(shí)，P溝道型晶體管能夠截止。其結(jié)果是數(shù)字電路能正常運(yùn)行。圖1A所示的是本發(fā)明數(shù)字電路的結(jié)構(gòu)。數(shù)字電路100包括:校正單元101，它校正輸入信號(hào)IN的電位；以及單個(gè)或多個(gè)電路元件102，依據(jù)由校正單元101校正的輸入信號(hào)控制電路元件102的運(yùn)行。依據(jù)電路元件的運(yùn)行控制輸出信號(hào)OUT的電位。圖1B所示的是一張簡(jiǎn)視圖，示出本發(fā)明數(shù)字電路的校正單元101的第一種結(jié)構(gòu)。第一種結(jié)構(gòu)的校正單元101包括電容元件123，用于校正輸入信號(hào)的高電位側(cè)或低電位側(cè)上的電位。校正單元101又包括:開(kāi)關(guān)130，用于控制將電源電位I供給電容元件123的第一電極；開(kāi)關(guān)131，用于控制將電源電位2供給電容元件123的第二電極；和開(kāi)關(guān)132，用于控制將輸入信號(hào)IN的電位供給電容兀件123的第一電極。而且，電容兀件123的第二電極和輸出接線端140連接在一起。注意，當(dāng)校正輸入信號(hào)IN的高電位側(cè)的電位時(shí)，建立電源電位I彡電源電位2。另一方面，當(dāng)校正輸入信號(hào)IN的低電位側(cè)的電位時(shí),建立電源電位I >電源電位2。此外，通過(guò)控制開(kāi)關(guān)130和131，可以將電源電位I和電源電位2之間的電位差儲(chǔ)存或保存在電容元件123內(nèi)。通過(guò)控制開(kāi)關(guān)132，當(dāng)電容元件123的第一電極接收輸入信號(hào)IN的電位時(shí)，保存在電容元件123內(nèi)的電位差被 加算到輸入信號(hào)IN的電位，并被輸入到隨后電路元件102。因此，通過(guò)將電源電位I和電源電位2之間的電位差控制在所希望的大小范圍內(nèi)，能夠控制供應(yīng)給電路元件102的電位的高低，電路元件102以及數(shù)字電路100因此能夠正
常運(yùn)行。正常運(yùn)行意味著下列情況中的運(yùn)行，即對(duì)應(yīng)于低電位側(cè)的輸入信號(hào)IN的輸出接線端的電位幾乎等效于在輸入信號(hào)IN等效于VSS情況中的輸出接線端的電位。同樣，正常運(yùn)行意味著下列情況中的運(yùn)行，即，對(duì)于輸入信號(hào)IN的位于高電位側(cè)的輸出接線端的電位總是等效于在輸入信號(hào)IN等效于VDD情況中的輸出接線端的電位。注意，除非隨后的數(shù)字電路有故障，否則即使輸出不等于VSS或VDD，也可以認(rèn)為運(yùn)行是正常的。圖1C中所示的是一張簡(jiǎn)化原理圖，示出本發(fā)明的數(shù)字電路的校正單元101的第二種結(jié)構(gòu)。該結(jié)構(gòu)的校正單元101是一個(gè)能用輸入信號(hào)的電位替代圖1B所示的電源電位I進(jìn)行校正操作的單元。具體地說(shuō)，第二種結(jié)構(gòu)的校正單元101包括用于校正輸入信號(hào)IN的電位的電容元件103。還應(yīng)注意，在校正輸入信號(hào)IN的高電位側(cè)的電位的情況中，輸入信號(hào)IN的高電位側(cè)的電位應(yīng)等于或低于電源電位的電位。此時(shí)，在校正輸入信號(hào)IN的低電位側(cè)的電位的情況中，輸入信號(hào)IN的低電位側(cè)的電位應(yīng)等于或高于電源電位的電位。在電容元件103中預(yù)先儲(chǔ)存輸入信號(hào)IN的高電位側(cè)或低電位側(cè)的電位中任何一方的電位和電源電位之間的電位差。用開(kāi)關(guān)108控制提供給電容元件103的電源電位。通過(guò)上述結(jié)構(gòu)，保存在電容元件103內(nèi)的電位差被加算到輸入信號(hào)IN的電位，并被輸入到隨后電路元件102。因此，通過(guò)將輸入信號(hào)IN的電位和電源電位之間的電位差控制在所希望的大小范圍內(nèi)，能夠控制供應(yīng)給電路元件102的電位的高低，電路元件102以及數(shù)字電路100因此能夠正常運(yùn)行。此時(shí)，當(dāng)電路元件102包括晶體管，并當(dāng)校正過(guò)的輸入信號(hào)輸入到晶體管柵極時(shí)，晶體管的柵極電容與保持電位差的電容元件串聯(lián)連接。因此，通過(guò)在晶體管柵極電容器和保持電位差的電容元件之間的串聯(lián)連接獲得的合成電容要小于由晶體管單個(gè)柵極電容獲得的電容。因此，能夠防止由柵極電容引起的晶體管的滯后操作從而實(shí)現(xiàn)高速運(yùn)行。此外，能夠防止電路單元中之一的晶體管故障，從而防止引起在應(yīng)該截止時(shí)處于導(dǎo)通情況，由此，能夠防止由漏電流引起的電源消耗量的增加。注意，在因保持在每個(gè)電容元件中的電荷的泄漏干擾數(shù)字電路的正常運(yùn)行之前，最好再次對(duì)保持在電容元件內(nèi)的電荷進(jìn)行初始化，并儲(chǔ)存有待校正的電位差。注意，在本發(fā)明中使用的開(kāi)關(guān)可以是任何一種開(kāi)關(guān)，例如電氣開(kāi)關(guān)或機(jī)械開(kāi)關(guān)。它可以是任何能控制電流的元件。它可以是晶體管，也可以是二極管，或用它們構(gòu)成的邏輯電路。因此，在將晶體管用作為開(kāi)關(guān)的情況中，因?yàn)樵摼w管就象一個(gè)開(kāi)關(guān)進(jìn)行工作，所以該晶體管的極性(導(dǎo)電性)不被特別限制。然而，當(dāng)較小的截止電流被期待時(shí)，最好使用具有小截止電流極性的晶體管。作為小截止電流的晶體管，還有提供LDD區(qū)域的晶體管等。此外希望，當(dāng)用作開(kāi)關(guān)的晶體管的源極端的電位在接近于低電位側(cè)的電源電位(Vss、Vgnd、0V等)的狀態(tài)運(yùn)行時(shí)，應(yīng)用η溝道型晶體管，相反，當(dāng)源級(jí)端的電位在接近于高電位側(cè)的電源電位(Vdd)的狀態(tài)運(yùn)行時(shí)，應(yīng)用P溝道型晶體管。這是因?yàn)槟軌蛟黾釉摼w管柵極和漏極間的電壓的絕對(duì)值，有助于該開(kāi)關(guān)有效地工作。還應(yīng)注意，可以使用η溝道型和ρ溝道型兩種晶體管，以構(gòu)成CMOS型開(kāi)關(guān)。而且，開(kāi)關(guān)不一定必須被提供在圖1所示的位置，只要電路能執(zhí)行上述運(yùn)行，其位置可由設(shè)計(jì)者來(lái)適當(dāng)決定，并且可以根據(jù)情況，增加或減少開(kāi)關(guān)個(gè)數(shù)。注意，在本發(fā)明中的“連接”意味著“電連接”。所以，在本發(fā)明公開(kāi)的結(jié)構(gòu)中，除了預(yù)定的連接關(guān)系以外，也可以在其間配置能夠電連接的其他元件(比如其他的元件或開(kāi)關(guān)等)。


圖1A-1C是示出本發(fā)明數(shù)字電路結(jié)構(gòu)的簡(jiǎn)圖；圖2是示出本發(fā)明的數(shù)字電路中之一的反相器的第一種結(jié)構(gòu)的簡(jiǎn)圖；圖3A和3B是示出圖2所示反相器的工作原理的簡(jiǎn)圖；圖4A和4B是示出圖2所示反相器的工作原理的簡(jiǎn)圖；圖5是示出本發(fā)明的數(shù)字電路中之一的反相器的第二種結(jié)構(gòu)的簡(jiǎn)圖；圖6A-6C是不出圖5所不反相器的工作原理的簡(jiǎn)圖；圖7是示出本發(fā)明的數(shù)字電路中之一的與非門(mén)的結(jié)構(gòu)的簡(jiǎn)圖；圖8A和8B是示出本發(fā)明的數(shù)字電路中之一的時(shí)鐘控制反相器的第二結(jié)構(gòu)的簡(jiǎn)圖；圖9A和9B分別是示出圖8A所示的時(shí)鐘控制反相器的等效電路框圖和定時(shí)圖；圖10是示出使用圖9所示的時(shí)鐘控制反相器的信號(hào)線驅(qū)動(dòng)電路的結(jié)構(gòu)的簡(jiǎn)圖；圖11是圖9A所示時(shí)鐘控制反相器的俯視圖；圖12A和12B是圖11的橫截面圖；圖13A-13C是示出普通反相器的結(jié)構(gòu)及工作原理的簡(jiǎn)圖；圖14A和14B是簡(jiǎn)圖，示出當(dāng)輸入信號(hào)電位不是所期望的值時(shí)，反相器的故障狀態(tài)；圖15是本發(fā)明的半導(dǎo)體顯示器件的輪廓圖；圖16A-16D是示出本發(fā)明的反相器的工作原理的簡(jiǎn)圖；圖17A-17D是示出本發(fā)明的反相器的工作原理的簡(jiǎn)圖；及圖18A-18H是示出應(yīng)用本發(fā)明的半導(dǎo)體器件的電子器具的簡(jiǎn)圖。
具體實(shí)施例方式實(shí)施方案模式I在本實(shí)施方案模式中，將描述本發(fā)明的數(shù)字電路之一的反相器的具體結(jié)構(gòu)和工作原理。圖2示出本實(shí)施方案模式的一個(gè)反相器的結(jié)構(gòu)。參考數(shù)字201表示校正單元，參考數(shù)字202表示電路元件組。校正單元201包括第一電容元件203，第二電容元件204，3個(gè)開(kāi)關(guān)205到207用于控制提供給第一電容元件203的電位，和3個(gè)開(kāi)關(guān)208到210用于控制提供給第二電容元件204的電位。開(kāi)關(guān)205控制將輸入信號(hào)電位提供給第一電容兀件203的第一電極。開(kāi)關(guān)206控制將高電位側(cè)的電源電位Vh提供給第一電容元件203的第一電極。開(kāi)關(guān)207控制將電源電位VDD提供給第一電容元件203的第二電極。開(kāi)關(guān)208控制將輸入信號(hào)電位提供給第二電容元件204的第一電極。開(kāi)關(guān)209控制將低電位側(cè)的電源電位'提供給第二電容元件204的第一電極。開(kāi)關(guān)210控制將電源電位VSS提供給第二電容元件204的第二電極。注意，本實(shí)施方案模式雖然示出了利用開(kāi)關(guān)207將電源電位VDD提供給第一電容元件203的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第一電容元件203的第二電極的電位也可以是電源電位VDD以外的電位，還可以配合輸入信號(hào)的電位，適當(dāng)?shù)卣{(diào)節(jié)提供的電位。同樣地，本實(shí)施方案模式雖然示出了利用開(kāi)關(guān)210將電源電位VSS提供給第二電容元件204的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第二電容元件204的第二電極的電位也可以是電源電位VSS以外的電位，還可以配合輸入信號(hào)的電位，適當(dāng)?shù)卣{(diào)節(jié)提供的電位。電路元件組202包括一個(gè)ρ溝道型晶體管211和一個(gè)η溝道型晶體管212。ρ溝道型晶體管211的第一接線端(這兒為源極)接收電源電位VDD。另一方面，η溝道型晶體管212的第一接線端(這兒為源極)接收電源電位VSS。此時(shí)，ρ溝道型晶體管211的第二接線端(這兒為漏極)和η溝道型晶體管212的第二接線端(這兒為漏極)互相連接，并且上述兩個(gè)晶體管的第二接線端的電位，作為輸出信號(hào)OUT的電位提供給隨后電路。第一電容元件203的第二電極連接到P溝道型晶體管211的柵極，而第二電容元件204的第二電極連接到η溝道型晶體管212的柵極。注意，VDD高于 VSS (VDD>VSS)，而 Vh 高于 VjVH>Vj，同樣，VDD 高于 VH(VDD>VH)，而Vl高于VSS (VL>VSS)。將電源電位Vh設(shè)置得近于，如果可能，最好低于在正常操作時(shí)的輸入信號(hào)IN的高電位側(cè)的電位。從而，當(dāng)提供高電位側(cè)的電位時(shí)，P溝道型晶體管211容易轉(zhuǎn)為截止。同樣，將電源電位八設(shè)置得近于，如果可能，最好高于在正常操作時(shí)的輸入信號(hào)IN的低電位側(cè)的電位。從而，當(dāng)提供低電位側(cè)的電位時(shí)，η溝道型晶體管212容易轉(zhuǎn)為截止。在本實(shí)施方案模式中，假定輸入信號(hào)IN的高電位側(cè)的電位等于電源電位Vh,而輸入信號(hào)IN的低電位側(cè)的電位等于電源電位 而且，建立VH-'〉VTHn，VH〈VTHp。本實(shí)施方案模式描述的反相器的工作原理是將電路元件組202包括的ρ溝道型晶體管211和η溝道型晶體管212的閥值電壓都假定為O的情況中的工作原理，但實(shí)際的電路中的閥值電壓不一定為O。在這種情況中，比如當(dāng)ρ溝道型晶體管211的閥值電壓稱為Vthp時(shí)，優(yōu)選設(shè)置電源電位Vh比正常操作的輸入信號(hào)in的高電位側(cè)電位高IvthpI以上。同樣，當(dāng)η溝道型晶體管212的閥值電壓稱為Vnfc時(shí)，優(yōu)選設(shè)置電源電位' 比正常操作的輸入信號(hào)IN的低電位側(cè)電位低|VTHn|以下。從而,可以防止發(fā)生常導(dǎo)通狀態(tài)(normally-on),且當(dāng)P溝道型晶體管211或η溝道型晶體管212導(dǎo)通時(shí)，可以將|Ves|值增加到最大，從而獲得更大的開(kāi)電流。接著，將參考圖3給出圖2所示反相器的工作原理的說(shuō)明。注意，本發(fā)明數(shù)字電路的工作原理被區(qū)別為:儲(chǔ)存有待校正的電位差的操作，及作為數(shù)字電路主要功能的正常操作。首先參考圖3來(lái)解釋儲(chǔ)存電位差的操作。儲(chǔ)存在第一電容元件203和第二電容元件的應(yīng)該存儲(chǔ)的電位差不同。電源電位VDD和高電位側(cè)電源電位Vh的電位差儲(chǔ)存在第一電容元件203內(nèi)，電源電位VSS和低電位側(cè)電源電位\的電位差儲(chǔ)存在第二電容元件204內(nèi)。具體地說(shuō)，如圖3A所示那樣，使開(kāi)關(guān)205斷開(kāi)，并使開(kāi)關(guān)206和207閉合。接著，將電源電位Vh施加到第一電容元件203的第一電極，將電源電位VDD施加到第一電容元件的第二電極。從而,通過(guò)電源電位Vh和電源電位VDD，將電荷儲(chǔ)存在第一電容元件203。同樣，使開(kāi)關(guān)208斷開(kāi)，并使開(kāi)關(guān)209和210閉合。接著，將電源電位\施加到第二電容元件204的第一電極，將電源電位VSS施加到第二電容元件204的第二電極。由此，通過(guò)電源電位\和電源電位VSS，將電荷儲(chǔ)存在第二電容元件204。
接著，如圖3B所示，通過(guò)斷開(kāi)開(kāi)關(guān)205，206，207，保存在第一電容元件203上積聚的電荷，由此，儲(chǔ)存了電源電位VDD和電源電位Vh之間的電位差(稱為Va)。同樣，通過(guò)斷開(kāi)開(kāi)關(guān)208，209，210，保持在第二電容元件204上積聚的電荷，由此，儲(chǔ)存了電源電位VSS和電源電位\之間的電位差(稱為Vc2)。接著，將給出根據(jù)存儲(chǔ)的電位差來(lái)執(zhí)行輸入信號(hào)的電位校正，以及依據(jù)該校正過(guò)的電位進(jìn)行正常操作的說(shuō)明。接著，將參考圖4Α給出輸入信號(hào)IN的電位在高電位側(cè)(在該實(shí)施方案模式中為Vh)的情況中的操作的說(shuō)明。在正常操作中，開(kāi)關(guān)206，207，209和210 —直都斷開(kāi)，而開(kāi)關(guān)205，208 —直都閉合。輸入信號(hào)電位Vh經(jīng)開(kāi)關(guān)205,208提供給第一電容兀件203的第一電極和第二電容兀件204的第一電極。 遵守電荷守恒律，第一電容元件203兩電極間的電位差和第二電容元件204兩電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位Vh時(shí)，將它的第二電極的電位保持在將電位差Va加算到電位Vh上的一個(gè)電位上。這時(shí)的電位差SVa=電源電位VDD -電源電位Vh，這意味著第一電容元件203的第二電極電位為VDD。因此，ρ溝道型晶體管211的柵極接收第二電極電位VDD，這樣，ρ溝道型晶體管211的柵極電壓變?yōu)?br> O,因此，ρ溝道型晶體管211轉(zhuǎn)為截止。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位Vh時(shí)，將它的第二電極的電位保持在電位電位差Vc2被加算在Vh的一個(gè)電位上。這時(shí)的電位差為Vc2=電源電位VSS -電源電位 '，意指第二電容元件204的第二電極的電位為VH+VSS - \。因此，η溝道型晶體管212的柵極電壓為Ves=V11 - \。此時(shí)，在Vh - VL>VTHn的情況中，η溝道型晶體管212轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號(hào)IN的電位為Vh時(shí)，電源電位VSS作為輸出信號(hào)OUT的電位被提供給隨后的電路。接著，將參考圖4Β給出輸入信號(hào)IN的電位在低電位側(cè)(在這個(gè)實(shí)施例模式中為Vl)情況中的操作的說(shuō)明。在如上所述的通常的操作中，開(kāi)關(guān)206，207，209和210 —直斷開(kāi)，而開(kāi)關(guān)205和208 一直閉合。輸入信號(hào)IN的電位\經(jīng)開(kāi)關(guān)205和208提供給第一電容元件203的第一電極和第二電容兀件204的第一電極。遵守電荷守恒定律，第一電容元件203兩電極間的電位差和第二電容元件204兩電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位\時(shí)，它的第二電極電位保持在將電位差Va加算到電位\上的電位。這時(shí)的電位差SVa=電源電位VDD -電源電位VH，意指第一電容元件203的第二電極電位為'+VDD-Vh。因此，ρ溝道型晶體管211的柵極電壓為Ves=' - Vho此時(shí)，在八-VH〈VTHp的情況中，ρ溝道型晶體管211轉(zhuǎn)為導(dǎo)通。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位\時(shí)，它的第二電極電位被保持在電位\和電位差Vc2相加的電位上。這時(shí)的電位差為Vc2=電源電位VSS -電源電位'，意指第二電容元件204的第二電極的電位為VSS。η溝道型晶體管212的柵極接收第二電極電位VSS，而η溝道型晶體管212的柵極電壓為0，這樣，η溝道型晶體管212轉(zhuǎn)為截止。
因此，當(dāng)輸入信號(hào)IN的電位為Vl時(shí)，電源電位VDD作為輸出信號(hào)OUT的電位被提供給隨后電路。根據(jù)上述的結(jié)構(gòu)，本發(fā)明能夠提供一種數(shù)字電路，該數(shù)字電路可同時(shí)獲得電位差Vci和電位差Ve2,而與輸入信號(hào)的電位無(wú)關(guān)。應(yīng)當(dāng)注意，在本實(shí)施方案模式中，由開(kāi)關(guān)207或210控制將電源電位VSS或VDD提供給每個(gè)電容元件的第二電極，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_(kāi)關(guān)207控制將電源電位VH’提供給第一電容元件203的第二電極，該電源電位VH’不同于電源電位VDD。并且，由開(kāi)關(guān)210控制將電源電位VJ提供給第二電容元件204的第二電極，該電源電位V不同于電源電位VSS。在這種情況中，當(dāng)把輸入信號(hào)IN的高電位側(cè)的電位稱為VH’’，把它的低電位側(cè)的電位稱為V’時(shí)，V ’ +V^ -Vl-VSS高于VTHn(VH’ ’ +V^ -VL-VSS>VTIfc)，而
V’ +V -Vh-VDD 低于 Vthp(V ’ +V -VH-VDD<VTHP)。此外，V ’ +V -Vl-VSS ( Nmn,并且，
V’ +V -Vh-VDD ^ Vthp的關(guān)系是理想的。注意，當(dāng)用開(kāi)關(guān)207或開(kāi)關(guān)210控制將電源電位VSS或VDD提供給電容元件的第二電極的情況中，與利用不同于電源電位VSS或VDD的電位VJ或VH’時(shí)相比，能夠減少用于提供電源電位的布線個(gè)數(shù)。實(shí)施方案模式2在本實(shí)施方案模式中，將描述本發(fā)明的數(shù)字電路之一的反相器的結(jié)構(gòu)，該結(jié)構(gòu)不同于實(shí)施方案模式I中描述的結(jié)構(gòu)。圖5將示出本實(shí)施方案模式的反相器的結(jié)構(gòu)。參考數(shù)字301表示校正單元，參考數(shù)字302表示電路元件組。

校正單元301包括:第一電容元件303 ;第二電容元件304 ;用于控制將電源電位VDD提供給第一電容元件303的開(kāi)關(guān)305 ;以及用于控制將電源電位VSS提供給第二電容元件304的開(kāi)關(guān)306。應(yīng)該注意，雖然本實(shí)施方案模式說(shuō)明了利用開(kāi)關(guān)305將電源電位VDD提供給第一電容元件303的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第一電容元件303的第二電極的電位也可以是電源電位VDD以外的電位，另外，還可以配合輸入信號(hào)的電位適當(dāng)?shù)卣{(diào)節(jié)提供的電位。同樣，本實(shí)施方案模式雖然說(shuō)明了利用開(kāi)關(guān)306將電源電位VSS提供給第二電容元件304的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第二電容元件304的第二電極的電位也可以是電源電位VSS以外的電位，另外，還可以配合輸入信號(hào)的電位適當(dāng)?shù)卣{(diào)節(jié)提供的電位。電路元件組302包括一個(gè)ρ溝道型晶體管311和一個(gè)η溝道型晶體管312。ρ溝道型晶體管311的第一接線端(這兒為源極)接收電源電位VDD。此時(shí)，η溝道型晶體管312的第一接線端(這兒為源極)接收電源電位VSS。此時(shí)，ρ溝道型晶體管311的第二接線端(這兒為漏極)和η溝道型晶體管312的第二接線端(這兒為漏極)互相連接，這兩個(gè)晶體管的第二接線端的電位作為輸出信號(hào)OUT的電位被提供給隨后電路。注意，VDD高于VSS(VDD>VSS)。而且，當(dāng)VSS連接在η溝道型晶體管312和開(kāi)關(guān)306時(shí)，當(dāng)把輸入信號(hào)IN的高電位側(cè)的電位稱為Vh，把它的低電位側(cè)的電位稱為\ W, Vh-Vl高于VTHn(VH-'〉VTHn)，而 Vl-Vh 低于 V(VVH〈V)。第一電容元件303的第二電極連接到P溝道型晶體管311的柵極，而第二電容元件304的第二電極連接到η溝道型晶體管312的柵極。接著，將參考圖6給出圖5所示反相器的工作原理的說(shuō)明。注意，圖6的反相器的工作原理被區(qū)分為:儲(chǔ)存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是，本實(shí)施方案模式的反相器中，電源電位是按順序地提供給第一電容元件和第二電容元件,而不是同時(shí)地提供給每個(gè)電容元件。首先參考圖6Α來(lái)解釋在第一電容元件303中儲(chǔ)存電位差的操作。如圖6Α所示，使開(kāi)關(guān)305閉合,并使開(kāi)關(guān)306斷開(kāi)，以將輸入信號(hào)的高電位側(cè)電位Vh施加到第一電容兀件303的第一電極。根據(jù)上述結(jié)構(gòu)，電荷通過(guò)輸入信號(hào)的高電位側(cè)電位Vh和電源電位VDD,被儲(chǔ)存在第一電容元件303。接著，通過(guò)斷開(kāi)開(kāi)關(guān)305，保持在第一電容元件303上積聚的電荷，由此，電源電位VDD和輸入信號(hào)的高電位側(cè)電位Vh之間的電位差(稱為Va)被儲(chǔ)存。接著，參考圖6Β來(lái)解釋在第二電容元件304中儲(chǔ)存電位差的操作。如圖6Β所示，使開(kāi)關(guān)305斷開(kāi)，并使開(kāi)關(guān)306閉合，以將輸入信號(hào)的低電位側(cè)電位'施加到第二電容元件304的第一電極。根據(jù)上述結(jié)構(gòu)，電荷通過(guò)輸入信號(hào)的低電位側(cè)電位Vlj和電源電位VSS,被儲(chǔ)存在第二電容元件304。接著，通過(guò)斷開(kāi)開(kāi)關(guān)306，保持在第二電容元件304上積聚的電荷，由此，電源電位VSS和輸入信號(hào)的低電位側(cè)電位\之間的電位差(稱為Vc2)被儲(chǔ)存。注意，先前將電荷積聚在第一電容元件303，或先將電荷積聚在第二電容元件304中都可以。接著，將給出根據(jù)存儲(chǔ)的電位差來(lái)執(zhí)行輸入信號(hào)的電位校正，以及依據(jù)該校正過(guò)的電位進(jìn)行正常操作的說(shuō)明。如圖6C所示，在正常操作的情況中，開(kāi)關(guān)305和306總是斷開(kāi)的。遵守電荷守恒律，第一電容元件303兩電極間的電位差和第二電容元件304兩電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位Vh時(shí)，它的第二電極的電位被保持在將電位差Va加算到電位Vh上的電位上。這時(shí)的電位差為Va=電源電位VDD -輸入信號(hào)的高電位側(cè)電位Vh，這意味著第一電容元件303的第二電極電位為VDD。因此，P溝道型晶體管311的柵極接收第二電極電位VDD，這樣，ρ溝道型晶體管311的柵極電壓變?yōu)?，因此，ρ溝道型晶體管311轉(zhuǎn)為截止。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位Vh時(shí)，它的第二電極的電位被保持在電位Vh和電位差Vc2相加的電位上。這時(shí)的電位差為Vc2=電源電位VSS -輸入信號(hào)的低電位側(cè)電位 '，意指第二電容元件304的第二電極的電位為VH+VSS - \。因此，η溝道型晶體管312的柵極電壓為Ves=V11 - Vlo此時(shí)，在Vh - VL>VTHn的情況中，η溝道型晶體管312轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號(hào)IN的電位為Vh時(shí)，電源電位VSS作為輸出信號(hào)OUT的電位提供給隨后的電路。在輸入信號(hào)IN的電位的處于低電位側(cè)的電位Vlj的情況中，第一電容兀件303的第一電極和第二電容兀件304的第一電極接收輸入信號(hào)的電位\。遵守電荷守恒定律，第一電容元件303兩電極間的電位差和第二電容元件304兩電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位\時(shí)，它的第二電極電位被保持在將電位差Va加算到電位\上的電位上。這時(shí)的電位差為Va=電源電位VDD -輸入信號(hào)的高電位側(cè)電位Vh，意指第一電容元件303的第二電極電位為'+VDD-Vh。因此，P溝道型晶體管311的柵極電壓為Ves=' - Vho此時(shí)，在八-VH〈VTHp的情況中，η溝道型晶體管311轉(zhuǎn)為導(dǎo)通。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位\時(shí)，它的第二電極電位被保持在電位\和電位差Vc2相加的電位上。這時(shí)的電位差為Vc2=電源電位VSS -輸入信號(hào)的低電位側(cè)電位 '，意指第二電容元件304的第二電極的電位為VSS。η溝道型晶體管312的柵極接收第二電極電位VSS，而η溝道型晶體管312的柵極電壓為0，這樣，η溝道型晶體管312轉(zhuǎn)為截止。因此，當(dāng)輸入信號(hào)IN的電位為\時(shí)，電源電位VDD作為輸出信號(hào)OUT的電位提供給隨后電路。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號(hào)電位無(wú)關(guān)。此外，與圖2所示的數(shù)字電路相比，能夠減少用于校正單元的開(kāi)關(guān)個(gè)數(shù)，因此，用更簡(jiǎn)單的結(jié)構(gòu)能夠獲得本發(fā)明的效果。應(yīng)當(dāng)注意，在本實(shí)施方案模式中，提供給每個(gè)電容元件的第二電極的電源電位VSS或VDD由開(kāi)關(guān)305或306控制，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_(kāi)關(guān)305控制將電源電位VH’提供給第一電容元件303的第二電極，該電源電位VH’不同于電源電位VDD。另外，由開(kāi)關(guān)306控制將電源電位VJ提供給第二電容元件304的第二電極，該電源電位V不同于電源電位VSS。在這種情況中，Vh+V^ -VfVSS高于VTHn(Vh+'’ -Vf VSS>VTHn)，而\+V -Vh-VDD 低于 VTHp(Vl+Vh’ -VH-VDD〈VTHp)。而且，理想的是其關(guān)系為 -VSS ≤ Vnfc，及
V-VDD ≥ V.。注意，當(dāng)用開(kāi)關(guān)305或開(kāi)關(guān)306控制將電源電位VSS或VDD提供給每個(gè)電容元件的第二電極的情況中，與提供不同于電源電位VSS或VDD的電位或VH’時(shí)相比，能夠減少用于提供電源電位的布線個(gè)數(shù)。另一方面，在提供不同于電源電位VSS或VDD的電位VJ或VH’的情況中，與在用開(kāi)關(guān)305或開(kāi)關(guān)306控制將電源電位VSS或VDD提供給每個(gè)電容元件的第二電極時(shí)相比，可以配合P溝道型晶體管311和η溝道型晶體管312的閥值電壓，適當(dāng)?shù)卦O(shè)定儲(chǔ)存在每個(gè)電容元件的電位差。雖然本實(shí)施方案模式描述的反相器的工作原理是將電路元件組302包括的P溝道型晶體管311和η溝道型晶體管312的閥值電壓都假定為O的情況時(shí)的工作原理，但實(shí)際的電路中，閥值電壓不一定為O。在這種情況中，當(dāng)ρ溝道型晶體管311的閥值電壓稱為Vthp時(shí)，優(yōu)選設(shè)置電源電位VH’比正常操作的輸入信號(hào)IN的高電位側(cè)電位￥11高|VTHp以上。同樣，當(dāng)η溝道型晶體管312的閥值電壓稱為VTHn時(shí)，優(yōu)選設(shè)置電源電位VJ比正常操作的輸入信號(hào)IN的低電位側(cè)電位'低|VTHn|以下。根據(jù)上述結(jié)構(gòu)，能夠配合每個(gè)晶體管的閥值，校正輸入信號(hào)的電位，從而進(jìn)一步提高數(shù)字電路運(yùn)行的可靠性。實(shí)施方案模式3在本實(shí)施方案模式中，將描述一種與非門(mén)結(jié)構(gòu)，那是本發(fā)明數(shù)字電路中的一種。圖7所示的本實(shí)施方案模式中的與非門(mén)包括第一校正單元401和第二校正單元402和電路元件組403。第一校正單元401包括第一電容元件404 ;第二電容元件405 ；開(kāi)關(guān)406，用于控制提供給第一電容元件404的電源電位VDD ;和開(kāi)關(guān)407，用于控制提供給第二電容元件405的電源電位VSS。
第二校正單元402包括第三電容元件411 ;第四電容元件412 ;開(kāi)關(guān)413，用于控制提供給第三電容元件411的電源電位VDD;和開(kāi)關(guān)414，用于控制提供給第四電容元件412的電源電位VSS。電路元件組403包括兩個(gè)ρ溝道型晶體管420和421及兩個(gè)η溝道型晶體管422和423。ρ溝道型晶體管420的第一接線端(這兒為源極)和ρ溝道型晶體管421的第一接線端(這兒為源極)接收電源電位VDD。而且，ρ溝道型晶體管420第二接線端(這兒為漏極)連接到P溝道型晶體管421的第二接線端(這兒為漏極)。此外，η溝道型晶體管422的第一接線端(這兒為源極)接收電源電位VSS。η溝道型晶體管422的第二接線端(這兒為漏極)連接到η溝道型晶體管423的第一接線端(這兒為源極)。η溝道型晶體管423的第二接線端(這兒為漏極)連接到P溝道型晶體管420和421的第二接線端。注意，η溝道型晶體管423的第二接線端的電位和ρ溝道型晶體管420和421的第二接線端的電位作為輸出信號(hào)OUT的電位提供給隨后的電路。第一電容元件404的第二電極連接到ρ溝道型晶體管420的柵極。第二電容元件405的第二電極連接到η溝道型晶體管422的柵極。第三電容元件411的第二電極連接到P溝道型晶體管421的柵極。第四電容元件412的第二電極連接到η溝道型晶體管423的柵極。輸入信號(hào)IN1輸入到第一電容元件404的第一電極和第二電容元件405的第一電極。而且，輸入信號(hào)IN2輸入到第三電容元件411的第一電極和第四電容元件412的第一電極。注意，VDD高于VSS(VDD>VSS)。而且，當(dāng)把輸入信號(hào)的高電位側(cè)的電位稱為Vh，把它的低電位側(cè)的電位稱為\，P溝道型晶體管420，421的閥值電壓稱為VTHp，η溝道型晶體管422，423 的閥值電壓稱為 VTHn 時(shí)，Vh-Vl 高于 VTHn(Vh-VJVthJ，而 低于 VTHp (VL-VH<VTHp)。注意，將圖7所示的與非門(mén)的工作原理區(qū)別為:儲(chǔ)存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是，本實(shí)施方案模式的與非門(mén)中，電源電位是按順序地提供給第一電容元件404和第二電容元件405而不是同時(shí)地提供給每個(gè)電容元件，并且，電源電位是按順序地提供給第三電容元件411和第四電容元件412而不是同時(shí)地提供給每個(gè)電容元件。當(dāng)在第一電容元件404中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)406閉合，并使開(kāi)關(guān)407斷開(kāi)，以將輸入信號(hào)IN1的高電位側(cè)的電位Vh施加到第一電容元件404的第一電極。接著，在充分積聚電荷后，通過(guò)斷開(kāi)開(kāi)關(guān)406，以保持在第一電容元件404上積聚的電荷。同樣，當(dāng)在第二電容元件405中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)407閉合，并使開(kāi)關(guān)406斷開(kāi)，以將輸入信號(hào)IN1的低電位側(cè)電位'施加到第二電容元件405的第一電極。接著，在充分積聚電荷后，通過(guò)斷開(kāi)開(kāi)關(guān)407，以保持在第二電容元件405上積聚的電荷。當(dāng)在第三電容元件411中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)413閉合，并使開(kāi)關(guān)414斷開(kāi)，以將輸入信號(hào)IN2的高電位側(cè)電位Vh施加到第三電容兀件411的第一電極。接著，在充分積聚電荷后，通過(guò)斷開(kāi)開(kāi)關(guān)413，以保持在第三電容元件411上積聚的電荷。同樣，當(dāng)在第四電容元件412中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)414閉合，并使開(kāi)關(guān)413斷開(kāi)，以將輸入信號(hào)IN2的低電位側(cè)電位'施加到第四電容元件412的第一電極。接著，在充分積聚電荷后，通過(guò)斷開(kāi)開(kāi)關(guān)414，以保持在第四電容元件412上積聚的電荷。
接著，在正常操作的情況中，通過(guò)儲(chǔ)存的電位差和所述校正的電位對(duì)輸入信號(hào)的所述電位的校正來(lái)進(jìn)行正常操作。并且在正常操作的情況中，使開(kāi)關(guān)406，407，413和414總是斷開(kāi)。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號(hào)電位無(wú)關(guān)。應(yīng)當(dāng)注意，在本實(shí)施方案模式中，由開(kāi)關(guān)406，407，413和414控制將電源電位VSS或VDD提供給每個(gè)電容元件的第二電極，然而，本發(fā)明不局限制于這種結(jié)構(gòu)?？梢杂砷_(kāi)關(guān)406控制將電源電位Vm’提供給第一電容元件404的第二電極，該電源電位Vm’不同于電源電位VDD。另外也可以由開(kāi)關(guān)407控制將電源電位Vu’提供給第二電容元件405的第二電極，該電源電位Vu’不同于電源電位VSS。在這種情況中，VH+VU’ -'-VSS高于VTHn(VH+Vu’ -VL-VSS>VTHn)，而 Vl+Vh1’ -Vh-VDD 低于 VTHp ('+Vhi ’ -VH_VDD〈VTHp)。此外，理想的是其關(guān)系為 Vu’ -VSS ( Vnfc，及 VH1’ -VDD 彡 V_。另外，也可以由開(kāi)關(guān)413控制將電源電位Vh2 ’提供給第三電容元件411的第二電極，該電源電位Vh2’不同于電源電位VDD。此外，由開(kāi)關(guān)414控制將電源電位Vl/提供給第四電容元件412的第二電極，該電源電位VJ不同于電源電位VSS。在這種情況中，Vh+Vl2’ -Vl-VSS 高于 VTIfc(VH+VL2’ -VL-VSS>VTHn)，而 Vl+VH2’ -Vh-VDD 低于VTHp(Vl+VH2’ -VH-VDD〈VTHp)。此外，理想的是其關(guān)系為 ν 2’ -VSS ( VTHn，及 Vh2’ -VDD 彡 V.。注意，在用開(kāi)關(guān)406，407，413和414控制將電源電位VSS或VDD提供給電容元件的第二電極的情形中，與在提供不同于電源電位VSS或VDD的電位時(shí)相比，能夠減少用于提供電源電位的布線個(gè)數(shù)。另一方面，在提供不同于電源電位VSS或VDD的電位的情況中，與在用開(kāi)關(guān)406，407，413，414控制將電源電位VSS或VDD提供給電容元件的第二電極時(shí)相比，可以配合每個(gè)晶體管420-423的閥值來(lái)適當(dāng)?shù)卦O(shè)定儲(chǔ)存在每個(gè)電容元件的電位差。例如，當(dāng)ρ溝道型晶體管420，421的閥值電壓為Vthp時(shí)，優(yōu)選設(shè)置電源電位VH1’，VH2’比正常操作的輸入信號(hào)的高電位側(cè)電位Vh高|VTHp|以上。同樣，當(dāng)η溝道型晶體管421，423的閥值電壓稱為Vnfc時(shí)，優(yōu)選設(shè)置電源電位Vu’，VJ比正常操作的輸入信號(hào)的低電位側(cè)電位八低|VTttJ以下。根據(jù)上述結(jié)構(gòu)，能夠配合每個(gè)晶體管的閥值，校正輸入信號(hào)，從而進(jìn)一步提高數(shù)字電路運(yùn)行的可靠性。注意，盡管本實(shí)施方案模式中示出了如圖5所示那樣，采用圖1C所示的第二種結(jié)構(gòu)的實(shí)例。但也可以采用如圖4所示那樣，采用圖1B所示的第一種結(jié)構(gòu)。雖然在本實(shí)施方案模式中示出了根據(jù)本發(fā)明獲得與非門(mén)的實(shí)例，但本發(fā)明也適用于各種各樣的邏輯電路，如或非門(mén)或選通門(mén)等。實(shí)施方案模式4在本實(shí)施方案模式中，描述本發(fā)明的數(shù)字電路之一的時(shí)鐘控制反相器的結(jié)構(gòu)。圖8Α示出的實(shí)施方案模式的一個(gè)時(shí)鐘控制反相器包括校正單元501和電路元件組 502。校正單兀501包括第一電容兀件503 ;第二電容兀件504 ;用于控制將電源電位VDD提供給第一電容元件503的開(kāi)關(guān)505 ;和用于控制將電源電位VSS提供給第二電容元件504的開(kāi)關(guān)506。 電路元件組502包括兩個(gè)ρ溝道型晶體管520和521及兩個(gè)η溝道型晶體管522和523。ρ溝道型晶體管520的第一接線端(這兒為源極)接收電源電位VDD。ρ溝道型晶體管520的第二接線端(這兒為漏極)和P溝道型晶體管521的第一接線端(這兒為源極)互相連接。此外，η溝道型晶體管523的第一接線端(這兒為源極)接收電源電位VSS。η溝道型晶體管523的第二接線端(這兒為漏極)連接到η溝道型晶體管522的第一接線端(這兒為源極)。η溝道型晶體管522的第二接線端(這兒為漏極)連接到ρ溝道型晶體管521的第二接線端(這兒為漏極)。注意，η溝道型晶體管522的第二接線端的電位和ρ溝道型晶體管521的第二接線端的電位作為輸出信號(hào)OUT的電位提供給隨后的電路。第一電容元件503的第二電極連接到P溝道型晶體管520的柵極。第二電容元件504的第二電極連接到η溝道型晶體管523的柵極。輸入信號(hào)IN輸入到第一電容元件503的第一電極和第二電容元件504的第一電極。而且，時(shí)鐘信號(hào)CK輸入到P溝道型晶體管521的柵極，另外，時(shí)鐘信號(hào)的極性進(jìn)行反相獲得的反轉(zhuǎn)時(shí)鐘信號(hào)CKb輸入到η溝道型晶體管522的柵極。注意，VDD高于VSS(VDD>VSS)。而且，當(dāng)把輸入信號(hào)IN的高電位側(cè)的電位稱為VH’把它的低電位側(cè)的電位稱為\，且P溝道型晶體管520的閥值電壓為VTHP，η溝道型晶體管523 的閥值電壓為 VTHn 時(shí)，Vh-Vl 高于 VTHn(VH-VL>VTHn)，而 VVh 低于 VTHp (VL-VH<VTHp)。注意，和實(shí)施方案模式1-3的情況相同，圖8A所示的時(shí)鐘控制反相器的工作原理被區(qū)分為:儲(chǔ)存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是，本實(shí)施方案模式的時(shí)鐘控制反相器中，電源電位是按順序地提供給第一電容兀件503和第二電容元件504,而不是同時(shí)地提供給每個(gè)電容元件。當(dāng)在第一電容元件503中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)505閉合，并使開(kāi)關(guān)506斷開(kāi)，以將輸入信號(hào)的高電位側(cè)電位Vh施加到第一電容元件503的第一電極。接著，將電荷儲(chǔ)存在第一電容兀件503后,通過(guò)斷開(kāi)開(kāi)關(guān)505,以保持在第一電容兀件503上積聚的電荷。同樣，當(dāng)在第二電容元件504中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)506閉合，并使開(kāi)關(guān)505斷開(kāi)，以將輸入信號(hào)的低電位側(cè)電位\施加到第二電容元件504的第一電極。接著，將電荷儲(chǔ)存在第二電容元件504后，通過(guò)斷開(kāi)開(kāi)關(guān)506，以保持在第二電容元件504上積聚的電荷。接著，在正常操作的情況中，通過(guò)儲(chǔ)存的電位差來(lái)進(jìn)行輸入信號(hào)IN的電位的校正。并且在正常操作的情況中，使開(kāi)關(guān)505和506總是斷開(kāi)。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號(hào)的電位無(wú)關(guān)。注意，ρ溝道型晶體管521和ρ溝道型晶體管520的連接方法不限于如圖8A中所示的結(jié)構(gòu)。例如，也可以采用由P溝道型晶體管521控制將電源電位VDD提供給P溝道型晶體管520的源極的連接方法。同樣，η溝道型晶體管522和η溝道型晶體管523的連接方法不限于如圖8Α中所示的結(jié)構(gòu)。例如，也可以采用由η溝道型晶體管522控制將電源電位VSS提供給η溝道型晶體管523的源極的連接方法。隨后，將描述一種時(shí)鐘控制反相器的結(jié)構(gòu)，該時(shí)鐘控制反相器的結(jié)構(gòu)不同于圖8Α中描述的結(jié)構(gòu)。在圖8Β中所示的本實(shí)施方案模式的時(shí)鐘控制反相器利用與圖8Α所示的時(shí)鐘控制反相器不同的連接結(jié)構(gòu)來(lái)連接校正單元501和電路元件組502。具體地說(shuō)，時(shí)鐘信號(hào)CK輸入到第一電容兀件503的第一電極,并且時(shí)鐘信號(hào)的極性進(jìn)行反相獲得的反轉(zhuǎn)時(shí)鐘信號(hào)CKb輸入到第二電容元件504的第一電極。而且，輸入信號(hào)IN的電位輸入到ρ溝道型晶體管541的柵極和η溝道型晶體管542的柵極。接著，和圖8Α的情況相同，圖SB所示的時(shí)鐘控制反相器的工作原理被區(qū)分為:儲(chǔ)存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是，本實(shí)施方案模式的時(shí)鐘控制反相器中，電源電位可以是按順序地提供給第一電容元件503和第二電容元件504，也可以同時(shí)地提供給每個(gè)電容元件。當(dāng)在第一電容元件503中儲(chǔ)存電位差時(shí)，使開(kāi)關(guān)505閉合，并使開(kāi)關(guān)506斷開(kāi)，以將時(shí)鐘信號(hào)CK的高電位側(cè)電位Vh施加到第一電容元件503的第一電極。接著，將電荷儲(chǔ)存在第一電容兀件503后,通過(guò)斷開(kāi)開(kāi)關(guān)505,以保持在第一電容兀件503上積聚的電荷。同樣，當(dāng)在第二電容元件504中儲(chǔ)存有待校正的電位差時(shí)，使開(kāi)關(guān)506閉合，并使開(kāi)關(guān)505斷開(kāi)，以將反轉(zhuǎn)時(shí)鐘信號(hào)CKb的低電位側(cè)電位'施加到第二電容元件504的第一電極。接著，將電荷儲(chǔ)存在第二電容元件504后，通過(guò)斷開(kāi)開(kāi)關(guān)506，以保持在第二電容元件504上積聚的電荷。接著，在正常操作的情況中，通過(guò)儲(chǔ)存的電位差來(lái)進(jìn)行輸入信號(hào)IN的電位校正，并且在正常操作的情況中，使開(kāi)關(guān)505和506總是斷開(kāi)。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號(hào)的電位無(wú)關(guān)。應(yīng)當(dāng)注意，在本實(shí)施方案模式中，由開(kāi)關(guān)505或506控制將電源電位VSS或VDD提供給每個(gè)電容元件503和504的第二電極，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_(kāi)關(guān)505控制將電源電位VH’提供給第一電容兀件503的第二電極，該電源電位VH’不同于電源電位VDD。另外，由開(kāi)關(guān)506控制將電源電位\，提供給第二電容元件504的第二電極，該電源電位不同于電源電位VSS。在這種情況中，Vh+V^ -Vl-VSS高于VTHn(VH+Vj -VL-VSS>VTHn)，而 Vl+V -Vh- VDD 低于 VTIIp(Vl+Vh’ -VH-VDD〈VTHp)。此外，理想的是其關(guān)系為 -VSS ( VTHn,且 V-VDD 彡 V。注意，當(dāng)用開(kāi)關(guān)505或開(kāi)關(guān)506控制將電源電位VSS或VDD提供給電容元件的第二電極的情況中，與在利用不同于電源電位VSS或VDD的電位VJ或VH’時(shí)相比，能夠減少用于提供電源電位的布線個(gè)數(shù)。另一方面，當(dāng)提供不同于電源電位VSS或VDD的電位的情況中，與在用開(kāi)關(guān)505，506控制將電源電位VSS或VDD提供給電容元件的第二電極時(shí)相比，能夠根據(jù)每個(gè)晶體管540，543的閥值適當(dāng)?shù)卦O(shè)置儲(chǔ)存在每個(gè)電容元件的電位差。例如，當(dāng)ρ溝道型晶體管540的閥值電壓稱為Vthp時(shí)，優(yōu)選設(shè)置電源電位VH’比正常操作的輸入信號(hào)IN的高電位側(cè)電位Vh高|VTHP|以上。同樣，當(dāng)η溝道型晶體管543的閥值電壓稱為Vnfc時(shí)，優(yōu)選設(shè)置電源電位V比正常操作的輸入信號(hào)IN的低電位側(cè)電位'低|VTHn|以下。根據(jù)上述結(jié)構(gòu)，能夠配合每個(gè)晶體管的閥值校正輸入信號(hào)，從而可以進(jìn)一步提高數(shù)字電路運(yùn)行的可靠性。注意，圖8Α和圖8Β的結(jié)構(gòu)可以組合在一起。用于本發(fā)明的數(shù)字電路的晶體管可以是單晶硅晶體管，SOI (絕緣體表硅)晶體管，或利用多晶硅半導(dǎo)體，或半非晶硅(微晶硅)半導(dǎo)體，或非晶硅半導(dǎo)體的薄膜晶體管，或利用有機(jī)半導(dǎo)體的晶體管，或利用納米碳管的晶體管。本發(fā)明中，可以應(yīng)用的晶體管的種類不受限制，以非晶硅或多晶硅為典型的使用非單晶半導(dǎo)體膜的薄膜晶體管(TFT);使用半導(dǎo)體襯底或SOI襯底形成的MOS型晶體管；面結(jié)型晶體管(junction type transistor);雙極晶體管；使用有機(jī)半導(dǎo)體或納米碳管的晶體管；以及其他的晶體管都可以被利用。另外，安置晶體管的襯底種類也不受限制，晶體管可以被安置在單晶襯底、SOI襯底、剝離襯底等。注意，雖然本實(shí)施方案模式中示出了如圖5所示那樣，采用圖1C所示的第二種結(jié)構(gòu)的實(shí)例。但也可以采用如圖4所示那樣，采用圖1B所示的第一種結(jié)構(gòu)。實(shí)施方案模式5本實(shí)施方案模式中將說(shuō)明在圖2中示出的本發(fā)明的反相器中，將電源電位VDD以外的電位提供給第一電容元件203的第二電極，并且將電源電位VSS以外的電位提供給第二電容元件204的第二電極的形式。在圖16A中示出本實(shí)施方案模式的反相器的結(jié)構(gòu)。圖16A中和圖2相同的部分使用相同的符號(hào)。在圖16A中，為了將與ρ溝道型晶體管211的閥值電壓相同的電位儲(chǔ)存在第一電容元件203中，并為了將與η溝道型晶體管212的閥值電壓相同的電位儲(chǔ)存在第二電容元件204中，每個(gè)電源電壓被設(shè)置為最優(yōu)化的值。而且，本實(shí)施方案模式中，把通過(guò)開(kāi)關(guān)206提供給第一電容元件203的第一電極的電位稱為VDD，把通過(guò)開(kāi)關(guān)207提供給第一電容元件203的第二電極的電位稱為VDD-|VTHp|。同樣，把通過(guò)開(kāi)關(guān)209提供給第二電容元件204的第一電極的電位稱為VSS，把通過(guò)開(kāi)關(guān)210提供給第二電容元件204的第二電極的電位稱為 VSS+1 vTttJ。接著，參考圖16Β和16D解釋圖16Α所示反相器的工作原理。首先，將電荷積聚在第一電容元件203和第二電容元件204中。本實(shí)施方案模式中，能夠個(gè)別控制第一電容元件203的第二電極電位和ρ溝導(dǎo)型晶體管211的源極電位，并且能夠個(gè)別控制第二電容元件204的第二電極電位和η溝導(dǎo)型晶體管212的源極電位。所以，可以同時(shí)在第一電容元件203和在第二電容元件204中積聚電位。如圖16Β中所示，通過(guò)閉合開(kāi)關(guān)206，207，209，210，并斷開(kāi)開(kāi)關(guān)205，208，ρ溝道型晶體管211的閥值電壓被儲(chǔ)存在第一電容元件203內(nèi)，且η溝道型晶體管212的閥值電壓被儲(chǔ)存在第二電容元件204內(nèi)。然后，通過(guò)斷開(kāi)開(kāi)關(guān)206，207，209，210，以保持在第一電容元件203和第二電容元件204上積聚的電荷。接著，將給出根據(jù)存儲(chǔ)的電位差來(lái)執(zhí)行輸入信號(hào)的電位校正，以及依據(jù)該校正過(guò)的電位進(jìn)行正常操作的說(shuō)明。接著，將參考圖16C給出輸入信號(hào)IN的電位與電源電位VDD具有相同電位的情況中的操作的說(shuō)明。在正常操作中，開(kāi)關(guān)206，207，209和210 —直都斷開(kāi)，而開(kāi)關(guān)205，208 一直都閉合。輸入信號(hào)電位經(jīng)開(kāi)關(guān)205, 208提供給第一電容兀件203的第一電極和第二電容元件204的第一電極。這時(shí)，第一電容元件203儲(chǔ)存有閥值電壓-1 Vthp I，這意味著第一電容元件203的第二電極電位為VDD-1vthpU因此，P溝道型晶體管211的柵極電壓Vesp=-1VthpI，因此，P溝道型晶體管211轉(zhuǎn)為截止。另一方面，第二電容元件204儲(chǔ)存有閥值電壓|VTttJ，這意味著第二電容元件204的第二電極電位為VDD+| VtiJ。因此，η溝道型晶體管212的柵極電壓Vcsn=VDD-VSS+1 VthJ > I Vllfc I,因此，η溝道型晶體管212轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號(hào)IN的電位為VDD時(shí)，電源電位VSS作為輸出信號(hào)OUT的電位提供給隨后的電路。接著，將參考圖16D給出輸入信號(hào)IN的電位與電源電位VSS具有相同電位的情況中的操作的說(shuō)明。和圖16C的情況相同，在正常操作中，開(kāi)關(guān)206，207，209和210 —直都斷開(kāi)，而開(kāi)關(guān)205,208 —直都閉合。輸入信號(hào)電位經(jīng)開(kāi)關(guān)205,208提供給第一電容兀件203的第一電極和第二電容兀件204的第一電極。這時(shí)，第一電容元件203儲(chǔ)存有閥值電壓-1vthpI，這意味著第一電容元件203的第二電極電位為VSS-1VthpU因此，P溝道型晶體管211的柵極電壓Vgsp=VSS-VDD- | VTHp | <-1 VTHp |，因此，ρ溝道型晶體管211轉(zhuǎn)為導(dǎo)通。另一方面，第二電容元件204儲(chǔ)存有閥值電壓I VTHn|，這意味著第二電容元件204的第二電極電位為VSS+1 Vran I。因此，η溝道型晶體管212的柵極電壓Vesn= | VTHn |，因此，η溝道型晶體管212轉(zhuǎn)為截止。因此，當(dāng)輸入信號(hào)IN的電位為VSS時(shí)，電源電位VDD作為輸出信號(hào)OUT的電位提供給隨后的電路。本實(shí)施方案模式中，在電源電位相對(duì)于閥值電壓的絕對(duì)值即使不具有充分的電位時(shí)，也可以提聞晶體管的運(yùn)行速率。所以，能夠減少數(shù)字電路的功耗。實(shí)施方案模式6本實(shí)施方案模式中將說(shuō)明在圖5中示出的本發(fā)明的反相器中，將電源電位VDD以外的電位提供給第一電容元件303的第二電極，并且將電源電位VSS以外的電位提供給第二電容元件304的第二電極的形式。在圖17Α中示出本實(shí)施方案模式的反相器的結(jié)構(gòu)。圖17Α中和圖5相同的部分使用相同的符號(hào)。在圖17Α中，為了將與ρ溝道型晶體管311的閥值電壓相同的電位儲(chǔ)存在第一電容元件303中，并為了將與η溝道型晶體管312的閥值電壓相同的電位儲(chǔ)存在第二電容元件304中，每個(gè)電源電壓被設(shè)置為最優(yōu)化的值。而且，本實(shí)施方案模式中，把通過(guò)開(kāi)關(guān)305提供給第一電容元件303的第二電極的電位稱為VDD-|VTHp|。另外，把通過(guò)開(kāi)關(guān)306提供給第二電容元件304的第二電極的電位稱為VSS+|VTHn|。接著，參考圖17B和17D解釋圖17A所示反相器的工作原理。首先，將電荷積聚在第一電容元件303和第二電容元件304中。如圖17B中所示，通過(guò)閉合開(kāi)關(guān)305，斷開(kāi)開(kāi)關(guān)306，從而輸入VDD作為輸入信號(hào)IN，p溝道型晶體管311的閥值電壓儲(chǔ)存在第一電容元件303內(nèi)。然后，通過(guò)斷開(kāi)開(kāi)關(guān)305，以保持在第一電容兀件303上積聚的電荷。隨后，如圖17C中所示，通過(guò)閉合開(kāi)關(guān)306，斷開(kāi)開(kāi)關(guān)305，從而輸入VSS作為輸入信號(hào)IN，n溝道型晶體管312的閥值電壓儲(chǔ)存在第二電容元件304內(nèi)。然后，通過(guò)斷開(kāi)開(kāi)關(guān)306，以保持在第二電容元件304上積聚的電荷。接著，將給出根據(jù)存儲(chǔ)的電位差來(lái)執(zhí)行輸入信號(hào)的電位校正，以及依據(jù)該校正過(guò)的電位進(jìn)行正常操作的說(shuō)明。接著，將參考圖17C給出輸入信號(hào)IN的電位與電源電位VDD具有相同電位的情況中的操作的說(shuō)明。在正常操作中，開(kāi)關(guān)305，306 —直都斷開(kāi)。輸入信號(hào)電位提供給第一電容兀件303的第一電極和第二電容兀件304的第一電極。這時(shí)，第一電容元件303儲(chǔ)存有閥值電壓-1 Vthp I，這意味著第一電容元件303的第二電極電位為VDD-1vthpU因此，P溝道型晶體管311的柵極電壓Vesp=-1VthpI，因此，P溝道型晶體管311轉(zhuǎn)為截止。
另一方面，第二電容元件304儲(chǔ)存有閥值電壓|VTttJ，這意味著第二電容元件304的第二電極電位為VDD+| VtiJ。因此，η溝道型晶體管312的柵極電壓Vcsn=VDD-VSS+1 VthJ > I Vllfc I,因此，η溝道型晶體管312轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號(hào)IN的電位為VDD時(shí)，電源電位VSS作為輸出信號(hào)OUT的電位提供給隨后的電路。接著，將參考圖17D給出輸入信號(hào)IN的電位與電源電位VSS具有相同電位的情況中的操作的說(shuō)明。和圖17C的情況相同，在正常操作中，開(kāi)關(guān)305，306 —直都斷開(kāi)。輸入信號(hào)電位提供給第一電容元件303的第一電極和第二電容元件304的第一電極。這時(shí)，第一電容元件303儲(chǔ)存有閥值電壓-|vTHp|，這意味著第一電容元件303的第二電極電位為VSS-|VTHP|。因此，P溝道型晶體管311的柵極電壓Vgsp=VSS-VDD- | VTHp | <-1 VTHp |，因此，ρ溝道型晶體管311轉(zhuǎn)為導(dǎo)通。另一方面，第二電容元件304儲(chǔ)存有閥值電壓I VTHn|，這意味著第二電容元件304的第二電極電位為VSS+1 Vran I。因此，η溝道型晶體管312的柵極電壓Vesn= | VTHn |，因此，η溝道型晶體管312轉(zhuǎn)為截止。因此，當(dāng)輸入信號(hào)IN的電位為VSS時(shí)，電源電位VDD作為輸出信號(hào)OUT的電位提供給隨后的電路。本實(shí)施方案模式中，在電源電位相對(duì)于閥值電壓的絕對(duì)值即使不具有充分的電位時(shí)，也可以提聞晶體管的運(yùn)行速率。所以，能夠減少數(shù)字電路的功耗。下文中將說(shuō)明本發(fā)明的實(shí)施例。實(shí)施例1本實(shí)施例說(shuō)明本發(fā)明的時(shí)鐘控制反相器的結(jié)構(gòu)和驅(qū)動(dòng)，該時(shí)鐘反相器應(yīng)用于半導(dǎo)體顯示器件的信號(hào)線驅(qū)動(dòng)電路。圖9Α示出應(yīng)用在本實(shí)施例中的時(shí)鐘控制反相器的電路圖。圖9Α的時(shí)鐘控制反相器相當(dāng)于圖8Α所示的時(shí)鐘控制反相器的開(kāi)關(guān)。注意，本實(shí)施例中示出了如圖5所示那樣，采用圖1C所示的第二種結(jié)構(gòu)的實(shí)例。但也可以采用如圖4所示那樣，采用圖1B所示的第一種結(jié)構(gòu)。圖9Α所示的時(shí)鐘控制反相器包括:第一電容元件601 ;第二電容元件602 ；ρ溝道型晶體管603，607，和608 ;以及η溝道型晶體管604，609，和610。第一電容元件601的第一電極和第二電容元件602的第一電極互相連接，并接收輸入信號(hào)IN的電位。第一電容元件601的第二電極連接到ρ溝道型晶體管607的柵極。第二電容元件602的第二電極連接到η溝道型晶體管610的柵極。ρ溝道型晶體管603的第一接線端接收電源電位VDD，p溝道型晶體管603的第二接線端連接到第一電容元件601的第二電極。η溝道型晶體管604的第一接線端接收電源電位VSS，ρ溝道型晶體管604的第二接線端連接到第二電容元件602的第二電極。P溝道型晶體管607的第一接線端(這兒為源極)接收電源電位VDD。ρ溝道型晶體管607的第二接線端(這兒為漏極)和ρ溝道型晶體管608的第一接線端(這兒為源極)互相連接。此外，η溝道型晶體管610的第一接線端(這兒為源極)接收電源電位VSS。η溝道型晶體管610的第二接線端(這兒為漏極)連接到η溝道型晶體管609的第一接線端(這兒為源極)。η溝道型晶體管609的第二接線端(這兒為漏極)連接到ρ溝道型晶體管608的第二接線端(這兒為漏極)。注意，η溝道型晶體管609的第二接線端的電位和P溝道型晶體管608第二接線端的電位作為輸出信號(hào)OUT的電位提供給隨后的電路。圖9Β表示在第二電容元件602和第一電容元件601積聚電荷期間及執(zhí)行正常操作周期期間，輸入信號(hào)IN的電位和ρ溝道型晶體管603的柵極的電位及η溝道型晶體管604的柵極的電位的定時(shí)圖。如圖9Β所示，在第二電容元件602積聚電荷期間中，ρ溝道型晶體管603的柵極接收高于將電源電位VDD加算到閥值電壓的電位，因此ρ溝道型晶體管603轉(zhuǎn)為截止(OFF)。同樣，η溝道型晶體管604的柵極接收高于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為導(dǎo)通(ON)。并且，輸入信號(hào)IN的電位維持在低電壓側(cè)的電位\。并且，將電荷積聚在第二電容元件602之后，給η溝道型晶體管604的柵極提供低于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為截止(OFF)，這樣在第二電容元件602中電荷處于被保持的狀態(tài)。接著，在第一電容元件601積聚電荷期間中，P溝道型晶體管603的柵極接收低于將電源電位VDD加算到閥值電壓的電位，因此ρ溝道型晶體管603轉(zhuǎn)為導(dǎo)通(0N)。同樣，η溝道型晶體管604的柵極接收低于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為截止(OFF)。并且，輸入信號(hào)IN的電位維持在高電壓側(cè)的電位VH。并且，將電荷充分積聚在第一電容元件601之后，給ρ溝道型晶體管603的柵極提供高于將電源電位VSS加算到閥值電壓的電位，因此P溝道型晶體管603轉(zhuǎn)為截止(OFF)，并在第二電容元件601上保持積聚的電荷。注意，雖然在圖9B中，在第二電容元件602中積聚電荷在先，在第一電容元件601中積聚電荷在后，然而這個(gè)工作順序也可以是相反的，也就是，先在第一電容元件601中積聚電荷，然后在第二電容元件602積聚電荷。在正常運(yùn)行期間，ρ溝道型晶體管603的柵極接收高于將電源電位VDD加算到閥值電壓的電位，因此P溝道型晶體管603轉(zhuǎn)為截止。同樣，η溝道型晶體管604的柵極接收低于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為截止。圖10中示出利用本實(shí)施例的時(shí)鐘控制反相器的信號(hào)線驅(qū)動(dòng)電路的結(jié)構(gòu)。本實(shí)施例的信號(hào)線驅(qū)動(dòng)電路包括移位寄存器1001，鎖存器Α1002和鎖存器Β1003。鎖存器Α1002和Β1003包括多個(gè)鎖存單元，而實(shí)施例的時(shí)鐘控制反相器用在這些鎖存單元的每一個(gè)中。具體如圖10所示，在本實(shí)施例中的鎖存器Α1002的每個(gè)鎖存單元包括本實(shí)施例的時(shí)鐘控制反相器1004，普通的時(shí)鐘控制反相器1005，兩個(gè)反相器1006和1007。假定含有與電源相同幅度的信號(hào)輸入到普通時(shí)鐘控制反相器1005，兩個(gè)反相器1006和1007。因此，能夠應(yīng)用一種普通電路。然而，同樣假定輸入小幅度的信號(hào)，作為視頻信號(hào)，即，輸入到時(shí)鐘控制反相器1004的輸入信號(hào)。因此需要如圖8和圖9所示那樣的本發(fā)明的電路。關(guān)于本實(shí)施例的時(shí)鐘控制反相器，視頻信號(hào)相當(dāng)于輸入信號(hào)IN。由移位寄存器1001提供的定時(shí)信號(hào)以及通過(guò)對(duì)移位寄存器1001定時(shí)信號(hào)的極性進(jìn)行反相獲得的信號(hào)，兩個(gè)信號(hào)中的一個(gè)輸入到P溝道型晶體管608的柵極，而另一個(gè)輸入到η溝道型晶體管609的柵極。注意，可以將儲(chǔ)存電荷的期間設(shè)定為鎖器A不工作的周期。例如，可以將其設(shè)定為在回程期間或時(shí)間等級(jí)系統(tǒng)的情況下的照明周期(驅(qū)動(dòng)器不工作期間)。
另外，也可以用從移位寄存器1001輸出的信號(hào)(取樣脈沖，sampling pluse)來(lái)控制儲(chǔ)存電荷的時(shí)機(jī)。即，用幾列前的取樣脈沖來(lái)執(zhí)行儲(chǔ)存電荷。圖11中示出時(shí)鐘控制反相器1004和1005的俯視圖。由于時(shí)鐘控制反相器1004和1005結(jié)構(gòu)幾乎相同，所以在此以時(shí)鐘控制反相器1004為例對(duì)其結(jié)構(gòu)進(jìn)行說(shuō)明。對(duì)與圖9A中描述的元件相同的元件給出相同參考數(shù)字。接線1101輸入輸入信號(hào)IN，而接線1102輸出輸出信號(hào)OUT。接線1103給η溝道型晶體管609的柵極提供一個(gè)電位，而接線1104給ρ溝道型晶體管608的柵極提供一個(gè)電位。接線1105給η溝道型晶體管604的柵極提供一個(gè)電位，接線1106給ρ溝道型晶體管603的柵極提供一個(gè)電位。此外，接線1120提供電源電位VSS，并且接線1121提供電源電位VDD。圖12Α示出沿圖11的Α_Α’線截取的橫截面圖，圖12Β示出沿圖11的Β_Β’線截取的橫截面圖。接線1200和1201兩者都連接到接線1106。接線1200通過(guò)接線1220連接到ρ溝
道型晶體管603的第二接線端。時(shí)鐘控制反相器1004中的ρ溝道型晶體管608包括:溝道形成區(qū)1207 ;摻雜區(qū)1206和1208，它們相應(yīng)于第一或第二接線端；柵極電極1202，它相應(yīng)于柵極；柵極絕緣薄膜1224，是在溝道形成區(qū)1207和柵極電極1202之間提供的。時(shí)鐘控制反相器1004的ρ溝道型晶體管607包括:溝道形成區(qū)1209 ;摻雜區(qū)1208和1210，它們相應(yīng)于第一或第二接線端；柵極電極1203，它相應(yīng)于柵極；柵極絕緣薄膜1224，是在溝道形成區(qū)1209和柵極電極1203之間提供的。時(shí)鐘控制反相器1005的ρ溝道型晶體管607包括:溝道形成區(qū)1211 ;摻雜區(qū)1210和1212，它們相當(dāng)于第一或第二接線端；柵極電極1204，它相當(dāng)于柵極；柵極絕緣薄膜1224，其提供在溝道形成區(qū)1211和柵極電極1204之間。時(shí)鐘控制反相器1005的ρ溝道型晶體管608包括:溝道形成區(qū)1213 ;摻雜區(qū)1212和1214，它們相應(yīng)于第一或第二接線端；柵極電極1205，它相應(yīng)于柵極；柵極絕緣薄膜1224，是在溝道形成區(qū)1213和柵極電極1205之間提供的。時(shí)鐘控制反相器1004具有的ρ溝道型晶體管608和ρ溝道型晶體管607含有公共的摻雜區(qū)1208。摻雜區(qū)1208相當(dāng)于時(shí)鐘控制反相器1004中的ρ溝道型晶體管608的源極，并相當(dāng)于時(shí)鐘控制反相器1004中的ρ溝道型晶體管607的漏極。時(shí)鐘控制反相器1005具有的ρ溝道型晶體管608和ρ溝道型晶體管607含有公共的摻雜區(qū)1212。摻雜區(qū)1212相當(dāng)于時(shí)鐘控制反相器1005的ρ溝道型晶體管608的源極，并相當(dāng)于時(shí)鐘控制反相器1005的ρ溝道型晶體管607的漏極。時(shí)鐘控制反相器1004的ρ溝道型晶體管607以及時(shí)鐘控制反相器1005的ρ溝道型晶體管607具有公共的摻雜區(qū)1210。摻雜區(qū)1210相當(dāng)于兩個(gè)晶體管的源極。摻雜區(qū)1206連接到接線1215。摻雜區(qū)1214連接到接線1217。接線1215連接到時(shí)鐘控制反相器1004中的η溝道型晶體管609的漏極。時(shí)鐘控制反相器1004中的ρ溝道型晶體管607的柵極電極1203通過(guò)接線1221連接到P溝道型晶體管603的第二接線端。接線1223連接到第一電容元件601的半導(dǎo)體薄膜1226中的摻雜區(qū)1225。通過(guò)使半導(dǎo)體薄膜1226和柵極電極1203中間夾柵極絕緣薄膜1224而重疊，以形成電容元件；以及通過(guò)使柵極電極1203和接線1223中間夾層間絕緣薄膜1230而重疊，以形成電容元件，這兩者都相當(dāng)于第一電容元件601。如此，將電容元件形成為MOS電容器。然而，在MOS電容器中，依據(jù)一個(gè)電極和另一個(gè)電極上的高電位和低電位的關(guān)系，電容值變得相當(dāng)?shù)匦　Ｒ虼?，提供兩個(gè)電容元件，并且電極的極性和方向相反，這樣，電容元件能不管電位的高或低的關(guān)系而進(jìn)行工作。在此，形成的電容相當(dāng)大。這是因?yàn)榧词故┘有盘?hào)IN的電壓，也會(huì)因電容元件601和晶體管607的柵極電容，該電壓被分壓。例如，當(dāng)電容元件601和晶體管607的柵極電容含有相同的電容量時(shí)，僅有輸入信號(hào)IN幅度的一半提供給晶體管607的柵極。因此，有必要擴(kuò)大電容元件601的電容。作為一種標(biāo)準(zhǔn)，最好形成電容元件601，其電容是晶體管607的柵極電容的5倍。應(yīng)當(dāng)注意，相同的情況可以應(yīng)用于電容元件602和晶體管610之間的關(guān)系中。應(yīng)當(dāng)注意，作為本發(fā)明數(shù)字電路中之一的時(shí)鐘控制反相器不局限于圖11所示的結(jié)構(gòu)。例如，也可以用移位寄存器1001中的觸發(fā)器電路構(gòu)成時(shí)鐘控制反相器。這種情況下，本發(fā)明應(yīng)用于被輸入小振幅的輸入信號(hào)的部分中。所以，由于移位寄存器中的時(shí)鐘信號(hào)和反相時(shí)鐘信號(hào)振幅小，最好采用如圖8A所示的時(shí)鐘控制反相器。在這種情況中，移位寄存器在輸入的視頻信號(hào)回掃期間不工作。因此，在回掃期間可以儲(chǔ)存電荷的電位差。作為本發(fā)明數(shù)字電路中之一的時(shí)鐘控制反相器不局限于圖11所示的結(jié)構(gòu)。實(shí)施例2將本發(fā)明的數(shù)字電路用到驅(qū)動(dòng)電路中的所有半導(dǎo)體器件都落在本發(fā)明的范疇內(nèi)。圖15示出一種半導(dǎo)體顯示器件的輪廓圖，該半導(dǎo)體顯示器件是本發(fā)明的半導(dǎo)體器件中之一。圖15中所示的半導(dǎo)體顯示器件包括:像素部分1503，在該像素部分上提供許多像素；掃描線驅(qū)動(dòng)電路1501，它選擇像素；及信號(hào)線驅(qū)動(dòng)電路1502，它將視頻信號(hào)提供給所選的像素。此外，經(jīng)過(guò)FPC1504提供用于驅(qū)動(dòng)像素部分1503，信號(hào)線驅(qū)動(dòng)電路1502和掃描線驅(qū)動(dòng)電路1501的各種信號(hào)和電源電位。本發(fā)明的半導(dǎo)體顯示器件包括:液晶顯示器件；發(fā)光器件，該發(fā)光器件在每個(gè)像素中含有以有機(jī)發(fā)光元件為典型的發(fā)光元件；DMD(數(shù)字微鏡裝置)，rop(等離子體顯示板)，F(xiàn)ED (場(chǎng)發(fā)射顯示器)和類似元件；以及其他顯示器件，這些顯示器件含有用半導(dǎo)體薄膜形成的電路元件構(gòu)成的驅(qū)動(dòng)電路。除了半導(dǎo)體顯示器件外，落在本發(fā)明范疇內(nèi)的半導(dǎo)體器件還包括半導(dǎo)體集成電路，該半導(dǎo)體集成電路含有一個(gè)或多個(gè)下列的電路:包括加法器，算術(shù)邏輯部分(ALU)，計(jì)數(shù)器，乘法器，移位器或類似元件的運(yùn)算電路；包括觸發(fā)器，多通道RAM，先進(jìn)先出(FIFO)電路和類似電路的存儲(chǔ)電路；包括PLA(可編程邏輯陣列)，或類似元件的控制電路。實(shí)施例3使用本發(fā)明半導(dǎo)體器件的電子器具包括:視頻攝像機(jī)；數(shù)字?jǐn)z像機(jī)，眼鏡型顯示器(頭盔顯示器)，導(dǎo)航系統(tǒng)，放聲系統(tǒng)(車載聲頻設(shè)備和音頻裝置)，筆記本(note-size)個(gè)人計(jì)算機(jī)，游戲機(jī)，便攜式信息裝置(移動(dòng)計(jì)算機(jī)，便攜式電話，便攜式游戲機(jī)，電子書(shū)，或類似裝置)，包括記錄介質(zhì)的圖像再現(xiàn)裝置(更具體地，能夠再現(xiàn)一種記錄介質(zhì)的裝置，例如數(shù)字通用光盤(pán)(DVD)等等，并包括用于顯示再現(xiàn)圖像的顯示器)或類似裝置。這些電子器具的具體例子示于圖18A-18H。圖18A表示一個(gè)顯示器件，由機(jī)殼2001、底座2002、顯示單元2003、揚(yáng)聲器單元2004、視頻輸入端子2005等組成。將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2003上，以完成本發(fā)明的顯示器件。鑒于具有發(fā)光元件的發(fā)光器件是自照明的，故該器件不需要背面光因此可以做成比液晶顯示器件更薄的顯示單元。該發(fā)光元件顯示器件指的是用于顯示信息的所有顯示器件，包括用于個(gè)人計(jì)算機(jī)、用于電視廣播接收和用于廣告的器件。圖18B表示數(shù)字式照相機(jī)，由本體2101、顯示單元2102、圖像接收單元2103、操作鍵2104、外部接線口 2105、快門(mén)2106等組成。通過(guò)將按本發(fā)明制造的發(fā)光器件應(yīng)用在該顯示單元2102上，可以完成本發(fā)明的數(shù)字照相機(jī)。圖18C表示筆記本計(jì)算機(jī)，由本體2201、機(jī)殼2202、顯示單元2203、鍵盤(pán)2204、夕卜部接線口 2205、指向鼠標(biāo)2206等組成。將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2203上，以完成本發(fā)明的筆記本計(jì)算機(jī)。圖18D表示移動(dòng)電腦，由本體2301、顯示單元2302、開(kāi)關(guān)2303、操作鍵2304、紅外口 2305等組成。通過(guò)將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2302上，可以完成本發(fā)明的移動(dòng)電腦。圖18E表示配備記錄介質(zhì)的移動(dòng)式圖像播放裝置(具體地說(shuō)是DVD顯示器)。該裝置由本體2401、機(jī)殼2402、顯示單元A2403、顯示單元B2404、記錄介質(zhì)(DVD之類)讀取單元2405、操作鍵2406、揚(yáng)聲器單元2407等組成。顯示單元A2403主要顯示圖像信息，而顯示單元B2404主要顯示文本信息。該配備了記錄介質(zhì)的圖像播放裝置還包括家庭游戲機(jī)。通過(guò)將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元A2403和B2404上，可以完成本發(fā)明的圖像播放裝置。圖18F表示護(hù)目鏡式顯示器(頭盔式顯示器)，由本體2501、顯示單元2502和臂單元2503組成。通過(guò)將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元2502上，可以完成本發(fā)明的護(hù)目鏡式顯示器。圖18G表示攝像機(jī)，由本體2601、顯示單元2602、機(jī)殼2603、外部接口 2604、遙控接收單元2605、圖像接收單元2606、電池2607、音頻輸入單元2608、操作鍵2609等組成。通過(guò)將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元2602上，可以完成本發(fā)明的攝像機(jī)。圖18H表示手提電話，由本體2701、機(jī)殼2702、顯示單元2703、音頻輸入單元2704、音頻輸出單元2705、操作鍵2706、外部接口 2707、天線2708等組成。按本發(fā)明制造的發(fā)光器件可應(yīng)用到顯示單元2703上。如果顯示單元2703顯示黑背景白字，則該手機(jī)耗電較少。如果將來(lái)提高了有機(jī)材料發(fā)出光的亮度，則該發(fā)光器件可用在前或后投影器中，將載有圖像信息的輸出光透過(guò)透鏡之類放大并將該光投射出去。目前，這些電子器具正以越來(lái)越高的頻率通過(guò)電子通訊線路如互聯(lián)網(wǎng)和CATV(有線電視)發(fā)送信息，特別是動(dòng)畫(huà)信息。鑒于有機(jī)材料具有非常快的響應(yīng)速度，故該發(fā)光器件適用于動(dòng)畫(huà)顯示。在該發(fā)光器件中，發(fā)光部分消耗電能，因此優(yōu)選以要求較少發(fā)光部分的方式顯示信息。當(dāng)該發(fā)光器件用在移動(dòng)式信息終端顯示單元中，尤其是手機(jī)和音頻播放器件這類主要顯示文字信息的器件中時(shí)，優(yōu)選以下方式驅(qū)動(dòng)這樣的器件，即使不發(fā)光部分形成背景，而發(fā)光部分形成文字信息。如上所述，采用本發(fā)明制造的發(fā)光器件的應(yīng)用范圍如此廣泛，以致它可應(yīng)用到任何領(lǐng)域的電子器具上。本實(shí)施例的電子器具可通過(guò)采用具有上述實(shí)施方案模式及實(shí)施例中任一結(jié)構(gòu)的發(fā)光器件來(lái)完成。按照本發(fā)明的上述的結(jié)構(gòu)，數(shù)字電路可以正常運(yùn)行而與輸入信號(hào)的電位無(wú)關(guān)。另外，當(dāng)電路元件包括晶體管，并當(dāng)校正過(guò)的輸入信號(hào)輸入到該晶體管柵極時(shí)，晶體管的柵極電容與第一電容元件或第二電容元件串聯(lián)連接。因此，通過(guò)晶體管的柵極電容和第一電容元件或第二電容元件間的串聯(lián)連接獲得的合成電容將小于由晶體管單個(gè)柵極電容獲得的電容。因此，能夠防止由柵極電容引起的晶體管滯后操作。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括:電容元件；第一晶體管；第二晶體管；以及布線，其中所述電容兀件 的第一電極電連接于輸入端子，其中所述第一晶體管的源極或漏極的一方電連接于所述布線，其中所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，其中所述第二晶體管的柵極電連接于所述電容元件的第二電極，其中所述第二晶體管的源極或漏極的一方電連接于所述布線，以及其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
2.—種半導(dǎo)體裝置，包括:電容元件；第一晶體管；第二晶體管；第一布線；以及第二布線，其中所述電容兀件的第一電極電連接于輸入端子，其中所述第一晶體管的源極或漏極的一方電連接于所述第一布線，其中所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，其中所述第二晶體管的柵極電連接于所述電容元件的第二電極，其中所述第二晶體管的源極或漏極的一方電連接于所述第二布線，以及其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
3.一種半導(dǎo)體裝置，包括:電容元件；第一晶體管；第二晶體管；以及布線，其中所述電容兀件的第一電極電連接于輸入端子，其中所述第一晶體管的源極或漏極的一方電連接于所述布線，其中所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，其中所述第二晶體管的柵極電連接于所述電容元件的第二電極，其中所述第二晶體管的源極或漏極的一方電連接于所述布線，其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子，以及其中所述電容元件的電容比所述第二晶體管的柵極電容大。
4.一種半導(dǎo)體裝置，包括:電容元件；第一晶體管；第二晶體管；第一布線；以及 第二布線， 其中所述電容兀件的第一電極電連接于輸入端子， 其中所述第一晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極， 其中所述第二晶體管的柵極電連接于所述電容元件的第二電極， 其中所述第二晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述電容元件的電容比所述第二晶體管的柵極電容大。
5.根據(jù)權(quán)利要求1至4的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述第一晶體管和第二晶體管中的每一個(gè)是P溝道型的晶體管。
6.根據(jù)權(quán)利要求1至4的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述第一晶體管和第二晶體管中的每一個(gè)是η溝道型的晶體管。
7.一種半導(dǎo)體裝置，包括: 第一電容元件；` 第二電容元件； 第一晶體管； 第二晶體管； 第三晶體管； 第四晶體管； 第一布線；以及 第二布線， 其中所述第一電容兀件的第一電極和所述第二電容兀件的第一電極電連接于輸入端子， 其中所述第一晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的柵極電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述第三晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的柵極電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的源極或漏極的一方電連接于所述第二布線，以及 其中所述第四晶體管的源極或漏極的另一方電連接于輸出端子。
8.一種半導(dǎo)體裝置，包括: 第一電容元件； 第二電容元件； 第一晶體管； 第二晶體管；第三晶體管； 第四晶體管； 第一布線； 第二布線； 第三布線；以及 第四布線， 其中所述第一電容兀件的第一電極和所述第二電容兀件的第一電極電連接于輸入端子， 其中所述第一晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的柵極電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述第三晶體管的源極或漏極的一方電連接于所述第三布線， 其中所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的柵極電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的源極或漏極的一方電連接于所述第四布線，以及 其中所述第四晶體管的源極或漏極的另一方電連接于輸出端子。
9.一種半導(dǎo)體裝置，包括: 第一電容元件； 第二電容元件； 第一晶體管； 第二晶體管； 第三晶體管； 第四晶體管； 第一布線；以及 第二布線， 其中所述第一電容兀件的第一電極和所述第二電容兀件的第一電極電連接于輸入端子， 其中所述第一晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的柵極電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的源極或漏極的一方電連接于所述第一布線， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述第三晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的柵極電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第四晶體管的源極或漏極的另一方電連接于輸出端子，其中所述第一電容元件的電容比所述第二晶體管的柵極電容大，以及 其中所述第二電容元件的電容比所述第四晶體管的柵極電容大。
10.一種半導(dǎo)體裝置，包括: 第一電容元件； 第二電容元件； 第一晶體管； 第二晶體管； 第三晶體管； 第四晶體管； 第一布線； 第二布線； 第三布線；以及 第四布線， 其中所述第一電容兀件的第一電極和所述第二電容兀件的第一電極電連接于輸入端子， 其中所述第一晶體管的源極或漏極的一`方電連接于所述第一布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的柵極電連接于所述第一電容元件的第二電極， 其中所述第二晶體管的源極或漏極的一方電連接于所述第二布線， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述第三晶體管的源極或漏極的一方電連接于所述第三布線， 其中所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的柵極電連接于所述第二電容元件的第二電極， 其中所述第四晶體管的源極或漏極的一方電連接于所述第四布線， 其中所述第四晶體管的源極或漏極的另一方電連接于輸出端子， 其中所述第一電容元件的電容比所述第二晶體管的柵極電容大，以及 其中所述第二電容元件的電容比所述第四晶體管的柵極電容大。
11.根據(jù)權(quán)利要求7至10的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述第一晶體管和所述第二晶體管中的每一個(gè)是P溝道型的晶體管，以及 其中所述第三晶體管和所述第四晶體管中的每一個(gè)是η溝道型的晶體管。
12.—種半導(dǎo)體裝置，包括: 電容元件； 開(kāi)關(guān)；以及 布線， 其中所述電容兀件的第一電極電連接于輸入端子， 其中所述布線經(jīng)由所述開(kāi)關(guān)電連接于所述電容元件的第二電極，以及 其中所述電容元件的第二電極電連接于輸出端子。
13.一種半導(dǎo)體裝置，包括: 電容元件；開(kāi)關(guān); 晶體管；以及 布線， 其中所述電容兀件的第一電極電連接于輸入端子， 其中所述布線經(jīng)由所述開(kāi)關(guān)電連接于所述電容元件的第二電極， 其中所述晶體管的柵極電連接于所述電容元件的第二電極， 其中所述晶體管的源極或漏極的一方電連接于所述布線， 其中所述晶體管的源極或漏極的另一方電連接于輸出端子，以及 其中所述電容元件的電容比所述晶體管的柵極電容大。
14.一種半 導(dǎo)體裝置，包括: 電容元件； 開(kāi)關(guān); 第一晶體管； 第二晶體管；以及 布線， 其中所述電容兀件的第一電極電連接于輸入端子， 其中所述布線經(jīng)由所述開(kāi)關(guān)電連接于所述電容元件的第二電極， 其中所述第一晶體管的柵極電連接于所述電容元件的第二電極， 其中所述第一晶體管的源極或漏極的一方電連接于所述布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第二晶體管的源極或漏極的一方， 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子，以及 其中在所述第二晶體管的柵極輸入時(shí)鐘信號(hào)。
15.一種半導(dǎo)體裝置，包括: 電容元件； 開(kāi)關(guān); 第一晶體管； 第二晶體管；以及 布線， 其中在所述電 容元件 的第一電極輸入時(shí)鐘信號(hào)， 其中所述布線經(jīng)由所述開(kāi)關(guān)電連接于所述電容元件的第二電極， 其中所述第一晶體管的柵極電連接于所述電容元件的第二電極， 其中所述第一晶體管的源極或漏極的一方電連接于所述布線， 其中所述第一晶體管的源極或漏極的另一方電連接于所述第二晶體管的源極或漏極的一方， 其中所述第二晶體管的柵極電連接于輸入端子，以及 其中所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
全文摘要
半導(dǎo)體器件及其驅(qū)動(dòng)方法。本發(fā)明的一個(gè)目標(biāo)是提供一種數(shù)字電路，該電路能正常地運(yùn)行而與輸入信號(hào)的二進(jìn)制電位無(wú)關(guān)。本發(fā)明提供一種半導(dǎo)體器件，它包括校正單元；及單個(gè)或多個(gè)電路元件，其中所述校正單元包括第一電容元件；第二電容元件；第一開(kāi)關(guān)；及第二開(kāi)關(guān)，并且其中，第一電容元件的第一電極和第二電容元件的第一電極被連接到一個(gè)輸入端，第一開(kāi)關(guān)控制將第一電位提供給第一電容元件的第二電極，第二開(kāi)關(guān)控制將第二電位提供給第二電容元件的第二電極，第一電容元件的第二電極的電位或第二電容元件的第二電極的電位提供給所述單個(gè)或多個(gè)電路元件。
文檔編號(hào)G11C7/00GK103107801SQ20131003859
公開(kāi)日2013年5月15日 申請(qǐng)日期2004年2月12日 優(yōu)先權(quán)日2003年2月12日
發(fā)明者木村肇 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所