專利名稱：基于負(fù)微分電阻特性的混合set/cmos靜態(tài)存儲單元的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元。
背景技術(shù)：
當(dāng)MOS管的特征尺寸隨著摩爾定律的發(fā)展進(jìn)入IOOnm以后，其可靠性及電學(xué)特性由于受到量子效應(yīng)的影響面臨著諸多的挑戰(zhàn)。存儲器作為當(dāng)今IC產(chǎn)業(yè)最重要的設(shè)備 之一，隨著MOS管特征尺寸的逐漸縮小，其穩(wěn)定性和集成度也面臨著挑戰(zhàn)。單電子晶體管(single-electron transistor, SET)作為新型的納米電子器件,有望成為MOS管進(jìn)入納米領(lǐng)域后的有力替代者。SET由庫侖島、柵極電容及兩個隧穿結(jié)構(gòu)成，主要通過柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗。此外，單電子晶體管還具備獨(dú)特的庫侖振蕩特性及較高的電荷靈敏度等特性，能有效地降低電路的復(fù)雜程度。因此，采用SET設(shè)計(jì)電路是解決目前存儲器面臨的困難的有效方案。但是，由于SET具有較高傳輸延遲、較低輸出電平的缺點(diǎn)，僅由SET構(gòu)成的傳統(tǒng)電路并不能獲得所需的性能，且無法與目前成熟的大規(guī)模集成電路相兼容。本實(shí)用新型采用SET/CM0S混合的形式，構(gòu)建了一個基于負(fù)微分電阻特性的靜態(tài)存儲單元。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單
J Li o本實(shí)用新型采用以下方案實(shí)現(xiàn)一種基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元，其特征在于包括一 NMOS管、具有NDR特性的混合SET/CM0S電路NDR電路以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS管的漏極連接至該NDR電路和該SET-MOS電路之間。在本實(shí)用新型一實(shí)施例中，所述SET-MOS電路包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接。在本實(shí)用新型一實(shí)施例中，所述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連。在本實(shí)用新型一實(shí)施例中，所述單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流。與傳統(tǒng)的CMOS存儲單元相比，本實(shí)用新型采用的基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元的工作電流僅僅只有l(wèi)(T20nA，極大的降低了電路的功耗；此外由于SET具有極小的面積，并且總共僅用3個CMOS晶體管，因此本實(shí)用新型的電路結(jié)構(gòu)具有更小的面積。在低功耗、高集成度的設(shè)計(jì)中能得到很好的應(yīng)用。
圖I是單電子晶體管SET結(jié)構(gòu)示意圖。圖2是以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路結(jié)構(gòu)示意圖。圖3是以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路的仿真特性曲線圖。圖4是具有NDR特性的混合SET/CM0S電路NDR電路結(jié)構(gòu)示意圖。圖5是具有NDR特性的混合SET/CM0S電路NDR電路的仿真特性曲線圖。圖6是本實(shí)用新型實(shí)施例靜態(tài)存儲單元的結(jié)構(gòu)示意圖。圖7是本實(shí)用新型實(shí)施例靜態(tài)存儲單元的仿真特性曲線圖。圖8是本實(shí)用新型實(shí)施例靜態(tài)存儲單元的瞬態(tài)仿真結(jié)果示意圖。
具體實(shí)施方式
以下結(jié)合附圖實(shí)施例對本實(shí)用新型做進(jìn)一步說明。本實(shí)施例是提供一種基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元，其特征在于包括一 NMOS管、具有NDR特性的混合SET/CM0S電路NDR電路以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS管的漏極連接至該NDR電路和該SET-MOS電路之間。上述SET-MOS電路包括一單電子晶體管SET及一NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接。上述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管SET的漏源兩端電壓Kds必須滿足I Kds|<Vf2，其中，&為總電容，e為元電荷。為了讓一般技術(shù)人員更好的理解本實(shí)用新型，下面我們分別對各部分結(jié)構(gòu)結(jié)合工作原理做進(jìn)一步說明，要說明的是本實(shí)用新型要求保護(hù)的是硬件電路的連接特征，至于其它相關(guān)設(shè)計(jì)算法說明只是用于讓一般技術(shù)人員更好的理解本實(shí)用新型。單電子晶體管是指利用電子電荷的粒子性和庫侖阻塞振蕩效應(yīng)控制單個或少數(shù)幾個電子轉(zhuǎn)移的器件，其雙柵結(jié)構(gòu)如圖I所示。單電子晶體管由兩個隧穿結(jié)通過庫侖島串聯(lián)而成。外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流.單電子晶體管的主要參數(shù)有隧穿結(jié)電容Cd和Cs，隧穿結(jié)電阻Rd和Rs，柵極電容CjP Cm。通過偏置電壓控制電子隧穿，使單電子晶體管具有獨(dú)特的庫侖振蕩特性。即在漏源兩端電壓固定下，隨著柵壓的增大，晶體管漏電流具有周期性變化。該特性必須滿足兩個條件才能產(chǎn)生(O隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即毛/，式中'Ec為隧穿結(jié)的充電能A為單電子晶體管的總電容，Cx=C+Cctrl+Cd+Cs -,e為元電荷么為玻爾茲曼常數(shù)；r為環(huán)境溫度。(2)隧穿結(jié)的電阻必須遠(yuǎn)大于量子電阻，即 25. 8 ΚΩ，式中Wq為量子電阻;A為普朗克常量。與CMOS不同的是，單電子晶體管在較高的漏源電壓匕下并不會進(jìn)入飽和狀態(tài).隨著Kds的增大，庫侖阻塞將會消失。因此，柵源電壓Kgs和漏源電壓Kds能同時控制單電子晶體管的庫侖阻塞區(qū)。為了使單電子晶體管能正常地進(jìn)行開關(guān)工作，漏源電壓必須滿足|匕|4/仏。此外，單電子晶體管還可以通過背柵電壓Krfrt控制其電流特性。通過偏置不同的Lrt，單電子晶體管的庫侖阻塞振蕩曲線會發(fā)生平移。日本研究者Inokawa，及其同事提出一種以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路(簡稱SET-MOS電路)，其結(jié)構(gòu)及特性如圖2，3所示。本實(shí)用新型通過研究該電路結(jié)構(gòu)，利用SET的基本原理，結(jié)合CMOS管的特性，提出了另一種具有NDR特性的混合SET/CM0S電路(簡稱為NDR電路)，其基本結(jié)構(gòu)如圖4所示。該NDR電路由一個雙柵SET及一個PMOS管串聯(lián)而成。PMOS管的源極與SET的源極相連，SET的柵極則與PMOS管的漏極相連。為了使單電子晶體管產(chǎn)生庫侖阻塞現(xiàn)象，SET漏源兩端電壓必須滿足I為此，圖2中
PMOS管的柵極偏置在固定電壓Kp下，使SET漏源兩端的電壓Kds保持在一個基本恒定的值VAA-(Vv-Vj I，其中Kth是PMOS的閾值電壓·該值必須設(shè)定得足夠低，即小于e/ Cx.此時，PMOS管偏置在亞閾值區(qū)。通過串聯(lián)一個PMOS管，SET的源端電壓不會受到MOS管漏端電壓Vd的影響，并且在V,的控制下產(chǎn)生庫侖振蕩和庫侖阻塞特性.此外，該電路采用雙柵的SET結(jié)構(gòu)，通過調(diào)整背柵電壓Ketrt控制庫侖振蕩的相位，使電路獲得合適的NDR特性，如圖5所示。本實(shí)用新型提出的靜態(tài)存儲單元是由上述的兩種NDR混合電路串聯(lián)而成的，其結(jié)構(gòu)如圖6所示。該存儲單元利用兩種變化方向不同的NDR特性構(gòu)成雙穩(wěn)態(tài)，如圖7所示。穩(wěn)態(tài)點(diǎn)“O”位于SET-MOS電路特性的正阻區(qū)與NDR電路特性的波谷的交點(diǎn)處，而穩(wěn)態(tài)點(diǎn)“I”位 于SET-MOS電路特性的波谷與NDR電路特性的負(fù)阻區(qū)的交點(diǎn)處。通過調(diào)整SET的背柵電壓Krtrt，及兩個MOS管的偏置電壓Κη、Κρ，會改變兩個穩(wěn)態(tài)點(diǎn)的位置，以便獲得更大輸出擺幅。經(jīng)過適當(dāng)調(diào)整，穩(wěn)態(tài)點(diǎn)“O”的位置大約在O. 05V(邏輯O)，穩(wěn)態(tài)點(diǎn)“I”的位置大約在O. 55V(邏輯I)。當(dāng)NMOS傳輸管打開(字線，word line為高電平)時，輸入點(diǎn)(位線，bit line)與存儲點(diǎn)匕導(dǎo)通，存儲點(diǎn)匕隨著位線電壓的變化而變化。而在字線的下降沿到來，即傳輸管關(guān)閉時，如果匕不等于兩個穩(wěn)態(tài)點(diǎn)的值，則電路會出現(xiàn)兩種變化情況1. &位于穩(wěn)態(tài)點(diǎn)I附近(^>0. 3V)時，其將被拉至O. 55V左右；2. V0位于穩(wěn)態(tài)點(diǎn)2附近(Κβ<0· 3V)時，其將被拉至O. 05V左右。并且，存儲點(diǎn)將一直保持其中一個穩(wěn)態(tài)點(diǎn)的電壓值不變，直到下一個字線高電平來臨。在本存儲單元中，采用65-nm CMOS的低功耗PTM模型和SET子電路模型模擬電路行為。其瞬態(tài)仿真結(jié)果見圖8，仿真參數(shù)為所述NMOS傳輸管的參數(shù)滿足溝道寬度仏為65nm，溝道長度々為100 nm,閾值電壓Kth為O. 423 V ;所述PMOS管的參數(shù)滿足溝道寬度仏為100 nm，溝道長度&為65醒，柵極電壓Kpg為O. 3 V，閾值電壓Vth為-O. 365 V ;所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容Gfd為O. 15aF，隧穿結(jié)電阻兄、TPd為I ΜΩ，背柵電壓Kctrtl為-O. IV，背柵電壓Kctrt2為O. 7V,背柵電容為O. IaF,耦合電容Cg為O. 2aF ；所述NMOS管的參數(shù)滿足溝道寬度Wn為lOOnm，溝道長度Zn為65nm，閾值電壓Kth為0. 423V，柵極電壓1為0. 26V。具體見表I。
權(quán)利要求1.一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲單元，其特征在于包括一NMOS傳輸管、具有NDR特性的混合SET/CM0S電路NDR電路以及以SET/CM0S為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS傳輸管的漏極連接至該NDR電路和該SET-MOS電路之間。
2.根據(jù)權(quán)利要求I所述的基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元，其特征在于所述SET-MOS電路包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接。
3.根據(jù)權(quán)利要求I所述的基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元，其特征在于所述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連。
4.根據(jù)權(quán)利要求2或3所述的基于負(fù)微分電阻特性的混合SET/CM0S靜態(tài)存儲單元，其特征在于所述單電子晶體管SET由兩個隧穿結(jié)通過庫侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流。
專利摘要本實(shí)用新型涉及一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲單元，其特征在于包括一NMOS管、具有NDR特性的混合SET/CMOS電路NDR電路以及以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS管的漏極連接至該NDR電路和該SET-MOS電路之間。該結(jié)構(gòu)的重點(diǎn)是利用SET與CMOS組成的混合電路產(chǎn)生兩種變化方向相反的NDR特性，并利用該特性構(gòu)成兩個用于存儲電壓值的穩(wěn)態(tài)點(diǎn)，實(shí)現(xiàn)存儲的功能。本實(shí)用新型采用的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲單元極大的降低了電路的功耗，并提高了電路的集成度。
文檔編號G11C11/417GK202454287SQ20122006891
公開日2012年9月26日 申請日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者何明華, 陳壽昌, 陳錦鋒, 魏榕山 申請人:福州大學(xué)