專利名稱：集成電路系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種集成電路系統(tǒng)，尤指一種通過(guò)客制化的內(nèi)存控制單元，以提升內(nèi)存控制單元的效能、效率以及成本的集成電路系統(tǒng)。
背景技術(shù)：
一般說(shuō)來(lái)，內(nèi)存集成電路通常會(huì)基于特定工業(yè)標(biāo)準(zhǔn)(例如聯(lián)合電子設(shè)備工程會(huì)議(Joint Electronic Device Engineering Council, JEDEC))而被設(shè)計(jì)成獨(dú)立于應(yīng)用邏輯集成電路的標(biāo)準(zhǔn)內(nèi)存集成電路。亦即基于特定工業(yè)標(biāo)準(zhǔn)，內(nèi)存集成電路是被設(shè)計(jì)成適用于各種不同應(yīng)用邏輯集成電路的標(biāo)準(zhǔn)內(nèi)存集成電路，而不是被設(shè)計(jì)成適用于特定應(yīng)用邏輯集成電路。在應(yīng)用邏輯集成電路中，應(yīng)用邏輯集成電路需要內(nèi)存控制器以控制標(biāo)準(zhǔn)內(nèi)存集成電路與應(yīng)用邏輯集成電路之間的溝通。因?yàn)閮?nèi)存控制器必須和各種不同的標(biāo)準(zhǔn)內(nèi)存集成電路溝通，所以在應(yīng)用邏輯集成電路中的內(nèi)存控制器傾向被設(shè)計(jì)具有次佳化的效能、效率以及成本，以因應(yīng)各種不同的標(biāo)準(zhǔn)內(nèi)存集成電路。然而,現(xiàn)在業(yè)界傾向于提供內(nèi)存集成電路的確好芯片(known good die)以方便和應(yīng)用邏輯集成電路整合于特定系統(tǒng)級(jí)封裝(System in Package，SIP)。因?yàn)閼?yīng)用邏輯集成電路僅需和內(nèi)存集成電路的確好芯片(并不需要因應(yīng)各種不同的標(biāo)準(zhǔn)內(nèi)存集成電路)，所以如果應(yīng)用邏輯集成電路中的內(nèi)存控制器還是被設(shè)計(jì)成具有次佳化的效能、效率以及成本，以因應(yīng)各種不同的標(biāo)準(zhǔn)內(nèi)存集成電路，則應(yīng)用邏輯集成電路將不會(huì)發(fā)揮最大效能。

實(shí)用新型內(nèi)容本實(shí)用新型的一實(shí)施例提供一種集成電路系統(tǒng)。該集成電路系統(tǒng)包括應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路及串行信道控制單元。該應(yīng)用邏輯集成電路包括應(yīng)用處理單元和內(nèi)存控制單元。該內(nèi)存控制單元是耦接于該應(yīng)用處理單元，該內(nèi)存控制單元具有總線。該至少一個(gè)內(nèi)存集成電路中的每一個(gè)內(nèi)存集成電路包括第一信道接口、內(nèi)存陣列及第二信道接口。該第一信道接口是耦接于該內(nèi)存控制單元；該內(nèi)存陣列是用以儲(chǔ)存數(shù)據(jù)。該串行信道控制單元是耦接于該第二信道接口，用以輸出該數(shù)據(jù)；其中該總線是客制化以適用于該應(yīng)用處理單元與該內(nèi)存集成電路，以及該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。本實(shí)用新型的還一實(shí)施例提供一種集成電路系統(tǒng)。該集成電路系統(tǒng)包括應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路及串行信道控制單元。該至少一個(gè)內(nèi)存集成電路中的每一個(gè)內(nèi)存集成電路包括第一信道接口、內(nèi)存陣列及第二信道接口。該內(nèi)存陣列是用以儲(chǔ)存數(shù)據(jù)。該串行信道控制單元是耦接于該第二信道接口，用以輸出該數(shù)據(jù)。該應(yīng)用邏輯集成電路包括應(yīng)用處理單元和內(nèi)存控制單元。該內(nèi)存控制單元是耦接于該應(yīng)用處理單元與該第一信道接口，其中該內(nèi)存控制單元具有總線，該內(nèi)存控制單元是用以支持可變電壓、可變頻率或可變總線位寬；其中該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝本實(shí)用新型的還一實(shí)施例提供一種集成電路系統(tǒng)。該集成電路系統(tǒng)包括應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路及串行信道控制單元。該應(yīng)用邏輯集成電路包括應(yīng)用處理單元和內(nèi)存控制單元。該至少一個(gè)內(nèi)存集成電路中的每一個(gè)內(nèi)存集成電路包括第一信道接口、內(nèi)存陣列及第二信道接口。該內(nèi)存陣列是用以儲(chǔ)存數(shù)據(jù)。該串行信道控制單元是耦接于該第二信道接口，用以輸出該數(shù)據(jù)。該內(nèi)存控制單元是耦接于該應(yīng)用處理單元與該第一信道接口，其中該內(nèi)存控制單元具有總線，該內(nèi)存控制單元是用以支持可變電壓、可變頻率或可變總線位寬；其中該總線是客制化以適用于該應(yīng)用處理單元與該內(nèi)存集成電路，以及該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。本實(shí)用新型提供一種集成電路系統(tǒng)。該集成電路系統(tǒng)是利用客制化的內(nèi)存控制單元，以適用于應(yīng)用處理單元與內(nèi)存集成電路。另外，本實(shí)用新型中的應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路與串行信道控制單元是整合于預(yù)定封裝內(nèi)。因此，本實(shí)用新型不僅可縮小該集成電路系統(tǒng)的面積，且因?yàn)楸緦?shí)用新型的該內(nèi)存控制單元可被客制化以因應(yīng)不同 的應(yīng)用處理單元與內(nèi)存集成電路，所以具有最佳化的效能、效率以及成本。

圖I是為本實(shí)用新型的一實(shí)施例提供一種集成電路系統(tǒng)的示意圖。圖2是為說(shuō)明總線是客制化以適用于應(yīng)用處理單元與二個(gè)內(nèi)存集成電路的示意圖。圖3是為說(shuō)明二個(gè)內(nèi)存集成電路通過(guò)凸點(diǎn)陣列整合成為一顆具有較大容量的內(nèi)存集成電路的不意圖。圖4是為說(shuō)明層迭封裝的示意圖。圖5是為說(shuō)明封裝內(nèi)封裝的示意圖。圖6是為說(shuō)明系統(tǒng)級(jí)封裝的示意圖。圖7是為說(shuō)明集成電路系統(tǒng)根據(jù)產(chǎn)生自二個(gè)照相機(jī)的圖像信號(hào)，產(chǎn)生對(duì)象的視深的示意圖。圖8是為說(shuō)明照相機(jī)與視角的示意圖。圖9是為本實(shí)用新型的還一實(shí)施例提供一種集成電路系統(tǒng)的示意圖。其中，附圖標(biāo)記說(shuō)明如下100、900集成電路系統(tǒng)102應(yīng)用邏輯集成電路103、104、105內(nèi)存集成電路106串行信道控制單元107凸點(diǎn)陣列108下一級(jí)電路110預(yù)定封裝402、404、502、504封裝406、506、508、606、608 標(biāo)準(zhǔn)接口[0028]408球門(mén)陣列500封裝內(nèi)封裝600系統(tǒng)級(jí)封裝801圖像傳感器802透鏡803位置804中心位置912緩存器1022應(yīng)用處理單元1024內(nèi)存控制單元1026應(yīng)用邏輯集成電路接口1042第一信道接口1044內(nèi)存陣列1046第二信道接口10242總線C1、C2照相機(jī)CD、W距離D視深O物件PD像素距離Θ K Θ 2視角
具體實(shí)施方式
請(qǐng)參照?qǐng)D1，圖I是為本實(shí)用新型的一實(shí)施例提供一種集成電路系統(tǒng)100的示意圖。如圖I所示，集成電路系統(tǒng)100包括應(yīng)用邏輯集成電路102、內(nèi)存集成電路104及串行信道控制單元106。但本實(shí)用新型并不受限于僅包括內(nèi)存集成電路104，亦即本實(shí)用新型可包括一個(gè)以上的內(nèi)存集成電路。應(yīng)用邏輯集成電路102包括應(yīng)用處理單元1022、內(nèi)存控制單元1024及應(yīng)用邏輯集成電路接口 1026。應(yīng)用邏輯集成電路接口 1026是耦接于應(yīng)用處理單元1022與內(nèi)存控制單元1024，用以接收產(chǎn)生自二個(gè)照相機(jī)Cl與C2的圖像信號(hào)。應(yīng)用處理單元1022是為3D圖像擷取單元，用以根據(jù)產(chǎn)生自二個(gè)照相機(jī)Cl與C2的圖像信號(hào)，產(chǎn)生對(duì)象O的視深D。但在本實(shí)用新型的還一實(shí)施例中，應(yīng)用處理單元1022是為2D圖像擷取單元，應(yīng)用邏輯集成電路接口 1026接收產(chǎn)生自一個(gè)照相機(jī)Cl的圖像信號(hào)。內(nèi)存控制單元1024是耦接于應(yīng)用處理單元1022，內(nèi)存控制單元1024是可為并行內(nèi)存控制單元，具有總線10242，其中總線10242是客制化以適用于應(yīng)用處理單元1022與內(nèi)存集成電路104，且總線10242可支持至少32位。亦即內(nèi)存控制單元1024并不是符合聯(lián)合電子設(shè)備工程會(huì)議(JEDEC)的標(biāo)準(zhǔn)內(nèi)存控制單元，所以內(nèi)存控制單元1024可被最佳化設(shè)計(jì)，以因應(yīng)內(nèi)存集成電路104。另外，內(nèi)存控制單元1024是通過(guò)直接娃晶穿孔(Through Silicon Via, TSV)技術(shù)所制造，其中直接硅晶穿孔技術(shù)是將晶圓進(jìn)行垂直堆棧，在晶圓上以蝕刻或雷射的方式鉆孔，再將導(dǎo)電材料如銅、多晶硅、鎢等填入鉆孔形成導(dǎo)電的通道的技術(shù)，使導(dǎo)線連接長(zhǎng)度縮短到等于堆棧晶圓的厚度。另外，請(qǐng)參照?qǐng)D2，圖2是為說(shuō)明總線10242是客制化以適用于應(yīng)用處理單元1022與二個(gè)內(nèi)存集成電路103、105的示意圖。如圖2所示，總線10242可被客制化以同時(shí)支持二個(gè)內(nèi)存集成電路103、105，其中二個(gè)內(nèi)存集成電路103、105的總線位寬(Bus width)是可為16位、32位、64位、128位、256位或512位。如此，通過(guò)可被客制化的總線10242，即可彈性地?cái)U(kuò)充集成電路系統(tǒng)100內(nèi)的內(nèi)存陣列的總線位寬。請(qǐng)參照?qǐng)D3，圖3是為說(shuō)明二個(gè)內(nèi)存集成電路103、105通過(guò)凸點(diǎn)陣列(Bump array) 107整合成為一顆具有較大總線位寬的內(nèi)存集成電路的示意圖。如圖3所示，二個(gè)內(nèi)存集成電路103、105亦可通過(guò)凸點(diǎn)陣列107整合成為一顆內(nèi)存集成電路。然后，二個(gè)內(nèi)存集成電路103、105即可通過(guò)凸點(diǎn)陣列107和內(nèi)存控制單元1024內(nèi)的總線10242溝通。但本實(shí)用新型并不受限于通過(guò)凸點(diǎn)陣列107整合二個(gè)內(nèi)存集成電路103、105，亦即本實(shí)用新型亦可通過(guò)保險(xiǎn)絲或重新布線技術(shù)(redistribution technique)以整合二個(gè)內(nèi)存集成電路103、105或更多內(nèi)存集成電路。如圖I所不，內(nèi)存集成電路104是為確好芯片。內(nèi)存集成電路104包括第一/[目道
接口 1042、內(nèi)存陣列1044及第二信道接口 1046。第一信道接口 1042是耦接于內(nèi)存控制單元1024，用以支持內(nèi)存控制單元1024與內(nèi)存集成電路104之間的溝通，其中第一信道接口1042是可為平行信道接口。另外，在本實(shí)用新型的還一實(shí)施例中，內(nèi)存控制單元1024是為串行內(nèi)存控制單元，以及第一信道接口 1042是為支持內(nèi)存控制單元1024的串行信道接口。內(nèi)存陣列1044是耦接于第一信道接口 1042，用以儲(chǔ)存產(chǎn)生自二個(gè)照相機(jī)Cl與C2的圖像信號(hào)和對(duì)象O的視深D。第二信道接口 1046是耦接于內(nèi)存陣列1044，其中對(duì)象O的視深D是通過(guò)第二信道接口 1046傳送至串行信道控制單元106，且第二信道接口 1046是可為串行信道接口。如圖I所示，串行信道控制單元106是耦接于第二信道接口 1046，用以提供快速連結(jié)管道輸出對(duì)象O的視深D至下一級(jí)電路108。例如系統(tǒng)級(jí)封裝(System in Package,SIP)集成電路或芯片直接封裝(Chip on Board, COB)電路。另外，串行信道控制單元106為配合下一級(jí)電路108，而可為通用序列總線3. O控制單元、串行高技術(shù)附加裝置(SerialAdvanced Technology Attachment, SATA)控制單?；蚋咚偻鈬b置互連接口(PeripheralComponent Interconnect Express, PCIE)控制單兀。如圖I所示，應(yīng)用邏輯集成電路102、內(nèi)存集成電路104與串行信道控制單元106是整合于預(yù)定封裝Iio之內(nèi)，預(yù)定封裝110是可為封裝內(nèi)封裝(Package in Package,PIP)、層迭封裝(Package on package, POP)或系統(tǒng)級(jí)封裝(System in Package, SIP)。請(qǐng)參照?qǐng)D4，圖4是為說(shuō)明層迭封裝的示意圖。層迭封裝是為用以整合邏輯集成電路與內(nèi)存集成電路的封裝。在層迭封裝中，二個(gè)或多個(gè)封裝可通過(guò)標(biāo)準(zhǔn)接口與球門(mén)陣列互相堆棧。因此，層迭封裝可適用于需求更高組件密度的產(chǎn)品，例如手機(jī)、個(gè)人數(shù)字助理(Personal digital assistant,PDA)或數(shù)字相機(jī)等。如圖4所示，內(nèi)存集成電路104的封裝402與應(yīng)用邏輯集成電路102封裝404是通過(guò)標(biāo)準(zhǔn)界面406與球門(mén)陣列408互相堆棧與溝通。請(qǐng)參照?qǐng)D5，圖5是為說(shuō)明封裝內(nèi)封裝500的示意圖。封裝內(nèi)封裝500是為用以整合邏輯集成電路與內(nèi)存集成電路的封裝。在封裝內(nèi)封裝500中，二個(gè)或多個(gè)封裝可通過(guò)標(biāo)準(zhǔn)接口與各自的封裝互相堆棧與溝通。因此，封裝內(nèi)封裝500和層迭封裝一樣亦可適用于需求更高組件密度的產(chǎn)品。如圖5所示，內(nèi)存集成電路104的封裝502與應(yīng)用邏輯集成電路102封裝504是通過(guò)標(biāo)準(zhǔn)界面506與508與各自的封裝互相堆棧與溝通。請(qǐng)參照?qǐng)D6，圖6是為說(shuō)明系統(tǒng)級(jí)封裝600的示意圖。系統(tǒng)級(jí)封裝600是為用以整合邏輯集成電路與內(nèi)存集成電路的封裝。在系統(tǒng)級(jí)封裝600中，二個(gè)或多個(gè)封裝可通過(guò)標(biāo)準(zhǔn)接口互相堆棧與溝通。因此，封裝內(nèi)封裝600和層迭封裝一樣亦可適用于需求更高組件密度的產(chǎn)品。如圖6所示，內(nèi)存集成電路104與應(yīng)用邏輯集成電路102是通過(guò)標(biāo)準(zhǔn)接口606與608互相堆棧與溝通。請(qǐng)參照?qǐng)D7，圖7是為說(shuō)明集成電路系統(tǒng)100根據(jù) 產(chǎn)生自二個(gè)照相機(jī)Cl與C2的圖像信號(hào)，產(chǎn)生對(duì)象O的視深D的示意圖。如圖7所示，產(chǎn)生自二個(gè)照相機(jī)Cl與C2的圖像信號(hào)包括照相機(jī)Cl與對(duì)象O之間的視角Θ I、照相機(jī)C2與對(duì)象O之間的視角Θ2和照相機(jī)Cl與照相機(jī)C2之間的距離W。因此，請(qǐng)參照?qǐng)D1，集成電路系統(tǒng)100即可通過(guò)應(yīng)用邏輯集成電路接口 1026接收視角Θ1、視角Θ 2和距離W，并通過(guò)內(nèi)存控制單元1024和第一信道接口 1042儲(chǔ)存視角Θ I、視角Θ 2和距離W于內(nèi)存陣列1044。然后,應(yīng)用處理單元1022即可根據(jù)視角Θ1、視角Θ 2、距離W和三角距離測(cè)量方法，計(jì)算出對(duì)象O的視深D。請(qǐng)參照?qǐng)D8，圖8是為說(shuō)明照相機(jī)Cl與照相機(jī)Cl產(chǎn)生視角Θ I的示意圖。如圖8所示，照相機(jī)Cl包括圖像傳感器801與透鏡802。反射自對(duì)象O的光線通過(guò)透鏡802后，在位置803成像，其中位置803與圖像傳感器801的中心位置804之間的像素距離是為H)，以及圖像傳感器801與透鏡802之間的距離是為⑶。因此，集成電路系統(tǒng)100內(nèi)的應(yīng)用處理單元1022即可根據(jù)像素距離H)和距離⑶通過(guò)三角測(cè)量的查閱表，計(jì)算出視角Θ1。同理，照相機(jī)C2與照相機(jī)C2產(chǎn)生視角Θ 2的原理皆和照相機(jī)Cl與照相機(jī)Cl產(chǎn)生視角Θ I相同，在此不再贅述。另外，為了視深D的計(jì)算準(zhǔn)確度，圖8的像素距離H)可通過(guò)特定插值算法(interpolation algorithm)精算至子像素等級(jí)。另外,對(duì)于運(yùn)動(dòng)中的對(duì)象僅需提供概略的視深圖(depth map)。在計(jì)算運(yùn)動(dòng)中的對(duì)象的視深時(shí)，集成電路系統(tǒng)100內(nèi)的應(yīng)用處理單元1022的一些邏輯運(yùn)算可僅局限在對(duì)象的變動(dòng)范圍(regions of change)內(nèi)，其中可通過(guò)辨識(shí)采樣的時(shí)間序列畫(huà)面的二個(gè)相鄰畫(huà)面中的不同畫(huà)面的非零像素(non-zero pixel)，以產(chǎn)生對(duì)象的變動(dòng)范圍。請(qǐng)參照?qǐng)D9，圖9是為本實(shí)用新型的還一實(shí)施例提供一種集成電路系統(tǒng)900的示意圖。集成電路系統(tǒng)900和集成電路系統(tǒng)100的差別在于集成電路系統(tǒng)900還包括緩存器912，用以儲(chǔ)存內(nèi)存控制單元1024所能支持的可變電壓、可變頻率或可變總線位寬。因此，內(nèi)存控制單元1024即可根據(jù)內(nèi)存集成電路104的效能與特性，查閱緩存器912以適當(dāng)調(diào)整所支持的可變電壓、可變頻率或可變總線位寬。例如，當(dāng)內(nèi)存陣列1044是為低功率第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存(Low power DoubIe-Data-Rate Two SynchronousDynamic Random Access Memory, LPDDR2)時(shí)，內(nèi)存控制單兀1024所支持的可變電壓是介于0V-0. 6V ;當(dāng)內(nèi)存控制單元1024是用以傳送數(shù)據(jù)信號(hào)與位置信號(hào)時(shí)，內(nèi)存控制單元1024所支持的可變電壓是介于0. 3V-0. 9V。另外，內(nèi)存控制單元1024所支持的可變頻率是用以最佳化內(nèi)存控制單元1024的功耗，其中內(nèi)存控制單元1024的功耗P是由式(I)所決定P = C* (VH-VL) 2*f*n(I)在式(I)中，C是為內(nèi)存控制單元1024的寄生電容、VH是為內(nèi)存控制單元1024所支持的可變電壓的上界、VL是為內(nèi)存控制單元1024所支持的可變電壓的下界、f是為內(nèi)存控制單元1024所支持的可變頻率以及η是為總線10242的接腳數(shù)量。因此，集成電路系統(tǒng)900即可根據(jù)式(I)和內(nèi)存集成電路104的效能與特性，最佳化內(nèi)存控制單元1024的功耗，以滿足內(nèi)存集成電路104的速度需求。綜上所述，本實(shí)用新型所提供的集成電路系統(tǒng)是利用客制化的內(nèi)存控制單元，以適用于應(yīng)用處理單元與內(nèi)存集成電路。另外，本實(shí)用新型中的應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路與串行信道控制單元是整合于預(yù)定封裝內(nèi)。因此 ，本實(shí)用新型不僅可縮小集成電路系統(tǒng)的面積，且因?yàn)楸緦?shí)用新型的內(nèi)存控制單元可被客制化以因應(yīng)不同的應(yīng)用處理單元與內(nèi)存集成電路，所以具有最佳化的效能、效率以及成本。以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本實(shí)用新型，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本實(shí)用新型可以有各種更改和變化。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種集成電路系統(tǒng)，包括 應(yīng)用邏輯集成電路，包括 應(yīng)用處理單元；及 內(nèi)存控制單元，耦接于該應(yīng)用處理單元，該內(nèi)存控制單元具有總線； 至少一個(gè)內(nèi)存集成電路，每一個(gè)內(nèi)存集成電路包括 第一信道接口，耦接于該內(nèi)存控制單元； 內(nèi)存陣列，用以儲(chǔ)存數(shù)據(jù) '及 第二信道接口 ；及 串行信道控制單元，耦接于該第二信道接口，用以輸出該數(shù)據(jù)； 該集成電路系統(tǒng)的特征在于還包括 該總線是客制化以適用于該應(yīng)用處理單元與該內(nèi)存集成電路，以及該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。
2.—種集成電路系統(tǒng)，包括 至少一個(gè)內(nèi)存集成電路，每一個(gè)內(nèi)存集成電路包括 第一信道接口； 內(nèi)存陣列，用以儲(chǔ)存數(shù)據(jù)；及 第二信道接口； 串行信道控制單元，耦接于該第二信道接口，用以輸出該數(shù)據(jù)；及 該集成電路系統(tǒng)的特征在于還包括 應(yīng)用邏輯集成電路，包括 應(yīng)用處理單元；及 內(nèi)存控制單元，耦接于該應(yīng)用處理單元與該第一信道接口，其中該內(nèi)存控制單元具有總線，該內(nèi)存控制單元用以支持可變電壓、可變頻率或可變總線位寬； 其中該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。
3.—種集成電路系統(tǒng)，包括 至少一個(gè)內(nèi)存集成電路，每一個(gè)內(nèi)存集成電路包括 第一信道接口； 內(nèi)存陣列，用以儲(chǔ)存數(shù)據(jù)；及 第二信道接口； 串行信道控制單元，耦接于該第二信道接口，用以輸出該數(shù)據(jù) '及 該集成電路系統(tǒng)的特征在于還包括 應(yīng)用邏輯集成電路，包括 應(yīng)用處理單元；及 內(nèi)存控制單元，耦接于該應(yīng)用處理單元與該第一信道接口，其中該內(nèi)存控制單元具有總線，該內(nèi)存控制單元用以支持可變電壓、可變頻率或可變總線位寬； 其中該總線是客制化以適用于該應(yīng)用處理單元與該內(nèi)存集成電路，以及該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。
4.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該內(nèi)存集成電路是為確好芯片。
5.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該預(yù)定封裝是為封裝內(nèi)封裝、層迭封裝或系統(tǒng)級(jí)封裝。
6.如權(quán)利要求2或3所述的集成電路系統(tǒng)，其特征在于，當(dāng)該內(nèi)存陣列是為低功率第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存時(shí)，該可變電壓是介于ov-o. 6V。
7.如權(quán)利要求2或3所述的集成電路系統(tǒng)，其特征在于，當(dāng)該內(nèi)存控制單元傳送數(shù)據(jù)信號(hào)與位置信號(hào)時(shí)，該可變電壓是介于O. 3V-0. 9V。
8.如權(quán)利要求2或3所述的集成電路系統(tǒng)，其特征在于，該可變頻率是用以最佳化該內(nèi)存控制單元的功耗。
9.如權(quán)利要求2或3所述的集成電路系統(tǒng)，其特征在于，還包括 緩存器，用以儲(chǔ)存該內(nèi)存控制單元所能支持的該可變電壓、該可變頻率或該可變總線位寬。
10.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，多個(gè)該內(nèi)存集成電路是通過(guò)凸點(diǎn)陣列整合成為一個(gè)內(nèi)存集成電路，其中整合的內(nèi)存集成電路的總線位寬大于單一個(gè)內(nèi)存集成電路的總線位寬。
11.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于， 該應(yīng)用處理單元用以根據(jù)產(chǎn)生自至少一個(gè)照相機(jī)的圖像信號(hào)，產(chǎn)生對(duì)象的視深； 該內(nèi)存陣列用以儲(chǔ)存產(chǎn)生自該至少一個(gè)照相機(jī)的圖像信號(hào)和該對(duì)象的視深；及 該串行信道控制單元用以輸出該對(duì)象的視深。
12.如權(quán)利要求11所述的集成電路系統(tǒng)，其特征在于，該應(yīng)用邏輯集成電路還包括 應(yīng)用邏輯集成電路接口，耦接于該應(yīng)用處理單元與該內(nèi)存控制單元，用以接收該產(chǎn)生自至少一個(gè)照相機(jī)的圖像信號(hào)。
13.如權(quán)利要求11所述的集成電路系統(tǒng)，其特征在于，該串行信道控制單元是輸出該對(duì)象的視深至另一系統(tǒng)級(jí)封裝集成電路或芯片直接封裝電路。
14.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該內(nèi)存控制單元是為并行內(nèi)存控制單元，及該第一信道接口是為支持該并行內(nèi)存控制單元的平行信道接口。
15.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該內(nèi)存控制單元是為串行內(nèi)存控制單元，及該第一信道接口是為支持該串行內(nèi)存控制單元的串行信道接口。
16.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該應(yīng)用處理單元是為2D圖像擷取單元或3D圖像擷取單元。
17.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該第二信道接口是為串行信道接口。
18.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該串行信道控制單元是為通用序列總線3. O控制單元、串行高技術(shù)附加裝置控制單元或高速外圍裝置互連接口控制單元。
19.如權(quán)利要求1、2或3所述的集成電路系統(tǒng)，其特征在于，該內(nèi)存控制單元是通過(guò)直接娃晶芽孔技術(shù)所制造。
專利摘要本實(shí)用新型提供一種集成電路系統(tǒng)。該集成電路系統(tǒng)包括應(yīng)用邏輯集成電路、至少一個(gè)內(nèi)存集成電路及串行信道控制單元。該應(yīng)用邏輯集成電路包括應(yīng)用處理單元和內(nèi)存控制單元。該內(nèi)存控制單元具有總線。每一個(gè)內(nèi)存集成電路包括第一信道接口、內(nèi)存陣列及第二信道接口。該內(nèi)存陣列是用以儲(chǔ)存數(shù)據(jù)。該串行信道控制單元是耦接于該第二信道接口，用以輸出該數(shù)據(jù)；該總線是適用于該應(yīng)用處理單元與該內(nèi)存集成電路，以及該應(yīng)用邏輯集成電路、該至少一個(gè)內(nèi)存集成電路與該串行信道控制單元是整合于預(yù)定封裝。因此，因?yàn)樵搩?nèi)存控制單元可被客制化以因應(yīng)不同的應(yīng)用處理單元與內(nèi)存集成電路，所以具有最佳化的效能、效率以及成本。
文檔編號(hào)G11C7/10GK202534359SQ20122006548
公開(kāi)日2012年11月14日 申請(qǐng)日期2012年2月27日 優(yōu)先權(quán)日2011年2月26日
發(fā)明者盧超群, 李祖昌, 洪政裕 申請(qǐng)人:鈺創(chuàng)科技股份有限公司