專利名稱：半導(dǎo)體非易失性存儲(chǔ)器以及數(shù)據(jù)寫(xiě)入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體非易失性存儲(chǔ)器以及該半導(dǎo)體非易失性存儲(chǔ)器中的數(shù)據(jù)寫(xiě)入 方法。
背景技術(shù)：
作為半導(dǎo)體非易失性存儲(chǔ)器的多值化技術(shù)，存在通過(guò)多個(gè)閾值電壓而實(shí)現(xiàn)的多電 平方式和具有多個(gè)存儲(chǔ)區(qū)域的多位方式。作為多位方式的半導(dǎo)體非易失性存儲(chǔ)器，公知一 種在存儲(chǔ)單元(cell)的柵極電極的兩側(cè)面的外側(cè)，由硅氮化膜構(gòu)成的電荷蓄積部從物理學(xué) 的角度來(lái)看不連續(xù)地構(gòu)筑(例如，參照專利文獻(xiàn)I)。在該半導(dǎo)體非易失性存儲(chǔ)器中，在上述 電荷蓄積部中未蓄積電荷(電子)的狀態(tài)為初始狀態(tài)，例如，未蓄積該電荷的狀態(tài)對(duì)應(yīng)數(shù)據(jù) “ I ”，蓄積有電荷的狀態(tài)對(duì)應(yīng)數(shù)據(jù)“O”。
對(duì)該半導(dǎo)體非易失性存儲(chǔ)器的數(shù)據(jù)寫(xiě)入、讀出、消除分別如以下那樣實(shí)施。
首先，對(duì)漏極側(cè)的電荷蓄積部寫(xiě)入數(shù)據(jù)“O”是通過(guò)分別對(duì)漏極區(qū)域施加正電壓，對(duì) 柵極電極施加正電壓，對(duì)源極區(qū)域施加接地電壓而進(jìn)行的。由此，熱電子被注入漏極側(cè)的電 荷蓄積部，被寫(xiě)入了數(shù)據(jù)“O”。另一方面，漏極側(cè)的數(shù)據(jù)讀出是通過(guò)分別對(duì)源極區(qū)域施加正 電壓，對(duì)柵極電極施加正電壓，對(duì)漏極區(qū)域施加接地電壓而進(jìn)行的。此時(shí)，在漏極側(cè)的電荷 蓄積部未蓄積電荷的情況下，由于比規(guī)定閾值大的電流被讀出，所以判別為數(shù)據(jù)“I”被讀 出。另一方面，在漏極側(cè)的電荷蓄積部蓄積有電荷的情況下，由于被讀出的電流值低于規(guī)定 閾值，所以判別為數(shù)據(jù)“O”被讀出。這樣，根據(jù)讀出電流值是否在規(guī)定閾值以上，來(lái)進(jìn)行2 值數(shù)據(jù)“O”或者“I”的判別。
這樣，在上述半導(dǎo)體非易失性存儲(chǔ)器中根據(jù)讀出的電流值的大小，來(lái)判別2值數(shù) 據(jù)“O”或者”1”。
另外，雖然希望數(shù)據(jù)“O”以及“ I ”分別對(duì)應(yīng)的讀出電流值在半導(dǎo)體非易失性存儲(chǔ) 器中形成的所有存儲(chǔ)單元中均相等，但由于制造上的工藝偏差等，因而實(shí)際在各存儲(chǔ)單元 之間存在偏差。
因此，伴隨著這樣的偏差，在存在于與數(shù)據(jù)“I”對(duì)應(yīng)的讀出電流值分布的范圍和與 數(shù)據(jù)“O”對(duì)應(yīng)的讀出電流值分布的范圍之間的區(qū)域(以下，稱為電流窗)內(nèi)，設(shè)定用于判別數(shù) 據(jù)“O”以及“I”的閾值。此時(shí)，為了高精度地進(jìn)行2值數(shù)據(jù)“O”以及“I”的判別，電流窗的 寬度越寬越好。
另外，人們提出一種分別對(duì)上述那樣半導(dǎo)體非易失性存儲(chǔ)器的存儲(chǔ)單元中設(shè)置的 兩個(gè)電荷蓄積部，實(shí)施4值數(shù)據(jù)“0”、“1”、“2”、“3”的寫(xiě)入以及讀出的技術(shù)(例如，參照非專 利文獻(xiàn)I以及專利文獻(xiàn)2)。這里，在將讀出電流值低的數(shù)據(jù)“O”寫(xiě)入兩個(gè)電荷蓄積部中一 方(以下稱為燈側(cè)的電荷蓄積部)或者另一方(以下，稱為鏡側(cè)的電荷蓄積部)的情況下，對(duì) 柵極電極施加最高的第I寫(xiě)入電壓。另外，在將數(shù)據(jù)“I”寫(xiě)入燈側(cè)的電荷蓄積部的情況下， 對(duì)柵極電極施加比上述第I寫(xiě)入電壓低的第2寫(xiě)入電壓。另外，在將數(shù)據(jù)“2”寫(xiě)入燈側(cè)的 電荷蓄積部的情況下，對(duì)柵極電極施加比上述第2寫(xiě)入電壓低的第3寫(xiě)入電壓。其中，關(guān)于數(shù)據(jù)“3”，不進(jìn)行數(shù)據(jù)寫(xiě)入。
在寫(xiě)入上述那樣的4值數(shù)據(jù)時(shí)，在該半導(dǎo)體非易失性存儲(chǔ)器中，首先，從第I 第3 寫(xiě)入電壓中選擇與要寫(xiě)入電荷蓄積部的數(shù)據(jù)(以下，稱為寫(xiě)入數(shù)據(jù))的值對(duì)應(yīng)的寫(xiě)入電壓并將該電壓向柵極電極施加。然后，一邊使該寫(xiě)入電壓階段性地緩緩增加一邊進(jìn)行數(shù)據(jù)的讀出，驗(yàn)證該讀出電流值是否低于規(guī)定閾值(核查處理)。此時(shí)，讀出電流值若低于規(guī)定閾值， 則判斷對(duì)存儲(chǔ)單元的寫(xiě)入結(jié)束。其中，針對(duì)需要寫(xiě)入的全部電荷蓄積部，將上述第I 第3 寫(xiě)入電壓分別設(shè)定為與上述核查處理中的寫(xiě)入電壓的增加次數(shù)(寫(xiě)入次數(shù))大致相同的電壓值。由此，各數(shù)據(jù)的寫(xiě)入次數(shù)的差變小，抑制了在相同存儲(chǔ)單元中的燈側(cè)的電荷蓄積部進(jìn)行的數(shù)據(jù)寫(xiě)入所伴隨的在鏡側(cè)的電荷蓄積部的讀出電流值的降低，因此能夠確保分別判別與4值數(shù)據(jù)分別對(duì)應(yīng)的讀出電流值的電流窗。
然而，若由于制造工藝的偏差等而導(dǎo)致存儲(chǔ)單元的初始狀態(tài)(存儲(chǔ)數(shù)據(jù)“3”的狀態(tài))下的讀出電流的分布比所希望的范圍大，則與之相伴地、讀出電流的最大值也變大。由此，此時(shí)，在對(duì)讀出電流最大的狀態(tài)，也就是說(shuō)初始狀態(tài)(存儲(chǔ)數(shù)據(jù)“3”的狀態(tài))下的電荷蓄積部，寫(xiě)入讀出電流值為最低時(shí)的狀態(tài)的數(shù)據(jù)“O”的情況下，核查處理中的寫(xiě)入次數(shù)增加。
因此，在例如對(duì)鏡側(cè)寫(xiě)入數(shù)據(jù)“2”的狀態(tài)下的電荷蓄積部的燈側(cè)寫(xiě)入數(shù)據(jù)“O”時(shí)， 若對(duì)燈側(cè)的電荷蓄積部的寫(xiě)入次數(shù)增加，則從鏡側(cè)的電荷蓄積部讀出的讀出電流降低，電流窗的寬度變窄。由此，產(chǎn)生數(shù)據(jù)的讀出精度降低這一問(wèn)題。
非專利文獻(xiàn)1:除 Boaz Eitan 以外的 11 位著，“4_bit per Cell NROM Reliability，，、IEEE International Electron Devices Meeting 2005 iedm Technical Digest !Washington, DC December 5-7, 2005,美國(guó)，IEEE, 2005 年，Session 22.1
專利文獻(xiàn)1:日本特開(kāi)2005-64295，
專利文獻(xiàn)2 :日本特開(kāi)2008-85196。 發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠減少數(shù)據(jù)寫(xiě)入時(shí)的寫(xiě)入次數(shù)且能夠提高讀出精度的半導(dǎo)體非易失性存儲(chǔ)器以及數(shù)據(jù)寫(xiě)入方法。
本發(fā)明的半導(dǎo)體非易失性存儲(chǔ)器其包括具有分別與位線連接的電荷蓄積部的多個(gè)存儲(chǔ)單元，該半導(dǎo)體非易失性存儲(chǔ)器還包括數(shù)據(jù)寫(xiě)入單元，該數(shù)據(jù)寫(xiě)入單元通過(guò)將與要寫(xiě)入的寫(xiě)入數(shù)據(jù)的值對(duì)應(yīng)的量的電荷注入到上述電荷蓄積部來(lái)進(jìn)行數(shù)據(jù)的寫(xiě)入；和初始化寫(xiě)入單元，在基于上述數(shù)據(jù)寫(xiě)入單元的上述數(shù)據(jù)的寫(xiě)入之前，該初始化寫(xiě)入單元經(jīng)由上述位線分別從上述電荷蓄積部輸出讀出電流，對(duì)上述讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到上述讀出電流低于上述最大讀出電流閾值為止。
另外，本發(fā)明的數(shù)據(jù)寫(xiě)入方法是由非易失性半導(dǎo)體存儲(chǔ)器的上述控制部執(zhí)行的數(shù)據(jù)寫(xiě)入方法，該非易失性半導(dǎo)體存儲(chǔ)器具有多個(gè)存儲(chǔ)單元，該多個(gè)存儲(chǔ)單元具有分別與位線連接的電荷蓄積部；和控制部，該控制部進(jìn)行數(shù)據(jù)對(duì)上述存儲(chǔ)單元的寫(xiě)入的寫(xiě)入控制，該數(shù)據(jù)寫(xiě)入方法依次執(zhí)行下述步驟初始化寫(xiě)入步驟，使經(jīng)由上述位線分別從上述電荷蓄積部輸出讀出電流，對(duì)上述讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到上述讀出電流低于上述最大讀出電流閾值為止；數(shù)據(jù)寫(xiě)入步驟，其通過(guò)對(duì)上述電荷蓄積部注入與要寫(xiě)入的數(shù)據(jù)的值對(duì)應(yīng)的量的電荷來(lái)進(jìn)行數(shù)據(jù)的寫(xiě)入。
發(fā)明效果
在本發(fā)明中，在進(jìn)行數(shù)據(jù)的寫(xiě)入之前，進(jìn)行初始化寫(xiě)入，使讀出電流分別從電荷蓄積部輸出，向讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到該讀出電流低于最大讀出電流閾值為止。
由此，與不進(jìn)行這樣的初始化寫(xiě)入的情況相比，能夠減少在數(shù)據(jù)寫(xiě)入時(shí)注入電荷蓄積部的電荷的總量。因此，縮短了注入電荷的次數(shù)，換句話說(shuō)，縮短了與數(shù)據(jù)寫(xiě)入次數(shù)減少量對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入所花費(fèi)的時(shí)間。另外，由于寫(xiě)入次數(shù)整體上變少，所以在訪問(wèn)在單一存儲(chǔ)單元中設(shè)置有兩個(gè)電荷蓄積部的存儲(chǔ)器的情況下，抑制了伴隨著向電荷蓄積部中的一方電荷蓄積部的寫(xiě)入的、另一方電荷蓄積部的讀出電流的降低。由此，能夠抑制數(shù)據(jù)的讀出精度的降低。進(jìn)而，根據(jù)上述初始化寫(xiě)入，初始狀態(tài)下的全電荷蓄積部中的蓄積電荷量的偏差變小。由此，在該初始化寫(xiě)入后，對(duì)設(shè)置在單一存儲(chǔ)單元中的兩個(gè)電荷蓄積部同時(shí)寫(xiě)入不同數(shù)據(jù)的情況下，由于僅對(duì)電荷蓄積部中的一方側(cè)繼續(xù)寫(xiě)入的時(shí)間變短，因此能夠抑制讀出電流值的降低。


圖1是表示半導(dǎo)體非易失性存儲(chǔ)器的內(nèi)部構(gòu)成的框圖。
圖2是表示存儲(chǔ)單元10的構(gòu)造的剖面圖。
圖3是表示數(shù)據(jù)寫(xiě)入程序的控制順序的流程圖。
圖4是表示初始化寫(xiě)入例程的流程圖。
圖5是表示初始狀態(tài)以及按數(shù)據(jù)“O” ”3”為單位的讀出電流的分布的圖。
圖6是表示數(shù)據(jù)“O”寫(xiě)入例程的圖。
圖7是表示數(shù)據(jù)“I”寫(xiě)入例程的圖。
圖8是表示數(shù)據(jù)“2”寫(xiě)入例程的圖。
圖9是用于說(shuō)明基于初始化寫(xiě)入的作用效果的圖。
圖10是表示降低了掃描電壓VS的電壓值的情況下的、讀出電流閾值Iref4與初始狀態(tài)時(shí)的讀出電流的分布AP的相對(duì)位置關(guān)系的圖。
附圖標(biāo)記說(shuō)明
10…存儲(chǔ)單兀；30、32…電荷蓄積部；104…行解碼器；106…列解碼器；108…控制器。
具體實(shí)施方式
在本發(fā)明的半導(dǎo)體非易失性存儲(chǔ)器中，在將與要寫(xiě)入的數(shù)據(jù)的值對(duì)應(yīng)的量的電荷注入電荷蓄積部(S21 S27、S31 S37或者S41 S47)的數(shù)據(jù)寫(xiě)入(S2 S4)之前，進(jìn)行以下那樣的初始化寫(xiě)入(SI)。即、分別從設(shè)置在存儲(chǔ)單元(10)中的電荷蓄積部(30，32) 輸出讀出電流(RD)(S12)，向讀出電流比最大讀出電流閾值(Iref4)大的電荷蓄積部注入電荷直至其讀出電流低于最大讀出電流閾值(S13 S15)。
[實(shí)施例]
圖1是表示能夠存儲(chǔ)4值數(shù)據(jù)的半導(dǎo)體非易失性存儲(chǔ)器的整體構(gòu)成的框圖。
如圖1所示，該半導(dǎo)體非易失性存儲(chǔ)器具有存儲(chǔ)單元陣列100、行解碼器104、列解碼器106以及控制器108。
在存儲(chǔ)單元陣列100中設(shè)置有在列方向上排列的多條位線BL1 BLm (M為2以上的整數(shù))以及與其交叉且在行方向上排列的多條字線WL1 WLn (N為2以上的整數(shù))。在位線BL以及字線WL的各交叉部設(shè)置存儲(chǔ)單元10。存儲(chǔ)單元10例如由η溝道型的MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)構(gòu)成。
圖2是表示該存儲(chǔ)單元10的主要部分的剖面圖。
如圖2所示，在P型硅襯底12的上表面經(jīng)由由SiO2構(gòu)成的柵極氧化膜16形成多晶硅構(gòu)成的柵極電極17 (以下也稱為柵極端子)。該柵極電極17如圖1所示與字線WL連接。硅襯底12表面的夾著柵極電極17位置上形成含有高濃度η型雜質(zhì)的源極區(qū)域13以及漏極區(qū)域14。這些源極區(qū)域13 (以下也稱為源極端子)以及漏極區(qū)域14 (以下也稱為漏極端子)分別如圖1所示那樣與相互不同的位線BL連接。柵極電極17正下面的硅襯底12 的表面區(qū)域是在MOSFET的動(dòng)作時(shí)形成電流路的溝道區(qū)域15。溝道區(qū)域15與源極區(qū)域13 以及漏極區(qū)域14之間形成與源極區(qū)域13以及漏極區(qū)域14相鄰且雜質(zhì)濃度比較低的η型延伸區(qū)域18以及19。該延伸區(qū)域18以及19是為了后述的向電荷蓄積部高效地注入電荷而設(shè)置的。在源極側(cè)的延伸區(qū)域18的上部設(shè)置電荷蓄積部30，在漏極側(cè)的延伸區(qū)域19的上部設(shè)置電荷蓄積部32。電荷蓄積部30以及32分別由包括硅氧化膜301、硅氮化膜303和硅氧化膜305的ONO層疊絕緣膜構(gòu)成。電荷蓄積部30以及電荷蓄積部32分別從延伸區(qū)域 18以及19遍及柵極電極17的側(cè)壁地延伸。由此，能夠可靠地進(jìn)行電荷的蓄積以及保持。 另外，由于電荷蓄積部30以及電荷蓄積部32在物理特性上不連續(xù)而相互分離地形成，所以各電荷蓄積部能夠分別獨(dú)立地蓄積保持電荷。此時(shí)，根據(jù)蓄積在電荷蓄積部中的電荷量，分別在電荷蓄積部30以及32中進(jìn)行4值數(shù)據(jù)“O” “3”的存儲(chǔ)。即、在蓄積的電荷量大于第I閾值的情況下為數(shù)據(jù)“O”的存儲(chǔ)狀態(tài)、在比第I閾值小且比第2閾值大的情況下為數(shù)據(jù)“I”的存儲(chǔ)狀態(tài)、在比第2閾值小且比第3閾值大的情況下為數(shù)據(jù)“2”的存儲(chǔ)狀態(tài)、在比第3閾值小且比初始最小電荷量(后述)大的情況下為數(shù)據(jù)“3”的存 儲(chǔ)狀態(tài)。其中，在存儲(chǔ)單元10的電荷蓄積部30以及32的初始狀態(tài)下，電荷的蓄積量比第3閾值小。
根據(jù)該構(gòu)成，各存儲(chǔ)單元10分別根據(jù)經(jīng)由字線WL施加在其柵極端子的電壓以及經(jīng)由一對(duì)位線BL分別施加在漏極端子以及源極端子的電壓，進(jìn)行4值數(shù)據(jù)“O” “3”的寫(xiě)入以及讀出。
行解碼器104根據(jù)由控制器108提供的控制信號(hào)，對(duì)形成于存儲(chǔ)單元陣列100中的字線WL1 WLn施加寫(xiě)入電壓或者掃描電壓。
列解碼器106根據(jù)由控制器108提供的控制信號(hào)，向形成于存儲(chǔ)單元陣列100中的位線BL1 BLm施加接地電位、讀出設(shè)定電壓或者寫(xiě)入設(shè)定電壓。另外，在向位線BL施加接地電位時(shí)，列解碼器106使伴隨著蓄積在與該位線BL連接的存儲(chǔ)單元10的電荷蓄積部 (30或者32)中的電荷的電流輸出至位線BL上，并將表示輸出至該位線BL上的電流值的讀出電流值向控制器108提供。
要寫(xiě)入存儲(chǔ)單元陣列100的4值數(shù)據(jù)(以下稱為寫(xiě)入數(shù)據(jù))被從外部輸入時(shí)，控制器108執(zhí)行以下那樣的數(shù)據(jù)寫(xiě)入程序(后述)。
圖3是表示該數(shù)據(jù)寫(xiě)入程序的控制順序的流程圖。
在圖3中，首先，控制器108對(duì)形成在存儲(chǔ)單元陣列100中的全部存儲(chǔ)單元10的電荷蓄積部30以及32進(jìn)行要將蓄積的電荷量初始化的初始化寫(xiě)入程序(步驟SI)。
圖4是表示該初始化寫(xiě)入程序的流程圖。
在圖4中，首先，控制器108使表示首地址的“I”作為訪問(wèn)地址A存儲(chǔ)在內(nèi)置寄存器(未圖示)中(步驟S11)。
接下來(lái)，控制器108從屬于訪問(wèn)地址A所示的地址的存儲(chǔ)單元10的每一個(gè)的電荷蓄積部30以及32中提供向行解碼器104以及列解碼器106要讀出數(shù)據(jù)的控制信號(hào)(步驟 S12)。通過(guò)執(zhí)行步驟S12，行解碼器104向與訪問(wèn)地址A對(duì)應(yīng)的字線WL施加掃描電壓VS。 另外，通過(guò)執(zhí)行步驟S12，列解碼器106分別對(duì)位線BL1 BLm中的配置成第奇數(shù)條的位線 BL施加接地電位(O伏)，并分別對(duì)配置成第偶數(shù)條的位線BL施加讀出設(shè)定電壓VR。然后， 列解碼器106分別對(duì)配置成第偶數(shù)條的位線BL施加接地電位(O伏)，并分別對(duì)配置成第奇數(shù)條的位線BL施加讀出設(shè)定電壓VR。通過(guò)上述列解碼器106的一系列的動(dòng)作，從與訪問(wèn)地址A對(duì)應(yīng)的與字線WL連接的存儲(chǔ)單元10的電荷蓄積部30以及32經(jīng)由位線BL1 BLm輸出與蓄積電荷量對(duì)應(yīng)的讀出電流RD1 RDm。其中，蓄積在電荷蓄積部(30或者32)中的電荷量越大則讀出電流RD值越小。
接下來(lái)，控制器108判斷經(jīng)由位線BL1 BLm輸出的全部讀出電流RD1 RDm是否如圖5所示那樣低于讀出電流閾值Iref4 (步驟S13)。其中，讀出電流閾值Iref4是在電荷蓄積部(30，32)中蓄積有規(guī)定的初始最小電荷量Qmin的電荷的情況下，能夠從該電荷蓄積部輸出的讀出電流RD的值。即、圖5所示的讀出電流閾值Iref4與初始最小電荷量Qmin 對(duì)應(yīng)，在上述步驟S13中判斷為讀出電流RD比讀出電流閾值Iref4高的情況下，電荷蓄積部(30，32)的蓄積電荷的量小于初始最小電荷量Qmin。另外，讀出電流閾值Iref4是具有比后述的第I 第3讀出電流閾值的讀出電流閾值Irefl Iref3的任意一個(gè)都大的值的最大讀出電流閾值。
在該步驟S13中被判斷為全部讀出電流RD1 RDm未處于低于讀出電流閾值Iref4 的狀態(tài)的情況下，也就是說(shuō)，至少存在一個(gè)比讀出電流閾值Iref4高的讀出電流RD的情況下，控制器108執(zhí)行以下的步驟S14。換句話說(shuō)，控制器108向行解碼器104以及列解碼器 106提供(步驟S14)控制信號(hào)，該控制信號(hào)要對(duì)輸出比讀出電流閾值Iref4高的讀出電流RD 的存儲(chǔ)單元10執(zhí)行使用初始化用寫(xiě)入電壓Vera的寫(xiě)入。通過(guò)執(zhí)行步驟S14，行解碼器104 向與訪問(wèn)地址A對(duì)應(yīng)的字線·WL施加初始化用寫(xiě)入電壓VHN。另外，通過(guò)執(zhí)行步驟S14，列解碼器106在位線BL1 BLm中對(duì)輸出比上述讀出電流閾值Iref4高的讀出電流RD的位線BL 施加寫(xiě)入設(shè)定電壓VW，并對(duì)其他位線BL施加接地電位(O伏)。S卩、通過(guò)執(zhí)行該步驟S14，向輸出比讀出電流閾值Iref4高的讀出電流RD的存儲(chǔ)單元10，也就是說(shuō)向蓄積電荷的量為比初始最小電荷量Qmin小的狀態(tài)下的電荷蓄積部(30，32)注入與初始化用寫(xiě)入電壓Vera的施加對(duì)應(yīng)的電荷。
在步驟S14的執(zhí)行后，控制器108將對(duì)初始化用寫(xiě)入電壓VeraW上電壓V后的電壓設(shè)定為新的初始化用寫(xiě)入電壓VHN(步驟S15)。在執(zhí)行該步驟S15后，控制器108返回上述步驟S12的執(zhí)行，反復(fù)執(zhí)行如上述那樣的動(dòng)作。
S卩、直到全部讀出電流RD1 RDm成為比讀出電流閾值Iref4低的狀態(tài)為止，換句話說(shuō)，直到在全部的電荷蓄積部中蓄積了比初始最小電荷量Qmin大的量的電荷為止，執(zhí)行一邊使初始化用寫(xiě)入電壓Vera階段性地增加，一邊向電荷蓄積部(30，32)注入電荷的核查處理(S12 S15)。
在這期間，在上述步驟S13中判斷為全部讀出電流RD1 RDm比讀出電流閾值 Iref4低時(shí)，控制器108將訪問(wèn)地址A的內(nèi)容加“ I”后的地址作為新的訪問(wèn)地址A在內(nèi)置寄 存器中進(jìn)行覆蓋存儲(chǔ)(步驟S16)。在執(zhí)行該步驟S16后，控制器108判斷訪問(wèn)地址A是否比 存儲(chǔ)單元陣列100的最終地址大(步驟S17)。在步驟S17中判斷為訪問(wèn)地址A為最終地址 以下的情況下，控制器108返回上述步驟S12的執(zhí)行，反復(fù)執(zhí)行如上述那樣的動(dòng)作。另一方 面，在步驟S17中判斷為訪問(wèn)地址A比最終地址大的情況下，控制器108結(jié)束該初始化寫(xiě)入 例程，返回如圖3所示那樣的數(shù)據(jù)寫(xiě)入程序。
通過(guò)執(zhí)行該初始化寫(xiě)入例程，形成在存儲(chǔ)單元陣列100中的全部存儲(chǔ)單元10的電 荷蓄積部(30，32)在蓄積有能夠發(fā)出比讀出電流閾值Iref4低的讀出電流的程度的電荷量 的狀態(tài)下，換句話說(shuō)在蓄積有比初始最小電荷量Qmin大的量的電荷狀態(tài)下，被初始化。例如， 在初始化寫(xiě)入例程的執(zhí)行前的階段，基于各存儲(chǔ)單元10的讀出電流的分布具有如圖5所示 那樣的包含讀出電流閾值Iref4且向左右擴(kuò)展的形態(tài)的分布AP時(shí)，通過(guò)執(zhí)行該初始化寫(xiě) 入程序，其分布變?yōu)閷⑷鐖D5所示那樣的讀出電流閾值Iref4作為最大的讀出電流的分布 B3。此時(shí)，這些分布AP以及B3對(duì)應(yīng)全部電荷蓄積部中的蓄積電荷量的分布。由此，如圖5 所示，雖然分布AP中的最小讀出電流Im所對(duì)應(yīng)的最大電荷量以及分布B3中的最大的電荷 量一起為初始最大電荷量Qmax,但分布B3中的最小的電荷量如圖5所示那樣在初始最小電 荷量Qmin以上。
總之，通過(guò)執(zhí)行上述初始化寫(xiě)入例程，分別從設(shè)置于存儲(chǔ)單元10中的電荷蓄積部 (30，32)輸出讀出電流RD，向讀出電流比讀出電流閾值Iref4大的電荷蓄積部注入電荷直 到讀出電流RD低于讀出電流閾值Iref4。由此，對(duì)在各電荷蓄積部(30，32)中的蓄積電荷 量小于初始最小電荷量Qmin的電荷蓄積部注入電荷，直到其蓄積電荷量至少達(dá)到初始最小 電荷量為止，因此全部的電荷蓄積部中的蓄積電荷量的最小量在上述初始最小電荷量Qmin 以上。此時(shí)，如圖5所示那樣，能夠輸出分布B3中包含的讀出電流RD的電荷量的蓄積狀態(tài) 為作為第I數(shù)據(jù)值的數(shù)據(jù)“3”的存儲(chǔ)狀態(tài)。
在該初始化寫(xiě)入例程(SI)的執(zhí)行后，控制器108僅對(duì)在外部輸入的4值寫(xiě)入數(shù)據(jù) 中讀出電流值最大的成為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的電荷蓄積部執(zhí)行寫(xiě)入數(shù)據(jù)“O”的數(shù)據(jù)“O” 的寫(xiě)入例程(步驟S2)。
圖6是表示數(shù)據(jù)“O”寫(xiě)入例程的流程圖。
在圖6中，首先，控制器108使表示首地址的“I”作為訪問(wèn)地址A存儲(chǔ)內(nèi)置寄存器 中(步驟S21)。
接下來(lái)，控制器108向行解碼器104以及列解碼器106提供要從屬于訪問(wèn)地址A 所示的地址且為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的每一個(gè)的電荷蓄積部(30，32)中讀 出數(shù)據(jù)的控制信號(hào)(步驟S22)。通過(guò)步驟S22的執(zhí)行，行解碼器104對(duì)訪問(wèn)地址A所對(duì)應(yīng)的 字線WL施加掃描電壓VS。另外，通過(guò)執(zhí)行步驟S22，列解碼器106向位線BL1 BLm中與成 為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的存儲(chǔ)單元10連接的一對(duì)位線BL中的一方施加接地電位(O伏)， 向另一方施加讀出設(shè)定電壓VR。由此，從屬于訪問(wèn)地址A且成為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的存 儲(chǔ)單元10的電荷蓄積部(30，32)經(jīng)由位線BL輸出讀出電流RD。
接下來(lái)，控制器108判斷經(jīng)由位線BL輸出的全部讀出電流RD是否比如圖5所示的讀出電流閾值Irefl低(步驟S23)。另外,讀出電流閾值Irefl是用于判斷蓄積的電荷量是否滿足與數(shù)據(jù)“O”對(duì)應(yīng)的量的上述第I閾值所對(duì)應(yīng)的第I讀出電流閾值，其具有比作為上述最大讀出電流閾值的讀出電流閾值Iref4小的值。
在該步驟S23中判斷為全部讀出電流RD都不處于比讀出電流閾值Irefl低的狀態(tài)的情況下，換句話說(shuō)，在至少存在一個(gè)比讀出電流閾值Irefl高的讀出電流RD的情況下， 控制器108執(zhí)行以下的步驟S24。換句話說(shuō)，控制器108向行解碼器104以及列解碼器106 提供控制信號(hào)(步驟S24)，該控制信號(hào)要對(duì)輸出比讀出電流閾值Irefl高的讀出電流RD的存儲(chǔ)單元10執(zhí)行用于將其電荷蓄積部設(shè)定為數(shù)據(jù)“O”的存儲(chǔ)狀態(tài)的寫(xiě)入電壓VGO的寫(xiě)入。 通過(guò)執(zhí)行步驟S24，行解碼器104向與訪問(wèn)地址A對(duì)應(yīng)的字線WL施加寫(xiě)入電壓VG0。另外， 通過(guò)執(zhí)行步驟S24，列解碼器106對(duì)位線BL1 BLm中的輸出比上述讀出電流閾值Irefl高的讀出電流RD的位線BL施加寫(xiě)入設(shè)定電壓VW，并向其他位線BL施加接地電位(O伏)。通過(guò)該步驟S24，與寫(xiě)入電壓VGO的施加對(duì)應(yīng)的電荷被注入到輸出比讀出電流閾值Irefl高的讀出電流RD的存儲(chǔ)單元10的電荷蓄積部(30，32)。
在步驟S24被執(zhí)行之后，控制器108將對(duì)寫(xiě)入電壓VGO加上電壓V后的電壓設(shè)定為新的寫(xiě)入電壓VGO(步驟S25)。在該步驟S25被執(zhí)行之后，控制器108返回上述步驟S22 的執(zhí)行，反復(fù)執(zhí)行如上述那樣的動(dòng)作?！?br> S卩、從成為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的電荷蓄積部(30，32)讀出的全部讀出電流RD處于比讀出電流閾值Irefl低的狀態(tài)下，換句話說(shuō)直到成為存儲(chǔ)有數(shù)據(jù)“O”的狀態(tài)為止，執(zhí)行一邊使寫(xiě)入電壓VGO階段性地增加一邊向電荷蓄積部(30，32)注入電荷這樣的核查處理(S22 S25)。
該期間中，在上述步驟S23中判斷為全部讀出電流RD比讀出電流閾值Irefl低的情況下，控制器108將訪問(wèn)地址A的內(nèi)容加“I”后的地址作為新的訪問(wèn)地址A在內(nèi)置寄存器中進(jìn)行覆蓋存儲(chǔ)(步驟S26)。在該步驟S26的執(zhí)行后，控制器108判斷訪問(wèn)地址A是否比在存儲(chǔ)單元陣列100的所有地址中寫(xiě)入數(shù)據(jù)的最終數(shù)據(jù)要被寫(xiě)入的最終地址大(步驟 S27)。在步驟S27中判斷為訪問(wèn)地址A在最終地址以下的情況下，控制器108返回上述步驟S22的執(zhí)行，反復(fù)執(zhí)行如上述那樣的動(dòng)作。另一方面，在步驟S27中判斷為訪問(wèn)地址A比最終地址大的情況下，控制器108結(jié)束該數(shù)據(jù)“O”寫(xiě)入例程，返回如圖3所示那樣的數(shù)據(jù)寫(xiě)入程序的執(zhí)行。
根據(jù)上述數(shù)據(jù)“O”寫(xiě)入例程，在存儲(chǔ)單元陣列100的全部的電荷蓄積部(30，32)中成為數(shù)據(jù)“O”的寫(xiě)入對(duì)象的電荷蓄積部為能夠輸出比圖5所示的讀出電流閾值Irefl低的讀出電流的分布BO中包含的讀出電流RD的程度的電荷量的蓄積狀態(tài)，換句話說(shuō)為第2數(shù)據(jù)值、即數(shù)據(jù)“O”的存儲(chǔ)狀態(tài)。此時(shí)，分布BO與全部的電荷蓄積部中的蓄積電荷量的分布對(duì)應(yīng)。
由此，根據(jù)數(shù)據(jù)“O”寫(xiě)入例程，如圖5所示，與數(shù)據(jù)“O”對(duì)應(yīng)的量的電荷被注入如分布B3那樣的電荷量形成狀態(tài)(初始狀態(tài))下的電荷蓄積部，該電荷蓄積部的蓄積電荷量向比初始狀態(tài)下的蓄積電荷的最大量(QMAX)大的量(分布B0)遷移。
在該數(shù)據(jù)“O”寫(xiě)入例程(S2)被執(zhí)行之后，控制器108進(jìn)行僅對(duì)成為外部輸入的4 值寫(xiě)入數(shù)據(jù)中讀出電流值第2大的數(shù)據(jù)“I”的寫(xiě)入對(duì)象的電荷蓄積部寫(xiě)入該數(shù)據(jù)“I”的數(shù)據(jù)“I”寫(xiě)入例程(步驟S3)。
圖7是表示數(shù)據(jù)“ I ”寫(xiě)入例程的流程圖。
在圖7中，首先，控制器108將表示首地址的“I”作為訪問(wèn)地址A存儲(chǔ)在內(nèi)置寄存器中(步驟S31)。
接下來(lái)，控制器108從每一個(gè)屬于訪問(wèn)地址A所示的地址且成為數(shù)據(jù)“I”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的電荷蓄積部(30，32)向行解碼器104以及列解碼器106提供要讀出數(shù)據(jù)的控制信號(hào)(步驟S32)。通過(guò)步驟S32的執(zhí)行，行解碼器104對(duì)與訪問(wèn)地址A對(duì)應(yīng)的字線WL施加掃描電壓VS。另外，通過(guò)步驟S32的執(zhí)行，列解碼器106向位線BLl BLM中與成為數(shù)據(jù)“I”的寫(xiě)入對(duì)象的存儲(chǔ)單元10連接的一對(duì)位線BL中的一方施加接地電位(O伏)， 向另一方施加讀出設(shè)定電壓VR。由此，從屬于訪問(wèn)地址A且成為數(shù)據(jù)“I”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的電荷蓄積部(30，32)經(jīng)由位線BL輸出讀出電流RD。
接下來(lái)，控制器108判斷經(jīng)由位線BL輸出的讀出全部電流RD是否比如圖5所示那樣的讀出電流閾值Iref2低(步驟S33)。另外，讀出電流閾值Iref2是用于判斷蓄積的電荷量是否滿足數(shù)據(jù)“I”所對(duì)應(yīng)的量的上述第2閾值所對(duì)應(yīng)的第2讀出電流閾值，其具有比上述第I讀出電流閾值(Irefl)大且比上述最大讀出電流閾值(Iref4)小的值。
在該步驟S33中判斷為全部讀出電流RD都不處于比讀出電流閾值Iref2低的狀態(tài)的情況下，換句話說(shuō)在存在至少一個(gè)比讀出電流閾值Iref2高的讀出電流RD的情況下， 控制器108執(zhí)行以下的步驟S34。換句話說(shuō)，控制器108向行解碼器104以及列解碼器106 提供控制信號(hào)(步驟S34)，該控制信號(hào)要對(duì)輸出比讀出電流閾值Iref2高的讀出電流RD的存儲(chǔ)單元10實(shí)施使用了將該電荷蓄積部設(shè)定為數(shù)據(jù)“I”的存儲(chǔ)狀態(tài)的寫(xiě)入電壓VGl (VG0 > VGl)的寫(xiě)入。通過(guò)執(zhí)行步驟S34，行解碼器104對(duì)與訪問(wèn)地址A對(duì)應(yīng)的字線WL施加寫(xiě)入電壓VGl。另外，通過(guò)執(zhí)行步驟S34，列解碼器106 —邊對(duì)位線BL1 BLm中輸出比上述讀出電流閾值Iref2高的讀出電流RD的位線BL施加寫(xiě)入設(shè)定電壓VW，一邊向其他位線BL施加接地電位(O伏)。通過(guò)該步驟S34，與寫(xiě)入電壓VGl的施加對(duì)應(yīng)的電荷被注入到輸出比讀出電流閾值Iref2高的讀出電流RD的存儲(chǔ)單元10的電荷蓄積部 (30，32)。
在執(zhí)行步驟S34之后，控制器108將對(duì)寫(xiě)入電壓VGl加入電壓V后的電壓設(shè)定為新的寫(xiě)入電壓VGl (步驟S35)。在執(zhí)行該步驟S35之后，控制器108返回上述步驟S32的執(zhí)行，反復(fù)執(zhí)行上述那樣的動(dòng)作。
S卩、直到從成為數(shù)據(jù)“I”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的電荷蓄積部(30，32)中讀出的全部讀出電流RD成為比讀出電流閾值Iref2低的狀態(tài)，換句話說(shuō)成為存儲(chǔ)有數(shù)據(jù)“ I”的狀態(tài)為止，執(zhí)行一邊使寫(xiě)入電壓VGl階段性地增加，一邊向電荷蓄積部(30，32 )注入電荷這樣的核查處理(S32 S35)。
在該期間中，在上述步驟S33中判斷為全部讀出電流RD低于讀出電流閾值Iref2 的情況下，控制器108將訪問(wèn)地址A的內(nèi)容加“ I”后的地址作為新的訪問(wèn)地址A在內(nèi)置寄存器中進(jìn)行覆蓋存儲(chǔ)(步驟S36)。在執(zhí)行該步驟S36之后，控制器108判定訪問(wèn)地址A是否比存儲(chǔ)單元陣列100的全部地址中要寫(xiě)入寫(xiě)入數(shù)據(jù)的最終數(shù)據(jù)的最終地址大(步驟S37)。 在步驟S37中判定為訪問(wèn)地址A為最終地址以下時(shí)，控制器108返回上述步驟S32的執(zhí)行， 反復(fù)執(zhí)行如上述那樣的動(dòng)作。另一方面，在步驟S37中判定為訪問(wèn)地址A大于最終地址的情況下，控制器108結(jié)束該數(shù)據(jù)“I”寫(xiě)入例程，返回執(zhí)行如圖3所示那樣的數(shù)據(jù)寫(xiě)入程序。
根據(jù)上述數(shù)據(jù)“I”寫(xiě)入例程，存儲(chǔ)單元陣列100的全電荷蓄積部(30，32)中成為數(shù)據(jù)“I”的寫(xiě)入對(duì)象的電荷蓄積部被設(shè)定為能夠輸出比圖5所示的讀出電流閾值Iref2低 的讀出電流的分布BI中包含的讀出電流RD的程度的電荷量的蓄積狀態(tài)，換句話說(shuō)被設(shè)定 為第3數(shù)據(jù)值、即數(shù)據(jù)“I”的存儲(chǔ)狀態(tài)。此時(shí)，分布BI與全部電荷蓄積部中的蓄積電荷量 的分布對(duì)應(yīng)。
由此，根據(jù)數(shù)據(jù)“ I ”寫(xiě)入例程，如圖5所示，與數(shù)據(jù)“ I ”對(duì)應(yīng)量的電荷被注入到處 于分布B3那樣的電荷量形成狀態(tài)(初始狀態(tài))的電荷蓄積部，該電荷蓄積部的蓄積電荷量變 化為比初始狀態(tài)下的蓄積電荷的最大量(Qmax)大的(分布BI)量。
在執(zhí)行該數(shù)據(jù)“I”寫(xiě)入例程(S3)之后，控制器108進(jìn)行僅對(duì)成為外部輸入的4值 寫(xiě)入數(shù)據(jù)中第3大的讀出電流值的數(shù)據(jù)“2”的寫(xiě)入對(duì)象的電荷蓄積部寫(xiě)入該數(shù)據(jù)“2”的數(shù) 據(jù)“2”寫(xiě)入例程(步驟S4)。
圖8是表示數(shù)據(jù)“2”寫(xiě)入例程的流程圖。
在圖8中，首先，控制器108將表示首地址的“I”作為訪問(wèn)地址A存儲(chǔ)在內(nèi)置寄存 器中(步驟S41)。
接下來(lái)，控制器108將要從屬于訪問(wèn)地址A所示的地址且成為數(shù)據(jù)“2”的寫(xiě)入對(duì) 象的存儲(chǔ)單元10的各個(gè)電荷蓄積部(30，32)讀出數(shù)據(jù)的控制信號(hào)提供給行解碼器104以 及列解碼器106(步驟S42)。通過(guò)執(zhí)行步驟S42，行解碼器104向與訪問(wèn)地址A對(duì)應(yīng)的字線 WL施加掃描電壓VS。另外，通過(guò)執(zhí)行步驟S42，列解碼器106向位線BL1 BLm中與成為數(shù) 據(jù)“2”的寫(xiě)入對(duì)象的存儲(chǔ)單元10連接的一對(duì)位線BL中的一方施加接地電位(O伏)，向另 一方施加讀出設(shè)定電壓VR。由此，從屬于訪問(wèn)地址A且成為數(shù)據(jù)“2”的寫(xiě)入對(duì)象的存儲(chǔ)單 元10的電荷蓄積部(30，32)中經(jīng)由位線BL輸出讀出電流RD。
接下來(lái)，控制器108判定經(jīng)由位線BL輸出的全部讀出電流RD是否比圖5所示的 讀出電流閾值Iref3低(步驟S43)。另外，讀出電流閾值Iref3是用于判定蓄積的電荷量是 否滿足與數(shù)據(jù)“2”對(duì)應(yīng)的量的與上述第3閾值對(duì)應(yīng)的第3讀出電流閾值，其具有比上述第2讀出電流閾值(Iref2)大且比上述最大讀出電流閾值(Iref4)小的值。另外，與讀出電流 閾值Iref3對(duì)應(yīng)的蓄積電荷量比初始電荷量范圍(相當(dāng)于分布B3)的最大量大。
在該步驟S43中判定為全部讀出電流RD都不處于比讀出電流閾值Iref3低的狀 態(tài)的情況下，換句話說(shuō)在存在至少一個(gè)比讀出電流閾值Iref3高的讀出電流RD的情況下， 控制器108執(zhí)行以下的步驟S44。換句話說(shuō)，控制器108向行解碼器104以及列解碼器106 提供控制信號(hào)，該控制信號(hào)要對(duì)輸出比讀出電流閾值Iref3高的讀出電流RD的存儲(chǔ)單元10 實(shí)施使用了將其電荷蓄積部設(shè)定為數(shù)據(jù)“2”的存儲(chǔ)狀態(tài)用的寫(xiě)入電壓VG2 (VGl > VG2)的 寫(xiě)入(步驟S44)。通過(guò)執(zhí)行步驟S44，行解碼器104對(duì)與訪問(wèn)地址A對(duì)應(yīng)的字線WL施加寫(xiě) 入電壓VG2。另外，通過(guò)執(zhí)行步驟S44，列解碼器106向位線BL1 BLm中輸出比上述讀出電 流閾值Iref3高的讀出電流RD的位線BL施加寫(xiě)入設(shè)定電壓VW，并向其他位線BL施加接地 電位(O伏)。通過(guò)該步驟S44，與寫(xiě)入電壓VG2的施加對(duì)應(yīng)的電荷被注入到輸出比讀出電流 閾值Iref3高的讀出電流RD的存儲(chǔ)單元10的電荷蓄積部(30，32)。
在執(zhí)行步驟S44之后，控制器108將對(duì)寫(xiě)入電壓VG2加上電壓V后的電壓作為新 的寫(xiě)入電壓VG2予以設(shè)定(步驟S45)。在執(zhí)行該步驟S45之后，控制器108返回執(zhí)行上述步 驟S42，反復(fù)執(zhí)行如上述那樣的動(dòng)作。
即、直到從成為數(shù)據(jù)“2”的寫(xiě)入對(duì)象的存儲(chǔ)單元10的電荷蓄積部(30，32)中讀出的全部讀出電流RD成為比讀出電流閾值Iref3低的狀態(tài)，換句話說(shuō)，成為存儲(chǔ)有數(shù)據(jù)“2” 的狀態(tài)為止，執(zhí)行一邊使寫(xiě)入電壓VG2階段性地增加，一邊將電荷注入電荷蓄積部(30，32 ) 這樣的核查處理(S42 S45)。
在該期間中，在上述步驟S43中判定為全部讀出電流RD低于讀出電流閾值Iref3 的情況下，控制器108將訪問(wèn)地址A的內(nèi)容加“I”后的地址作為新的訪問(wèn)地址A，在內(nèi)置寄 存器中進(jìn)行覆蓋存儲(chǔ)(步驟S46)。在該步驟S46的執(zhí)行后，控制器108判定訪問(wèn)地址A是 否比在存儲(chǔ)單元陣列100的全部地址中要被寫(xiě)入寫(xiě)入數(shù)據(jù)的最終數(shù)據(jù)的最終地址大(步驟 S47)。在步驟S47中判定為訪問(wèn)地址A在最終地址以下的情況下，控制器108返回執(zhí)行上 述步驟S42，反復(fù)執(zhí)行如上述那樣的動(dòng)作。另一方面，在步驟S47中判定為訪問(wèn)地址A比最 終地址大的情況下，控制器108結(jié)束該數(shù)據(jù)“2”寫(xiě)入例程，使圖3所示那樣的數(shù)據(jù)寫(xiě)入程序 結(jié)束。
根據(jù)上述數(shù)據(jù)“2”寫(xiě)入例程，存儲(chǔ)單元陣列100的全部電荷蓄積部(30，32)中成 為數(shù)據(jù)“2”的寫(xiě)入對(duì)象的電荷蓄積部被設(shè)定為能夠輸出比圖5所示的讀出電流閾值Iref3 低的讀出電流的分布B2中包含的讀出電流RD的程度的電荷量的蓄積狀態(tài)、換句話說(shuō)被設(shè) 定為第4數(shù)據(jù)值、即數(shù)據(jù)“2”的存儲(chǔ)狀態(tài)。此時(shí)，分布B2與全部電荷蓄積部中的蓄積電荷 量的分布對(duì)應(yīng)。
由此，根據(jù)數(shù)據(jù)“2”寫(xiě)入例程，如圖5所示，與數(shù)據(jù)“2”對(duì)應(yīng)的量的電荷被注入到 處于分布B3那樣的電荷量形成狀態(tài)(初始狀態(tài))的電荷蓄積部，該電荷蓄積部的蓄積電荷量 變?yōu)楸瘸跏紶顟B(tài)下的蓄積電荷的最大量(QMAX)大的量(分布B2)。
在該數(shù)據(jù)“2”寫(xiě)入例程(S3)的執(zhí)行后，控制器108結(jié)束圖3所示的數(shù)據(jù)寫(xiě)入程序 的執(zhí)行。
如以上那樣，在圖1所示的半導(dǎo)體非易失性存儲(chǔ)器中，在寫(xiě)入由數(shù)據(jù)“O” “3”構(gòu) 成的4值寫(xiě)入數(shù)據(jù)時(shí)，首先，對(duì)全部存儲(chǔ)單元10的電荷蓄積部(30，32)，進(jìn)行以下那樣的初 始化寫(xiě)入(SI)。即、分別從電荷蓄積部(30，32)輸出讀出電流(RD) (S12)，向讀出電流為 比最大讀出電流閾值(Iref4)大的電荷蓄積部注入電荷，直到該讀出電流低于最大讀出電 流閾值(S13 S15)。換句話說(shuō)，直到分別從電荷蓄積部(30，32)的每一個(gè)讀出的全部讀出 電流都低于最大讀出電流閾值(Iref4)的狀態(tài)為止，對(duì)未達(dá)到該狀態(tài)的電荷蓄積部進(jìn)行電 荷注入。由此，使全部電荷蓄積部中的蓄積電荷量的最小量高于上述初始最小電荷量Qmin。 因此，在初始化寫(xiě)入(SI)執(zhí)行前的階段，電荷蓄積部中的蓄積電荷量的分布為包含例如圖 5所示那樣的初始最小電荷量Qmin的比較廣的分布AP (用虛線表示)的情況下，通過(guò)執(zhí)行該 初始化寫(xiě)入，該分布向?qū)⒊跏甲钚‰姾闪縌min作為最小的分布B3轉(zhuǎn)移。換句話說(shuō)，如圖5 所示，使初始狀態(tài)下的蓄積電荷量的最小量高于上述初始最小電荷量Qmin?？傊c初始化 寫(xiě)入前相比，蓄積在電荷蓄積部(30，32)中的電荷的平均量變多，并且減小了各電荷蓄積部 (30,32)的初始狀態(tài)下的蓄積電荷量的偏差以及從電荷蓄積部(30，32)分別讀出的讀出電 流值的偏差。
由此，在該初始化寫(xiě)入的結(jié)束后，在進(jìn)行數(shù)據(jù)“O” “2”的寫(xiě)入(S2 S4)的情況與 不執(zhí)行上述初始化寫(xiě)入的情況相比，能夠減少核查處理(S22 S25、S32 S35或者S42 S45)中的寫(xiě)入次數(shù)。
例如，如圖9所示那樣，在不執(zhí)行初始化寫(xiě)入的情況下，對(duì)其初始狀態(tài)成為圖9所示那樣的能夠輸出讀出電流Kl的狀態(tài)的存儲(chǔ)單元10寫(xiě)入數(shù)據(jù)“O”的情況下，要向該電荷 蓄積部注入的電荷量為如圖9所示那樣的電荷量Q1。另一方面，在執(zhí)行了初始化寫(xiě)入的情 況下，該存儲(chǔ)單元10的初始狀態(tài)成為能夠輸出圖9所示那樣的讀出電流K2的狀態(tài)。由此， 在向該存儲(chǔ)單元10寫(xiě)入數(shù)據(jù)“O”的情況下要注入的電荷量Q2比上述電荷量Ql小。因此， 通過(guò)執(zhí)行初始化寫(xiě)入，能夠減少核查處理中的寫(xiě)入次數(shù)。另外，由于核查處理中的寫(xiě)入次數(shù) 整體上變少，所以可以抑制伴隨著向電荷蓄積部(30，32)中的一方電荷蓄積部的寫(xiě)入的、另 一方電荷蓄積部的讀出電流的降低。
由此，能夠基于寫(xiě)入次數(shù)的減少縮短寫(xiě)入時(shí)間，并且抑制數(shù)據(jù)的讀出精度的降低。
另外，若初始狀態(tài)下的讀出電流的分布的寬度廣，換句話說(shuō)，蓄積在各電荷蓄積部 中的電荷量的偏差大，則存在向電荷蓄積部(30, 32)中的一方電荷蓄積部的寫(xiě)入結(jié)束后,還 繼續(xù)向另一方電荷蓄積部的寫(xiě)入的情況。此時(shí)，產(chǎn)生越繼續(xù)向另一方電荷蓄積部的寫(xiě)入，在 寫(xiě)入結(jié)束的一方電荷蓄積部能夠輸出的讀出電流值越降低這一不良情況。
然而，根據(jù)上述初始化寫(xiě)入的執(zhí)行，全部存儲(chǔ)單元10中的初始狀態(tài)下的讀出電流 的分布的寬度與不執(zhí)行該初始化寫(xiě)入的情況相比變窄，因此能夠消除上述那樣的不良情 況。
另外，在圖4所示的初始化寫(xiě)入處理中，通過(guò)在初始狀態(tài)時(shí)輸出比讀出電流閾值 Iref4高的讀出電流的狀態(tài)下，即通過(guò)對(duì)輸出圖5的斜線所示區(qū)域中所包含的電荷蓄積部 注入(寫(xiě)入)電荷，能夠?qū)⑵渥x出電流限制為小于讀出電流閾值Iref4，還可以變更作為該電 荷注入的對(duì)象的電荷蓄積部的數(shù)目。
例如，在圖4所示的步驟S12的讀出處理中，變更對(duì)字線WL施加的掃描電壓VS的 電壓值，換句話說(shuō)，變更施加在存儲(chǔ)單元10的每一個(gè)的柵極電極的電壓值。此時(shí)，若降低掃 描電壓VS的電壓值，則如圖10所示，與讀出電流閾值Iref4相對(duì)地、初始狀態(tài)時(shí)的讀出電 流的分布AP移至低電流側(cè)。由此，處于能夠輸出在該分布AP中比讀出電流閾值Iref4高 的讀出電流的狀態(tài)的電荷蓄積部，換句話說(shuō)，圖10的斜線所示的區(qū)域中所包含的電荷蓄積 部成為電荷注入的對(duì)象。因此，此時(shí)，減少了成為電荷注入的對(duì)象的電荷蓄積部的數(shù)目。
另外，在上述實(shí)施例中，雖然以能夠?qū)σ粋€(gè)存儲(chǔ)單元10將4值數(shù)據(jù)分為2個(gè)系統(tǒng) (4位)寫(xiě)入的半導(dǎo)體非易失性存儲(chǔ)器為例說(shuō)明了動(dòng)作，但還可以同樣地適用于將2值或3值 數(shù)據(jù)、或者5值以上的數(shù)據(jù)分為2個(gè)系統(tǒng)寫(xiě)入單一的存儲(chǔ)單元的半導(dǎo)體非易失性存儲(chǔ)器。
另外，在圖3所示的數(shù)據(jù)寫(xiě)入程序中，雖然在執(zhí)行初始化寫(xiě)入(SI)后依次執(zhí)行 原來(lái)的數(shù)據(jù)寫(xiě)入(S2 S4)，但還可以按么個(gè)數(shù)據(jù)寫(xiě)入在各數(shù)據(jù)寫(xiě)入之前執(zhí)行初始化寫(xiě)入(SI)。
另外，在上述實(shí)施例中的核查處理(S12 S15、S22 S25、S32 S35或者S42 S45)中，雖然通過(guò)讀出控制并基于對(duì)位線BL輸出的電流進(jìn)行電荷量的判定，但還可以基 于該讀出時(shí)的位線BL上的電壓進(jìn)行電荷量的判定。此時(shí)，可以代替上述讀出電流閾值 Irefl Iref4，使用分別對(duì)應(yīng)的讀出電壓閾值。其中，作為生成這些讀出電流閾值或者讀 出電壓閾值的構(gòu)成，使用與各值對(duì)應(yīng)的獨(dú)立電流電壓源、或者至少一個(gè)可變電流電壓源。
總之，在圖4所示的步驟S13中，在對(duì)位線輸出與蓄積在電荷蓄積部中的電荷對(duì)應(yīng) 的電流時(shí)，基于在該位線BL中流動(dòng)的電流或者位線BL上的電壓，判定蓄積有電荷量比初始 最小電荷量(Qmin)少的電荷蓄積部即可。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)器，其包括分別具有與位線連接的電荷蓄積部的多個(gè)存儲(chǔ)單元，其特征在于，具有數(shù)據(jù)寫(xiě)入單元，該數(shù)據(jù)寫(xiě)入單元通過(guò)將與要寫(xiě)入的寫(xiě)入數(shù)據(jù)的值對(duì)應(yīng)的量的電荷注入到上述電荷蓄積部來(lái)進(jìn)行數(shù)據(jù)的寫(xiě)入；和初始化寫(xiě)入單元，在上述數(shù)據(jù)寫(xiě)入單元的上述數(shù)據(jù)的寫(xiě)入之前，該初始化寫(xiě)入單元經(jīng)由上述位線分別從上述電荷蓄積部輸出讀出電流，并對(duì)上述讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到上述讀出電流低于上述最大讀出電流閾值為止。
2.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，由上述初始化寫(xiě)入單元將全部的上述電荷蓄積部初始化為寫(xiě)入了第I數(shù)據(jù)值作為上述寫(xiě)入數(shù)據(jù)的狀態(tài)，上述數(shù)據(jù)寫(xiě)入單元經(jīng)由上述位線對(duì)成為具有與上述第I數(shù)據(jù)值不同的第2數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入對(duì)象的電荷蓄積部輸出讀出電流，并且對(duì)上述電荷蓄積部注入電荷，直到該讀出電流低于比上述最大讀出電流閾值小的第I讀出電流閾值為止。
3.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，上述數(shù)據(jù)寫(xiě)入單元在具有上述第2數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入結(jié)束后，經(jīng)由上述位線對(duì)成為具有與上述第I以及第2數(shù)據(jù)值不同的第3數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入對(duì)象的電荷蓄積部輸出讀出電流，并且對(duì)上述電荷蓄積部注入電荷，直到該讀出電流低于比上述第I讀出電流閾值大且比上述最大讀出電流閾值小的第2讀出電流閾值為止。
4.一種數(shù)據(jù)寫(xiě)入方法，是由非易失性半導(dǎo)體存儲(chǔ)器的控制部執(zhí)行的數(shù)據(jù)寫(xiě)入方法，該非易失性半導(dǎo)體存儲(chǔ)器具有多個(gè)存儲(chǔ)單元，該多個(gè)存儲(chǔ)單元分別具有與位線連接的電荷蓄積部；和上述控制部，該控制部進(jìn)行對(duì)上述存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的寫(xiě)入控制，該數(shù)據(jù)寫(xiě)入方法依次執(zhí)行下述步驟初始化寫(xiě)入步驟，經(jīng)由上述位線分別從上述電荷蓄積部輸出讀出電流，對(duì)上述讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到上述讀出電流低于上述最大讀出電流閾值為止；數(shù)據(jù)寫(xiě)入步驟，通過(guò)對(duì)上述電荷蓄積部注入與要寫(xiě)入的數(shù)據(jù)的值對(duì)應(yīng)的量的電荷來(lái)進(jìn)行數(shù)據(jù)的寫(xiě)入。
5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)寫(xiě)入方法，其特征在于，通過(guò)上述初始化寫(xiě)入步驟，全部的上述電荷蓄積部被初始化為寫(xiě)入了第I數(shù)據(jù)值作為上述寫(xiě)入數(shù)據(jù)的狀態(tài)，在上述數(shù)據(jù)寫(xiě)入步驟中，經(jīng)由上述位線對(duì)成為具有與上述第I數(shù)據(jù)值不同的第2數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入對(duì)象的電荷蓄積部輸出讀出電流，并且對(duì)上述電荷蓄積部注入電荷， 直到該讀出電流低于比上述最大讀出電流閾值小的第I讀出電流閾值為止。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)寫(xiě)入方法，其特征在于，在上述數(shù)據(jù)寫(xiě)入步驟中，在具有上述第2數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入結(jié)束后，經(jīng)由上述位線對(duì)成為具有與上述第I以及第2數(shù)據(jù)值不同的第3數(shù)據(jù)值的寫(xiě)入數(shù)據(jù)的寫(xiě)入對(duì)象的電荷蓄積部輸出讀出電流，并且對(duì)上述電荷蓄積部注入電荷，直到該讀出電流低于比上述第I 讀出電流閾值大且比上述最大讀出電流閾值小的第2讀出電流閾值為止。
全文摘要
本發(fā)明涉及半導(dǎo)體非易失性存儲(chǔ)器以及數(shù)據(jù)寫(xiě)入方法。在數(shù)據(jù)寫(xiě)入單元的數(shù)據(jù)的寫(xiě)入之前，進(jìn)行初始化寫(xiě)入，該初始化寫(xiě)入使讀出電流分別從電荷蓄積部輸出，向讀出電流比最大讀出電流閾值大的電荷蓄積部注入電荷，直到該讀出電流低于最大讀出電流閾值。由此提供了一種能夠減少數(shù)據(jù)寫(xiě)入時(shí)的寫(xiě)入次數(shù)且提高讀出精度的半導(dǎo)體非易失性存儲(chǔ)器以及數(shù)據(jù)寫(xiě)入方法。
文檔編號(hào)G11C16/02GK103021459SQ201210350299
公開(kāi)日2013年4月3日 申請(qǐng)日期2012年9月19日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者鐮野秀平, 原田晃宏 申請(qǐng)人:拉碧斯半導(dǎo)體株式會(huì)社