專利名稱：測試存儲(chǔ)陣列的方法及控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種測試存儲(chǔ)陣列中易于產(chǎn)生列串?dāng)_的存儲(chǔ)單元的方法及控制裝置。
背景技術(shù)：
由于具有高速、高密度、可微縮、斷電后仍然能夠保持?jǐn)?shù)據(jù)等諸多優(yōu)點(diǎn)，非易失性存儲(chǔ)器(NVM, Nonvolatile memory)作為一種集成電路存儲(chǔ)器件,被廣泛應(yīng)用于如便攜式電腦、手機(jī)、數(shù)碼音樂播放器等電子產(chǎn)品中。通常，依據(jù)構(gòu)成存儲(chǔ)單元的晶體管柵極結(jié)構(gòu)的不同，非易失性存儲(chǔ)器存儲(chǔ)單元結(jié)構(gòu)分為兩種堆疊柵極和分裂柵極結(jié)構(gòu)，其中分裂柵極存儲(chǔ)單元因?yàn)橛行У乇苊饬诉^擦除效應(yīng)以及具有更高的編程效率而得到了廣泛應(yīng)用。圖I為分裂柵極存儲(chǔ)陣列的一種結(jié)構(gòu)示意圖，所述分裂柵極存儲(chǔ)陣列包括多個(gè)呈 陣列排布的存儲(chǔ)單元(即存儲(chǔ)晶體管)，以及用于選擇所述存儲(chǔ)單元并提供驅(qū)動(dòng)信號的多條字線、位線以及源線。具體地，該分裂柵極存儲(chǔ)陣列包含k+Ι條字線(WLO，WLl，WL2，WL3，…，WLk-I，WLk)、n+l 條位線(BLO，BLl，…，BLn)以及 m+1 條源線(SLO，SL1，…，SLm)。每個(gè)分裂柵極存儲(chǔ)單元的柵極、漏極、源極分別與字線、位線、源線連接，其中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行的存儲(chǔ)單元共用一條源線，例如，從第一行存儲(chǔ)單元開始，第一行與第二行存儲(chǔ)單元共用源線SL0，第三行與第四行存儲(chǔ)單元共用源線SL1，以此類推。對圖I所述的存儲(chǔ)陣列中的一個(gè)存儲(chǔ)單元a (簡稱為目標(biāo)存儲(chǔ)單元)進(jìn)行編程為例，對各信號線的電壓控制過程包括施加字線編程電壓Vgp至與存儲(chǔ)單元a所連接的字線WLO ;施加源線編程電壓Vsp至與存儲(chǔ)單元a所連接的源線SLO ;施加編程電流Id至與存儲(chǔ)單元a所連接的位線BL0，同時(shí)在位線BLO上產(chǎn)生位線編程電壓Vdp ;施加OV電壓至除WLO外的剩余所有字線(WL1，WL2，WL3，…，WLk-1, WLk);施加源線偏置電壓Vsbs至除SLO外的剩余所有源線(SL1，…，SLm);施加位線預(yù)編程電壓Vinh至除BLO外的剩余所有位線(BL1,…，BLn)。在實(shí)際應(yīng)用中，可根據(jù)電路結(jié)構(gòu)和器件特性等確定所述字線編程電壓、源線編程電壓、編程電流、源線偏置電壓、位線預(yù)編程電壓的取值。上述編程操作中，由于制造工藝等原因，與存儲(chǔ)單元a共用位線不進(jìn)行編程的非目標(biāo)存儲(chǔ)單元(例如存儲(chǔ)單元b)可能存在缺陷，在編程電流Id注入位線BLO時(shí)，非目標(biāo)存儲(chǔ)單元在內(nèi)部電場的作用下大量電子由漏區(qū)流向源區(qū)，產(chǎn)生列串?dāng)_，影響存儲(chǔ)器的正常編程。因此，對新制造出的存儲(chǔ)陣列需要進(jìn)行測試，挑選出存在缺陷易于產(chǎn)生列串?dāng)_的存儲(chǔ)單元，用存儲(chǔ)單元的冗余的行或列進(jìn)行補(bǔ)償，如果過多的存儲(chǔ)單元存在缺陷易于產(chǎn)生列串?dāng)_，那么整個(gè)存儲(chǔ)陣列就會(huì)被丟棄?，F(xiàn)有技術(shù)中，對存儲(chǔ)陣列進(jìn)行易于產(chǎn)生列串?dāng)_的存儲(chǔ)單元的常規(guī)測試方法，以圖I所述的存儲(chǔ)陣列為例，測試過程包括施加源線測試電壓Vp至與存儲(chǔ)單元連接的所有源線(SLO, SLl,…，SLm)，施加OV電壓至與存儲(chǔ)單元連接的所有位線(BLO，BLl,…，BLn), M加OV電壓至與存儲(chǔ)單元連接的所有字線(WLO，WL1，WL2，WL3，…，WLk-1, WLk)。在實(shí)際應(yīng)用中，可根據(jù)電路結(jié)構(gòu)和器件特性等確定源線測試電壓的取值。施加測試電壓后，讀取每個(gè)存儲(chǔ)單元的測試電流，通過將每個(gè)存儲(chǔ)單元產(chǎn)生的測試電流與預(yù)先設(shè)定的參考電流進(jìn)行比較，判定存儲(chǔ)陣列中存在的易于產(chǎn)生列串?dāng)_的存儲(chǔ)單元。然而，對于小尺寸存儲(chǔ)單元(即存儲(chǔ)單元晶體管的溝道長度減小)組成的存儲(chǔ)陣列，由于漏極感應(yīng)勢魚降低(DIBL, Drain induction barrier lower)效應(yīng)的存在,若采用上述測試方法，測試時(shí)源區(qū)注入到溝道的電子數(shù)量增加，將會(huì)導(dǎo)致錯(cuò)誤的測試結(jié)果，即將不易產(chǎn)生列串?dāng)_的正常存儲(chǔ)單元誤認(rèn)為易產(chǎn)生列串?dāng)_的有缺陷的存儲(chǔ)單元。在此種情況下，對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試采用了用戶模式進(jìn)行，即對某個(gè)存儲(chǔ)單元進(jìn)行編程，讀取與該存儲(chǔ)單元共用位線的其他存儲(chǔ)單元的電流，將每個(gè)存儲(chǔ)單元的電流與參考電流進(jìn)行比較，判定存儲(chǔ)陣列中存在的易于產(chǎn)生列串?dāng)_的存儲(chǔ)單元。這種對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試方法是非常浪費(fèi)時(shí)間的，大大增加了測試成本。

發(fā)明內(nèi)容
本發(fā)明解決的是測試小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列測試時(shí)間長的問題。 為解決上述問題，本發(fā)明提供了一種測試存儲(chǔ)陣列的方法，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線，所述測試方法包括施加源線測試電壓至與存儲(chǔ)單元連接的所有源線；施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線；施加OV電壓至與存儲(chǔ)單元連接的所有字線；經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果；根據(jù)所述比較結(jié)果，判斷每個(gè)存儲(chǔ)單元是否合格；其中，所述位線測試電壓小于所述源線測試電壓?？蛇x的，所述源線測試電壓的取值范圍為4V至6V。可選的，所述位線測試電壓的取值范圍為O. IV至O. 6V。可選的，所述預(yù)定測試時(shí)間的取值范圍為Ims至100ms?？蛇x的，所述參考電流的取值范圍為4μ A至10 μ A。為解決上述問題，本發(fā)明還提供了一種測試存儲(chǔ)陣列的控制裝置，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線，所述測試存儲(chǔ)陣列的控制裝置包括源線控制單元，用于施加源線測試電壓至與存儲(chǔ)單元連接的所有源線；位線控制單元，用于施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線；字線控制單元，用于施加OV電壓至與存儲(chǔ)單元連接的所有字線；讀取比較單元，用于讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果；判斷單元，用于根據(jù)所述比較結(jié)果判斷每個(gè)存儲(chǔ)單元是否合格；其中，所述位線測試電壓小于所述源線測試電壓。所述測試存儲(chǔ)陣列的控制裝置還包括位線測試電壓提供單元，用于產(chǎn)生所述位線測試電壓。可選的，所述位線測試電壓提供單元包括參考電壓源，用于產(chǎn)生參考電壓；輸出緩沖單元，用于放大所述參考電壓源產(chǎn)生的參考電壓，獲得所述位線測試電壓?？蛇x的，所述參考電壓源為第一帶隙基準(zhǔn)源。可選的，所述參考電壓源包括第二帶隙基準(zhǔn)源，包括基準(zhǔn)電壓輸出端；電壓跟隨單元，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準(zhǔn)電壓輸出端連接?？蛇x的，所述電壓跟隨單元包括第一 NMOS管和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管的源極連接并作為所述參考電壓輸出端，所述第一 NMOS管的柵極為所述控制電壓輸入端，所述第一 NMOS管的漏極連接電源電壓?？蛇x的，所述參考電壓源為虛擬陣列。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試不使用用戶模式，而是采用對常規(guī)測試進(jìn)行改進(jìn)后的方法。不能對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列采用常規(guī)測試方法是因?yàn)樾〕叽绲拇鎯?chǔ)單元存在DIBL現(xiàn)象，影響存儲(chǔ)單元的閾值電壓，使閾值電壓降低，在使用常規(guī)方法測試時(shí)，較大的亞閾值電流使源區(qū)注入到溝道的電子數(shù)量增加，讀取的存儲(chǔ)單元的測試電流會(huì)偏大，導(dǎo)致錯(cuò)誤的測試結(jié)果。如圖I所述的存儲(chǔ)陣列，存儲(chǔ)單元柵、漏極壓差與閾值電壓之間存在一個(gè)差值，而亞閾值電流隨所述差值呈指數(shù)變化，即所述差值很小的變化將引起亞閾值電流的劇烈變化。本發(fā)明的
技術(shù)方案，在對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列進(jìn)行測試時(shí)，施加源線測試電壓至與存儲(chǔ)單元連接的所有源線，施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線，施加OV電壓至與存儲(chǔ)單元連接的所有字線，使存儲(chǔ)單元柵、漏極壓差與閾值電壓之間的差值改變，減小亞閾值電流，使得讀取的存儲(chǔ)單元的測試電流能夠真實(shí)地反映出所測試的存儲(chǔ)單元是否存在缺陷易于產(chǎn)生列串?dāng)_，有效地縮短了對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試時(shí)間。


圖I是一種分裂柵極存儲(chǔ)陣列的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施方式的測試存儲(chǔ)陣列的方法流程示意圖；圖3是本發(fā)明實(shí)施方式的測試存儲(chǔ)陣列的控制裝置的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例的測試存儲(chǔ)陣列的控制裝置的結(jié)構(gòu)示意圖。圖5是本發(fā)明實(shí)施例的參考電壓源的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖和實(shí)施例對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)中所描述的，對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列進(jìn)行易于產(chǎn)生列串?dāng)_的測試，現(xiàn)有技術(shù)是通過用戶模式進(jìn)行的，由于該測試方法需要對每列存儲(chǔ)單元分別進(jìn)行測試，與常規(guī)的測試方法相比非常浪費(fèi)時(shí)間。因此，發(fā)明人考慮是否能將常規(guī)的測試方法進(jìn)行改進(jìn)，用于小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試，縮短測試時(shí)間。圖2是本發(fā)明實(shí)施方式的測試存儲(chǔ)陣列的方法的流程示意圖，本方法用于對所述小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列進(jìn)行易于產(chǎn)生列串?dāng)_的測試，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線；所述測試存儲(chǔ)陣列的方法包括步驟S21 :施加源線測試電壓至與存儲(chǔ)單元連接的所有源線；步驟S22 :施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線，所述位線測試電壓小于所述源線測試電 壓；步驟S23 :施加OV電壓至與存儲(chǔ)單元連接的所有字線；步驟S24 :經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果；步驟S25 :根據(jù)所述比較結(jié)果，判斷每個(gè)存儲(chǔ)單元是否合格。需要說明的是，上述步驟中對各信號線的電壓施加是在對存儲(chǔ)陣列進(jìn)行測試操作時(shí)，按測試的操作時(shí)序?qū)⒏麟妷菏┘拥较鄳?yīng)的信號線上，一般來說，上述對各信號線施加電壓的操作可以同時(shí)執(zhí)行。對應(yīng)于本發(fā)明實(shí)施方式的測試存儲(chǔ)陣列的方法，本發(fā)明實(shí)施方式還提供一種測試存儲(chǔ)陣列的控制裝置，請參見圖3所示的本發(fā)明實(shí)施方式的測試存儲(chǔ)陣列的控制裝置的結(jié)構(gòu)示意圖，所述存儲(chǔ)陣列30中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線；所述測試存儲(chǔ)陣列的控制裝置包括源線控制單元31，用于施加源線測試電壓至與存儲(chǔ)單元連接的所有源線；位線控制單元32，用于施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線.
-^4 ，字線控制單元33，用于施加OV電壓至與存儲(chǔ)單元連接的所有字線；讀取比較單元34，用于讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果；判斷單元35，用于根據(jù)所述比較結(jié)果判斷每個(gè)存儲(chǔ)單元是否合格；其中，所述位線測試電壓小于所述源線測試電壓。以下結(jié)合附圖和實(shí)施例對本發(fā)明技術(shù)方案進(jìn)行詳細(xì)的說明，本實(shí)施例中，假定如圖I所示的存儲(chǔ)陣列由小尺寸存儲(chǔ)單元組成，以對如圖I所示的存儲(chǔ)陣列進(jìn)行易于產(chǎn)生列串?dāng)_的測試為例進(jìn)行說明。首先，對被測試的存儲(chǔ)陣列施加測試電壓，即執(zhí)行步驟S2f步驟S23。具體地，由源線控制單元31控制，在與存儲(chǔ)單元連接的所有源線(SLO，SLl,…，SLm)上施加源線測試電壓Vp ;由位線控制單元32控制，在與存儲(chǔ)單元連接的所有位線(BLO，BLl，…，BLn)上施加位線測試電壓Vx ;由字線控制單元33控制，在與存儲(chǔ)單元連接的所有字線(WLO，WLl，WL2,WL3,…，WLk-1，WLk)上施加 OV 電壓。所述源線測試電壓Vp、位線測試電壓Vx可以根據(jù)電路結(jié)構(gòu)和器件特性等預(yù)先設(shè)定。其中，源線測試電壓Vp與現(xiàn)有技術(shù)相同，位線測試電壓Vx需滿足Vx<Vp。本實(shí)施例中，所述源線測試電壓Vp的取值范圍為4V至6V，所述位線測試電壓Vx的取值范圍為O. IV至 O. 6V。執(zhí)行步驟S24，經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果。具體地，經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，由讀取比較單元34實(shí)現(xiàn)存儲(chǔ)單元測試電流的讀取和比較。在本實(shí)施例中，所述預(yù)定測試時(shí)間的取值范圍為Ims至100ms,所述讀取比較單元34可以為靈敏放大器。靈敏放大器可讀取每個(gè)存儲(chǔ)單元的測試電流，并將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果二進(jìn)制狀態(tài)O或I。所述參考電流小于對存儲(chǔ)陣列進(jìn)行編程操作正常讀取二進(jìn)制狀態(tài)I時(shí)存儲(chǔ)單元的電流，在本實(shí)施例中，所述參考電流的取值范圍為4μ A至10 μ Α，若所述測試電流小于所述參考電流，則輸出二進(jìn)制狀態(tài)O，否則輸出二進(jìn)制狀態(tài)I。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以理解，所述讀取比較單元也可以由其他形式的電路結(jié)構(gòu)實(shí)現(xiàn)，例如含有運(yùn)算比較器的讀取電路。執(zhí)行步驟S25，根據(jù)所述比較結(jié)果，判斷每個(gè)存儲(chǔ)單元是否合格。具體地，由判斷單元35實(shí)現(xiàn)。在本實(shí)施例中，若所述比較結(jié)果為二進(jìn)制狀態(tài)0，則證明被測試的存儲(chǔ)單元不易產(chǎn)生由漏區(qū)流向源區(qū)的電子，存儲(chǔ)單元被判斷為合格，不是存在缺陷易產(chǎn)生列串?dāng)_的存儲(chǔ)單元；若所述比較結(jié)果為二進(jìn)制狀態(tài)1，則被測試的存儲(chǔ)單元被判斷為不合格。進(jìn)一步，如圖4所示，本實(shí)施例的位線測試電壓Vx還可以由位線測試電壓提供單 元36提供。具體地，所述位線測試電壓提供單元36包括參考電壓源41，用于產(chǎn)生參考電壓Vx-P ;輸出緩沖單元42，用于放大所述參考電壓源產(chǎn)生的參考電壓Vx-p，獲得所述位線測試電壓Vx?？蛇x的，所述參考電壓源41為第一帶隙基準(zhǔn)源，產(chǎn)生一個(gè)與溫度無關(guān)的參考電壓Vx-ρ ο可選的，如圖5所示，所述參考電壓源41包括第二帶隙基準(zhǔn)源51，包括基準(zhǔn)電壓輸出端；電壓跟隨單元52，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準(zhǔn)電壓輸出端連接。在本實(shí)施例中，所述電壓跟隨單元52包括第一 NMOS管麗I和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管MNl的源極連接并作為所述參考電壓Vx-p輸出端，所述第一 NMOS管麗I的柵極為所述控制電壓輸入端，所述第一 NMOS管的麗I漏極連接電源電壓VDD。由于電壓跟隨單元52中的第一 NMOS管麗I的閾值電壓是隨溫度升高而降低的，與存儲(chǔ)陣列中存儲(chǔ)單元的閾值電壓隨溫度變化的情況是一致的，在測試時(shí)可以減小由于溫度變化對測試結(jié)果帶來的影響。即當(dāng)溫度升高時(shí)，存儲(chǔ)單元的閾值電壓減小，亞閾值電流隨之增大，源區(qū)注入到溝道的電子相應(yīng)增多。另一方面，電壓跟隨單元52中的第一 NMOS管麗I的閾值電壓也隨溫度的升高而降低，輸出的參考電壓Vx-p隨之增大，位線測試電壓Vx相應(yīng)增大，可有效地降低存儲(chǔ)單元中的亞閾值電流，減小由溫度變化給存儲(chǔ)單元測試帶來的影響。可選的，所述參考電壓源41為虛擬陣列。所述虛擬陣列中的存儲(chǔ)單元的結(jié)構(gòu)與存儲(chǔ)陣列30中的存儲(chǔ)單元的結(jié)構(gòu)相同，所述虛擬陣列的存儲(chǔ)容量遠(yuǎn)小于存儲(chǔ)陣列30的存儲(chǔ)容量，通過對所述虛擬陣列進(jìn)行編程操作可產(chǎn)生參考電壓Vx-p。具體地，通過對所述虛擬陣列的字線施加字線電壓Vg、對所述虛擬陣列的源線施加源線電壓Vd、對所述虛擬陣列的位線注入偏置電流I以產(chǎn)生位線電壓。所述虛擬陣列的位線電壓即為參考電壓Vx-p，所述參考電壓Vx-p能跟隨存儲(chǔ)陣列30中存儲(chǔ)單元閾值電壓的變化，減小由位線測試電壓Vx對測試結(jié)果帶來的影響。所述字線電壓Vg、源線電壓Vd、偏置電流I可以根據(jù)電路結(jié)構(gòu)和器件特性等預(yù)先設(shè)定。本實(shí)施例中，所述字線電壓Vg的取值范圍為1.2V至2V，所述源線電壓Vd的取值范圍為4V至6V，所述偏置電流I的取值范圍為14六至511八。
綜上，上述技術(shù)方案通過施加源線測試電壓至與存儲(chǔ)單元連接的所有源線、施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線、施加OV電壓至與存儲(chǔ)單元連接的所有字線，對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列不使用用戶模式進(jìn)行測試，有效地縮短了測試時(shí)間，克服了由于小尺寸存儲(chǔ)單元存在的DIBL現(xiàn)象造成的測試結(jié)果誤判斷的問題。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案
的保護(hù)范圍。
權(quán)利要求
1.一種測試存儲(chǔ)陣列的方法，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線，其特征在于，包括 施加源線測試電壓至與存儲(chǔ)單元連接的所有源線； 施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線； 施加OV電壓至與存儲(chǔ)單元連接的所有字線； 經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果； 根據(jù)所述比較結(jié)果，判斷每個(gè)存儲(chǔ)單元是否合格； 其中，所述位線測試電壓小于所述源線測試電壓。
2.根據(jù)權(quán)利要求I所述的測試存儲(chǔ)陣列的方法，其特征在于，所述源線測試電壓的取值范圍為4V至6V。
3.根據(jù)權(quán)利要求I所述的測試存儲(chǔ)陣列的方法，其特征在于，所述位線測試電壓的取值范圍為O. IV至O. 6V。
4.根據(jù)權(quán)利要求I所述的測試存儲(chǔ)陣列的方法，其特征在于，所述預(yù)定測試時(shí)間的取值范圍為Ims至100ms。
5.根據(jù)權(quán)利要求I所述的測試存儲(chǔ)陣列的方法，其特征在于，所述參考電流的取值范1 4 μ A M 10 μ A。
6.一種測試存儲(chǔ)陣列的控制裝置，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線，其特征在于，包括 源線控制單元，用于施加源線測試電壓至與存儲(chǔ)單元連接的所有源線； 位線控制單元，用于施加不為OV的位線測試電壓至與存儲(chǔ)單元連接的所有位線； 字線控制單元，用于施加OV電壓至與存儲(chǔ)單元連接的所有字線； 讀取比較單元，用于讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果； 判斷單元，用于根據(jù)所述比較結(jié)果判斷每個(gè)存儲(chǔ)單元是否合格； 其中，所述位線測試電壓小于所述源線測試電壓。
7.根據(jù)權(quán)利要求6所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，還包括位線測試電壓提供單元，用于產(chǎn)生所述位線測試電壓。
8.根據(jù)權(quán)利要求7所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述位線測試電壓提供單元包括 參考電壓源，用于產(chǎn)生參考電壓； 輸出緩沖單元，用于放大所述參考電壓源產(chǎn)生的參考電壓，獲得所述位線測試電壓。
9.根據(jù)權(quán)利要求8所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述參考電壓源為第一帶隙基準(zhǔn)源。
10.根據(jù)權(quán)利要求8所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述參考電壓源包括 第二帶隙基準(zhǔn)源，包括基準(zhǔn)電壓輸出端； 電壓跟隨單元，包括控制電壓輸入端和參考電壓輸出端，所述控制電壓輸入端與所述基準(zhǔn)電壓輸出端連接。
11.根據(jù)權(quán)利要求10所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述電壓跟隨單元包括第一 NMOS管和參考電流源，所述參考電流源一端接地，另一端與所述第一 NMOS管的源極連接并作為所述參考電壓輸出端，所述第一 NMOS管的柵極為所述控制電壓輸入端，所述第一 NMOS管的漏極連接電源電壓。
12.根據(jù)權(quán)利要求8所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述參考電壓源為虛擬陣列。
13.根據(jù)權(quán)利要求6所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述源線測試電壓的取值范圍為4V至6V。
14.根據(jù)權(quán)利要求6所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述位線測試電壓的取值范圍為O. IV至O. 6V。
15.根據(jù)權(quán)利要求6所述的測試存儲(chǔ)陣列的控制裝置，其特征在于，所述參考電流的取值范圍為4 μ A至10 μ A。
全文摘要
一種測試存儲(chǔ)陣列的方法及控制裝置，所述存儲(chǔ)陣列中，同一列的存儲(chǔ)單元共用一條位線，同一行的存儲(chǔ)單元共用一條字線，每兩行存儲(chǔ)單元共用一條源線，所述測試方法包括施加源線測試電壓至與存儲(chǔ)單元連接的所有源線；施加不為0V的位線測試電壓至與存儲(chǔ)單元連接的所有位線；施加0V電壓至與存儲(chǔ)單元連接的所有字線；經(jīng)過預(yù)定測試時(shí)間后，去除施加的測試電壓，讀取每個(gè)存儲(chǔ)單元的測試電流，將所述測試電流與參考電流進(jìn)行比較，輸出比較結(jié)果；根據(jù)所述比較結(jié)果，判斷每個(gè)存儲(chǔ)單元是否合格；其中，所述位線測試電壓小于所述源線測試電壓。本發(fā)明技術(shù)方案提供了一種測試存儲(chǔ)陣列的方法及控制裝置，減小了對小尺寸存儲(chǔ)單元組成的存儲(chǔ)陣列的測試時(shí)間。
文檔編號G11C29/12GK102867544SQ201210349828
公開日2013年1月9日 申請日期2012年9月19日 優(yōu)先權(quán)日2012年9月19日
發(fā)明者楊光軍, 胡劍 申請人:上海宏力半導(dǎo)體制造有限公司