專利名稱：：存儲(chǔ)器系統(tǒng)的制作方法存儲(chǔ)器系統(tǒng)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求2011年9月6日在美國(guó)專利商標(biāo)局遞交的No.61/531，197號(hào)美國(guó)臨時(shí)專利申請(qǐng)的優(yōu)先權(quán)，以及2012年5月10日在韓國(guó)知識(shí)產(chǎn)權(quán)局遞交的No.10-2012-0049775號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其公開(kāi)通過(guò)引用被全部包含于此。
技術(shù)領(lǐng)域：
示范性實(shí)施例涉及存儲(chǔ)器系統(tǒng)，更具體地，涉及從存儲(chǔ)器單元當(dāng)中篩查弱位并修復(fù)該弱位的半導(dǎo)體器件、包括該半導(dǎo)體器件的存儲(chǔ)器模塊和存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
：在高性能電子系統(tǒng)中廣泛使用的半導(dǎo)體器件具有增大的容量和速度。根據(jù)工藝縮放，作為半導(dǎo)體器件范例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)可以具有減小的單元電容器和小的特征尺寸。但是，由于減小的單元電容器和小的特征尺寸所致，各種器件特性可能惡化。例如，具有較短刷新時(shí)間的單元的數(shù)量可能增加，單元寫(xiě)特性可能惡化，或者，具有可變保持時(shí)間的單元的數(shù)量可能增加。但是，當(dāng)通過(guò)使用冗余DRAM單元替換具有前述弱特性的弱單元時(shí)，可能導(dǎo)致DRAM芯片的面積代價(jià)問(wèn)題。
發(fā)明內(nèi)容示范性實(shí)施例提供了一種從存儲(chǔ)器單元當(dāng)中篩查弱位并修改該弱位的半導(dǎo)體器件，以及包括該半導(dǎo)體器件的存儲(chǔ)器模塊和存儲(chǔ)器系統(tǒng)。根據(jù)示范性實(shí)施例的一個(gè)方面，提供了一種半導(dǎo)體器件，包括包括多個(gè)存儲(chǔ)器單元的第一存儲(chǔ)器區(qū)域；測(cè)試第一存儲(chǔ)器區(qū)域并檢測(cè)所述多個(gè)存儲(chǔ)器單元當(dāng)中的弱位的測(cè)試單元；和存儲(chǔ)所述第一存儲(chǔ)器區(qū)域的弱位地址(WBA)和預(yù)期要存儲(chǔ)在所述弱位中的數(shù)據(jù)的第二存儲(chǔ)器區(qū)域。第一存儲(chǔ)器區(qū)域和第二存儲(chǔ)器區(qū)域包括不同類型的存儲(chǔ)器單元。所述半導(dǎo)體器件還包括以非易失方式存儲(chǔ)第一存儲(chǔ)器區(qū)域的WBA的第三存儲(chǔ)器區(qū)域。第一存儲(chǔ)器區(qū)域可以被形成為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元。弱位可以是來(lái)自具有弱刷新特性、弱單元寫(xiě)特性或者弱數(shù)據(jù)數(shù)據(jù)保持特性的DRAM單元中的位。第二存儲(chǔ)器區(qū)域可以被形成為靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元。第三存儲(chǔ)器區(qū)域可以被形成為反熔絲陣列和熔絲陣列其中之一。測(cè)試單元可以通過(guò)使用由命令和定址的各種組合組成的測(cè)試序列來(lái)篩查WBA。在測(cè)試中，測(cè)試單元可以產(chǎn)生主動(dòng)-預(yù)充電(active-precharge)命令而無(wú)需讀或?qū)懨?。測(cè)試序列可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)在上層地址序列循環(huán)中退出。在工廠中，測(cè)試單元可以篩查第一存儲(chǔ)器區(qū)域的WBA，然后，可以把WBA和對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)在錯(cuò)誤日志寄存器中。測(cè)試單元可以提供用于在現(xiàn)場(chǎng)中編程用戶期望的測(cè)試圖案的用戶設(shè)置測(cè)試序列。測(cè)試單元可以在測(cè)試期間改變第一存儲(chǔ)器區(qū)域的直流(DC)偏置電平。測(cè)試單元可以通過(guò)使用第一存儲(chǔ)器區(qū)域中的模式寄存器調(diào)整DC偏置電平。模式寄存器可以受測(cè)試所述半導(dǎo)體期間的測(cè)試設(shè)備控制。測(cè)試單元可以以預(yù)先確定的分辨率調(diào)整第一存儲(chǔ)器區(qū)域的交流(AC)定時(shí)參數(shù)。測(cè)試單元可以通過(guò)使用第一存儲(chǔ)器區(qū)域中的AC定時(shí)控制寄存器來(lái)調(diào)整AC定時(shí)參數(shù)。AC定時(shí)控制寄存器可以受測(cè)試所述半導(dǎo)體期間的測(cè)試設(shè)備控制。第二存儲(chǔ)器區(qū)域可以根據(jù)數(shù)據(jù)替換粒度(datareplacementgranularity,DRG),按位單位、芯片單位、芯片組單位或者顆粒(rank)單位修復(fù)第一存儲(chǔ)器區(qū)域的弱位。第二存儲(chǔ)器區(qū)域可以通過(guò)使用分配給第一存儲(chǔ)器區(qū)域的數(shù)據(jù)輸入/輸出信號(hào)(DQ)的開(kāi)關(guān)控制位(switchcontrolbit,SCB)選擇要被修復(fù)的位。第二存儲(chǔ)器區(qū)域可以通過(guò)使用DRG和SCB，通過(guò)把要被修復(fù)的位映射到DQ來(lái)選擇該位。第二存儲(chǔ)器區(qū)域可以存儲(chǔ)WBA，并且可以被形成為針對(duì)請(qǐng)求地址執(zhí)行地址匹配操作的內(nèi)容可尋址存儲(chǔ)器(content-addressablememory,CAM)。地址匹配操作可以涉及把請(qǐng)求地址與WBA的行地址進(jìn)行比較，然后，把請(qǐng)求地址與WBA的列地址進(jìn)行比較。第二存儲(chǔ)器區(qū)域可以包括存儲(chǔ)WBA的WBA表SRAM、存儲(chǔ)預(yù)期被存儲(chǔ)在WBA中的數(shù)據(jù)的數(shù)據(jù)SRAM，以及切換第一存儲(chǔ)器區(qū)域或者數(shù)據(jù)SRAM的開(kāi)關(guān)，并且，WBA表SRAM和數(shù)據(jù)SRAM可以通過(guò)片外接口通信。第二存儲(chǔ)器區(qū)域可以包括邊帶控制單元，所述邊帶控制單元被連接到WBA表SRAM,并且其把指示W(wǎng)BA的匹配的邊帶控制數(shù)據(jù)包通過(guò)邊帶總線(sidebandbuses,SBB)傳遞到所述開(kāi)關(guān)。邊帶控制單元可以通過(guò)使用前同步和后同步信號(hào)來(lái)傳遞邊帶控制數(shù)據(jù)包。在第一存儲(chǔ)器區(qū)域的刷新周期期間，第二存儲(chǔ)器區(qū)域可以執(zhí)行清洗(scrub)操作以便校正其自身錯(cuò)誤。所述半導(dǎo)體器件可以執(zhí)行功率管理，以便允許第二存儲(chǔ)器區(qū)域在第一存儲(chǔ)器區(qū)域的掉電模式、刷新模式或者測(cè)試模式中被開(kāi)啟。所述半導(dǎo)體器件可以允許第二存儲(chǔ)器區(qū)域的功率節(jié)省模式的開(kāi)始和喚醒與第一存儲(chǔ)器區(qū)域相比，被首先執(zhí)行。在針對(duì)第一存儲(chǔ)器區(qū)域的讀/寫(xiě)操作期間，所述半導(dǎo)體器件關(guān)斷在請(qǐng)求地址處要由第二存儲(chǔ)器區(qū)域代替的第一存儲(chǔ)器區(qū)域的數(shù)據(jù)輸入或輸出緩沖器。所述半導(dǎo)體器件可以通過(guò)使用第一存儲(chǔ)器區(qū)域的數(shù)據(jù)掩蔽(datamask,DM)信號(hào)來(lái)關(guān)斷第一存儲(chǔ)器區(qū)域的數(shù)據(jù)路徑。第三存儲(chǔ)器區(qū)域可以存儲(chǔ)包括關(guān)于所述WBA的顆粒地址、所述WBA的數(shù)量、關(guān)于所述WBA的行、列和組地址以及用于把要修復(fù)的位映射到DQ的SCB的元表。在所述半導(dǎo)體期間上電期間，元表可以被存儲(chǔ)在第二存儲(chǔ)器區(qū)域中，并且，主機(jī)所請(qǐng)求的行、列、組和顆粒地址可與存儲(chǔ)在第二存儲(chǔ)器區(qū)域中的元表進(jìn)行比較，藉此產(chǎn)生匹配信號(hào)，并且，可通過(guò)被映射到SCB的DQ修改弱位。第一存儲(chǔ)器區(qū)域可以具有堆棧結(jié)構(gòu)，其中，多個(gè)DRAM芯片在電氣上通過(guò)硅過(guò)孔(throughsiliconvia,TSV)和微凸起(microbump)彼此連接。測(cè)試單元和第二存儲(chǔ)器區(qū)域可被安裝在接口芯片中，并且第一存儲(chǔ)器區(qū)域可以被設(shè)置在接口芯片上。根據(jù)示范性實(shí)施例的另一個(gè)方面，提供了一種存儲(chǔ)器模塊，包括模塊板；安裝在模塊板上并且包括多個(gè)存儲(chǔ)器單元的至少一個(gè)存儲(chǔ)器芯片；和，安裝在模塊板上并且管理所述至少一個(gè)存儲(chǔ)器芯片的操作的存儲(chǔ)器緩沖器芯片。所述存儲(chǔ)器緩沖器芯片可以包括檢測(cè)所述多個(gè)存儲(chǔ)器單元當(dāng)中的弱位的測(cè)試單元；存儲(chǔ)所述至少一個(gè)存儲(chǔ)器芯片的弱位地址(WBA)和預(yù)期要存儲(chǔ)在所述弱位中的數(shù)據(jù)的第一存儲(chǔ)器區(qū)域；和，以非易失方式存儲(chǔ)所述至少一個(gè)存儲(chǔ)器芯片的WBA的第二存儲(chǔ)器區(qū)域。所述至少一個(gè)存儲(chǔ)器芯片和存儲(chǔ)器緩沖器芯片中的第一存儲(chǔ)器區(qū)域可以包括不同類型的存儲(chǔ)器單元。根據(jù)示范性實(shí)施例的另一個(gè)方面，提供了一種存儲(chǔ)器控制器，所述存儲(chǔ)器控制器與包括多個(gè)存儲(chǔ)器單元的存儲(chǔ)器芯片通信，其中，所述存儲(chǔ)器控制器包括檢測(cè)所述多個(gè)存儲(chǔ)器單元中的弱位的測(cè)試單元；存儲(chǔ)所述存儲(chǔ)器芯片的弱位地址(WBA)和預(yù)期要存儲(chǔ)在所述弱位中的數(shù)據(jù)的第一存儲(chǔ)器區(qū)域；和，以非易失方式存儲(chǔ)所述存儲(chǔ)器芯片的WBA的第二存儲(chǔ)器區(qū)域。所述存儲(chǔ)器芯片和第一存儲(chǔ)器區(qū)域可以包括不同類型的存儲(chǔ)器單元。根據(jù)示范性實(shí)施例的又一個(gè)方面，一種半導(dǎo)體器件可以包括包括多個(gè)RAM存儲(chǔ)器單元的第一存儲(chǔ)器區(qū)域；測(cè)試單元，被配置成檢測(cè)所述多個(gè)存儲(chǔ)器單元中的弱單元的位地址；和包括多個(gè)RAM單元的第二存儲(chǔ)器區(qū)域，被配置成把檢測(cè)到的地址存儲(chǔ)為弱位地址(WBA)，并被配置成存儲(chǔ)被尋址成要存儲(chǔ)在檢測(cè)到的地址上的數(shù)據(jù)。通過(guò)參考附圖詳細(xì)描述示范性實(shí)施例，示范性實(shí)施例的上述和其他特征和益處將變得更為清晰。附圖旨在描繪示范性實(shí)施例，并且不應(yīng)被解釋為限制權(quán)利要求的范圍。除非明確地注明，否則附圖不應(yīng)被視為按比例繪制。圖I是根據(jù)至少一個(gè)示范性實(shí)施例的、包括存儲(chǔ)器緩沖器芯片的存儲(chǔ)器系統(tǒng)的圖2示出了根據(jù)至少一個(gè)示范性實(shí)施例的、通過(guò)用于存儲(chǔ)器的內(nèi)建自測(cè)試(built-inself-testformemory,BFM)的用戶編程測(cè)試序列的流程;圖3是根據(jù)至少一個(gè)示范性實(shí)施例的、使用BFM的包括自測(cè)試序列的測(cè)試序列的圖4是根據(jù)至少一個(gè)示范性實(shí)施例的、通過(guò)使用BFM的現(xiàn)場(chǎng)診斷修復(fù)流程的圖5是根據(jù)至少一個(gè)示范性實(shí)施例的、使用BFM的現(xiàn)場(chǎng)請(qǐng)求修復(fù)的圖6是示出根據(jù)至少一個(gè)示范性實(shí)施例的在工廠中的錯(cuò)誤日志和存儲(chǔ)流程的圖7是示出根據(jù)至少一個(gè)示范性實(shí)施例的、在現(xiàn)場(chǎng)診斷修復(fù)中的錯(cuò)誤日志和存儲(chǔ)流程的圖8是示出根據(jù)至少一個(gè)示范性實(shí)施例的、在現(xiàn)場(chǎng)請(qǐng)求修復(fù)中的錯(cuò)誤日志和存儲(chǔ)流程的框圖9是根據(jù)至少一個(gè)示范性實(shí)施例的BFM所用的測(cè)試方法的流程圖；圖10示出根據(jù)至少一個(gè)示范性實(shí)施例的、控制BFM的內(nèi)部直流(DC)電壓的方法；圖11是圖10的模式寄存器設(shè)置操作的定時(shí)圖；圖12是根據(jù)至少一個(gè)示范性實(shí)施例的、控制BFM的內(nèi)部交流(AC)定時(shí)的方法的圖13和圖14示出了根據(jù)至少一個(gè)示范性實(shí)施例的使用自動(dòng)測(cè)試設(shè)備(autotestequipment,ATE)的弱位地址(weakbitaddress,WBA)傳送的流程和定時(shí)；圖15是示出根據(jù)至少一個(gè)示范性實(shí)施例的、到緩沖器芯片的WBA傳送的圖16示出根據(jù)至少一個(gè)示范性實(shí)施例的BFM的WBA字段；圖17到圖20示出根據(jù)至少一個(gè)示范性實(shí)施例的、BFM中的WBA和數(shù)據(jù)輸入/輸出信號(hào)(DQ)之間的映射；圖21示出根據(jù)至少一個(gè)示范性實(shí)施例的通過(guò)使用BFM的WBA產(chǎn)生流程；圖22是示出根據(jù)至少一個(gè)示范性實(shí)施例的傳送通過(guò)使用BFM產(chǎn)生的WBA的緩沖器芯片的圖23是示出根據(jù)至少一個(gè)示范性實(shí)施例的傳送通過(guò)使用BFM產(chǎn)生的WBA的緩沖器芯片的圖24到圖26示出根據(jù)至少一個(gè)示范性實(shí)施例的WBA表和數(shù)據(jù)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的格式；的容量式；圖27示出了根據(jù)至少一個(gè)示范性實(shí)施例的開(kāi)關(guān)控制位(SCB)映射操作；圖28和圖29示出了根據(jù)數(shù)據(jù)替換粒度(DRG)和SCB的組合的WBA表和數(shù)據(jù)SRAM圖30示出了根據(jù)至少一個(gè)示范性實(shí)施例的基于顆粒的WBA的并行比較；圖31A和圖31B示出了根據(jù)至少一個(gè)示范性實(shí)施例的元表(metatable)的格式；圖32A和圖32B示出了根據(jù)至少一個(gè)示范性實(shí)施例的非易失性存儲(chǔ)器(NVM)的格圖33是示出根據(jù)至少一個(gè)示范性實(shí)施例的順序匹配的圖；圖34是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器系統(tǒng)的圖；圖35和圖36示出根據(jù)至少一個(gè)示范性實(shí)施例的邊帶控制數(shù)據(jù)包的布局和字段；圖37和圖38示出了根據(jù)至少一個(gè)示范性實(shí)施例的邊帶總線(sidebandbuses,SBB)的操作定時(shí)；圖39示出了根據(jù)至少一個(gè)示范性實(shí)施例的SRAM錯(cuò)誤處理；圖40示出了根據(jù)至少一個(gè)示范性實(shí)施例的功率管理；圖41是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器器件的圖圖42是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器器件的圖圖43是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器模塊的圖；和圖44是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器模塊的圖具體實(shí)施方式這里公開(kāi)了詳細(xì)的示范性實(shí)施例。但是，這里公開(kāi)的具體結(jié)構(gòu)和功能細(xì)節(jié)僅僅是代表性的，為了描述示范性實(shí)施例。但是，示范性實(shí)施例可被以很多替代形式具體實(shí)施，并且不應(yīng)被理解為只限于這里給出的實(shí)施例。因此，雖然示范性實(shí)施例能夠有各種修改和替代形式，但是其實(shí)施例在附圖中通過(guò)舉例示出，并且將在這里被詳細(xì)描述。但是，應(yīng)該理解，并非打算將示范性實(shí)施例限于所公開(kāi)的特定形式，相反，示范性實(shí)施例要覆蓋所有落入示范性實(shí)施例的范圍內(nèi)的修改、等同和替換。貫穿對(duì)附圖的描述，相同的數(shù)字指示相同的元件。將會(huì)理解，盡管這里可能使用術(shù)語(yǔ)第一、第二等來(lái)描述各種元件，但是這些元件不7應(yīng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)只被用來(lái)將一個(gè)元件與另一個(gè)加以區(qū)分。例如，第一元件可以被稱為第二元件，并且類似地，第二元件可以被稱為第一元件而不偏離示范性實(shí)施例的范圍。如這里所使用的，術(shù)語(yǔ)“和/或”包括相關(guān)聯(lián)的被列出項(xiàng)目中的一個(gè)或多個(gè)的任意和所有組合。將會(huì)理解，當(dāng)一元件被稱為被“連接”或者“耦合”到另一元件時(shí)，其可以直接連接或者耦合到另一元件，或者，可能存在居間的元件。相反，當(dāng)一元件被稱為被“直接連接”或者“直接耦合”到另一元件時(shí)，不存在居間的元件。用來(lái)描述元件之間關(guān)系的其他詞匯應(yīng)該被以相同方式解釋(例如，“在…之間”相對(duì)于“直接在…之間”，“相鄰”相對(duì)于“直接相鄰”，坐坐Λ寸寸O)這里使用的術(shù)語(yǔ)僅僅是為了描述特定實(shí)施例，并非旨在限制示范性實(shí)施例。如這里所使用的，單數(shù)形式“一”、“一個(gè)”和“該”預(yù)期也包括復(fù)數(shù)形式，除非上下文清楚地指出。還將會(huì)理解，術(shù)語(yǔ)“包含”、“包括”當(dāng)在這里被使用時(shí)，指定了存在所陳述的特征、部分、步驟、操作、元件和/或部件，但是不排除存在或者添加一個(gè)或多個(gè)其他的特征、部分、步驟、操作、元件、部件和/或其組。也應(yīng)該注意，在某些替換的實(shí)施方案中，注明的功能/動(dòng)作可能不按圖中注明的順序出現(xiàn)。例如，接連示出的兩幅圖實(shí)際上可能被基本同時(shí)地執(zhí)行，或者，有時(shí)候可能按相反順序執(zhí)行，取決于所涉及的功能/動(dòng)作。根據(jù)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)縮放，單元電容器減小，并且小的特征尺寸被具體實(shí)施。由于減小的單元電容器和小的特征尺寸所致，各種器件特性可能惡化。例如，具有較短刷新時(shí)間的單元的數(shù)量可能增加，單元寫(xiě)特性可能惡化，或者，具有可變保持時(shí)間的單元的數(shù)量可能增加。但是，當(dāng)通過(guò)冗余DRAM單元替換具有前述弱特性的弱單元時(shí)，可能導(dǎo)致DRAM芯片的面積代價(jià)問(wèn)題。此外，因?yàn)樵谌哂郉RAM單元中同樣地表現(xiàn)出弱特性，所以優(yōu)良率可能下降。在弱單位被與DRAM分離的存儲(chǔ)器替換的情況下，可能期望使用不使存儲(chǔ)器系統(tǒng)的功能惡化并且對(duì)外部主機(jī)控制器透明的弱單元替換技術(shù)。一般地，由于測(cè)試環(huán)境建設(shè)和檢測(cè)圖案的復(fù)雜性所致，在工廠中執(zhí)行弱單元篩查。因此，對(duì)于基于具有能夠在工廠級(jí)檢測(cè)弱單元的內(nèi)建自測(cè)試技術(shù)的存儲(chǔ)器緩沖器，通過(guò)使用外部存儲(chǔ)器替換弱單元并且對(duì)主機(jī)透明的存儲(chǔ)器系統(tǒng)存在需求。圖1是根據(jù)至少一個(gè)示范性實(shí)施例，包括存儲(chǔ)器緩沖器芯片110的存儲(chǔ)器系統(tǒng)100的圖。參考圖1，存儲(chǔ)器系統(tǒng)100包括存儲(chǔ)器緩沖器芯片110、主機(jī)120和存儲(chǔ)器器件130。存儲(chǔ)器緩沖器芯片110可以包括用于檢測(cè)存儲(chǔ)器器件130中的弱存儲(chǔ)器單元的測(cè)試單元10和用于替換存儲(chǔ)器器件130中的弱存儲(chǔ)器單元的第一存儲(chǔ)器單元20。測(cè)試單元10可以使用存儲(chǔ)器內(nèi)建自測(cè)試(BFM)，并且第一存儲(chǔ)器單元20可以使用靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，其中SRAM是易失性存儲(chǔ)器。存儲(chǔ)器緩沖器110還可以包括第二存儲(chǔ)器單元30，當(dāng)測(cè)試單元10檢測(cè)到弱存儲(chǔ)器單元時(shí)，第二存儲(chǔ)器單元30存儲(chǔ)弱存儲(chǔ)器單元的地址。第二存儲(chǔ)器單元30可以使用例如熔絲陣列或者反熔絲陣列的非易失性存儲(chǔ)器(NVM)。此后，為了描述方便，測(cè)試單元10可以被稱為‘BFM10’，第一存儲(chǔ)器單元20可以被稱為‘SRAM20’，并且第二存儲(chǔ)器單元30可以CN102982848A書(shū)明說(shuō)6/28頁(yè)被稱為‘NVM30’。而且，存儲(chǔ)器緩沖器芯片110可以被稱為‘緩沖器芯片110’，并且存儲(chǔ)器器件130可以被稱為‘DRAM130’、‘存儲(chǔ)器模塊’，或者‘模塊’。BFM10是篩查DRAM130中的弱位的關(guān)鍵元件。弱位指示在刷新、單元寫(xiě)特性或者數(shù)據(jù)保持時(shí)間上表現(xiàn)出弱特性的弱單元的位地址。單元寫(xiě)特性可以包括例如完成單元寫(xiě)操作所要求的時(shí)間或者功率的量。刷新特性可以包括例如完成刷新操作所要求的時(shí)間或者功率的量。數(shù)據(jù)保持時(shí)間特性可以包括例如數(shù)據(jù)被編程在單元中之后在單元中保持的時(shí)間量。弱特性可以被定義為被確定為在參考值范圍外部的單元的特性。特性的參考值范圍包括例如刷新、單元寫(xiě)和數(shù)據(jù)保持時(shí)間特性的參考值范圍，特性的參考值范圍可被根據(jù)用戶的偏好或者存儲(chǔ)器系統(tǒng)制造商設(shè)置。不僅在存儲(chǔ)器系統(tǒng)100目前正在使用中的現(xiàn)場(chǎng)場(chǎng)景中，而且在制造存儲(chǔ)器系統(tǒng)100期間在制造工廠中，BFM10實(shí)現(xiàn)了針對(duì)存儲(chǔ)器單元缺陷的快速測(cè)試。BFM10可以檢測(cè)弱位，并且可以在NVM30中存儲(chǔ)弱位地址(WBA)?？梢栽诠S和現(xiàn)場(chǎng)其中任意一個(gè)中執(zhí)行檢測(cè)和存儲(chǔ)操作。NVM30可以被包括在存儲(chǔ)器、緩沖器芯片、存儲(chǔ)器模塊、三維(3D)堆疊中的邏輯芯片、存儲(chǔ)器控制器或者中央處理單元(CPU)中的任何一個(gè)中。此外，當(dāng)弱位被實(shí)時(shí)檢測(cè)時(shí)，地址匹配表也可以被更新。當(dāng)WBA被BFMlO檢測(cè)到或者硬錯(cuò)誤被主機(jī)檢測(cè)到時(shí)，WBA可被添加到NVM30中的地址映射表。而且，因?yàn)閿?shù)據(jù)在WBA被替換之后由SRAM20訪問(wèn)，所以數(shù)據(jù)可以被從DRAM130復(fù)制到SRAM20。因此，SRAM20可被稱為‘?dāng)?shù)據(jù)SRAM20’。BFM10可以改變DRAM130的直流(DC)偏置電平，并且可以在產(chǎn)品級(jí)測(cè)試期間編程用戶設(shè)置測(cè)試序列。定制DRAM的測(cè)試序列可在模塊被組裝之后并且在BFM10被驅(qū)動(dòng)之前，在工廠中由用戶編程到NVM30中。預(yù)編程的測(cè)試序列由內(nèi)建自測(cè)試(built-inself-test，BIST)引擎選擇性地執(zhí)行。不僅在工廠中，而且在現(xiàn)場(chǎng)中，BFM10可以向用戶提供針對(duì)測(cè)試各種類型的測(cè)試序列的許可。BFM10可以包括尋址、數(shù)據(jù)圖案定義、基本測(cè)試算法、存儲(chǔ)器DC電平控制、用戶定義測(cè)試序列編程流程和弱位更新方法。在存儲(chǔ)器芯片被設(shè)計(jì)之后，BFM10可以編程由用戶添加的測(cè)試圖案。在工廠中，測(cè)試圖案程序可以被存儲(chǔ)在測(cè)試設(shè)備或者個(gè)人計(jì)算機(jī)(PC)中。在現(xiàn)場(chǎng)中，測(cè)試圖案程序可以被存儲(chǔ)在存儲(chǔ)器模塊中的NVM中。圖2示出了根據(jù)至少一個(gè)示范性實(shí)施例的、通過(guò)BFM的用戶編程測(cè)試序列的流程。參考圖2，在存儲(chǔ)器模塊組裝(操作82)之后，測(cè)試序列程序可以被存儲(chǔ)到測(cè)試設(shè)備、PC或者緩沖器芯片110中的NVM30中(操作84)。此后，自動(dòng)測(cè)試設(shè)備(ATE)驅(qū)動(dòng)BFM10(操作86)，然后，WBA可以被存儲(chǔ)到緩沖器芯片110中的NVM30中。每一測(cè)試序列可以包括多個(gè)子測(cè)試序列。例如，在每一測(cè)試序列中，可以編程256個(gè)子測(cè)試序列。在每一子測(cè)試序列被存儲(chǔ)到NVM30中之前，BFM寄存器可以選擇要在其中編程當(dāng)前測(cè)試序列的目標(biāo)NVM的位置，例如b[30:27]寄存器位。子測(cè)試序列的數(shù)量可以由BFM寄存器中的b[38:31]寄存器位來(lái)定義。而且，BFM寄存器的位可以被設(shè)置成確定包括存儲(chǔ)器訪問(wèn)控制、數(shù)據(jù)圖案、DRAM定時(shí)、DC電壓電平、算法等的測(cè)試流程。當(dāng)設(shè)置了BFM寄存器的所有位時(shí)，BFM寄存器(例如第三位)可以被設(shè)置為“1”，以便把這些位的值轉(zhuǎn)儲(chǔ)到NVM30中對(duì)應(yīng)的序列字段。為了防止在設(shè)置BFM寄存器的位的過(guò)程期間BFM10的執(zhí)行，BFM寄存器的第一位9可以保持“O”。當(dāng)子序列編程結(jié)束時(shí)，第三位可以被復(fù)位為“O”。測(cè)試流程可以被重復(fù)，直到所有子測(cè)試序列被編程為止。圖3是根據(jù)至少一個(gè)示范性實(shí)施例的、使用BFM10的包括自測(cè)試序列的測(cè)試序列的圖。參考圖3，測(cè)試序列可以開(kāi)始第一測(cè)試序列編程(操作91)。通過(guò)編程第一子測(cè)試序列(操作92a)、通過(guò)設(shè)置對(duì)應(yīng)于第一子測(cè)試序列的BFM寄存器位(操作92b)，并通過(guò)把BFM寄存器位的值轉(zhuǎn)儲(chǔ)到NVM中對(duì)應(yīng)的序列字段(操作92c)，可以結(jié)束第一子測(cè)試序列編程(操作92)。通過(guò)編程第二子測(cè)試序列(操作93a)、通過(guò)設(shè)置對(duì)應(yīng)于第二子測(cè)試序列的BFM寄存器位(操作93b)，并通過(guò)把BFM寄存器位的值轉(zhuǎn)儲(chǔ)到NVM中對(duì)應(yīng)的序列字段(操作93c)，可以結(jié)束第二子測(cè)試序列編程(操作93)。此后，第三子測(cè)試序列編程過(guò)程(操作94、94a、94b和94c)可被執(zhí)行，并且連續(xù)地,第k+Ι子測(cè)試序列編程過(guò)程(操作95、95a、95b和95c)可被執(zhí)行，從而可以結(jié)束第一測(cè)試序列編程(操作96)。此后，可以編程第二、第三…第N測(cè)試中的每一個(gè)的子測(cè)試序列。在組裝存儲(chǔ)器模塊之后存儲(chǔ)器模塊的制造期間，或者在存儲(chǔ)器模塊的現(xiàn)場(chǎng)操作期間，可由BFM10檢測(cè)弱單元。在制造期間，BFM10可由ATE驅(qū)動(dòng)，并且錯(cuò)誤位地址可被存儲(chǔ)在片上NVM中、模塊內(nèi)NVM中，或者PC和ATE的外部存儲(chǔ)單元中。在現(xiàn)場(chǎng)操作期間，可根據(jù)主機(jī)120的請(qǐng)求驅(qū)動(dòng)BFM10，并且錯(cuò)誤位地址不僅可被存儲(chǔ)在NVM30中，而且也可以被存儲(chǔ)在緩沖器芯片110中的地址映射SRAM20中。圖4是根據(jù)至少一個(gè)示范性實(shí)施例的、通過(guò)使用BFM10的現(xiàn)場(chǎng)診斷修復(fù)流程的圖。參考圖4，當(dāng)主機(jī)120請(qǐng)求弱位測(cè)試時(shí)(操作101)，主機(jī)120停止正常過(guò)程(操作102)。然后，主機(jī)120執(zhí)行BFM10(操作103)，并且WBA被存儲(chǔ)到NVM30中(操作104)，然后，也被存儲(chǔ)到SRAM20中(操作105)。此后，存儲(chǔ)在DRAM130中的對(duì)應(yīng)數(shù)據(jù)的校正數(shù)據(jù)被復(fù)制到緩沖器芯片110中的數(shù)據(jù)SRAM20中(操作106)。所有對(duì)WBA的訪問(wèn)發(fā)生在緩沖器芯片110中的SRAM20中而非DRAM130中。主機(jī)120恢復(fù)被暫時(shí)停止的正常過(guò)程，直到整個(gè)測(cè)試過(guò)程結(jié)束為止(操作107)。圖5是根據(jù)至少一個(gè)示范性實(shí)施例的、使用BFM10的現(xiàn)場(chǎng)請(qǐng)求修復(fù)的圖。參考圖5,在具有錯(cuò)誤檢查和校正(errorcheckingandcorrection,ECC)校驗(yàn)功能的主機(jī)120中，可以實(shí)時(shí)追蹤錯(cuò)誤出現(xiàn)。當(dāng)兩個(gè)錯(cuò)誤出現(xiàn)在同一地址時(shí)(操作111)，則該地址具有硬故障的概率較高。在這種情況下，正常操作可被暫時(shí)停止(操作112)。具有硬故障的地址可以被存儲(chǔ)到NVM30(操作113)中，然后，可以被存儲(chǔ)到緩沖器芯片110中的SRAM20中(操作114)。在這種情況下，SRAM20可被稱為‘弱位地址映射SRAM20’。此后，存儲(chǔ)在DRAM130中的對(duì)應(yīng)數(shù)據(jù)的校正數(shù)據(jù)被復(fù)制到緩沖器芯片110中的數(shù)據(jù)SRAM20中(操作115)。所有對(duì)WBA的訪問(wèn)發(fā)生在緩沖器芯片110中的SRAM20中而非DRAM130中。主機(jī)120恢復(fù)被暫時(shí)停止的正常操作，直到整個(gè)測(cè)試過(guò)程結(jié)束為止(操作116)。將參考圖6到圖8描述用于更新SRAM20和NVM30的算法。在弱單元篩查測(cè)試期間，錯(cuò)誤可被記錄在錯(cuò)誤日志寄存器中。但是，因?yàn)殄e(cuò)誤日志的數(shù)量有限，一旦錯(cuò)誤日志被填充，則錯(cuò)誤日志可被存儲(chǔ)在片上NVM、模塊內(nèi)NVM或者PC或ATE中的外部存儲(chǔ)單元中。當(dāng)所有的錯(cuò)誤日志寄存器被填充時(shí)，BIST引擎可以提醒用戶，以暫時(shí)停止測(cè)試過(guò)程，直到錯(cuò)誤日志寄存器被清空為止。圖6是示出根據(jù)至少一個(gè)示范性實(shí)施例的在工廠中的錯(cuò)誤記錄和存儲(chǔ)流程的圖。參考圖6，在上電之后，BFM10被初始化(操作121)。當(dāng)從ATE發(fā)出測(cè)試序列開(kāi)始命令時(shí)，可以執(zhí)行在BFM寄存器中定義的測(cè)試序列。首先，對(duì)開(kāi)始地址進(jìn)行測(cè)試(操作122)，并且，如果未從其檢測(cè)到錯(cuò)誤(操作123)，則檢查這個(gè)地址是否是最后地址(操作124)。如果這個(gè)地址是最后地址，則BFM10被再次初始化，并進(jìn)入等待狀態(tài)以便接收下一測(cè)試開(kāi)始命令。否則，如果這個(gè)地址不是最后地址，則重復(fù)此循環(huán)，直到整個(gè)測(cè)試流程結(jié)束為止。在測(cè)試序列中，命令操作由實(shí)線代表，其中所述命令操作是響應(yīng)于命令而被執(zhí)行的操作，并且，自動(dòng)操作由粗實(shí)線代表。否則，如果在測(cè)試流程期間檢測(cè)到錯(cuò)誤(操作123)，則對(duì)應(yīng)的錯(cuò)誤地址和數(shù)據(jù)被記錄到錯(cuò)誤日志寄存器中(操作125)。無(wú)論何時(shí)出現(xiàn)錯(cuò)誤，都檢查是否所有的錯(cuò)誤日志寄存器都被填充了(操作126)，并且，可自動(dòng)執(zhí)行檢查操作。如果并非所有錯(cuò)誤日志寄存器都被填充，則測(cè)試流程繼續(xù)。否則，如果所有的錯(cuò)誤日志寄存器都被填充了，則存儲(chǔ)在錯(cuò)誤日志寄存器中的多條數(shù)據(jù)和地址被轉(zhuǎn)儲(chǔ)到NVM30中(操作127)。此后，測(cè)試流程自動(dòng)繼續(xù)，以便可以存儲(chǔ)接下來(lái)的錯(cuò)誤。在現(xiàn)場(chǎng)操作期間，可通過(guò)來(lái)自主機(jī)120的請(qǐng)求使用BFM10或者通過(guò)主機(jī)120中的ECC來(lái)實(shí)時(shí)更新地址映射表和數(shù)據(jù)SRAM20。在前者的情況下，當(dāng)檢測(cè)到弱位時(shí)，弱位的地址可在內(nèi)部添加到緩沖器芯片110中的地址映射表SRAM20中。在后者情況下，當(dāng)檢測(cè)到錯(cuò)誤位的地址時(shí)，地址可被存儲(chǔ)在地址映射表SRAM20中。此后，針對(duì)該地址的數(shù)據(jù)讀取命令可被發(fā)到DRAM130，然后，對(duì)應(yīng)數(shù)據(jù)的校正數(shù)據(jù)可被存儲(chǔ)到數(shù)據(jù)SRAM20中。圖7是示出根據(jù)至少一個(gè)示范性實(shí)施例的在現(xiàn)場(chǎng)診斷修復(fù)中的錯(cuò)誤記錄和存儲(chǔ)流程的圖。參考圖7，在上電之后，BFM10被初始化(操作131)。當(dāng)從ATE發(fā)出測(cè)試序列開(kāi)始命令時(shí)，執(zhí)行在BFM寄存器中定義的測(cè)試序列。首先，對(duì)開(kāi)始地址進(jìn)行測(cè)試(操作132)，并且，如果未從其檢測(cè)到錯(cuò)誤(操作133)，則檢查這個(gè)地址是否是最后地址(操作134)。如果這個(gè)地址是最后地址，則BFM10被再次初始化，并進(jìn)入等待狀態(tài)以便接收下一測(cè)試開(kāi)始命令。否則，如果這個(gè)地址不是最后地址，則重復(fù)此循環(huán)，直到整個(gè)測(cè)試流程結(jié)束為止。否則，如果在測(cè)試流程期間檢測(cè)到錯(cuò)誤(操作133)，則對(duì)應(yīng)的錯(cuò)誤地址和數(shù)據(jù)被記錄到錯(cuò)誤日志寄存器中，并且被更新到地址映射表SRAM20中(操作135)。無(wú)論何時(shí)出現(xiàn)錯(cuò)誤，都檢查是否所有的錯(cuò)誤日志寄存器都被填充了(操作136)，并且，可以自動(dòng)執(zhí)行檢查操作。如果并非所有錯(cuò)誤日志寄存器都被填充，則測(cè)試流程繼續(xù)。否則，如果所有的錯(cuò)誤日志寄存器都被填充了，則存儲(chǔ)在錯(cuò)誤日志寄存器中的多條數(shù)據(jù)和地址被轉(zhuǎn)儲(chǔ)到NVM30中(操作137)。此后，測(cè)試流程自動(dòng)繼續(xù)，以便可以存儲(chǔ)接下來(lái)的錯(cuò)誤。圖8是示出根據(jù)至少一個(gè)示范性實(shí)施例的在現(xiàn)場(chǎng)請(qǐng)求修復(fù)中的錯(cuò)誤記錄和存儲(chǔ)流程的圖。參考圖8，主機(jī)120執(zhí)行正常操作(操作141)。當(dāng)在同一地址出現(xiàn)兩個(gè)錯(cuò)誤時(shí)(操作142)，主機(jī)120暫時(shí)停止正常操作(操作143)，自動(dòng)并繼續(xù)更新地址映射表SRAM20(操作144)、更新NVM30(操作145)，并更新數(shù)據(jù)SRAM20(操作146)。此后，當(dāng)所有替換操作結(jié)束時(shí)，主機(jī)120恢復(fù)正常操作(操作141)。圖9是根據(jù)至少一個(gè)示范性實(shí)施例的BFM10所用的測(cè)試方法的流程圖。參考圖9，在測(cè)試中，可以產(chǎn)生主動(dòng)預(yù)充電命令而無(wú)需讀或?qū)懨?操作151)。而且，可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)(操作154)在上層地址序列循環(huán)(操作152)中退出。上層地址序列循環(huán)的測(cè)試可以開(kāi)始(操作153)，然后，下層地址序列循環(huán)的測(cè)試可以開(kāi)始(操作154)。當(dāng)測(cè)試圖案被施加時(shí)，可在兩個(gè)指定行中來(lái)回重復(fù)測(cè)試圖案(操作155)?？梢栽谝恍猩现貜?fù)地執(zhí)行主動(dòng)預(yù)充電操作。當(dāng)下層地址序列循環(huán)的測(cè)試通過(guò)時(shí)(操作157)，可以掃描輸出測(cè)試結(jié)果(操作158)?？筛鶕?jù)上面參考先前的實(shí)施例描述(參考圖6到圖8)的錯(cuò)誤記錄和存儲(chǔ)流程存儲(chǔ)被掃描輸出的測(cè)試結(jié)果。當(dāng)嵌套地址圖案的測(cè)試完成時(shí)(操作159)，BFM測(cè)試結(jié)束。在測(cè)試中，可調(diào)整主動(dòng)預(yù)充電命令之間的空操作命令(no-operationcommands,NOP)的數(shù)量。而且，可編程沿著行方向或者列方向的跳動(dòng)的大小。圖10示出了根據(jù)至少一個(gè)示范性實(shí)施例的控制BFM10的內(nèi)部直流(DC)電壓的方法。參考圖10，有可能提供一種協(xié)議以便通過(guò)使用DRAM130中的模式寄存器來(lái)調(diào)整DRAM130的內(nèi)部DC電壓電平。例如可以使用MR3模式寄存器。MR3模式寄存器可被設(shè)置成受緩沖器芯片110或者測(cè)試設(shè)備控制。與MR3模式寄存器有關(guān)的A3到AlO位可被設(shè)置成控制DC電平。可以通過(guò)測(cè)試設(shè)備以及用戶定義測(cè)試序列程序中的任何一個(gè)來(lái)控制寄存器字段位。A3和A4位可以把第一DC電平DCO設(shè)置為四個(gè)不同的電平。A5和A6位可以把第二DC電平DCl設(shè)置為四個(gè)不同的電平。A7和A8位可以把第三DC電平DC2設(shè)置為四個(gè)不同的電平。A9和AlO位可以把第四DC電平DC3設(shè)置為四個(gè)不同的電平。第一到第四DC電平DCO到DC3可被設(shè)置為弓I導(dǎo)電壓VPP的電平、內(nèi)部功率電壓VINT的電平、反偏置電壓VBB的電平，或者位線預(yù)充電電壓VBL的電平?？梢栽贐FM寄存器中的特定字段中定義相同數(shù)量的位。BFM寄存器位[48:41]可被設(shè)置為四個(gè)類型的DC。每一個(gè)DC可被設(shè)置為四個(gè)不同的電平?？梢韵虍?dāng)被要求時(shí)改變DC電壓電平的用戶定義測(cè)試序列程序請(qǐng)求電平設(shè)置。在上電以后，MR3模式寄存器和BFMDC寄存器的缺省DC電平設(shè)置值都是“00”。無(wú)論何時(shí)測(cè)試序列結(jié)束，MR3模式寄存器和BFMDC寄存器的對(duì)應(yīng)位可被復(fù)位為“00”。當(dāng)MR3模式寄存器受測(cè)試設(shè)備控制時(shí)，MR3模式寄存器的對(duì)應(yīng)位可被ATE直接編程。為了防止在正常操作期間的偶發(fā)的非期望DC偏置電平改變，在整個(gè)修復(fù)過(guò)程結(jié)束之后，存儲(chǔ)器可以包括用于禁用DC電壓電平控制功能的熔絲和邏輯。圖11是圖10的模式寄存器設(shè)置操作的定時(shí)圖。參考圖11，模式寄存器寫(xiě)操作可被設(shè)置成在模式寄存器設(shè)置命令周期時(shí)間tMRD期間完成，tMRD是MRS命令之間的最小時(shí)間?？梢栽贛RS命令和非MRS命令之間設(shè)置最小時(shí)間tMRD。圖12是根據(jù)至少一個(gè)示范性實(shí)施例的控制BFM10的內(nèi)部交流(AC)定時(shí)的方法的圖。參考圖12，BFM10可以以預(yù)先確定的或者基準(zhǔn)分辨率調(diào)整所有的AC定時(shí)參數(shù)。AC定時(shí)參數(shù)可以包括tRAS、tRP、tRCD、tWR、tREF、tPAUSE，等等。在緩沖器芯片110中，可基于系統(tǒng)時(shí)鐘周期tCK調(diào)整AC定時(shí)(參考圖I)。而且，在DRAM130中(參考圖1)，可以在DRAM130中和緩沖器芯片110之間安排協(xié)議，以便可以準(zhǔn)確地調(diào)整AC定時(shí)分辨率。DRAM130中的AC定時(shí)控制寄存器11可受緩沖器芯片110或者測(cè)試設(shè)備控制。在一個(gè)測(cè)試序列中，可有區(qū)別地施加被訪問(wèn)以導(dǎo)致壓力的單元的AC定時(shí)與針對(duì)免測(cè)試條件被訪問(wèn)的單元的AC定時(shí)。當(dāng)使用ATE測(cè)試DRAM130時(shí)，WAB可能出現(xiàn)，并且可以被存儲(chǔ)在DRAM130中的NVM中，或者可以被存儲(chǔ)在NVM30中。圖13和圖14示出了根據(jù)至少一個(gè)示范性實(shí)施例的使用ATE的WBA傳送的流程和定時(shí)。參考圖13，在WBA傳送流程中，在上電之后(操作191)，讀取串行存在檢測(cè)(serialpresencedetect,SPD)(操作192)，其中SH)是個(gè)體存儲(chǔ)器信息。SH)可被形成為NVM(例如電可清洗可編程只讀存儲(chǔ)器(EEPR0M))。當(dāng)設(shè)計(jì)存儲(chǔ)器接口時(shí)，可以把關(guān)于安裝在存儲(chǔ)器模塊中的半導(dǎo)體存儲(chǔ)器件的信息記錄到SPD中，并且，信息的例子包括行和列地址的數(shù)量、數(shù)據(jù)寬度、顆粒數(shù)、每一顆粒的存儲(chǔ)器密度、半導(dǎo)體存儲(chǔ)器件的數(shù)量、每一半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)器密度等等。當(dāng)存儲(chǔ)器系統(tǒng)被初始化時(shí)，可以把存儲(chǔ)器模塊信息Modulejnfo從STO提供給存儲(chǔ)器控制器。緩沖器芯片110被初始化(操作193)，并且DRAM130被初始化(操作194)。當(dāng)DRAM130被初始化時(shí)，在ATE測(cè)試期間出現(xiàn)的WBA可以被存儲(chǔ)到DRAM130中的NVM中。此后，執(zhí)行ZQ校準(zhǔn)(操作195)、執(zhí)行緩沖器芯片110中的DRAM訓(xùn)練(操作196)、執(zhí)行通過(guò)主機(jī)120的緩沖器芯片訓(xùn)練(操作197)，然后，執(zhí)行正常訓(xùn)練(操作198)。在所有應(yīng)用設(shè)置所需的模式寄存器內(nèi)容被全部初始化之后，可以響應(yīng)于模式寄存器設(shè)置(moderegisterset,MRS)命令而初始化使用模式目的寄存器(modepurposeregister,MPR)功能的WBA傳送模式。在WBA傳送模式中，可以以固定的突發(fā)長(zhǎng)度和背對(duì)背讀取模式(back-to-backreadmode)順序執(zhí)行DRAM130中的NVM中的WBA的檢測(cè)。由主機(jī)發(fā)出的MPR讀取命令的數(shù)量是預(yù)先定義的值，其依賴于WBA的最大數(shù)量、數(shù)據(jù)寬度、顆粒的數(shù)量和突發(fā)長(zhǎng)度?？梢酝ㄟ^(guò)所有數(shù)據(jù)輸入/輸出信號(hào)(DQ)，利用最后的WBA傳送DRAM130的WBA的有效數(shù)量?？梢砸灾痤w粒的方式執(zhí)行WBA的傳送，因此，總的WBA傳送時(shí)間可被計(jì)算為tWBA。如圖14中所示，tWBA可被確定為“傳送延遲(TL)+每一顆粒的WBA數(shù)量*顆粒的數(shù)量”。TL可以具有預(yù)先確定的或者基準(zhǔn)固定值，并且可由主機(jī)120來(lái)編程。圖15是示出根據(jù)至少一個(gè)示范性實(shí)施例的到緩沖器芯片110的WBA傳送的圖。圖15示出了DRAM130和緩沖器芯片110之間的WBA傳送。DRAM130可以包括NVM21UffBA緩沖器單元212和WBA傳送單元213。NVM211可以被形成為根據(jù)WBA被編程的反熔絲。WBA緩沖器單元212可以從NVM211預(yù)取WBA，其中，根據(jù)x4DRAM架構(gòu)，WBA對(duì)應(yīng)于4的倍數(shù)。WBA傳送單元213可以把被預(yù)取到WBA緩沖器單元212的WBA傳送到DQ。WBA傳送單元213可以流水線方式把WBA傳送到緩沖器芯片110。緩沖器芯片110可以包括接收傳送自DRAM130的WBA的WBA接收單元215。而且，WBA接收單元215可以接收從DRAM130讀取的MPR值。通過(guò)把WBA預(yù)取到WBA緩沖器單元212，并且通過(guò)解多路復(fù)用把被緩沖的WBA流水線化，可以提高到緩沖器芯片Iio的WBA傳送的傳送速率，其中WBA緩沖器單元212是4的倍數(shù)(X4DRAM)或者8的倍數(shù)(X8DRAM)。圖16示出根據(jù)至少一個(gè)示范性實(shí)施例的BFM10的WBA字段。參考圖16，WBA字段可以由組地址、行地址和列地址構(gòu)成。WBA字段的范圍可以由DRAM130的芯片容量確定。在2Gb(=512Mb*4)DRAM的情況下，組地址可被分配給WBA[2:0]位，列地址可被分配給WBA[13:3]位，并且行地址可被分配給WBA[28:14]位。在2Gb(=512Mb*8)DRAM的情況下，組地址可被分配給WBA[2:0]位，列地址可被分配給WBA[12:3]位，并且行地址可被分配給WBA[27:13]位。在4Gb(=lGb*4)DRAM的情況下，組地址可被分配給WBA[2:0]位，列地址可被分配給WBA[13:3]位，并且行地址可被分配給WBA[29:14]位。在4Gb(=512Mb*8)DRAM的情況下，組地址可被分配給WBA[2:0]位，列地址可被分配給WBA[12:3]位，并且行地址可被分配給WBA[28:13]位。圖17到圖20示出了根據(jù)至少一個(gè)示范性實(shí)施例的BFM10中的WBA和DQ之間的映射。圖17示出了基于2613(=5121&*4)0狀11顆粒&72)的DQ映射的第一個(gè)例子。第一WBAWBAO的WBAO[28:0]位可以被映射到DQO[28:0]。WBAO[O]位可被映射到DQO的第一時(shí)鐘DQO[O],WBAO[I]位可被映射到DQO的第二時(shí)鐘DQO[I]，WBAO[2]位可被映射到DQO的第三時(shí)鐘DQO[2]，并且WBAO[3]位可被映射到DQO的第四時(shí)鐘DQO[3]。在剩余的WBAO位根據(jù)順序時(shí)鐘操作被映射到DQO之后，WBAO[28]位可被映射到DQO的第29時(shí)鐘DQO[28]。第二WBAWBAl的WBA0[28:0]位可以被映射到DQ0[57:29]offBAl[O]位可被映射到DQO的第30時(shí)鐘DQO[29],WBAl[I]位可被映射到DQO的第31時(shí)鐘DQO[30],WBAl[2]位可被映射到DQO的第32時(shí)鐘DQO[31]，并且WBAl[3]位可被映射到DQO的第33時(shí)鐘DQO[32]。在剩余的WBAl位根據(jù)順序時(shí)鐘操作被映射到DQO之后，WBAl[28]位可被映射到DQO的第58時(shí)鐘DQO[57]。以這種方式，第三到第kWBA,即WBA2到WBAk-I根據(jù)順序時(shí)鐘操作被映射到DQO。最后的有效WBAWBAk[28:0]可以被映射到DQO[29k+28:29k]。即，WBAk[O]位可被映射到DQO的第29k+l時(shí)鐘DQO[29k]，WBAk[I]位可被映射到DQO的第29k+2時(shí)鐘DQ0[29k+l]，WBAk[2]位可被映射到DQO的第29k+3時(shí)鐘DQ0[29k+2]，并且WBAk[3]位可被映射到DQO的第29k+4時(shí)鐘DQ0[29k+3]。在剩余的WBAk位根據(jù)順序時(shí)鐘操作被映射到DQO之后，WBAk[28]位可被映射到DQO的第29k+29時(shí)鐘DQ0[29k+28]。圖18示出了基于2613(=5121&*4)0狀11顆粒&72)的DQ映射的第二個(gè)例子。第一WBAWBAO的WBAO[28:0]位可以被映射到DQO[28:0]。WBAO的第一位WBAO[O]可被映射到DQO的第一時(shí)鐘DQO[O]，WBAO的第二位WBAO[I]可被映射到DQO的第二時(shí)鐘DQO[I]，WBAO的第三位WBA0[2]可被映射到DQO的第三時(shí)鐘DQ0[2]，并且WBAO的第四位WBA0[3]可被映射到DQO的第四時(shí)鐘DQO[3]。在剩余的WBAO位根據(jù)順序時(shí)鐘操作被映射到DQO之后，WBAO[28]位可被映射到DQO的第29時(shí)鐘DQO[28]。第二WBAWBAl的WBAl[28:0]位可以被映射到DQl[28:0]。WBAl[O]位可被映射到DQl的第一時(shí)鐘DQl[O],WBAl[I]位可被映射到DQl的第二時(shí)鐘DQl[I],WBAl[2]位可被映射至IjDQl的第三時(shí)鐘DQl[2]，并且WBAl[3]位可被映射到DQl的第四時(shí)鐘DQl[3]。在剩余的WBAl位根據(jù)順序時(shí)鐘操作被映射到DQl之后，WBAl[28]位可被映射到DQl的第29時(shí)鐘DQl[28]。第三WBAWBA2的WBA2[28:0]位可以被映射到DQ2[28:0]。WBA2[O]位可被映射到DQ2的第一時(shí)鐘DQ2，WBA2[1]位可被映射到DQ2的第二時(shí)鐘DQ2[I]，WBA2[2]位可被映射到DQ2的第三時(shí)鐘DQ2[2]，并且WBA2[3]位可被映射到DQ2的第四時(shí)鐘DQ2[3]。在剩余的WBA2位根據(jù)順序時(shí)鐘操作被映射到DQ2之后，WBA2[28]位可被映射到DQ2的第29時(shí)鐘DQ2[28]。第四WBAWBA3的WBA3[28:0]位可以被映射到DQ3[28:0]。WBA3[O]位可被映射到DQ3的第一時(shí)鐘DQ3，WBA3[1]位可被映射到DQ3的第二時(shí)鐘DQ3[I]，WBA3[2]位可被映射到DQ3的第三時(shí)鐘DQ3[2]，并且WBA3[3]位可被映射到DQ3的第四時(shí)鐘DQ3[3]。在剩余的WBA3位根據(jù)順序時(shí)鐘操作被映射到DQ3之后，WBA3[28]位可被映射到DQ3的第29時(shí)鐘DQ3[28]。根據(jù)順序的第一到第29時(shí)鐘操作，第一到第四WBAWBAO[28:0]^WBA3[28:0]可被同時(shí)分別映射到DQO[28:0]到DQ3[28:0]。根據(jù)順序的第30到第58時(shí)鐘操作，第五到第八WBAWBA4[28:0]到WBA7[28:0]可被同時(shí)分別映射到DQO[57:29]到DQ3[57:29]。以這種方式,根據(jù)順序時(shí)鐘操作，WBAk-4[28:0]到WBAk-1[28:0])位可被同時(shí)分別映射到DQ0[29(k-l)+28:29(k-l)]到DQ3[29(k_l)+28:29(k_l)]。最后的有效WBA位可以根據(jù)順序時(shí)鐘操作被映射到DQO[29k+28:29k]。圖19示出了基于2613(=5121&*4)0狀11顆粒&72)的DQ映射的第三個(gè)例子。根據(jù)順序時(shí)鐘操作，第一WBAWBAO的WBAO[27:0]位可以被映射到DQ0[27:0]。根據(jù)順序時(shí)鐘操作，第二WBAWBAl的WBA1[27:0]位可以被映射到DQ0[56:28]。以這種方式，根據(jù)順序時(shí)鐘操作，第三到第kWBA位WBA2[27:0]到WBAk-1[27:0]可以被映射到DQ0。根據(jù)順序時(shí)鐘操作，最后的有效WBAWBAk[27:0]可以被映射到DQO[28k+27:28k]。圖20示出了基于2613(=5121&*4)0狀11顆粒&72)的DQ映射的第四個(gè)例子。根據(jù)順序時(shí)鐘操作，第一WBAWBAO的WBAO[27:0]位可以被映射到DQO[27:0]，第二WBAWBAl的WBAl[27:0]位可以被映射到DQl[27:0]，第三WBAWBA2的WBA2[27:0]位可以被映射到DQ2[27:0]，并且第四WBAWBA3的WBA3[27:0]位可以被映射到DQ3[27:0]。根據(jù)順序時(shí)鐘操作，第五到第八WBAWBA4[27:0]到WBA7[27:0]可以分別被映射到DQ4[27:0]到DQ7[27:0]。即，根據(jù)順序時(shí)鐘操作，第一到第八WBAWBA0[27:0]到WBA7[27:0]可以同時(shí)分別被映射到DQO[27:0]到DQ7[27:0]。以這種方式，根據(jù)順序時(shí)鐘操作，WBAk_8[27:0]到WBAk-1[27:0]位可以同時(shí)分別被映射到DQO[28(k-1)+27:28(k_l)]到DQ7[28(k_l)+27:28(k_l)]。根據(jù)順序時(shí)鐘操作，最后的有效WBAWBAk[27:0]可以被映射到DQO[28k+27:28k]。圖21示出了根據(jù)至少一個(gè)示范性實(shí)施例的通過(guò)使用BFM10的WBA產(chǎn)生流程。參考圖21，通過(guò)使用BFM10可以產(chǎn)生WBA，并且WBA可被存儲(chǔ)在緩沖器芯片110中的WBA表SRAM20b中。使用BFM10的WBA產(chǎn)生流程在上電(操作251)之后讀取SPD(操作252)。此后，緩沖器芯片110被初始化(操作253)，并且DRAM130被初始化(操作254)。由DRAM130執(zhí)行ZQ校準(zhǔn)(操作255)，由緩沖器芯片110執(zhí)行DRAM訓(xùn)練(操作256)，由主機(jī)120執(zhí)行緩沖器芯片訓(xùn)練(操作257)，然后，執(zhí)行正常訓(xùn)練(操作258)。此后，可由緩沖器芯片110的BFM10產(chǎn)生WBA(操作259)。圖22是示出根據(jù)至少一個(gè)示范性實(shí)施例的傳送通過(guò)使用BFM10產(chǎn)生的WBA的緩沖器芯片Iio的圖。參考圖22，緩沖器芯片110可以包括BFM10、SRAM20、第一開(kāi)關(guān)40和第二開(kāi)關(guān)50。在測(cè)試中，命令和地址總線以及DQ總線可通過(guò)第二開(kāi)關(guān)50連接到BFM10。當(dāng)BFM10檢測(cè)到WBA時(shí)，BFM10可以把WBA存儲(chǔ)到SRAM20中的WBA表SRAM20b中。而且，BFM10可以把數(shù)據(jù)存儲(chǔ)在WBA表SRAM20b中，其中，所述數(shù)據(jù)被存儲(chǔ)到DRAM130中并對(duì)應(yīng)于WBA。此后，主機(jī)120針對(duì)WBA的所有訪問(wèn)可以通過(guò)第一開(kāi)關(guān)40出現(xiàn)在緩沖器芯片110中的SRAM20中而非DRAM130中。圖23是示出了根據(jù)至少一個(gè)示范性實(shí)施例的傳送通過(guò)使用BFM10產(chǎn)生的WBA的緩沖器芯片110的圖。參考圖23，在測(cè)試中，命令和地址總線以及DQ總線可通過(guò)第二開(kāi)關(guān)50連接到BFM10。當(dāng)BFM10檢測(cè)到WBA時(shí)，BFM10可以更新SRAM20中的WBA表SRAM20b中的WBA和NVM30。而且，BFM10可以更新WBA表SRAM20b中的數(shù)據(jù)，其中，所述數(shù)據(jù)被存儲(chǔ)到DRAM130中，并且對(duì)應(yīng)于WBA。在DRAM130初始化期間或者現(xiàn)場(chǎng)操作期間，可以執(zhí)行更新WBA表SRAM20b中的WBA表和NVM30的操作。此后，主機(jī)120針對(duì)WBA的所有訪問(wèn)可以通過(guò)第一開(kāi)關(guān)40出現(xiàn)在緩沖器芯片110中的SRAM20中而非DRAM130中。WBA表可以存儲(chǔ)行地址、列地址、組地址和顆粒地址。通過(guò)“每一顆粒的WBA數(shù)量(ENmax)*顆粒數(shù)”可以計(jì)算WBA表中的WBA的地址的總數(shù)?？梢酝ㄟ^(guò)數(shù)據(jù)替換粒度(DRG)來(lái)確定WBA表和數(shù)據(jù)SRAM的格式。DRG可以基于一個(gè)顆粒?？筛鶕?jù)可修復(fù)的WBA數(shù)量、可修復(fù)WBA的字段長(zhǎng)度的組合以及DRG來(lái)確定WBA表的容量。因?yàn)榘蠢纭邦w粒O—顆粒I—顆粒2—顆粒3”的固定顆粒順序傳送WBA，所以在每一顆粒中WBA可被自動(dòng)排序。圖24到圖26示出根據(jù)至少一個(gè)示范性實(shí)施例的WBA表和數(shù)據(jù)SRAM20的格式。基于顆粒的WBA表可以存儲(chǔ)行地址、列地址和組地址。在這種情況下，DQ地址字段不存在。而且，開(kāi)關(guān)控制位(SCB)是指示作為在請(qǐng)求地址的主機(jī)和WBA之間的比較結(jié)果的匹配或者不匹配的一個(gè)位。通過(guò)使用和圖25中所示相同的格式，對(duì)應(yīng)于WBA的多條數(shù)據(jù)可被DQ映射，并且可被存儲(chǔ)到數(shù)據(jù)SRAM20中。如果DRG小于基于x4芯片或者x8芯片的顆粒數(shù)據(jù)寬度，則WBA表可以包括DQ地址。如圖26中所示，可分開(kāi)使用或者可以組合WBA表和SCB。DRG與SCB的組合可以確定WBA表和數(shù)據(jù)SRAM20的容量?？梢园次粏挝?、芯片單位、芯片組單位或者顆粒單位確定DRG。隨著DRG尺寸減小，WBA表的容量被增大。和DRG相關(guān)的SCB可被直接映射到DRAM芯片，或者，通過(guò)編碼SCB，可以選擇DRAM芯片。圖27示出了根據(jù)至少一個(gè)示范性實(shí)施例的SCB映射操作。參考圖27，通過(guò)使用SCB[17:0]位，可以映射基于x4的模塊的4顆粒的DQ。例如，分配給SCB的最右邊位置的第一位可以被映射到DQO到DQ3，并且第二位可被映射到DQ4到DQ7。分配給SCB的最左邊位置的第18位可以被映射到DQ68到DQ71，并且，第17位可被映射到DQ64到DQ67。因?yàn)榈诙缓偷?8位被設(shè)置為“1”，所以被映射的DQ4到DQ7以及DQ68到DQ71可被切換到SRAM20.或者，通過(guò)編碼SCB[4:0]位，可以選擇DRAM芯片。當(dāng)把SCB[4:0]位設(shè)置為“00000”時(shí)，可映射DQO到DQ3，并且，當(dāng)把SCB[4:0]位設(shè)置為“00001”時(shí)，可映射DQ4到DQ7。而且，當(dāng)把SCB[4:0]位設(shè)置為“10000”時(shí)，可映射DQ64到DQ67，并且，當(dāng)把SCB[4:0]位設(shè)置為“10001”時(shí)，可映射DQ68到DQ71。圖28和圖29示出了根據(jù)DRG和SCB的組合的WBA表和數(shù)據(jù)SRAM20的容量。參考圖28，在基于x8顆粒的情況下，假設(shè)SCB被設(shè)置為I位，DRG被設(shè)置為x72，并且每一DRAM芯片的WBA的數(shù)量是1024。SCB+DRG位的數(shù)量是1+72=73。包括行地址、列地址和組地址的WBA對(duì)應(yīng)于WBA[27:0]，并且是28位。因此，要求用于每一顆粒的WBA表具有28x9xl024=252K的容量。而且，要求用于每一顆粒的數(shù)據(jù)SRAM20具有73χ1024=73Κ的容量。因此，對(duì)于每4個(gè)顆粒，要求具有252Κχ4NIM的容量的WBA表SRAM，并且要求具有73Κχ4=292Κ的容量的數(shù)據(jù)SRAM20。在基于χ4顆粒的情況下，假設(shè)SCB被設(shè)置為I位，DRG被設(shè)置為χ72，并且每一DRAM芯片的WBA的數(shù)量是1024。SCB+DRG位的數(shù)量是1+72=73。包括行地址、列地址和組地址的WBA對(duì)應(yīng)于WBA[28:0]，并且是29位。因此，要求用于每一顆粒的WBA表具有29χ9χ1024=522Κ的容量。而且，要求用于每一顆粒的數(shù)據(jù)SRAM20具有73χ1024=73Κ的容量。因此，對(duì)于每4個(gè)顆粒，要求具有522Κχ4Ν2Μ的容量的WBA表SRAM，并且要求具有73Κχ4=292Κ的容量的數(shù)據(jù)SRAM20。參考圖29，在基于χ8芯片的情況下，假設(shè)SCB被設(shè)置為9位，DRG被設(shè)置為χ8，并且每一DRAM芯片的WBA的數(shù)量是1024。SCB+DRG位的數(shù)量是9+8=17。包括行地址、列地址和組地址的WBA對(duì)應(yīng)于WBA[27:0]，并且是28位。因此，要求用于每一顆粒的WBA表具有28χ9χ1024=252Κ的容量。而且，要求用于每一顆粒的數(shù)據(jù)SRAM20具有17χ1024=17Κ的容量。因此，對(duì)于每4個(gè)顆粒，要求具有252Κχ4NIM的容量的WBA表SRAM，并且要求具有17Kx4=68KD容量的數(shù)據(jù)SRAM20。在基于x4芯片的情況下，假設(shè)SCB被設(shè)置為18位，DRG被設(shè)置為x4，并且每一DRAM芯片的WBA的數(shù)量是1024。SCB+DRG位的數(shù)量是18+4=22。包括行地址、列地址和組地址的WBA對(duì)應(yīng)于WBA[28:0]，并且是29位。因此，要求用于每一顆粒的WBA表具有29x9xl024=522K的容量。而且，要求用于每一顆粒的數(shù)據(jù)SRAM20具有22χ1024=22Κ的容量。因此，對(duì)于每4個(gè)顆粒，要求具有522Κχ4N2Μ的容量的WBA表SRAM，并且要求具有22Κχ4=88Κ的容量的數(shù)據(jù)SRAM20。根據(jù)WBA表，可以在顆粒中分別執(zhí)行用于WBA匹配的比較操作。圖30示出了根據(jù)至少一個(gè)示范性實(shí)施例的基于顆粒的WBA的并行比較。參考圖30，顆?？梢砸圆⑿蟹绞綀?zhí)行比較操作，以便減少地址匹配時(shí)間?；陬w粒的WBA可以和元表相關(guān)聯(lián)，并且可被用來(lái)設(shè)置地址匹配計(jì)算模式。元表可以由WBA的有效數(shù)量和WBA字段的范圍組成，并且可被存儲(chǔ)在NVM30中。此后，在本說(shuō)明書(shū)中，NVM30也被稱為‘兀表30’。當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA的有效數(shù)量可通過(guò)額外的WBA傳送周期來(lái)傳送，或者可在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM30中。存儲(chǔ)在NVM30中的WBA可以由元表組成，并且可在上電期間被存儲(chǔ)到WBA表SRAM20中。SCB可被專門(mén)分配給DRAM芯片的DQ。在這種情況下，SCB可用來(lái)識(shí)別多個(gè)要替換的半字節(jié)寬DQ。當(dāng)SCB是“I”時(shí)，緩沖器芯片110被切換到SRAM20，并且當(dāng)SCB不是“I”時(shí)，緩沖器芯片11被切換到DRAM130。如果在行/列/組/顆粒地址與WBA表SRAM20之間存在任何匹配，則匹配信號(hào)MATCHRANK#和記錄標(biāo)識(shí)(entryidentification,EID)號(hào)碼和/或SCB可被傳送到數(shù)據(jù)SRAM20和數(shù)據(jù)多路復(fù)用開(kāi)關(guān)。圖31A和圖31B示出了根據(jù)至少一個(gè)示范性實(shí)施例的元表的格式。圖31A示出了存儲(chǔ)在NVM30中的基于x4的模塊的元表。該元表可以包括顆粒地址、WBA的有效數(shù)量、行地址、列地址、組地址和SCB映射位。第一顆粒的元表MetaO可以由為00的顆粒地址、WBA的數(shù)量ENmaxO、行地址WBA[46:32]、列地址WBA[31:21]、組地址WBA[20:18]和SCB位WBA[17:0]組成。第二顆粒的元表Metal可以由為01的顆粒地址、WBA的數(shù)量ENmaxl、行地址WBA[46:32]、列地址WBA[31:21]、組地址WBA[20:18]和SCB位WBA[17:0]組成。第三顆粒的元表Meta2可以由為10的顆粒地址、WBA的數(shù)量ENmax2、行地址WBA[46:32]、列地址WBA[31:21]、組地址WBA[20:18]和SCB位WBA[17:0]組成。第四顆粒的元表Meta3可以由為00的顆粒地址、WBA的數(shù)量ENmax3、行地址WBA[46:32]、列地址WBA[31:21]、組地址WBA[20:18]和SCB位WBA[17:0]組成。參考圖3IB，通過(guò)使用SCB[17:0]可以直接映射x4DRAM芯片。例如，SCB[O]可被映射至IjDQO到DQ3，并且SCB[I]可被映射到DQ4到DQ7。剩余的SCB位可被順次分配給4個(gè)DQ,因此，SCB[16]可被映射到DQ64到DQ67，并且SCB[17]可被映射到DQ68到DQ71。對(duì)應(yīng)于SCB[17:0]位中被設(shè)置為“I”的位的被映射DQ可被切換到SRAM20。例如，因?yàn)镾CB[1]和SCB[17]被設(shè)置為“1”，所以DQ4到DQ7以及DQ68到DQ71可被切換到SRAM20。圖32A和圖32B示出根據(jù)至少一個(gè)示范性實(shí)施例的NVM30的格式。圖32A示出了存儲(chǔ)在NVM30中的基于x8的模塊的元表。元表可以包括顆粒地址、WBA的有效數(shù)量、行地址、列地址、組地址和SCB映射位。第一顆粒的元表MetaO可以由為00的顆粒地址、WBA的數(shù)量ENmaxO、行地址WBA[36:22]、列地址WBA[21:11]、組地址WBA[11:9]和SCB位WBA[8:0]組成。第二顆粒的元表Metal可以由為01的顆粒地址、WBA的數(shù)量ENmaxl、行地址WBA[36:22]、列地址WBA[21:12]、組地址WBA[11:9]和SCB位WBA[8:0]組成。第三顆粒的元表Meta2可以由為10的顆粒地址、WBA的數(shù)量ENmax2、行地址WBA[36:22]、列地址WBA[21:12]、組地址WBA[11:9]和SCB位WBA[8:0]組成。第四顆粒的元表Meta3可以由為11的顆粒地址、WBA的數(shù)量ENmax3、行地址WBA[36:22]、列地址WBA[21:12]、組地址WBA[11:9]和SCB位WBA[8:0]組成。參考圖32B，通過(guò)使用SCB[8:0]可以直接映射x8DRAM芯片。例如，SCB[O]可被映射到DQO到DQ7，并且SCB[I]可被映射到DQ8到DQ15。剩余的SCB位可被順次分配給8個(gè)DQ,因此，SCB[7]可被映射到DQ56到DQ63，并且SCB[8]可被映射到DQ64到DQ71。對(duì)應(yīng)于SCB[8:0]位中被設(shè)置為“I”的位的被映射DQ可被切換到SRAM20。例如，因?yàn)镾CB[O]和SCB[8]被設(shè)置為“1”，所以DQO到DQ7以及DQ64到DQ71可被切換到SRAM20。SRAM20可被形成為內(nèi)容可尋址存儲(chǔ)器(CAM)。通過(guò)使用三態(tài)內(nèi)容可尋址存儲(chǔ)器(ternarycontent-addressablememory,TCAM),可以順序執(zhí)行匹配地址操作和SCB讀取操作。圖33是示出根據(jù)至少一個(gè)示范性實(shí)施例的順序匹配的圖。參考圖33，存儲(chǔ)在元表30中的WBA可被存儲(chǔ)在CAM類型的WBA表SRAM20a中。首先，當(dāng)接收到活動(dòng)命令時(shí)，可在匹配顆粒的CAM20a中比較行地址和組地址。此后，當(dāng)將讀命令或者寫(xiě)命令施加于其時(shí)，可比較列地址和組地址。如果存在匹配，則可在被編碼的EID處讀取SCB。元表30可被設(shè)置在有效匹配線和有效選擇線的范圍內(nèi)。WBA表SRAM20a和數(shù)據(jù)SRAM20b可以通過(guò)片外接口進(jìn)行通信。圖34是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器系統(tǒng)300的圖。參考圖34，存儲(chǔ)器系統(tǒng)300包括第一存儲(chǔ)器緩沖器芯片310、第二存儲(chǔ)器緩沖器芯片340、主機(jī)320和存儲(chǔ)器器件330。存儲(chǔ)器器件330可以由多個(gè)DRAM芯片形成。第一存儲(chǔ)器緩沖器芯片310可分別連接到DRAM芯片330，并且第一存儲(chǔ)器緩沖器芯片310的數(shù)量可以等于DRAM芯片330的數(shù)量。第一存儲(chǔ)器緩沖器芯片310可以包括用于存儲(chǔ)預(yù)期要存儲(chǔ)在對(duì)應(yīng)DRAM芯片330的WBA中的數(shù)據(jù)的數(shù)據(jù)SRAM20b,以及用于切換DRAM芯片330或者數(shù)據(jù)SRAM20b的開(kāi)關(guān)40。第二存儲(chǔ)器緩沖器芯片340可以包括WBA表SRAM20a和邊帶控制單元50。第一存儲(chǔ)器緩沖器芯片310和第二存儲(chǔ)器緩沖器芯片340可以通過(guò)邊帶總線(sidebandbuses,SBB)通信。WBA表SRAM20a和數(shù)據(jù)SRAM20b可以通過(guò)片外接口通信。在DRAM芯片330中，如果WBA被傳送到第二存儲(chǔ)器緩沖器芯片340但是其間沒(méi)有直接路徑，則WBA可以首先被傳送到主機(jī)320，然后，主機(jī)320可以把WBA傳送到第二存儲(chǔ)器緩沖器芯片340。WBA可以被存儲(chǔ)在WBA表SRAM20a和/或NVM(未示出)中。SBB可以由邊帶時(shí)鐘SBCK、/SBCK、邊帶控制信號(hào)、多條邊帶控制數(shù)據(jù)SB⑶和用于多條邊帶控制數(shù)據(jù)SBCD的數(shù)據(jù)窗口信號(hào)組成。可以通過(guò)SBB傳送邊帶控制數(shù)據(jù)包。圖35和圖36示出了根據(jù)至少一個(gè)示范性實(shí)施例的邊帶控制數(shù)據(jù)包的布局和字段。圖35參考圖36示出了當(dāng)SBB具有6位寬度時(shí)邊帶控制數(shù)據(jù)包的配置。第一到第六SB⑶包SB⑶O到SB⑶5可以由4周期布局形成。第一周期的2位SBCD1:SBCD0可以配置命令C0M[1:0]。命令C0M[1:0]可被設(shè)置為讀(00)/寫(xiě)(01)/控制狀態(tài)寄存器(10)/無(wú)匹配(11)。2位SBCD3[O]:SBCD2[O]可以配置最大4顆粒的顆粒IDRID[1:0]。1位38^4可以配置確定^^8或者^(guò)^4的突發(fā)間歇(burstchop，CHP)。3位SBCD1[1]、SBCD0[1]和SBCD5可以配置突發(fā)排序(burstordering,BOD)。當(dāng)WBA的數(shù)量是1024時(shí)，10位SBCD5[2]、SBCD4[2]、SBCD3[2]、SBCD2[2]、SBCDl[2]、SBCDO[2]、SBCD5[1]、SBCD4[1]、SBCD3[1]和SBCD2[1]可以配置EID號(hào)碼EID[9:0]。在基于x4半字節(jié)的情況下，5位SB⑶4[3]、SBCD3[3]、SBCD2[3]、SBCDl[3]和SBCDO[3]可以配置SCBSCB[4:0]。剩余的I位保留。為了替換，使用SCB來(lái)識(shí)別18個(gè)半字節(jié)寬DQ其中之一，所以5位SCB足以。為了替換多個(gè)半字節(jié)寬DQ，有必要給SCB添加更多的位。但是，不增加SBB的工作頻率，這可能導(dǎo)致SBB的總線寬度增加。預(yù)期SBB可以工作于帶內(nèi)頻率，和正常的命令/地址總線一樣。圖37和圖38示出了根據(jù)至少一個(gè)示范性實(shí)施例的SBB的操作定時(shí)。參考圖37，在TO時(shí)刻，緩沖器芯片110可被初始化，然后，所有SB⑶位被設(shè)置為在T2時(shí)刻，如果存在地址匹配，則COM字段位SBCDO和SCBDl可以改變到“00”或者“01”，并且，第一匹配的控制數(shù)據(jù)包可被傳送到接下來(lái)的3個(gè)周期T3到T5。之后，如果不存在匹配，則COM字段位SB⑶O和SCBDl可被復(fù)位為“11”。如果匹配繼續(xù)，則可每四個(gè)周期傳送新的數(shù)據(jù)包。如果如圖38中所示，引入可變包長(zhǎng)度，則可以使用單獨(dú)的前同步/后同步信號(hào)SBCDW來(lái)確保有效的包窗口。當(dāng)單獨(dú)的前同步/后同步信號(hào)SBCDW被設(shè)置為“低”時(shí)，有效的控制數(shù)據(jù)傳送可以在下一周期tPKL(包時(shí)延)開(kāi)始。有效的控制數(shù)據(jù)傳送可以持續(xù)，直到單獨(dú)的前同步/后同步信號(hào)SBCDW被復(fù)位為“高”為止?？刂茢?shù)據(jù)的傳送可能必須符合定時(shí)約束。定時(shí)約束的例子可以包括‘每一WBA表在tRRD時(shí)間窗口中執(zhí)行I個(gè)行地址匹配’、‘每一WBA表在t(XD時(shí)間窗口中執(zhí)行I個(gè)列地址匹配’、‘控制數(shù)據(jù)包必須在t(XD時(shí)間窗口內(nèi)被傳送’，等等。在DRAM130的刷新周期期間，通過(guò)執(zhí)行SRAM清洗，可以提高SRAM可靠性。為了防止SRAM20的多位錯(cuò)誤的累積，并為了校正SRAM20的單個(gè)位錯(cuò)誤，自清洗ECC電路單元可以工作。圖39示出了根據(jù)至少一個(gè)示范性實(shí)施例的SRAM錯(cuò)誤處理。參考圖39，當(dāng)刷新命令施加于DRAM130時(shí)，可執(zhí)行SRAM清洗操作?？删幊套郧逑撮g隔，或者，可以禁止自清洗操作。對(duì)WBA表、數(shù)據(jù)SRAM和基于顆粒的DRAM可以執(zhí)行功率管理。WBA表和數(shù)據(jù)SRAM的功率節(jié)省模式基本是可以是基于顆粒的，并且可被作為DRAM的功率節(jié)省模式來(lái)控制。圖40示出了根據(jù)至少一個(gè)示范性實(shí)施例的功率管理。參考圖40，當(dāng)DRAM130處于主動(dòng)掉電模式、預(yù)充電掉電模式、自動(dòng)刷新模式、自刷新模式、部分自刷新模式(partialself-refresh,PASR)或者BFM模式中時(shí)，WBA表和數(shù)據(jù)SRAM20的核心陣列塊的電源可被開(kāi)啟，并且和數(shù)據(jù)SRAM20臨近的電路塊可被關(guān)斷。當(dāng)DRAM130處于自刷新模式中時(shí)，并且當(dāng)對(duì)WBA表和數(shù)據(jù)SRAM20執(zhí)行清洗時(shí)，和數(shù)據(jù)SRAM20臨近的電路塊可被開(kāi)啟。而且，當(dāng)DRAM130處于BFM模式中時(shí)，如果必要，和數(shù)據(jù)SRAM20臨近的電路塊可被開(kāi)啟。與DRAM130相比，可以首先執(zhí)行WBA表和數(shù)據(jù)SRAM20的功率節(jié)省模式的開(kāi)始和喚醒，以便可以預(yù)期預(yù)先確定的定時(shí)代價(jià)或者基準(zhǔn)定時(shí)代價(jià)。為了減少在針對(duì)DRAM130的讀/寫(xiě)操作期間由于WBA表和數(shù)據(jù)SRAM20所致的功率增加量，可關(guān)斷在給定請(qǐng)求地址要被SRAM20替代的DRAM130的數(shù)據(jù)輸入/輸出緩沖器?；蛘撸ㄟ^(guò)使用額外的引腳或者操作上可用的引腳(例如數(shù)據(jù)掩蔽(DM)信號(hào))，可以關(guān)斷DRAM130的數(shù)據(jù)路徑。圖41是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器器件400的圖。參考圖41，存儲(chǔ)器器件400包括測(cè)試單元410、第一存儲(chǔ)器區(qū)域430、第二存儲(chǔ)器區(qū)域420和外圍邏輯電路單元440。測(cè)試單元410可以對(duì)應(yīng)于BFM10。第一存儲(chǔ)器區(qū)域430可以由DRAM單元組成，并且第二存儲(chǔ)器區(qū)域可以由SRAM單元組成。存儲(chǔ)器器件400還可以選擇性地包括選擇性地訪問(wèn)NVM區(qū)域441、第一存儲(chǔ)器區(qū)域430或者第二存儲(chǔ)器區(qū)域420的開(kāi)關(guān)442，其中NVM區(qū)域441例如熔絲陣列或者反熔絲陣列。為了描述方便，測(cè)試單元410可被稱為‘BFM410’、第一存儲(chǔ)器區(qū)域430可被稱為‘DRAM區(qū)域430’，并且第二存儲(chǔ)器區(qū)域420可被稱為‘SRAM區(qū)域420’。BFM410可以篩查第一存儲(chǔ)器區(qū)域430中的弱位。BFM410可以使用能夠在工廠級(jí)檢測(cè)弱單元的內(nèi)建自測(cè)試技術(shù)，因此，可以通過(guò)使用SRAM區(qū)域420替換DRAM區(qū)域430中的弱位，并且就此而言，對(duì)主機(jī)320來(lái)說(shuō)，替換可以是透明的。被篩查出的WBA可被存儲(chǔ)在SRAM區(qū)域420中和NVM區(qū)域441中。通過(guò)使用開(kāi)關(guān)442，外圍邏輯電路單元440可以控制對(duì)WBA的訪問(wèn)在SRAM區(qū)域420中而非DRAM區(qū)域430中執(zhí)行。BFM410可以通過(guò)使用由命令和定址的各種組合組成的測(cè)試序列來(lái)篩查WBA。在測(cè)試中，可以產(chǎn)生主動(dòng)預(yù)充電命令而無(wú)需讀或?qū)懨睢y(cè)試序列可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)在上層地址序列循環(huán)中退出。測(cè)試序列可以對(duì)列方向上跳動(dòng)或者跨越的大小編程?；蛘?，測(cè)試序列對(duì)行和列方向上跳動(dòng)或者跨越的大小都可以編程?？梢栽趦蓚€(gè)指定的行中來(lái)回重復(fù)測(cè)試圖案?；蛘撸梢栽谝粋€(gè)行上重復(fù)地執(zhí)行主動(dòng)預(yù)充電操作。在測(cè)試中，可調(diào)整主動(dòng)預(yù)充電命令之間的NOP的數(shù)量。BFM410在測(cè)試期間可以改變存儲(chǔ)器器件400的DC偏置電平，并且可以編程用戶設(shè)置測(cè)試序列。不僅在工廠中，而且在現(xiàn)場(chǎng)中，BFM410可以向用戶提供對(duì)于測(cè)試各種類型的測(cè)試序列的許可。BFM410可以通過(guò)在工廠中篩查WBA來(lái)記錄錯(cuò)誤，并且可以存儲(chǔ)WBA。當(dāng)在測(cè)試流程期間檢測(cè)到錯(cuò)誤時(shí)，在錯(cuò)誤日志寄存器中記錄對(duì)應(yīng)的錯(cuò)誤地址和數(shù)據(jù)。無(wú)論何時(shí)出現(xiàn)錯(cuò)誤，都檢查是否所有的錯(cuò)誤日志寄存器被填充了，并且可以自動(dòng)執(zhí)行檢查操作。如果并非所有錯(cuò)誤日志寄存器都被填充了，則測(cè)試流程繼續(xù)。如果所有的錯(cuò)誤日志寄存器都被填充了，則存儲(chǔ)在錯(cuò)誤日志寄存器中的多條數(shù)據(jù)和地址被轉(zhuǎn)儲(chǔ)到NVM區(qū)域441中。此后，測(cè)試流程自動(dòng)繼續(xù)，以便可以存儲(chǔ)接下來(lái)的錯(cuò)誤。而且，在現(xiàn)場(chǎng)操作期間，BFM410可以通過(guò)來(lái)自主機(jī)320的請(qǐng)求或者通過(guò)主機(jī)320中的ECC實(shí)時(shí)地更新第二存儲(chǔ)器區(qū)域420中的WBA。BFM410可以提供協(xié)議以便通過(guò)使用存儲(chǔ)器器件400中的模式寄存器來(lái)調(diào)整DRAM區(qū)域430的內(nèi)部DC電壓電平。例如可以使用MR3模式寄存器。MR3模式寄存器可被設(shè)置成受緩沖器芯片或者測(cè)試設(shè)備控制。與MR3模式寄存器有關(guān)的A3到AlO位可被設(shè)置成控制DC電平。寄存器字段位可以受測(cè)試設(shè)備以及用戶定義測(cè)試序列程序中的任何一個(gè)控制。例如，BFM寄存器位[48:41]可被設(shè)置為四個(gè)類型的DC。每一個(gè)DC可被設(shè)置為四個(gè)不同的電平。可以向當(dāng)被要求時(shí)改變DC電壓電平的用戶定義測(cè)試序列程序請(qǐng)求電平設(shè)置。BFM410可以以預(yù)先確定的分辨率或者基準(zhǔn)分辨率調(diào)整存儲(chǔ)器器件400中的AC定時(shí)參數(shù)。AC定時(shí)參數(shù)可以包括tRAS、tRP、tRCD、tWR、tREF、tPAUSE，等等。可以基于存儲(chǔ)器CN102982848A書(shū)明說(shuō)19/28頁(yè)器件400中的時(shí)鐘周期tCK調(diào)整AC定時(shí)。存儲(chǔ)器器件400中所包括的AC定時(shí)控制寄存器可以受緩沖器芯片或者測(cè)試設(shè)備控制。在一個(gè)測(cè)試序列中，可有區(qū)別地施加被訪問(wèn)以導(dǎo)致壓力的單元的AC定時(shí)與針對(duì)免測(cè)試條件被訪問(wèn)的單元的AC定時(shí)。SRAM區(qū)域420可以包括WBA表。WBA表可以存儲(chǔ)行地址、列地址、組地址和顆粒地址。而且，SRAM區(qū)域420可以存儲(chǔ)對(duì)應(yīng)于WBA并且被存儲(chǔ)在DRAM區(qū)域430中的數(shù)據(jù)?？筛鶕?jù)DRG來(lái)確定要被修復(fù)的WBA表和SRAM區(qū)域420的位單位。可以按位單位、芯片單位、芯片組單位或者顆粒單位確定DRG?？筛鶕?jù)可修復(fù)的WBA數(shù)量、可修復(fù)WBA的字段長(zhǎng)度的組合，以及DRG來(lái)確定WBA表的容量。因?yàn)榘蠢纭邦w粒O—顆粒I—顆粒2—顆粒3”的固定顆粒順序傳送WBA，所以在每一顆粒中WBA可被自動(dòng)排序。SRAM區(qū)域420可以存儲(chǔ)基于顆粒的WBA表?；陬w粒的WBA表可以存儲(chǔ)行地址、列地址和組地址。在這種情況下，DQ地址字段不存在。而且，SCB是指示作為請(qǐng)求地址的主機(jī)和WBA之間的比較結(jié)果的匹配或者不匹配的一個(gè)位。對(duì)應(yīng)于WBA的多條數(shù)據(jù)可被DQ映射，并且可被存儲(chǔ)在SRAM區(qū)域420中。如果DRG小于基于x4芯片或者x8芯片的顆粒數(shù)據(jù)寬度，則WBA表可以包括DQ地址?？煞珠_(kāi)使用或者可以組合WBA表和SCB。DRG與SCB的組合可以確定WBA表和SRAM區(qū)域420的容量。隨著DRG尺寸減小，WBA表的容量被增大。和DRG相關(guān)的SCB可被直接映射到DRAM芯片，或者，通過(guò)編碼SCB，可以選擇DRAM芯片。當(dāng)BFM410檢測(cè)到WBA時(shí)，BFM410可以把WBA更新到NVM區(qū)域441中。或者，當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域441中。為了減少地址匹配時(shí)間，顆?？梢砸圆⑿蟹绞綀?zhí)行比較操作?；陬w粒的WBA可以和元表相關(guān)聯(lián)，并且可被用來(lái)設(shè)置地址匹配計(jì)算模式。元表可以由WBA的有效數(shù)量和WBA字段的范圍組成，并且可被存儲(chǔ)在NVM區(qū)域441中。當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA的有效數(shù)量可通過(guò)額外的WBA傳送周期被傳送，或者，可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域441中。存儲(chǔ)在NVM區(qū)域441中的WBA可以由元表組成，并且可在上電期間被存儲(chǔ)到WBA表SRAM420中。SCB可被專門(mén)分配給DRAM芯片的DQ。在這種情況下，SCB可用來(lái)識(shí)別多個(gè)要替換的半字節(jié)寬DQ。當(dāng)SCB是“I”時(shí)，開(kāi)關(guān)442被切換到SRAM區(qū)域420，而當(dāng)SCB不是“I”時(shí)，開(kāi)關(guān)442被切換到DRAM區(qū)域430。如果在行/列/組/顆粒地址與WBA表SRAM420之間存在任何匹配，則匹配信號(hào)和EID號(hào)碼和/或SCB可被傳送到SRAM區(qū)域420和開(kāi)關(guān)442，開(kāi)關(guān)442是數(shù)據(jù)多路復(fù)用開(kāi)關(guān)。存儲(chǔ)在元表NVM中的WBA可以被存儲(chǔ)在WBA表SRAM420中，其中，元表NVM是NVM區(qū)域441，WBA表SRAM420是CAM類型。首先，當(dāng)接收到活動(dòng)命令時(shí)，可在顆粒匹配CAM420中比較行地址和組地址。此后，當(dāng)將讀命令或者寫(xiě)命令施加于其時(shí)，可比較列地址和組地址。如果存在匹配，則可在被編碼的EID處讀取SCB。元表NVM441可被設(shè)置在有效匹配線和有效選擇線的范圍內(nèi)。在SRAM區(qū)域420中，WBA表SRAM部分和數(shù)據(jù)SRAM部分可以通過(guò)片外接口進(jìn)行通信。數(shù)據(jù)SRAM區(qū)域420和開(kāi)關(guān)442被設(shè)置在存儲(chǔ)器器件400中，并且WBA表SRAM部分可被形成為與存儲(chǔ)器器件400分離的芯片。單獨(dú)的芯片可以包括WBA表SRAM部分和邊帶控制單元50。彼此分離的WBA表SRAM部分和數(shù)據(jù)SRAM部分之間的片外接口可以通過(guò)SBB通22SBB可以由邊帶時(shí)鐘SBCK、/SBCK、邊帶控制信號(hào)、多條邊帶控制數(shù)據(jù)SB⑶和用于多條邊帶控制數(shù)據(jù)SB⑶的數(shù)據(jù)窗口信號(hào)組成?？梢酝ㄟ^(guò)SBB傳送邊帶控制數(shù)據(jù)包。SBB可以工作于帶內(nèi)頻率，和正常的命令/地址總線一樣。在SBB的操作中，存儲(chǔ)器器件400可以被初始化，然后，所有的SB⑶位可以被設(shè)置為“I”。如果存在地址匹配，則COM字段位SBCDO和SCBDl可以改變到“00”或者“01”，并且，第一匹配的控制數(shù)據(jù)包可被傳送到接下來(lái)的3個(gè)周期。之后，如果不存在匹配，則COM字段位SB⑶O和SCBDl可被復(fù)位為“11”。如果匹配繼續(xù)，則可每四個(gè)周期傳送新的數(shù)據(jù)包。在SBB的操作中，如果引入可變包長(zhǎng)度，則可以使用單獨(dú)的前同步/后同步信號(hào)SBCDW來(lái)確保有效的包窗口。當(dāng)單獨(dú)的前同步/后同步信號(hào)SBCDW被設(shè)置為“低”時(shí)，有效的控制數(shù)據(jù)傳送可以在下一周期tPKL(包時(shí)延)開(kāi)始。有效的控制數(shù)據(jù)傳送可以持續(xù)，直到單獨(dú)的前同步/后同步信號(hào)SBCDW被復(fù)位為“高”為止?？刂茢?shù)據(jù)的傳送可能必須符合定時(shí)約束。定時(shí)約束的例子可以包括‘每一WBA表在tRRD時(shí)間窗口中執(zhí)行I個(gè)行地址匹配’、‘每一WBA表在t(XD時(shí)間窗口中執(zhí)行I個(gè)列地址匹配’、‘控制數(shù)據(jù)包必須在t(XD時(shí)間窗口內(nèi)被傳送’，等等。在DRAM區(qū)域430的刷新周期期間，通過(guò)對(duì)WBA表和數(shù)據(jù)SRAM區(qū)域420執(zhí)行清洗，可以提高SRAM區(qū)域420的可靠性。為了防止WBA表和數(shù)據(jù)SRAM區(qū)域420的多位錯(cuò)誤的累積，并為了校正WBA表和數(shù)據(jù)SRAM區(qū)域420的單個(gè)位錯(cuò)誤，自清洗ECC電路單元可以工作。當(dāng)刷新命令被施加于DRAM區(qū)域430時(shí)，可以對(duì)SRAM區(qū)域420執(zhí)行清洗操作?？删幊套郧逑撮g隔，或者，可以禁止自清洗操作。對(duì)DRAM區(qū)域430、WBA表和數(shù)據(jù)SRAM區(qū)域420可以執(zhí)行功率管理。SRAM區(qū)域420的功率節(jié)省模式基本可被作為DRAM區(qū)域430的功率節(jié)省模式來(lái)控制。當(dāng)DRAM區(qū)域430處于主動(dòng)掉電模式、預(yù)充電掉電模式、自動(dòng)刷新模式、自刷新模式、PASR或者BFM模式中時(shí)，SRAM區(qū)域420的核心陣列塊的電源可被開(kāi)啟，并且和SRAM區(qū)域420臨近的電路塊可被關(guān)斷。當(dāng)DRAM區(qū)域430處于自刷新模式中時(shí)，并且當(dāng)在SRAM區(qū)域420上執(zhí)行清洗時(shí)，和SRAM區(qū)域420臨近的電路塊可被開(kāi)啟。而且，當(dāng)DRAM區(qū)域430處于BFM模式中時(shí)，如果必要，和SRAM區(qū)域420臨近的電路塊可被開(kāi)啟。與DRAM區(qū)域430相比，可以首先執(zhí)行WBA表和SRAM區(qū)域420的功率節(jié)省模式的開(kāi)始和喚醒，以便可以預(yù)期預(yù)先確定的定時(shí)代價(jià)或者基準(zhǔn)定時(shí)代價(jià)。為了減少在針對(duì)DRAM區(qū)域430的讀/寫(xiě)操作期間由于SRAM區(qū)域420所致的功率增加量，可關(guān)斷在給定請(qǐng)求地址要被以SRAM區(qū)域420替代的DRAM區(qū)域430的數(shù)據(jù)輸入/輸出緩沖器?；蛘?，通過(guò)使用額外的引腳或者操作上可用的引腳(例如DM信號(hào))，可以關(guān)斷DRAM區(qū)域430的數(shù)據(jù)路徑。圖42是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器器件500的圖。參考圖42，存儲(chǔ)器器件500具有以下結(jié)構(gòu)其中，在接口芯片540上，四個(gè)存儲(chǔ)器芯片550、560、570和580被堆疊為一個(gè)封裝。存儲(chǔ)器芯片550、560、570和580可以由DRAM芯片形成。存儲(chǔ)器器件500可不限于四個(gè)DRAM芯片，因此，可以堆疊更多的DRAM芯片。接口芯片540可以包括用于和存儲(chǔ)器器件500的外部資源接口的主電路區(qū)域。接口芯片540包括測(cè)試單元510、存儲(chǔ)器區(qū)域520和外圍邏輯電路單元530。接口芯片540還可以包括開(kāi)關(guān)532、DRAM芯片550、560、570和580，或者存儲(chǔ)器區(qū)域520，其中，開(kāi)關(guān)532選擇性地訪問(wèn)例如熔絲陣列或者反熔絲陣列的NVM區(qū)域531。測(cè)試單元510可以對(duì)應(yīng)于上面描述的BFM。存儲(chǔ)器區(qū)域520可以由SRAM單元組成。為了描述方便，測(cè)試單元510可被稱為‘BFM510’，存儲(chǔ)器區(qū)域520可被稱為‘SRAM520’，并且NVM區(qū)域531可被稱為‘NVM531，。接口芯片540和DRAM芯片550、560、570和580可被堆疊，并且在電氣上通過(guò)硅通孔(TSV)590t和微凸起590b相互連接。在本實(shí)施例的堆疊結(jié)構(gòu)中，接口芯片540和DRAM芯片550、560、570和580通過(guò)TSV590t和微凸起590b相互連接。但是，本實(shí)施例不限于此，因此，也可以應(yīng)用于其中通過(guò)使用引線鍵合、插入或者引線帶堆疊接口芯片540和DRAM芯片550、560、570和580的堆疊結(jié)構(gòu)。而且，接口芯片540和DRAM芯片550、560、570和580可通過(guò)光學(xué)輸入/輸出(10)連接相互連接。例如，通過(guò)采用使用射頻(RF)或者超聲的輻射方法、使用磁感應(yīng)的感應(yīng)耦合方法或者使用磁共振的非輻射方法，接口芯片540和DRAM芯片550、560、570和580可以相互連接。福射方法涉及通過(guò)使用例如單極子天線、平面倒F天線(planarinverted-Fantenna,PIFA)等的天線無(wú)線地傳輸信號(hào)。根據(jù)輻射方法，根據(jù)時(shí)間改變的電場(chǎng)和磁場(chǎng)相互影響，所以出現(xiàn)輻射，并且，如果存在具有相同頻率的天線，則可調(diào)整信號(hào)以符合入射波的極化特性。感應(yīng)耦合方法涉及通過(guò)將線圈纏繞多次來(lái)沿著一個(gè)方向產(chǎn)生強(qiáng)磁場(chǎng)，并通過(guò)將諧振在相似頻率的兩個(gè)線圈靠近來(lái)產(chǎn)生耦合。非輻射方法使用其中電磁波通過(guò)短距離電磁場(chǎng)在兩個(gè)介質(zhì)之間移動(dòng)的衰逝波耦合,其中,這兩個(gè)介質(zhì)諧振于相同頻率。接口芯片540的BFM510可以篩查DRAM芯片550、560、570和580中的弱位。BFM510可以使用能夠在工廠級(jí)檢測(cè)弱單元的內(nèi)建自測(cè)試技術(shù)，因此，可以通過(guò)使用接口芯片540的SRAM520替換DRAM芯片550、560、570和580中的弱位，并且就此而言，對(duì)主機(jī)(未示出)來(lái)說(shuō)，替換可以是透明的。DRAM芯片550、560、570和580的WBA可被存儲(chǔ)在SRAM520和NVM531中。通過(guò)使用開(kāi)關(guān)532，外圍邏輯電路單元530可以控制對(duì)WBA的訪問(wèn)在接口芯片540的SRAM520中而非在DRAM芯片550、560、570和580中執(zhí)行。BFM510可以通過(guò)使用由命令和定址的各種組合組成的測(cè)試序列來(lái)篩查WBA。測(cè)試序列可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)在上層地址序列循環(huán)中退出。BFM510在測(cè)試期間可以改變DRAM芯片550、560、570和580的DC偏置電平，并且可以編程用戶設(shè)置測(cè)試序列。BFM510可以以預(yù)先確定的分辨率或者基準(zhǔn)分辨率調(diào)整DRAM芯片550、560,570和580中的AC定時(shí)參數(shù)。接口芯片540的SRAM520可以存儲(chǔ)WBA表。WBA表可以存儲(chǔ)行地址、列地址、組地址和顆粒地址。而且，SRAM區(qū)域520可以存儲(chǔ)對(duì)應(yīng)于WBA并且存儲(chǔ)在DRAM芯片550、560、570和580中的數(shù)據(jù)。要被修復(fù)的WBA表和SRAM區(qū)域520的位單位可根據(jù)DRG來(lái)確定?？梢园次粏挝弧⑿酒瑔挝?、芯片組單位或者顆粒單位確定DRG。當(dāng)BFM510檢測(cè)到WBA時(shí)，BFM510可以把WBA更新到NVM531?；蛘?，當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM531中。為了減少地址匹配時(shí)間，顆粒可以以并行方式執(zhí)行比較操作?；陬w粒的WBA可以和元表相關(guān)聯(lián)，并且可被用來(lái)設(shè)置地址匹配計(jì)算模式。元表可以由WBA的有效數(shù)量和WBA字段的范圍組成，并且可存儲(chǔ)在NVM531中。存儲(chǔ)在元表NVM中的WBA可以被存儲(chǔ)在WBA表SRAM520中，其中元表NVM是NVM531，WBA表SRAM520是CAM類型。首先，當(dāng)接收到活動(dòng)命令時(shí)，可在顆粒匹配CAM520中比較行地址和組地址。此后，當(dāng)將讀命令或者寫(xiě)命令施加于其時(shí)，可比較列地址和組地址。如果存在匹配，則可在被編碼的EID處讀取SCB。元表NVM531可被設(shè)置在有效匹配線和有效選擇線的范圍內(nèi)。在SRAM520中，WBA表SRAM部分和數(shù)據(jù)SRAM部分可以通過(guò)片外接口進(jìn)行通信。數(shù)據(jù)SRAM520和開(kāi)關(guān)532被設(shè)置在接口芯片540中，并且WBA表SRAM部分可被形成為與存儲(chǔ)器器件500分離的芯片。單獨(dú)的芯片可以包括WBA表SRAM部分和邊帶控制單元(未示出)。彼此分離的WBA表SRAM部分和數(shù)據(jù)SRAM部分之間的片外接口可以通過(guò)SBB通信。在DRAM芯片550、560、570和580的刷新周期期間，通過(guò)對(duì)WBA表和數(shù)據(jù)SRAM520執(zhí)行清洗，可以提高SRAM520的可靠性。為了防止WBA表和數(shù)據(jù)SRAM520的多位錯(cuò)誤的累積并為了校正WBA表和數(shù)據(jù)SRAM520的單個(gè)位錯(cuò)誤，自清洗ECC電路單元可以工作。當(dāng)刷新命令施加于DRAM芯片550、560、570和580時(shí)，可以對(duì)SRAM520執(zhí)行清洗操作?？删幊套郧逑撮g隔，或者，可以禁止自清洗操作?？梢詫?duì)接口芯片540的DRAM芯片550、560、570和580以及WBA表和數(shù)據(jù)SRAM520執(zhí)行功率管理。SRAM520的功率節(jié)省模式基本可被作為DRAM芯片550、560、570和580的功率節(jié)省模式來(lái)控制。當(dāng)DRAM芯片550、560、570和580處于主動(dòng)掉電模式、預(yù)充電掉電模式、自動(dòng)刷新模式、自刷新模式、PASR或者BFM模式中時(shí)，SRAM520的核心陣列塊的電源可被開(kāi)啟，并且和SRAM520臨近的電路塊可被關(guān)斷。與DRAM芯片550、560、570和580相比，可以首先執(zhí)行接口芯片540的WBA表和數(shù)據(jù)SRAM520的功率節(jié)省模式的開(kāi)始和喚醒，以便可以預(yù)期預(yù)先確定的定時(shí)代價(jià)或者基準(zhǔn)定時(shí)代價(jià)。為了減少在針對(duì)DRAM芯片550、560、570和580的讀/寫(xiě)操作期間由于SRAM520所致的功率增加量，可以關(guān)斷在給定請(qǐng)求地址要被以SRAM520替代的DRAM芯片550、560、570和580的數(shù)據(jù)輸入/輸出緩沖器?；蛘撸ㄟ^(guò)使用額外的引腳或者操作上可用的引腳(例如DM信號(hào))，可以關(guān)斷DRAM芯片550、560、570和580的數(shù)據(jù)路徑。圖43是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器模塊600的圖。參考圖43，存儲(chǔ)器模塊600可以包括一個(gè)或多個(gè)半導(dǎo)體存儲(chǔ)器件601到604和安裝在模塊板上的存儲(chǔ)器緩沖器芯片640。包括DRAM單元的DRAM芯片可被形成為半導(dǎo)體存儲(chǔ)器件601到604。存儲(chǔ)器緩沖器芯片640管理半導(dǎo)體存儲(chǔ)器件601到604的操作。存儲(chǔ)器緩沖器芯片640包括測(cè)試單元610、存儲(chǔ)器區(qū)域620和外圍邏輯電路單元630。存儲(chǔ)器緩沖器芯片640還可以包括開(kāi)關(guān)632、DRAM芯片601到604，或者存儲(chǔ)器區(qū)域620，其中開(kāi)關(guān)632選擇性地訪問(wèn)例如熔絲陣列或者反熔絲陣列的NVM區(qū)域631。測(cè)試單元610可以對(duì)應(yīng)于上面描述的BFM。存儲(chǔ)器區(qū)域620可以由SRAM單元組成。為了描述方便，測(cè)試單元610可被稱為‘BFM610’，存儲(chǔ)器區(qū)域620可被稱為‘SRAM620’，并且NVM區(qū)域631可被稱為‘NVM631，。CN102982848A書(shū)明說(shuō)23/28頁(yè)存儲(chǔ)器模塊600可以具有各種形式其中之一。例如，存儲(chǔ)器模塊600可被應(yīng)用于各種存儲(chǔ)器模塊，包括單列直插存儲(chǔ)器模塊(singlein-linememorymodule,SIMM)、雙列直插存儲(chǔ)器模塊(dualin-linememorymodule,DIMM)、小輪廓DIMM(small-outlineDIMM,S0-DIMM)、無(wú)緩沖DIMM(unbufferedDIMM，UDIMM)、全緩沖DIMM(fully-bufferedDIMM，F(xiàn)BDIMM)、顆粒緩沖DIMM(rank-bufferedDIMM，RBDIMM)、減負(fù)載DIMM(load-reducedDIMM，LRDIMM)0迷你DMM，以及微DMM。在LRDIMM型存儲(chǔ)器模塊中，可以定義一個(gè)或多個(gè)用于存儲(chǔ)器操作的顆粒，并且DRAM芯片601到604可分別被定義為彼此不同的顆粒。存儲(chǔ)器緩沖器芯片640的BFM610可以篩查DRAM芯片601到604中的弱位。BFM610可以使用能夠在工廠級(jí)檢測(cè)弱單元的內(nèi)建自測(cè)試技術(shù)，因此，可以通過(guò)使用存儲(chǔ)器緩沖器芯片640的SRAM620替換DRAM芯片601到604中的弱位，并且就此而言，對(duì)主機(jī)(未示出)來(lái)說(shuō)，替換可以是透明的。DRAM芯片601到604的WBA可被存儲(chǔ)在存儲(chǔ)器緩沖器芯片640的SRAM620和NVM631中。通過(guò)使用開(kāi)關(guān)632，外圍邏輯電路單元630可以控制對(duì)WBA的訪問(wèn)在存儲(chǔ)器緩沖器芯片640的SRAM620中而非在DRAM芯片601到604中執(zhí)行。被篩查出的WBA可被存儲(chǔ)在SRAM620和NVM631中。通過(guò)使用開(kāi)關(guān)632，外圍邏輯電路單元630可以控制對(duì)WBA的訪問(wèn)在SRAM620中而非在DRAM芯片601到604中執(zhí)行。BFM510可以通過(guò)使用由命令和定址的各種組合組成的測(cè)試序列來(lái)篩查WBA。在測(cè)試中，測(cè)試單元可以產(chǎn)生主動(dòng)-預(yù)充電命令而無(wú)需讀或?qū)懨?。測(cè)試序列可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)在上層地址序列循環(huán)中退出。BFM610在測(cè)試期間可以改變安裝在存儲(chǔ)器模塊600中的DRAM芯片601到604的DC偏置電平，并且可以編程用戶設(shè)置測(cè)試序列。不僅在工廠中，而且在現(xiàn)場(chǎng)中，BFM610可以向用戶提供針對(duì)測(cè)試各種類型的測(cè)試序列的許可。BFM610可以通過(guò)在工廠中篩查WBA來(lái)記錄錯(cuò)誤，并且可以存儲(chǔ)WBA。當(dāng)在測(cè)試流程期間檢測(cè)到錯(cuò)誤時(shí)，對(duì)應(yīng)的錯(cuò)誤地址和數(shù)據(jù)被記錄在錯(cuò)誤日志寄存器中。無(wú)論何時(shí)出現(xiàn)錯(cuò)誤，都檢查是否所有的錯(cuò)誤日志寄存器被填充了，并且可以自動(dòng)執(zhí)行檢查操作。如果并非所有錯(cuò)誤日志寄存器都被填充了，則測(cè)試流程繼續(xù)。如果所有的錯(cuò)誤日志寄存器都被填充了，則存儲(chǔ)在錯(cuò)誤日志寄存器中的多條數(shù)據(jù)和地址被轉(zhuǎn)儲(chǔ)到NVM631。此后，測(cè)試流程自動(dòng)繼續(xù)，以便可以存儲(chǔ)接下來(lái)的錯(cuò)誤。而且，在現(xiàn)場(chǎng)操作期間，BFM610可以通過(guò)來(lái)自主機(jī)的請(qǐng)求或者通過(guò)主機(jī)中的ECC實(shí)時(shí)地更新SRAM620的WBA。BFM610可以提供協(xié)議以便通過(guò)使用DRAM芯片601到604中的模式寄存器來(lái)調(diào)整DRAM芯片601到604的內(nèi)部DC電壓電平。例如可以使用MR3模式寄存器。MR3模式寄存器可被設(shè)置成受存儲(chǔ)器緩沖器芯片640或者測(cè)試設(shè)備控制。BFM610可以以預(yù)先確定的分辨率或者基準(zhǔn)分辨率調(diào)整安裝在存儲(chǔ)器模塊600中的DRAM芯片601到604中的AC定時(shí)參數(shù)。AC定時(shí)參數(shù)可以包括tRAS、tRP、tRCD、tWR、tREF、tPAUSE，等等?？梢曰贒RAM芯片601到604中的時(shí)鐘周期tCK調(diào)整AC定時(shí)。DRAM芯片601到604中所包括的AC定時(shí)控制寄存器可以受緩沖器芯片640或者測(cè)試設(shè)備控制。在一個(gè)測(cè)試序列中，可有區(qū)別地施加被訪問(wèn)以導(dǎo)致壓力的單元的AC定時(shí)與針對(duì)免測(cè)試條件被訪問(wèn)的單元的AC定時(shí)。SRAM620可以包括WBA表。WBA表可以存儲(chǔ)行地址、列地址、組地址和顆粒地址。26而且，SRAM620可以存儲(chǔ)對(duì)應(yīng)于WBA并且被存儲(chǔ)在DRAM芯片601到604中的數(shù)據(jù)。要被修復(fù)的WBA表和SRAM620的位單位可根據(jù)DRG來(lái)確定。可以按位單位、芯片單位、芯片組單位或者顆粒單位確定DRG?？筛鶕?jù)可修復(fù)的WBA數(shù)量、可修復(fù)WBA的字段長(zhǎng)度的組合，以及DRG來(lái)確定WBA表的容量。因?yàn)榘蠢纭邦w粒O—顆粒I—顆粒2—顆粒3”的固定顆粒順序傳送WBA，所以在每一顆粒中WBA可被自動(dòng)排序。SRAM620可以存儲(chǔ)基于顆粒的WBA表?；陬w粒的WBA表可以存儲(chǔ)行地址、列地址和組地址。在這種情況下，DQ地址字段不存在。而且，SCB是指示作為請(qǐng)求地址的主機(jī)和WBA之間的比較結(jié)果的匹配或者不匹配的一個(gè)位。對(duì)應(yīng)于WBA的多條數(shù)據(jù)可被DQ映射，并且可被存儲(chǔ)在數(shù)據(jù)SRAM620中。如果DRG小于基于x4芯片或者x8芯片的顆粒數(shù)據(jù)寬度，則WBA表可以包括DQ地址?？煞珠_(kāi)使用或者可以組合WBA表和SCB。DRG與SCB的組合可以確定WBA表和數(shù)據(jù)SRAM區(qū)域620的容量。隨著DRG尺寸減小，WBA表的容量被增大。和DRG相關(guān)的SCB可被直接映射到DRAM芯片，或者，通過(guò)編碼SCB，可以選擇DRAM芯片。當(dāng)BFM610檢測(cè)到WBA時(shí)，BFM610可以把WBA更新到NVM區(qū)域631?；蛘?，當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域631中。為了減少地址匹配時(shí)間，顆?？梢砸圆⑿蟹绞綀?zhí)行比較操作?；陬w粒的WBA可以和元表相關(guān)聯(lián)，并且可被用來(lái)設(shè)置地址匹配計(jì)算模式。元表可以由WBA的有效數(shù)量和WBA字段的范圍組成，并且可被存儲(chǔ)在NVM區(qū)域631中。當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA的有效數(shù)量可通過(guò)額外的WBA傳送周期被傳送，或者，可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域631中。存儲(chǔ)在NVM區(qū)域631中的WBA可以由元表組成，并且可在上電期間被存儲(chǔ)到WBA表SRAM620中。SCB可被專門(mén)分配給DRAM芯片的DQ。在這種情況下，SCB可用來(lái)識(shí)別多個(gè)要替換的半字節(jié)寬DQ。當(dāng)SCB是“I”時(shí)，開(kāi)關(guān)632被切換到SRAM620，并且當(dāng)SCB不是“I”時(shí)，開(kāi)關(guān)632被切換到安裝在存儲(chǔ)器模塊600中的DRAM芯片601到604。如果在行/列/組/顆粒地址與WBA表SRAM620之間存在任何匹配，則匹配信號(hào)和EID號(hào)碼和/或SCB可被傳送到數(shù)據(jù)SRAM620和開(kāi)關(guān)632，其中，開(kāi)關(guān)632是數(shù)據(jù)多路復(fù)用開(kāi)關(guān)。存儲(chǔ)在元表NVM中的WBA可以被存儲(chǔ)到WBA表SRAM620中，其中元表NVM是NVM區(qū)域631，WBA表SRAM620是CAM類型。首先，當(dāng)接收到活動(dòng)命令時(shí)，可在顆粒匹配CAM620中比較行地址和組地址。此后，當(dāng)將讀命令或者寫(xiě)命令施加于其時(shí)，可比較列地址和組地址。如果存在匹配，則可在被編碼的EID處讀取SCB。元表NVM631可被設(shè)置在有效匹配線和有效選擇線的范圍內(nèi)。在SRAM620中，WBA表SRAM部分和數(shù)據(jù)SRAM部分可以通過(guò)片外接口進(jìn)行通信。數(shù)據(jù)SRAM620和開(kāi)關(guān)632被設(shè)置在存儲(chǔ)器緩沖器芯片640中，并且WBA表SRAM部分可被形成為與存儲(chǔ)器緩沖器芯片640分離的芯片。單獨(dú)的芯片可以包括WBA表SRAM部分和邊帶控制單元。彼此分離的WBA表SRAM部分和數(shù)據(jù)SRAM部分之間的片外接口可以通過(guò)SBB通信。SBB可以由邊帶時(shí)鐘SBCK、/SBCK、邊帶控制信號(hào)、多條邊帶控制數(shù)據(jù)SB⑶和用于多條邊帶控制數(shù)據(jù)SB⑶的數(shù)據(jù)窗口信號(hào)組成?？梢酝ㄟ^(guò)SBB傳送邊帶控制數(shù)據(jù)包。SBB可以工作于帶內(nèi)頻率，和正常的命令/地址總線一樣。在SBB的操作中，如果引入可變包長(zhǎng)度，則可以使用單獨(dú)的前同步/后同步信號(hào)SBCDW來(lái)確保有效的包窗口。當(dāng)單獨(dú)的前同步/后同步信號(hào)SBCDW被設(shè)置為“低”時(shí)，有效的控制數(shù)據(jù)傳送可以在下一周期tPKL(包時(shí)延)開(kāi)始。有效的控制數(shù)據(jù)傳送可以持續(xù)，直到單獨(dú)的前同步/后同步信號(hào)SBCDW被復(fù)位為“高”為止。在存儲(chǔ)器模塊600中的DRAM芯片601到604的刷新周期期間，通過(guò)對(duì)WBA表和數(shù)據(jù)SRAM620執(zhí)行清洗，可以提高SRAM620的可靠性。為了防止WBA表和數(shù)據(jù)SRAM620的多位錯(cuò)誤的累積，并為了校正WBA表和數(shù)據(jù)SRAM620的單個(gè)位錯(cuò)誤，自清洗ECC電路單元可以工作。當(dāng)刷新命令被施加于DRAM芯片601到604時(shí)，可以對(duì)SRAM620執(zhí)行清洗操作?？删幊套郧逑撮g隔，或者，可以禁止自清洗操作?？梢詫?duì)存儲(chǔ)器模塊600中的DRAM芯片601到604、WBA表和數(shù)據(jù)SRAM620執(zhí)行功率管理。SRAM620的功率節(jié)省模式基本可被作為DRAM芯片601到604的功率節(jié)省模式來(lái)控制。當(dāng)DRAM芯片601到604處于主動(dòng)掉電模式、預(yù)充電掉電模式、自動(dòng)刷新模式、自刷新模式、PASR或者BFM模式中時(shí)，SRAM區(qū)域620的核心陣列塊的電源可被開(kāi)啟，并且和SRAM區(qū)域620臨近的電路塊可被關(guān)斷。當(dāng)存儲(chǔ)器模塊600中的DRAM芯片601到604處于自刷新模式中時(shí)，并且當(dāng)對(duì)SRAM區(qū)域620執(zhí)行清洗時(shí)，和SRAM區(qū)域620臨近的電路塊可被開(kāi)啟。而且，當(dāng)DRAM芯片601到604處于BFM模式中時(shí)，如果必要，和SRAM區(qū)域620臨近的電路塊可被開(kāi)啟。與存儲(chǔ)器模塊600中的DRAM芯片601到604相比，可以首先執(zhí)行WBA表和數(shù)據(jù)SRAM區(qū)域620的功率節(jié)省模式的開(kāi)始和喚醒，以便可以預(yù)期預(yù)先確定的定時(shí)代價(jià)或者基準(zhǔn)定時(shí)代價(jià)。為了減少在針對(duì)DRAM芯片601到604的讀/寫(xiě)操作期間由于SRAM區(qū)域620所致的功率增加量，可關(guān)斷在給定請(qǐng)求地址要被SRAM區(qū)域620替代的DRAM芯片601到604的數(shù)據(jù)輸入/輸出緩沖器?；蛘?，通過(guò)使用額外的引腳或者操作上可用的引腳(例如DM信號(hào))，可以關(guān)斷存儲(chǔ)器模塊600中的DRAM芯片601到604的數(shù)據(jù)路徑。圖44是根據(jù)至少一個(gè)示范性實(shí)施例的存儲(chǔ)器模塊700的圖。參考圖44，存儲(chǔ)器模塊700可以包括存儲(chǔ)器控制器740和多個(gè)存儲(chǔ)器模塊750。每一存儲(chǔ)器模塊750可以由具有不同顆粒的DRAM模塊形成。存儲(chǔ)器控制器740包括測(cè)試單元710、存儲(chǔ)器區(qū)域720和外圍邏輯電路單元730。存儲(chǔ)器控制器740還可以包括開(kāi)關(guān)732、存儲(chǔ)器模塊750，或者存儲(chǔ)器區(qū)域720，其中開(kāi)關(guān)732選擇性地訪問(wèn)例如熔絲陣列或者反熔絲陣列的NVM區(qū)域731。測(cè)試單元710可以對(duì)應(yīng)于上面描述的BFM。存儲(chǔ)器區(qū)域720可以由SRAM單元組成。為了描述方便，測(cè)試單元710可被稱為‘BFM710’，存儲(chǔ)器區(qū)域720可被稱為‘SRAM720’，并且NVM區(qū)域731可被稱為‘NVM731’。BFM710可以篩查安裝在存儲(chǔ)器模塊750中的DRAM芯片中的弱位。BFM710可以使用能夠在工廠級(jí)檢測(cè)弱單元的內(nèi)建自測(cè)試技術(shù)，因此，可以通過(guò)使用SRAM720替換安裝在存儲(chǔ)器模塊750中的DRAM芯片中的弱位，并且就此而言，對(duì)主機(jī)(未示出)來(lái)說(shuō)，替換可以是透明的。被篩查出的WBA可被存儲(chǔ)在SRAM720和NVM731中。通過(guò)使用開(kāi)關(guān)732，外圍邏輯電路單元730可以控制對(duì)WBA的訪問(wèn)在SRAM720中而非在安裝在存儲(chǔ)器模塊750中的DRAM芯片中執(zhí)行。BFM710可以通過(guò)使用由命令和定址的各種組合組成的測(cè)試序列來(lái)篩查WBA。在測(cè)試中，測(cè)試單元可以產(chǎn)生主動(dòng)-預(yù)充電命令而無(wú)需讀或?qū)懨睢y(cè)試序列可以產(chǎn)生嵌套地址圖案，其中，下層地址序列循環(huán)在上層地址序列循環(huán)中退出。BFM710在測(cè)試期間可以改變安裝在存儲(chǔ)器模塊750中的DRAM芯片的DC偏置電平，并且可以編程用戶設(shè)置測(cè)試序列。不僅在工廠中，而且在現(xiàn)場(chǎng)中，BFM710可以向用戶提供針對(duì)測(cè)試各種類型的測(cè)試序列的許可。BFM710可以通過(guò)在工廠中篩查WBA來(lái)記錄錯(cuò)誤，并且可以存儲(chǔ)WBA。當(dāng)在測(cè)試流程期間檢測(cè)到錯(cuò)誤時(shí)，對(duì)應(yīng)的錯(cuò)誤地址和數(shù)據(jù)被記錄在錯(cuò)誤日志寄存器中。無(wú)論何時(shí)出現(xiàn)錯(cuò)誤，都檢查是否所有的錯(cuò)誤日志寄存器被填充了，并且檢查操作可以被自動(dòng)執(zhí)行。如果并非所有錯(cuò)誤日志寄存器都被填充，則測(cè)試流程繼續(xù)。如果所有的錯(cuò)誤日志寄存器都被填充了，則存儲(chǔ)在錯(cuò)誤日志寄存器中的多條數(shù)據(jù)和地址被轉(zhuǎn)儲(chǔ)到NVM731。此后，測(cè)試流程自動(dòng)繼續(xù)，以便可以存儲(chǔ)接下來(lái)的錯(cuò)誤。而且，在現(xiàn)場(chǎng)操作期間，BFM710可以通過(guò)來(lái)自主機(jī)的請(qǐng)求或者通過(guò)主機(jī)中的ECC實(shí)時(shí)地更新SRAM720的WBA。BFM710可以提供協(xié)議以便通過(guò)使用安裝在存儲(chǔ)器模塊750中的DRAM芯片中的模式寄存器來(lái)調(diào)整DRAM芯片的內(nèi)部DC電壓電平。例如可以使用MR3模式寄存器。MR3模式寄存器可被設(shè)置成受存儲(chǔ)器緩沖器芯片740或者測(cè)試設(shè)備控制。BFM710可以以預(yù)先確定的分辨率或者基準(zhǔn)分辨率調(diào)整安裝在存儲(chǔ)器模塊750中的DRAM芯片中的AC定時(shí)參數(shù)。AC定時(shí)參數(shù)可以包括tRAS、tRP、tRCD、tWR、tREF、tPAUSE，等等?？梢曰贒RAM芯片中的時(shí)鐘周期tCK調(diào)整AC定時(shí)。DRAM芯片中所包括的AC定時(shí)控制寄存器可以受緩沖器芯片或者測(cè)試設(shè)備控制。在一個(gè)測(cè)試序列中，可有區(qū)別地施加被訪問(wèn)以導(dǎo)致壓力的單元的AC定時(shí)與針對(duì)免測(cè)試條件被訪問(wèn)的單元的AC定時(shí)。SRAM720可以包括WBA表。WBA表可以存儲(chǔ)行地址、列地址、組地址和顆粒地址。而且，SRAM720可以存儲(chǔ)對(duì)應(yīng)于WBA并且被存儲(chǔ)在DRAM芯片中的數(shù)據(jù)。要被修復(fù)的WBA表和SRAM720的位單位可根據(jù)DRG來(lái)確定。可以按位單位、芯片單位、芯片組單位或者顆粒單位確定DRG?？筛鶕?jù)可修復(fù)的WBA數(shù)量、可修復(fù)WBA的字段長(zhǎng)度的組合，以及DRG來(lái)確定WBA表的容量。因?yàn)榘蠢纭邦w粒O—顆粒I—顆粒2—顆粒3”的固定顆粒順序傳送WBA，所以在每一顆粒中WBA可被自動(dòng)排序。SRAM720可以存儲(chǔ)基于顆粒的WBA表?；陬w粒的WBA表可以存儲(chǔ)行地址、列地址和組地址。在這種情況下，DQ地址字段不存在。而且，SCB是指示作為請(qǐng)求地址的主機(jī)和WBA之間的比較結(jié)果的匹配或者不匹配的一個(gè)位。對(duì)應(yīng)于WBA的多條數(shù)據(jù)可被DQ映射，并且可被存儲(chǔ)在數(shù)據(jù)SRAM720中。如果DRG小于基于x4芯片或者x8芯片的顆粒數(shù)據(jù)寬度，則WBA表可以包括DQ地址?？煞珠_(kāi)使用或者可以組合WBA表和SCB。DRG與SCB的組合可以確定WBA表和數(shù)據(jù)SRAM區(qū)域720的容量。隨著DRG尺寸減小，WBA表的容量被增大。和DRG相關(guān)的SCB可被直接映射到DRAM芯片，或者，通過(guò)編碼SCB，可以選擇DRAM芯片。當(dāng)BFM710檢測(cè)到WBA時(shí)，BFM710可以把WBA更新到NVM區(qū)域731?；蛘?，當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域731中。為了減少地址匹配時(shí)間，顆粒可以以并行方式執(zhí)行比較操作。基于顆粒的WBA可以和元表相關(guān)聯(lián)，并且可被用來(lái)設(shè)置地址匹配計(jì)算模式。元表可以由WBA的有效數(shù)量和WBA字段的范圍組成，并且可被存儲(chǔ)在NVM區(qū)域731中。當(dāng)通過(guò)使用ATE產(chǎn)生WBA時(shí)，WBA的有效數(shù)量可通過(guò)額外的WBA傳送周期被傳送，或者，可以在產(chǎn)品測(cè)試期間被存儲(chǔ)到NVM區(qū)域731中。存儲(chǔ)在NVM區(qū)域731中的WBA可以由元表組成，并且可在上電期間被存儲(chǔ)到WBA表SRAM720中。SCB可被專門(mén)分配給DRAM芯片的DQ。在這種情況下，SCB可用來(lái)識(shí)別多個(gè)要替換的半字節(jié)寬DQ。當(dāng)SCB是“I”時(shí)，開(kāi)關(guān)732被切換到SRAM720，并且當(dāng)SCB不是“I”時(shí)，開(kāi)關(guān)732被切換到安裝在存儲(chǔ)器模塊750中的DRAM芯片。如果在行/列/組/顆粒地址與WBA表SRAM720之間存在任何匹配，則匹配信號(hào)和EID號(hào)碼和/或SCB可被傳送到數(shù)據(jù)SRAM720和開(kāi)關(guān)732，其中開(kāi)關(guān)732是數(shù)據(jù)多路復(fù)用開(kāi)關(guān)。存儲(chǔ)在元表NVM中的WBA可以被存儲(chǔ)在WBA表SRAM720中，其中元表NVM是NVM區(qū)域731，WBA表SRAM720是CAM類型。首先，當(dāng)接收到活動(dòng)命令時(shí)，可在顆粒匹配CAM720中比較行地址和組地址。此后，當(dāng)將讀命令或者寫(xiě)命令施加于其時(shí)，可比較列地址和組地址。如果存在匹配，則可在被編碼的EID處讀取SCB。元表NVM731可被設(shè)置在有效匹配線和有效選擇線的范圍內(nèi)。在SRAM720中，WBA表SRAM部分和數(shù)據(jù)SRAM部分可以通過(guò)片外接口進(jìn)行通信。數(shù)據(jù)SRAM720和開(kāi)關(guān)732被設(shè)置在存儲(chǔ)器控制器740中，并且WBA表SRAM部分可被形成為與存儲(chǔ)器控制器740分離的芯片。單獨(dú)的芯片可以包括WBA表SRAM部分和邊帶控制單元。彼此分離的WBA表SRAM部分和數(shù)據(jù)SRAM部分之間的片外接口可以通過(guò)SBB通信。SBB可以由邊帶時(shí)鐘SBCK、/SBCK、邊帶控制信號(hào)、多條邊帶控制數(shù)據(jù)SB⑶和用于多條邊帶控制數(shù)據(jù)SB⑶的數(shù)據(jù)窗口信號(hào)組成?？梢酝ㄟ^(guò)SBB傳送邊帶控制數(shù)據(jù)包。SBB可以工作于帶內(nèi)頻率，和正常的命令/地址總線一樣。在SBB的操作中，如果引入可變包長(zhǎng)度，則可以使用單獨(dú)的前同步/后同步信號(hào)SBCDW來(lái)確保有效的包窗口。當(dāng)單獨(dú)的前同步/后同步信號(hào)SBCDW被設(shè)置為“低”時(shí)，有效的控制數(shù)據(jù)傳送可以在下一周期tPKL(包時(shí)延)開(kāi)始。有效的控制數(shù)據(jù)傳送可以持續(xù)，直到單獨(dú)的前同步/后同步信號(hào)SBCDW被復(fù)位為“高”為止。在安裝在存儲(chǔ)器模塊750中的DRAM芯片的刷新周期期間，通過(guò)對(duì)WBA表和數(shù)據(jù)SRAM720執(zhí)行清洗，可以提高SRAM720的可靠性。為了防止WBA表和數(shù)據(jù)SRAM720的多位錯(cuò)誤的累積，并為了校正WBA表和數(shù)據(jù)SRAM720的單個(gè)位錯(cuò)誤，自清洗ECC電路單元可以工作。當(dāng)刷新命令被施加于DRAM芯片時(shí)，可以對(duì)SRAM區(qū)域720執(zhí)行清洗操作?？删幊套郧逑撮g隔，或者，可以禁止自清洗操作?？梢詫?duì)存儲(chǔ)器模塊750中的DRAM芯片、WBA表和數(shù)據(jù)SRAM區(qū)域720執(zhí)行功率管理。SRAM區(qū)域720的功率節(jié)省模式基本可被作為DRAM芯片的功率節(jié)省模式來(lái)控制。當(dāng)DRAM芯片處于主動(dòng)掉電模式、預(yù)充電掉電模式、自動(dòng)刷新模式、自刷新模式、PASR或者BFM模式中時(shí)，SRAM區(qū)域720的核心陣列塊的電源可被開(kāi)啟，并且和SRAM區(qū)域720臨近的電路塊可被關(guān)斷。當(dāng)在存儲(chǔ)器模塊750中的DRAM芯片處于自刷新模式中時(shí)，并且當(dāng)對(duì)SRAM區(qū)域720執(zhí)行清洗時(shí)，和SRAM區(qū)域720臨近的電路塊可被開(kāi)啟。而且，當(dāng)DRAM芯片處于BFM模式中時(shí)，如果必要，和SRAM區(qū)域720臨近的電路塊可被開(kāi)啟。與存儲(chǔ)器模塊750中的DRAM芯片相比，可以首先執(zhí)行WBA表和數(shù)據(jù)SRAM區(qū)域720的功率節(jié)省模式的開(kāi)始和喚醒，以便可以預(yù)期預(yù)先確定的定時(shí)代價(jià)或者基準(zhǔn)定時(shí)代價(jià)。為了減少在針對(duì)DRAM芯片的讀/寫(xiě)操作期間由于SRAM區(qū)域720所致的功率增加量，可以關(guān)斷在給定請(qǐng)求地址要被SRAM區(qū)域720替代的DRAM芯片的數(shù)據(jù)輸入/輸出緩沖器?；蛘?，通過(guò)使用額外的引腳或者操作上可用的引腳(例如DM信號(hào))，可以關(guān)斷存儲(chǔ)器模塊750中的DRAM芯片的數(shù)據(jù)路徑。這樣已經(jīng)描述了示范性實(shí)施例，將會(huì)清楚，可以用很多方式改變示范性實(shí)施例。這些變化不應(yīng)被視為偏離示范性實(shí)施例的預(yù)期精神和范圍，并且，預(yù)期對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)的所有這些修改都包括在下列權(quán)利要求的范圍內(nèi)。權(quán)利要求1.一種半導(dǎo)體器件，包含包括多個(gè)RAM存儲(chǔ)器單元的第一存儲(chǔ)器區(qū)域；測(cè)試單元，被配置成檢測(cè)所述多個(gè)RAM存儲(chǔ)器單元當(dāng)中的弱單元的位地址；和包括多個(gè)RAM存儲(chǔ)器單元的第二存儲(chǔ)器區(qū)域，被配置成把所檢測(cè)到的地址存儲(chǔ)為弱位地址(WBA)，并被配置成存儲(chǔ)被尋址成要存儲(chǔ)在所檢測(cè)到的地址上的數(shù)據(jù)。2.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一存儲(chǔ)器區(qū)域和所述第二存儲(chǔ)器區(qū)域包括不同類型的RAM存儲(chǔ)器單元。3.如權(quán)利要求I所述的半導(dǎo)體器件，還包含以非易失方式存儲(chǔ)所述第一存儲(chǔ)器區(qū)域的所述WBA的第三存儲(chǔ)器區(qū)域。4.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一存儲(chǔ)器區(qū)域包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元。5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，所述弱單元是在所述DRAM單元當(dāng)中的、具有參考范圍之外的刷新特性、寫(xiě)特性和數(shù)據(jù)保持特性其中至少一個(gè)的單元。6.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二存儲(chǔ)器區(qū)域包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元。7.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二存儲(chǔ)器區(qū)域被配置成根據(jù)數(shù)據(jù)替換粒度(DRG)，按位單位、芯片單位、芯片組單位或者顆粒單位修復(fù)所述第一存儲(chǔ)器區(qū)域的弱位。8.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二存儲(chǔ)器區(qū)域被配置成存儲(chǔ)所述WBA,并且被形成為被配置成針對(duì)請(qǐng)求地址執(zhí)行地址匹配操作的內(nèi)容可尋址(CAM)存儲(chǔ)器。9.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二存儲(chǔ)器區(qū)域包含WBA表SRAM，被配置成存儲(chǔ)所述WBA；數(shù)據(jù)SRAM，被配置成存儲(chǔ)預(yù)期要被存儲(chǔ)在所述WBA中的數(shù)據(jù)；和開(kāi)關(guān)，被配置成切換所述第一存儲(chǔ)器區(qū)域或者所述數(shù)據(jù)SRAM，并且其中，所述WBA表SRAM和所述數(shù)據(jù)SRAM被配置成通過(guò)片外接口通信。10.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二存儲(chǔ)器區(qū)域被配置成執(zhí)行清洗操作以便在所述第一存儲(chǔ)器區(qū)域的刷新周期期間校正所述第二存儲(chǔ)器區(qū)域的錯(cuò)誤。11.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件被配置成執(zhí)行功率管理，以便允許所述第二存儲(chǔ)器區(qū)域在所述第一存儲(chǔ)器區(qū)域的掉電模式、刷新模式或者測(cè)試模式中被開(kāi)啟。12.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件被配置成使得在針對(duì)所述第一存儲(chǔ)器區(qū)域的讀/寫(xiě)操作期間，所述半導(dǎo)體器件關(guān)斷在請(qǐng)求地址處要由所述第二存儲(chǔ)器區(qū)域代替的所述第一存儲(chǔ)器區(qū)域的數(shù)據(jù)輸入或輸出緩沖器。13.如權(quán)利要求12所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件被配置成通過(guò)使用所述第一存儲(chǔ)器區(qū)域的數(shù)據(jù)掩蔽(DM)信號(hào)來(lái)關(guān)斷所述第一存儲(chǔ)器區(qū)域的數(shù)據(jù)路徑。14.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第三存儲(chǔ)器區(qū)域被配置成存儲(chǔ)包括關(guān)于所述WBA的顆粒地址、所述WBA的數(shù)量、關(guān)于所述WBA的行、列和組地址的元表、以及用于把要修復(fù)的位映射到DQ的SCB的元表。15.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件被配置成使得，在所述半導(dǎo)體器件的上電期間，所述元表被存儲(chǔ)到所述第二存儲(chǔ)器區(qū)域中，基于主機(jī)所請(qǐng)求的行、列、組和顆粒地址以及存儲(chǔ)在所述第二存儲(chǔ)器區(qū)域中的所述元表來(lái)產(chǎn)生匹配信號(hào)；并且通過(guò)被映射到所述SCB的所述DQ來(lái)修復(fù)所述弱位。16.—種存儲(chǔ)器模塊,包含模塊板；安裝在所述模塊板上并且包括多個(gè)存儲(chǔ)器單元的至少一個(gè)存儲(chǔ)器芯片；和安裝在所述模塊板上并且被配置成控制所述至少一個(gè)存儲(chǔ)器芯片的操作的存儲(chǔ)器緩沖器芯片；其中，所述存儲(chǔ)器緩沖器芯片包括測(cè)試單元，被配置成檢測(cè)所述多個(gè)存儲(chǔ)器單元當(dāng)中的弱位；第一存儲(chǔ)器區(qū)域，被配置成存儲(chǔ)所述至少一個(gè)存儲(chǔ)器芯片的弱位地址(WBA)和預(yù)期要被存儲(chǔ)在所述弱位中的數(shù)據(jù)；和第二存儲(chǔ)器區(qū)域，被配置成以非易失方式存儲(chǔ)所述至少一個(gè)存儲(chǔ)器芯片的所述WBA，并且其中，所述至少一個(gè)存儲(chǔ)器芯片和所述存儲(chǔ)器緩沖器芯片中的所述第一存儲(chǔ)器區(qū)域包括不同類型的存儲(chǔ)器單元。17.如權(quán)利要求16所述的存儲(chǔ)器模塊，其中，所述測(cè)試單元被配置成篩查所述至少一個(gè)存儲(chǔ)器芯片的所述WBA，然后，把所述WBA和對(duì)應(yīng)數(shù)據(jù)存儲(chǔ)到錯(cuò)誤日志寄存器中。18.如權(quán)利要求16所述的存儲(chǔ)器模塊，其中，所述測(cè)試單元被配置成提供用于在現(xiàn)場(chǎng)中編程用戶期望的測(cè)試圖案的用戶設(shè)置測(cè)試序列。19.如權(quán)利要求16所述的存儲(chǔ)器模塊，其中，所述測(cè)試單元被配置成在測(cè)試期間改變所述至少一個(gè)存儲(chǔ)器芯片的直流(DC)偏置電平。20.一種存儲(chǔ)器控制器，被配置成與包括多個(gè)存儲(chǔ)器單元的存儲(chǔ)器芯片通信，所述存儲(chǔ)器控制器包含測(cè)試單元，被配置成檢測(cè)所述多個(gè)存儲(chǔ)器單元當(dāng)中的弱位；第一存儲(chǔ)器區(qū)域，被配置成存儲(chǔ)所述存儲(chǔ)器芯片的弱位地址(WBA)和預(yù)期要存儲(chǔ)在所述弱位中的數(shù)據(jù)；和第二存儲(chǔ)器區(qū)域，被配置成以非易失方式存儲(chǔ)所述存儲(chǔ)器芯片的所述WBA，其中，所述存儲(chǔ)器芯片和所述第一存儲(chǔ)器區(qū)域包括不同類型的存儲(chǔ)器單元。全文摘要一種半導(dǎo)體器件，包括包括多個(gè)存儲(chǔ)器單元的第一存儲(chǔ)器區(qū)域；測(cè)試單元，被配置成測(cè)試所述第一存儲(chǔ)器區(qū)域，并從所述多個(gè)存儲(chǔ)器單元中檢測(cè)弱位；和，第二存儲(chǔ)器區(qū)域，被配置成存儲(chǔ)所述第一存儲(chǔ)器區(qū)域的弱位地址(WBA)，和預(yù)期要被存儲(chǔ)在弱位中的數(shù)據(jù)，其中，所述第一存儲(chǔ)器區(qū)域和所述第二存儲(chǔ)器區(qū)域包括不同類型的存儲(chǔ)器單元。文檔編號(hào)G11C29/12GK102982848SQ201210328280公開(kāi)日2013年3月20日申請(qǐng)日期2012年9月6日優(yōu)先權(quán)日2011年9月6日發(fā)明者柳鶴洙,姜郁成,樸哲佑,崔周善,黃泓善申請(qǐng)人:三星電子株式會(huì)社