專利名稱：存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用閃速EEPROM非易失性存儲器的存儲器系統(tǒng)，具體 而言，本發(fā)明涉及這樣的存儲器系統(tǒng)其使用具有升序編程限制的NAND 閃存，并代替例如硬盤裝置使用。
背景技術(shù)：
目前，半導(dǎo)體存儲器用在多種裝置之中，包括大型計算機(jī)、個人計算 機(jī)、家用電器、移動電話等的主要存儲器裝置。現(xiàn)在占優(yōu)勢地在市場中使 用的存儲器為閃速EEPROM非易失性存儲器，稱為NAND-閃存。由于閃 速EEPROM非易失性存儲器被配置為即使在電源關(guān)閉的情況下保持?jǐn)?shù)據(jù) 并具有適合以高密度集成的結(jié)構(gòu)，它們現(xiàn)在用在多種信息裝置中，例如移 動電話和數(shù)字相機(jī)。也就是說，閃速EEPROM非易失性存儲器廣泛用作 用于數(shù)字相機(jī)、數(shù)字視頻裝置、便攜式個人計算機(jī)、MP3音樂裝置的存儲 介質(zhì)、用于在數(shù)字電視接收器中存儲圖像、電影、聲音、游戲等信息項的 存儲介質(zhì)或多種存儲卡(SD卡、MMC卡、MS卡、CF卡等等)。另夕卜， 它們還廣泛用作這樣的存儲器(USB存儲器)其與USB兼容，作為個 人計算機(jī)的存儲介質(zhì)以及移動電話的存儲器。
閃速EEPROM非易失性存儲器主要分為NOR存儲器(NOR閃存) 和NAND存儲器(NAND閃存)。NOR閃存具有這樣的特性讀取/讀取 操作的數(shù)量近似為1013使得其適合用作移動裝置中的指令代碼的存儲介 質(zhì)。然而，由于寫入的有效帶寬小，其不適合用于文件記錄。
另一方面，NAND閃存具有這樣的讀取特性訪問時間近似為25/is, 其較長，但其與NOR閃存相比可以以較高的密度集成。另夕卜，突發(fā)(burst) 讀取可被執(zhí)行，且有效帶寬大。在寫入特性中，編程時間為200ps，擦除時間為lms，這些時間較長。然而，由于可同時編程或擦除的位數(shù)大，寫 入數(shù)據(jù)可通過突發(fā)操作進(jìn)行，且大量的位可以以頁(page)為單位同時編 程，有效帶寬變大。
由于NAND閃存可以以高密度集成以便獲得大的存儲容量，最近已經(jīng) 考慮其代替硬盤的用途。然而，在使用上存在某些限制。首先，因為數(shù)據(jù) 劣化由于寫入/擦除(編程/擦除)而發(fā)生，在可寫入/可擦除操作的次數(shù)上 存在限制。也就是說，在NAND閃存的編程操作中，通過相對于襯底將高 電壓時加到存儲器基元晶體管的柵極，電子被注入浮柵極。如果重復(fù)地進(jìn) 行上述操作，存儲器基元晶體管的浮柵極周圍的氧化物膜劣化，數(shù)據(jù)被毀 壞。在現(xiàn)在使用的NAND閃存中，可寫/v/可擦除操作的數(shù)量大約為10s, 與其他類型的非易失性存儲器的相比非常小。另外，預(yù)測到，可寫入/可擦 除操作的數(shù)量將隨著未來工藝的小型化以瓦基元的多值編碼進(jìn)一步減小。 如果NAND閃存被用作存儲器卡或USB存儲器，采用相對較長的時間來 進(jìn)行大約1()5次訪問，因此，NAND閃存可在實際中使用。然而，如果NAND 閃存被安裝在系統(tǒng)中并代替硬盤使用，大約105次的訪問將在相對較短的 時間段中發(fā)生。
另外，重寫禁止的限制被施加在NAND閃存上。也就是說，NAND閃 存的編程僅僅能以電子被注入浮柵極的方向(數(shù)據(jù)"1"—數(shù)據(jù)"0"的方 向"0"寫入)受到控制，擦除必須在電子被吸取時執(zhí)行(數(shù)據(jù)"0" —數(shù)據(jù)"1"的方向"1"寫入)。此時， 一般地，編程以頁單位執(zhí)行， 但擦除僅僅能以包含幾個頁的塊單位進(jìn)行。因此，當(dāng)被編程頁的數(shù)據(jù)改變 時，有必要臨時將包含將被改變的數(shù)據(jù)的頁的塊中整個量的數(shù)據(jù)保存到另 一區(qū)域，擦除數(shù)據(jù)并接著重新執(zhí)行編程操作。實際上，由于可重寫/可擦 除操作的數(shù)量有限，通過把將被重寫的頁寫入另 一被擦除區(qū)域并通過使用 邏輯物理轉(zhuǎn)換表來對之進(jìn)行管理來防止編程/擦除操作過度執(zhí)行。
作為NAND閃存的另一限制條件，在NAND閃存中禁止頁逆序編程。 例如，存在這樣的限制當(dāng)編程在塊中執(zhí)行時，編程必須從頁地址"0"以 升序進(jìn)行。當(dāng)使用上述NAND閃存的存儲器系統(tǒng)被配置時，特別是當(dāng)代替硬盤使 用的存儲器系統(tǒng)被配置時，目前，存儲器系統(tǒng)常常通過用于數(shù)據(jù)緩存和管 理信息存儲的易失性RAM以及用于非易失性主存儲的NAND閃存配置而 成。采用上面的配置，由于用于將易失性存儲器區(qū)域的數(shù)據(jù)保存到非易失 性存儲器區(qū)域的命令(閃存緩存(flash cache)命令)頻繁地由主機(jī)側(cè)作 為針對存儲器系統(tǒng)的瞬時關(guān)閉的對^JC出，結(jié)果，有必要將管理信息的更 新部分(下面稱為管理日志)添加到NAND閃存之中。
在上面的存儲器系統(tǒng)中，有必M當(dāng)電源被開啟時從寫入NAND閃存 的管理日志中提取最新的信息，并重新構(gòu)建管理信息。此時，有必要掌握 存儲器區(qū)域中管理日志的存儲區(qū)域的邊界，其表示管理日志存儲區(qū)域在存 儲器區(qū)域中延伸的存儲器區(qū)域部分，也就是說，有效信息存儲區(qū)域的范圍。
另外，近來，提出了這樣的配置用于數(shù)據(jù)緩存和管理信息存儲的非 易失性RAM(例如，F(xiàn)eRAM， MRAM等)以及NAND閃存基于非易失 性RAM的大容量以及NAND閃存的多種限制^Ht進(jìn)行合并。采用這種配 置，通過布置頻繁在非易失性RAM中重寫的管理信息，上面介紹的與管 理日志有關(guān)的問題可以避免。然而，當(dāng)存儲器系統(tǒng)在數(shù)據(jù)被寫入NAND閃 存的同時被瞬時關(guān)閉時，有必要掌握已經(jīng)被寫入的數(shù)據(jù)，也就是說，在塊 中已經(jīng),皮編程的一個頁。
在日本特開No. 2004-310268 "Semiconductor Device Containing Flashing Memory, Control Method of Flash Memory and Programming thereof中公開了，具有給定數(shù)據(jù)長度的最新數(shù)據(jù)的存儲在閃存擦除單位 的塊中附加地提供。作為實例，當(dāng)數(shù)據(jù)重寫以每個擦除塊單位執(zhí)行時，在
果所搜索到的數(shù)據(jù)項均設(shè)置在邏輯等級"1"，其表示擦除狀態(tài)，最新數(shù)據(jù) 項相繼從開始地址被寫入。另一方面，當(dāng)搜索到的數(shù)據(jù)被設(shè)置在非擦除狀 態(tài)時，如果通過將預(yù)設(shè)數(shù)值加到地址值所得到的地址值小于末尾地址值， 最新數(shù)據(jù)從該地址值寫入。另一方面，如果加法所得到的地址值大于末尾 地址值，塊的數(shù)據(jù)被擦除，最新數(shù)據(jù)從開始地址寫入。另夕卜，在特開No. 2005-353171 "Semiconductor Memory Device and Blank Page Searching Method thereof，中，公開了在不以字節(jié)為單位讀取 頁中的數(shù)據(jù)的情況下高速檢測這樣的空白頁的方法其中，整個頁被設(shè)置 在數(shù)據(jù)初始狀態(tài)(擦除狀態(tài))。作為實例，位線的電位在從存儲器基元讀 取數(shù)據(jù)時被檢測，所選擇的存儲器基元的數(shù)據(jù)被確定，且所確定的數(shù)據(jù)被 保持在數(shù)據(jù)緩沖器中。于是，檢測是否所有數(shù)據(jù)緩沖器保持"0"數(shù)據(jù)以及 是否所有數(shù)據(jù)緩沖器保持"1"數(shù)據(jù)。
日本特開No.2004-310268和No.2005-353171提出了一種通過在 NAND閃存中執(zhí)行處理來解決問題的方法。

發(fā)明內(nèi)容
已經(jīng)使得本發(fā)明解決上面所述的現(xiàn)有技術(shù)的問題，本發(fā)明的目的在于 提供一種存儲器系統(tǒng)，其能夠通過在數(shù)據(jù)被存儲在閃速EEPROM非易失 性存儲器中時檢測被擦除頁來檢測數(shù)據(jù)存儲區(qū)域(寫入數(shù)據(jù)的有效區(qū)域) 與數(shù)據(jù)非存儲區(qū)域(寫入數(shù)據(jù)的無效區(qū)域)之間的邊界。
根據(jù)本發(fā)明一實施例形態(tài)，提供了一種存儲器系統(tǒng)，其包含具有多 個存儲器基元的閃速EEPROM非易失性存儲器，所述基元具有浮柵極， 且數(shù)據(jù)項可在其中電擦除以及寫入；緩沖存儲器(cache memory),其臨 時存儲閃速EEPROM非易失性存儲器的數(shù)據(jù)；控制電路，其控制閃速 EEPROM非易失性存儲器和緩沖存儲器；接口電路，其與主機(jī)通信，其 中，
控制電路用于從閃速EEPROM非易失性存儲器的將被確定的希望目 標(biāo)區(qū)域讀取數(shù)據(jù)，并且，通過將所讀取lt據(jù)的數(shù)據(jù)"0"的計數(shù)值是否達(dá)到 預(yù)設(shè)條件計數(shù)值用作確定IHt來檢測被擦除區(qū)域，從而確定寫入?yún)^(qū)J^/未寫 入?yún)^(qū)域。


圖l為根據(jù)本發(fā)明第一實施例的存儲器系統(tǒng)的框圖；圖2示出了圖1的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例；圖3示出了圖1的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例；
圖4示出了本發(fā)明第二實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例；
圖5示出了本發(fā)明第三實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例；
圖6示出了第三實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例；
圖7示出了本發(fā)明第四實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例；
圖8示出了第四實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例；
圖9示出了本發(fā)明第五實施例的存儲器系統(tǒng)中的處理步驟的流程圖；圖10示出了第五實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例；
圖11示出了存儲器系統(tǒng)的閃速EEPROM非易失性存儲器的實例。
具體實施例方式
現(xiàn)在將參照附圖介紹本發(fā)明的實施例。在說明書中，貫穿全文，共同的參考標(biāo)號用于共同的部分。<第一實施例>
圖1為一框圖，其示出了根據(jù)本發(fā)明第一實施例的存儲器系統(tǒng)。圖2示出了圖1的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例。圖3示出了圖1的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例。
如圖1所示，存儲器系統(tǒng)10包含具有多個存儲器基元的閃速EEPROM (電可擦除可編程只讀存儲器)非易失性存儲器(在此實例中為NAND閃存)ll，各個存儲器基元具有浮柵極，且數(shù)據(jù)可在其中被電擦除以及寫入；緩沖存儲器(在此實例中為DRAM (動態(tài)隨機(jī)訪問存儲器))13，其臨時存儲NAND閃存11的數(shù)據(jù)；控制電路17 (NAND存儲器控制器12, DRAM控制器14),其控制上述兩種類型的存儲器；MPU (微處理器單元)15;接口電路IF 16，其與主計算機(jī)通信。NAND閃存以高密度集成，并具有大容量，DRAM具有與閃存相比較高的讀取/寫入速度，并具有中等容量。
MPU 15具有向NAND存儲器控制器12設(shè)置被擦除頁將被檢測的NAND閃存11的目標(biāo)區(qū)域的信息(開始地址，傳送頁的號碼(the numberof transfer pages))以及被擦除頁檢測模式的功能。
如圖3所示，NAND存儲器控制器12包含控制寄存器31、 NAND-IF控制模塊32以及直接存儲器訪問控制器(DMAC) 33。 NAND-IF控制模塊32包含"0"數(shù)據(jù)計數(shù)模塊("0"數(shù)據(jù)計數(shù)器)34以及控制處理操作的過程的序列控制電路(序列發(fā)生器)35等等。
NAND存儲器控制器12具有通過確定NAND閃存11的擦除區(qū)域來確定NAND閃存ll的寫入/未寫入?yún)^(qū)域的功能。在此實例中，NAND存儲器控制器12具有這樣的功能在從NAND閃存11的目標(biāo)區(qū)域的開始地址向DRAM 13循序讀取數(shù)據(jù)項的同時，對于NAND存儲器控制器12中的每個頁對數(shù)據(jù)項"0"的數(shù)量進(jìn)行計數(shù)。
易失性存儲器(例如DRAM或SRAM)或非易失性存儲器(例如FeRAM， MRAM， PRAM或RRAM)可被用作緩沖存儲器13。
在圖1的存儲器系統(tǒng)的操作中，首先，MPU 15向NAND存儲器控制器12設(shè)置NAND閃存11的目標(biāo)區(qū)域一一其中，被擦除頁將被檢測一一的信息(開始地址，傳送頁的數(shù)量)以及被擦除頁檢測模式(擦除檢測模式)。因此，NAND存儲器控制器12從目標(biāo)區(qū)域的開始位置開始從NAND閃存11循序讀取數(shù)據(jù)項(從頁地址"0"按照升序)并開始頁傳送。由于在NAM)閃存ll中設(shè)置了頁逆序編程禁止限制，NAND存儲器控制器12在同一塊中以升序讀取^頁地址"0"開始的數(shù)據(jù)項，也就是說，以這樣的地址順序從相應(yīng)的地址循序讀取數(shù)據(jù)項數(shù)據(jù)首先從頁地址"0"被讀取，于是，數(shù)據(jù)從頁地址"1"被讀取，數(shù)據(jù)從頁地址"2"被讀取，等等。在此實例中，
NAND存儲器控制器12進(jìn)行控制，使得數(shù)據(jù)從NAND閃存11被傳送到
DRAM 13，并且，對于各個頁，數(shù)據(jù)項"0"的數(shù)量在NAND存儲器控制
器12中被計數(shù)。此時，如果目標(biāo)區(qū)域為被寫入頁，"0"數(shù)據(jù)一般與從該
頁讀取的數(shù)據(jù)自身混合。因此，當(dāng)從NAND閃存11所讀取數(shù)據(jù)的頁傳送
時的數(shù)據(jù)項"0"的數(shù)量為0時，認(rèn)為檢測到被擦除頁且其地址被存儲在
NAND存儲器控制器12的控制寄存器31中。在這種情況下，如果檢測到
某個地址的頁為被擦除頁，可以基于頁逆序編程禁止限制確定在上述地址
后面的地址的頁為被擦除頁。也就是說，可以確定寫入數(shù)據(jù)的有效性和無
效性之間的邊界。換句話說，由于存儲在被擦除狀態(tài)下的各個頁中的數(shù)據(jù)
項均為"1"數(shù)據(jù)項，數(shù)據(jù)從數(shù)據(jù)的有效性/無效性將被NAND存儲器控制
器12確定的區(qū)域中被讀取，在NAND存儲器控制器12中對于每個單位區(qū)
域(一個頁)對數(shù)據(jù)"0"進(jìn)行計數(shù)，如果計數(shù)值為0，確定為該單位區(qū)域
為被擦除頁。此時，由于在NAND閃存ll中設(shè)置了頁逆序編程禁止限制，
保持被擦除頁被首次檢測到的地址，即使在后面的數(shù)據(jù)傳送中檢測到新的
被擦除頁，防止新的被擦除頁被檢測到的頁地址^^蓋寫到被擦除頁被首
先檢測到的頁地址。繼續(xù)執(zhí)行上面的檢測操作，直到最后一頁。于是，通
過中斷等等向MPU 15通知被擦除頁檢測結(jié)果。結(jié)果，MPU15從控制寄
存器31獲得被擦除頁檢測的頁地址，掌握有效數(shù)據(jù)的邊界并配置管理信白 在此實施例中，當(dāng)在被擦除頁檢測模式中時，假^L從NAND閃存11讀取的數(shù)據(jù)^皮傳送到DRAM 13。然而，由于存在希望僅僅檢測被擦除頁地址而不要求數(shù)據(jù)傳送的某些情況，人們希望作為附加地提供指示讀取數(shù)據(jù)是否被傳送到DRAM 13的模式選擇。
上面的過程也可由連接到NAND閃存11的MPU 15執(zhí)行。然而，在這種情況下，由于數(shù)據(jù)項比較所需要的時間變長且對于其他處理變?yōu)轭~外花費(fèi)(overhead )，該過程的功能在此實施例中在NAND存儲器控制器12上提供。<第二實施例>
圖4示出了本發(fā)明第二實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例。與上面介紹的第一實施例的存儲器系統(tǒng)相比，該存儲器系統(tǒng)向
序列發(fā)生器35(圖3 )加入了這樣的功能當(dāng)數(shù)據(jù)項"0"的數(shù)量在向DRAM13傳送將檢測被擦除頁的目標(biāo)區(qū)域的數(shù)據(jù)的同時被計數(shù)時，在被擦除頁在同一塊中被檢測到的情況下，立即中斷向DRAM 13的被擦除頁檢測的傳送以及從NAND閃存11的讀取。
寫入數(shù)據(jù)的有效性/無效性的確定可在被擦除頁被檢測到時做出，由于檢測到被擦除頁后的數(shù)據(jù)為無效數(shù)據(jù)(被擦除數(shù)據(jù))，沒有必要將數(shù)據(jù)傳送到DRAM 13。采用這種功能，額外的數(shù)據(jù)傳送時間可被省略，系統(tǒng)中需要的處理時間可得到縮短。
<笫三實施例>
圖5示出了本發(fā)明第三實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例。圖6示出了第三實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例。
在第一或第二實施例的存儲器系統(tǒng)中，當(dāng)數(shù)據(jù)"0"的數(shù)量在向DRAM13傳送將檢測被擦除頁的區(qū)域中的數(shù)據(jù)的同時被計數(shù)時，作為確定條件，數(shù)據(jù)"0"的計數(shù)值被設(shè)置為不小于一的值。在NAND閃存中，通常使用錯誤校正(ECC: 4f^檢查和校正)電路，以便采取針對與操作過程中寫入數(shù)量的增大相伴的數(shù)據(jù)老化劣化以及基元劣化的對策。在這種情況下，即使被擦除處理被執(zhí)行，各個被擦除頁的一部分的數(shù)據(jù)可能被設(shè)置為"0"數(shù)據(jù)。
因此，在第三實施例的存儲器系統(tǒng)中，提供了使得數(shù)據(jù)"0"的計數(shù)值的確定閾值可變化的功能。作為用于實現(xiàn)上述功能的裝置的一個實例，如圖6所示，在NAND存儲器控制器12的控制寄存器61中提供^L置數(shù)據(jù)"0"的計數(shù)值的設(shè)置寄存器62，并且，確定通過將設(shè)置寄存器62的設(shè)置值與對數(shù)據(jù)"0"進(jìn)行計數(shù)的"0"數(shù)據(jù)計數(shù)模塊34的計數(shù)值進(jìn)行比較來做出。
因此，如果缺陷位的數(shù)量事先已知，通過由MPU15對設(shè)置寄存器62
ii缺陷位的存儲器檢測被擦除頁。<第四實施例>
圖7示出了本發(fā)明第四實施例的存儲器系統(tǒng)中的處理步驟的流程圖的一個實例。圖8示出了第四實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例。
在第一到第三實施例的存儲器系統(tǒng)中，僅僅數(shù)據(jù)"0"的計數(shù)值被用作被擦除頁檢測條件.另一方面，近來，絕對需要在使用NAND閃存時將ECC碼添加到數(shù)據(jù)。另外，在NAND閃存中，用于存儲ECC碼的冗余區(qū)域在一頁中提供。由于ECC碼被添加到寫入NAND閃存的數(shù)據(jù)，且ECC碼沒有被添加到被擦除頁，ECC錯誤自然發(fā)生。
因此，如圖8所示，在第四實施例的存儲器系統(tǒng)中，ECC模塊81在NAND存儲器控制器12中被提供。于是，在序列發(fā)生器35中提供這樣的功能即使寫在NAND存儲器控制器12中的數(shù)據(jù)項為全'T，數(shù)據(jù)，將包含數(shù)據(jù)"0"的建立多項式(creation polynomial)選擇為將被添加到數(shù)據(jù)的ECC碼，并且，通過除數(shù)據(jù)"0"的計數(shù)值以外將ECC校正結(jié)果用作被擦除頁檢測條件(確定條件)，確定被擦除頁。
于是，甚至在ECC碼鑒于NAND閃存的使用而凈皮添加到數(shù)據(jù)的結(jié)構(gòu)中，在向DRAM 13傳送從將檢測被擦除頁的NAND閃存11的目標(biāo)區(qū)域讀取的數(shù)據(jù)的同時，通過在兩個確定階段中基于使用"0"數(shù)據(jù)計數(shù)模塊34對數(shù)據(jù)"0"的數(shù)量進(jìn)行計數(shù)所獲得的計數(shù)值以及對存在ECC錯誤與否的判斷來執(zhí)行被擦除頁檢測過程，可精確地檢測被擦除頁。
<笫五實施例>
圖9示出了本發(fā)明第五實施例的存儲器系統(tǒng)的處理步驟的流程圖的一個實例，圖IO示出了笫五實施例的存儲器系統(tǒng)的構(gòu)造的一部分以及數(shù)據(jù)處理操作的一個實例。
與第四實施例的存儲器系統(tǒng)相比，在第五實施例的存儲器系統(tǒng)中，提供了將識別號碼添加到寫入數(shù)據(jù)自身的功能。作為用于實現(xiàn)此功能的裝置的一個實例，如圖IO所示，在NAND存儲器控制器12中提供檢查識別號碼的模塊(識別號碼檢查模塊)101,且當(dāng)數(shù)據(jù)被寫入NAND閃存ll時， 提供了包含多個數(shù)據(jù)項"0"的識別號碼。由于管理信息的曰志的數(shù)據(jù)量不 受限制，添加識別號碼是容易的。另一方面，如果來自主機(jī)側(cè)的數(shù)據(jù)的數(shù) 據(jù)量是確定的(例如，作為HDDIF的ATA的最小單位是512B),其在 先前確定，以便在NAND閃存11的冗余區(qū)域中寫入識別號碼。
因此，被擦除頁可通過向上面介紹的第四實施例的檢測條件增加這樣 的處理而更為精確地檢測在讀取操作對于擦除檢測被執(zhí)行時，檢查寫入 時被添加到數(shù)據(jù)的識別號碼以及讀取時被添加到數(shù)據(jù)的識別號碼，在一致 時將數(shù)據(jù)確定為有效(寫入)數(shù)據(jù)，在不一致時確定為無效(被擦除頁) 數(shù)據(jù)。
如上所述在寫入數(shù)據(jù)自身中寫入識別號碼的方法可不僅應(yīng)用到第四實 施例，也可應(yīng)用到第一至第三實施例。 <第六實施例>
由于在NAND閃存中設(shè)置了頁逆序編程禁止限制，認(rèn)為同一塊中在被 檢測為被擦除頁的頁后面的頁為被擦除頁。在上面介紹的實施例各自的存 儲器系統(tǒng)中，頁是否為被擦除頁以頁為單位獨(dú)立判斷，但在第六實施例中， 在序列發(fā)生器35中提供了基于多個頁之間的關(guān)系確定被擦除頁的功能。
例如，在被擦除頁在笫一到第五實施例的檢測條件下被檢測到之后， 如果接下來的兩個頁連續(xù)被檢測為被擦除頁(也就是說，三個連續(xù)頁為被 擦除頁)，確定為被檢測頁為被擦除頁。在這種情況下做出設(shè)計，通過使 用控制器來設(shè)置被用作檢測基準(zhǔn)的連續(xù)頁的數(shù)量(在上面的實例中為"3")。 然而，即使是在連續(xù)頁被設(shè)置為多個頁時，如果被擦除頁在塊中的剩余一 頁中被檢測到，執(zhí)行忽略作為檢測條件的連續(xù)頁數(shù)量的處理。
圖11示出了各個實施例介紹的存儲器系統(tǒng)的閃速EEPROM非易失性 存儲器11的實例，其由NAND閃存構(gòu)成。閃速EEPROM非易失性存儲 器11包含布置在矩陣中的多個NAND基元單元(cell unit )NU。各個NAND 基元單元包含多個串聯(lián)連接的存儲器基元晶體管MC (在此實例中，MC0 到MC31)。以行的方向布置的NAND基元單元構(gòu)成作為數(shù)據(jù)擦除的最小單位的存儲器塊BLK，在此實例中，存儲器塊BLK0到BLKn以行的方 向布置。各個存儲器基元晶體管MC具有經(jīng)由隧道絕緣膜(tunnel insulating film)在半導(dǎo)體襯底上形成的浮柵電極，以及經(jīng)由柵極間絕緣膜 層壓在浮柵電極上的控制柵電極。
各個NAND基元單元NU的一端經(jīng)由選擇柵極晶體管ST1連接到對應(yīng) 的位線BL，其另一端經(jīng)由選擇柵極晶體管ST2連接到共用電源線 CELSRC。同一行的存儲器基元晶體管MC的控制柵電極在存儲器基元行 方向上延伸，并共同連接以構(gòu)成字線WL (在此實例中，WLO到WL31 )。 同 一塊BLK中的NAND基元單元NU的選擇柵極晶體管ST1的控制柵電 極在存儲器基元行方向延伸，并共同連接以構(gòu)成選擇柵極線SGD。類似地， 同一塊BLK中的NAND基元單元NU的選擇柵極晶體管ST2的控制柵電 極在存儲器基元行方向延伸，并共同連接以形成選擇柵極線SGS。字線 WL、選擇柵極線SGD和選擇柵極線SGS根據(jù)從NAND存儲器控制器12 供給的地址輸入受到驅(qū)動。
工業(yè)應(yīng)用性
將所公開的存儲器系統(tǒng)應(yīng)用到受到多種限制條件限制的NAND閃存 是有效的，因為在數(shù)據(jù)被存儲在可以以大的容量形成的閃速EEPROM非 易失性存儲器中時可以通過檢測被擦除頁來檢測數(shù)據(jù)存儲區(qū)域與數(shù)據(jù)非存 儲區(qū)域之間的邊界(寫入數(shù)據(jù)的有效區(qū)域與無效區(qū)域之間的邊界)。
權(quán)利要求
1.一種存儲器系統(tǒng)，其包含具有多個存儲器基元的閃速EEPROM非易失性存儲器，所述存儲器基元具有浮柵極且數(shù)據(jù)項可在其中電擦除以及寫入；緩沖存儲器，其臨時存儲閃速EERPOM非易失性存儲器的數(shù)據(jù)；控制電路，其控制閃速EEPROM非易失性存儲器和緩沖存儲器；接口電路，其與主機(jī)通信，其中，控制電路用于從閃速EEPROM非易失性存儲器的將被確定的希望目標(biāo)區(qū)域讀取數(shù)據(jù)，并通過將讀取數(shù)據(jù)的數(shù)據(jù)“0”的計數(shù)是否達(dá)到預(yù)設(shè)條件計數(shù)用作確定條件來檢測被擦除區(qū)域，從而確定寫入?yún)^(qū)域/未寫入?yún)^(qū)域。
2. 根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中，控制電路還具有這樣的功能 把將被添加到將被寫入閃速EEPROM存儲器的數(shù)據(jù)的識別號碼用作確定 糾。
3. 根據(jù)權(quán)利要求l的存儲器系統(tǒng)，其中，控制電路具有這樣的功能 將來自目標(biāo)區(qū)域的讀取數(shù)據(jù)傳送到緩沖存儲器。
4. 根據(jù)權(quán)利要求l的存儲器系統(tǒng)，其中，控制電路具有這樣的功能 可變地改變數(shù)據(jù)"0"的預(yù)設(shè)條件計數(shù)值。
5. 根據(jù)權(quán)利要求4的存儲器系統(tǒng)，其中，控制電路還具有這樣的功能 把將添加到將被寫入閃速EEPROM存儲器的數(shù)據(jù)的識別號碼用作確定條 件。
6. 根據(jù)權(quán)利要求4的存儲器系統(tǒng)，其中，控制電路包含設(shè)置寄存器， 其作為用于可變地改變數(shù)據(jù)"0"的條件計數(shù)值的裝置；"0"數(shù)據(jù)計數(shù)模 塊，其對所讀取數(shù)據(jù)的數(shù)據(jù)"0"的計數(shù)值進(jìn)行計數(shù)，并用于將由設(shè)置寄存 器所設(shè)置的條件計數(shù)值與由"0"數(shù)據(jù)計數(shù)模塊計數(shù)的數(shù)據(jù)"0"的計數(shù)值 進(jìn)行比較，從而檢測被擦除區(qū)域并判斷寫入?yún)^(qū)i^/未寫入?yún)^(qū)域。
7. 根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中，目標(biāo)區(qū)域為閃速EERPOM 非易失性存儲器的獨(dú)立的存儲器塊，且控制電路對于作為目標(biāo)區(qū)域的存儲 器塊的各個單位區(qū)域讀取數(shù)據(jù)，根據(jù)確定條件來確定由之讀取數(shù)據(jù)的單位區(qū)域是否為被擦除區(qū)域，從而確定寫入?yún)^(qū)域/未寫入?yún)^(qū)域。
8. 根據(jù)權(quán)利要求7的存儲器系統(tǒng)，其中，存儲器塊的一個單位為頁單 位，數(shù)據(jù)以頁地址的升序由一個存儲器塊的單獨(dú)的頁被讀取。
9. 根據(jù)權(quán)利要求8的存儲器系統(tǒng)，其中，在向緩沖存儲器傳i!U^單獨(dú) 的頁讀取的數(shù)據(jù)時，控制電糾艮據(jù)確定條件來確定從之讀取數(shù)據(jù)的頁面是 否為^皮擦除頁，從而確定寫入?yún)^(qū)域/非寫入?yún)^(qū)域。
10. 根據(jù)權(quán)利要求9的存儲器系統(tǒng)，其中，當(dāng)確定為所讀取數(shù)據(jù)的頁 為被擦除區(qū)域時，控制電路中斷所讀取數(shù)據(jù)向緩沖存儲器的傳送以及數(shù)據(jù) 從閃速EEPROM非易失性存儲器的讀取。
11. 根據(jù)權(quán)利要求10的存儲器系統(tǒng)，其中，控制電路還具有將連續(xù)數(shù) 量的被擦除頁用作確定條件的功能。
12. 根據(jù)權(quán)利要求10的存儲器系統(tǒng)，其中，控制電路還具有這樣的功 能把凈皮添加到將4皮寫入閃速EEPROM存儲器的數(shù)據(jù)的識別號碼用作確 定條件。
13. 根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中，控制電路還具有這樣的功 能將關(guān)于閃速EEPRM非易失性存儲器的寫入數(shù)據(jù)基于ECC系統(tǒng)的錯 誤校正結(jié)果用作確定條件。
14. 根據(jù)權(quán)利要求13的存儲器系統(tǒng)，其中，控制電路還具有這樣的功 能把被添加到將被寫入閃速EEPROM存儲器的數(shù)據(jù)的識別號碼用作確 定糾。
全文摘要
公開了一種存儲器系統(tǒng)(10)，其包含具有多個存儲器基元的閃速EEPROM非易失性存儲器(11)，所述存儲器基元具有浮柵極且數(shù)據(jù)項可在其中電擦除以及寫入；緩沖存儲器(13)，其臨時存儲閃速EERPOM非易失性存儲器(11)的數(shù)據(jù)；控制電路(12，14)，其控制閃速EEPROM非易失性存儲器(11)和緩沖存儲器(13)；接口電路(16)，其與主機(jī)通信，其中，控制電路用于從閃速EEPROM非易失性存儲器的將被確定的希望目標(biāo)區(qū)域讀取數(shù)據(jù)，并通過將所讀取數(shù)據(jù)的數(shù)據(jù)“0”的計數(shù)值是否達(dá)到預(yù)設(shè)條件計數(shù)值用作確定條件來檢測被擦除區(qū)域，從而確定寫入?yún)^(qū)域/未寫入?yún)^(qū)域。
文檔編號G06F12/02GK101681300SQ200980000142
公開日2010年3月24日 申請日期2009年3月3日 優(yōu)先權(quán)日2008年3月7日
發(fā)明者初田幸輔, 長富靖, 高島大三郎 申請人:株式會社東芝