存儲(chǔ)單元和存儲(chǔ)器的制造方法
【專利摘要】本發(fā)明公開了一種存儲(chǔ)單元和存儲(chǔ)器。該存儲(chǔ)單元包括：靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括基本RS觸發(fā)器；以及只讀存儲(chǔ)單元，其連接所述靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在所述只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)。本發(fā)明的存儲(chǔ)單元所占尺寸顯著小于相同容量的ROM與SRAM尺寸的和。
【專利說明】存儲(chǔ)單元和存儲(chǔ)器【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)存儲(chǔ)領(lǐng)域，尤其涉及一種存儲(chǔ)單元和存儲(chǔ)器。
【背景技術(shù)】
[0002]根據(jù)使用功能的不同，半導(dǎo)體存儲(chǔ)器可分為隨機(jī)存取存儲(chǔ)器(RAM)(又稱為讀寫存儲(chǔ)器)和只讀存儲(chǔ)器(ROM)。而RAM又可分為靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
[0003]眾所周知，只讀存儲(chǔ)器(ROM)由專用的裝置寫入數(shù)據(jù)，切斷電源后，數(shù)據(jù)不會(huì)消失，具有非易失性。但是，數(shù)據(jù)一旦寫入R0M，則不能隨意改寫。靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)可以高速存取。但是切斷電源后，SRAM中數(shù)據(jù)會(huì)丟失。 [0004]由于ROM和SRAM的上述特點(diǎn)，在數(shù)據(jù)處理領(lǐng)域，在諸如個(gè)人數(shù)字助理、平板電腦等的許多設(shè)備中同時(shí)使用了 ROM和SRAM。然而，ROM和SRAM 二者占據(jù)了很大的空間，這使得難以如人們所期望的那樣使得諸如手持設(shè)備的數(shù)據(jù)處理設(shè)備越來越小巧。
[0005]因此，需要提供一種存儲(chǔ)單元和存儲(chǔ)器以解決上述問題。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0007]為了解決上述問題，本發(fā)明公開了一種存儲(chǔ)單元，包括:靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括基本RS觸發(fā)器；以及只讀存儲(chǔ)單元，其連接所述靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在所述只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)。
[0008]在本發(fā)明的一個(gè)可選實(shí)施方式中，所述只讀存儲(chǔ)單元包括一個(gè)晶體管，其連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)之一和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)。
[0009]優(yōu)選地，上述晶體管是NMOS晶體管。
[0010]在本發(fā)明的另一個(gè)可選實(shí)施方式中，所述只讀存儲(chǔ)單元包括:第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)；以及第二晶體管，其源極連接到地，其漏極與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)斷開且其柵極用于接收所述來自觸發(fā)字線的觸發(fā)信號(hào)。
[0011]在本發(fā)明的又一個(gè)可選實(shí)施方式中，所述只讀存儲(chǔ)單元包括:第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)；以及第二晶體管，其連接在所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極連接到地。
[0012]優(yōu)選地，上述第一晶體管和上述第二晶體管為NMOS晶體管。
[0013]優(yōu)選地，所述第一晶體管與所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)以及所述第二晶體管與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)通過金屬層連接。
[0014]可選地，所述只讀存儲(chǔ)單元與所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過擴(kuò)散區(qū)、通孔或金屬層連接。
[0015]在本發(fā)明的一個(gè)可選實(shí)施方式中，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元還包括傳輸晶體管，其用于連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)和位線之間且其柵極用于連接到字線。
[0016]在本發(fā)明的一個(gè)可選實(shí)施方式中，所述基本RS觸發(fā)器包括兩個(gè)反向連接的放大器。
[0017]優(yōu)選地，上述靜態(tài)隨機(jī)存取存儲(chǔ)單元為6管隨機(jī)存取存儲(chǔ)單元。
[0018]根據(jù)本發(fā)明另一方面，還提供了一種存儲(chǔ)器，包括存儲(chǔ)陣列，所述存儲(chǔ)陣列包括:
[0019]多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包括:
[0020]靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括基本RS觸發(fā)器；以及
[0021]只讀存儲(chǔ)單元，其連接所述靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在所述只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)；
[0022]多個(gè)位線，每個(gè)所述位線連接相應(yīng)列的所述存儲(chǔ)單元；
[0023]多個(gè)字線，每個(gè)所述字線連接相應(yīng)行的所述存儲(chǔ)單元；以及
[0024]多個(gè)觸發(fā)字線，每個(gè)所述觸發(fā)字線連接相應(yīng)行的所述存儲(chǔ)單元，用于觸發(fā)所述相應(yīng)行的所述存儲(chǔ)單元的所述只讀存儲(chǔ)單元。
[0025]在本發(fā)明的一個(gè)可選實(shí)施方式中，每個(gè)所述只讀存儲(chǔ)單元包括:一個(gè)晶體管，其連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)之一和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)。
[0026]在本發(fā)明的另一個(gè)可選實(shí)施方式中，每個(gè)所述只讀存儲(chǔ)單元包括:第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)；以及第二晶體管，其源極連接到地，其漏極與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)斷開且其柵極用于接收所述來自所述觸發(fā)字線的觸發(fā)信號(hào)。
[0027]在本發(fā)明的又一個(gè)可選實(shí)施方式中，每個(gè)所述只讀存儲(chǔ)單元包括:第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)；以及第二晶體管，其連接在所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極連接到地。
[0028]可選地，每個(gè)所述只讀存儲(chǔ)單元與對(duì)應(yīng)的所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過擴(kuò)散區(qū)、通孔或金屬層連接。
[0029]在本發(fā)明的一個(gè)可選實(shí)施方式中，所述多個(gè)觸發(fā)字線共享公共的觸發(fā)信號(hào)。
[0030]在本發(fā)明的又一個(gè)可選實(shí)施方式中，所述多個(gè)觸發(fā)字線中每一個(gè)觸發(fā)字線接收一個(gè)觸發(fā)信號(hào)。
[0031]優(yōu)選地，上述存儲(chǔ)器還包括只讀地址譯碼電路，用于選擇所述多個(gè)觸發(fā)字線中期望的觸發(fā)字線。
[0032]本發(fā)明的上述存儲(chǔ)單元所占尺寸小于相同容量ROM單元與SRAM單元尺寸的和。因此，包含該存儲(chǔ)單元的存儲(chǔ)器也較小，這進(jìn)而可以減小同時(shí)使用ROM和SRAM的設(shè)備的體積?！緦＠綀D】

【附圖說明】
[0033]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0034]圖1示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖；
[0035]圖2示出了根據(jù)本發(fā)明另一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖；以及
[0036]圖3示出了根據(jù)本發(fā)明又一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖。
【具體實(shí)施方式】
[0037]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0038]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)。顯然，本發(fā)明的施行并不限定于本領(lǐng)域的技術(shù)人員所熟悉的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0039]圖1示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖，其包括靜態(tài)隨機(jī)存取存儲(chǔ)單元和只讀存儲(chǔ)單元。
[0040]靜態(tài)隨機(jī)存取存儲(chǔ)單元可以包括基本RS觸發(fā)器，以鎖存一位二進(jìn)制數(shù)據(jù)?；綬S觸發(fā)器可以包括內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN，通過設(shè)置這些內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)，可以向基本RS觸發(fā)器寫入待鎖存的數(shù)據(jù)。
[0041]只讀存儲(chǔ)單元連接靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN的邏輯狀態(tài)。
[0042]在上述存儲(chǔ)單元中，可以在只讀存儲(chǔ)單元被來自觸發(fā)字線R0M_WL的觸發(fā)信號(hào)觸發(fā)后，根據(jù)只讀存儲(chǔ)單元的編程狀態(tài)設(shè)置基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN的邏輯狀態(tài)，以將只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)值傳輸?shù)届o態(tài)隨機(jī)存取存儲(chǔ)單元。
[0043]在只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)值傳輸?shù)届o態(tài)隨機(jī)存取存儲(chǔ)單元后，如果讀取存儲(chǔ)單元，則所讀取的是只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)值。在下文中，稱存儲(chǔ)單元的該工作模式為ROM模式。
[0044]當(dāng)來自觸發(fā)字線R0M_WL的觸發(fā)信號(hào)保持低時(shí)，存儲(chǔ)單元完全像常規(guī)SRAM存儲(chǔ)單元那樣工作，而不管只讀存儲(chǔ)單元編程為存儲(chǔ)數(shù)據(jù)值“O”還是“I”。在下文中，稱存儲(chǔ)單元的該工作模式為SRAM模式。
[0045]根據(jù)本發(fā)明的存儲(chǔ)單元，將靜態(tài)存取存儲(chǔ)單元與只讀存儲(chǔ)單元合并。所提出的存儲(chǔ)單元可以容易地配置為工作在SRAM模式或ROM模式。在ROM和SRAM并存的現(xiàn)有系統(tǒng)中，ROM和SRAM并不是同時(shí)操作。例如，ROM通常用于系統(tǒng)上電后的啟動(dòng)，并且在大多數(shù)情況中將在長(zhǎng)時(shí)間內(nèi)保持空閑，直到下次斷電和上電。然而，在ROM空閑期間，SRAM處于繁忙狀態(tài)。ROM和SRAM之間的這樣的時(shí)隙分布使得有可能如本發(fā)明所提出的那樣將它們合并到一個(gè)存儲(chǔ)器中。
[0046]根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)單元存在以下優(yōu)點(diǎn):
[0047]I)尺寸小。根據(jù)本發(fā)明的實(shí)施例，將靜態(tài)隨機(jī)存取存儲(chǔ)單元和只讀存儲(chǔ)單元合并到一個(gè)存儲(chǔ)單元中，而該存儲(chǔ)單元僅包括一組外圍電路。包括這樣的存儲(chǔ)單元的存儲(chǔ)器實(shí)例雖然大于具有相同存儲(chǔ)容量的單個(gè)SRAM或ROM，但是由于共享一組外圍電路而比具有相同存儲(chǔ)容量的SRAM+R0M實(shí)例小許多。采用SRAM+R0M實(shí)例的應(yīng)用通過將類似尺寸的靜態(tài)隨機(jī)存取存儲(chǔ)單元和只讀存儲(chǔ)單元對(duì)合并到一個(gè)存儲(chǔ)單元中獲得了大量面積節(jié)省，然而幾乎具有零性能懲罰。
[0048]2)重編程容易。存在諸如微控制單元(MCU)芯片的使用ROM來存儲(chǔ)固定程序的應(yīng)用。其使用ROM作為用于存儲(chǔ)固定指令序列的指令存儲(chǔ)器。由于應(yīng)用變得更加復(fù)雜，所以難以在板上測(cè)試前判斷整個(gè)指令序列。對(duì)于許多情況，需要調(diào)整/重寫ROM的編程數(shù)據(jù)。這雖然可以通過用EPROM或閃存等替代ROM來實(shí)現(xiàn)，但其將需要工藝上的特殊處理步驟和掩膜并且會(huì)造成成本問題。然而，通過使用本發(fā)明所提出的存儲(chǔ)單元，通過以下步驟即可獲得內(nèi)容的靈活性。首先，在系統(tǒng)上電后，使存儲(chǔ)單元進(jìn)入ROM模式，將ROM原始編程數(shù)據(jù)寫入存儲(chǔ)單元；然后，使存儲(chǔ)單元進(jìn)入SRAM模式，類似常規(guī)SRAM存儲(chǔ)單元那樣重寫待修改的存儲(chǔ)單元。換言之，將執(zhí)行數(shù)據(jù)修整作為整個(gè)系統(tǒng)設(shè)計(jì)的一部分，充當(dāng)預(yù)定ROM代碼的補(bǔ)丁。由于不存在始于編程層的ROM代碼重編程，其通常需要數(shù)月，所以縮短了使用ROM的應(yīng)用的上市時(shí)間。
[0049]3)是差分的且運(yùn)行快。在現(xiàn)有技術(shù)中，ROM只有一個(gè)位線，需要額外的參考位線來實(shí)現(xiàn)差分。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，由于只讀存儲(chǔ)單元讀取操作完全類似于靜態(tài)隨機(jī)存取存儲(chǔ)單元讀取操作，該存儲(chǔ)單元自然地是差分的。換言之，無需額外的努力來使ROM差分。因此，本發(fā)明的存儲(chǔ)單元比現(xiàn)有ROM運(yùn)行更快。
[0050]4)易于執(zhí)行ROM時(shí)序以及功率優(yōu)化?，F(xiàn)有的ROM設(shè)計(jì)通常要遭受不同ROM代碼所導(dǎo)致的變化的位線容性負(fù)載。存在一些極端情況，例如，每個(gè)存儲(chǔ)單元編程為物理連接到位線，其是最大位線負(fù)載的情況；沒有存儲(chǔ)單元編程為物理連接到位線，其是最小位線負(fù)載的情況。上述兩種極端情況之間的位線負(fù)載的差異可以非常大。由于需要考慮每種極端情況并且需要大的冗余來滿足極端情況，這使得難以執(zhí)行ROM時(shí)序和功率優(yōu)化。而在根據(jù)本發(fā)明的存儲(chǔ)單元中，所有位線的負(fù)載大體相同。由此易于執(zhí)行ROM時(shí)序以及功率優(yōu)化。
[0051]5)無位線串音問題?，F(xiàn)有的ROM設(shè)計(jì)由于相鄰位線之間的空間非常小，所以易于遭受位線串音問題。與之相比，根據(jù)本發(fā)明的存儲(chǔ)單元，由于存儲(chǔ)單元自身已經(jīng)包含了屏蔽位線的金屬電源線和地線，所以，位線串音問題自然解決了。
[0052]6)斷電后，其中一些數(shù)據(jù)能夠保持。與現(xiàn)有SRAM類似地，根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)單元可以高速存取。但是與之明顯不同的，根據(jù)本發(fā)明的存儲(chǔ)單元，由于存儲(chǔ)單元中的只讀存儲(chǔ)單元已經(jīng)預(yù)編程，所以即使切斷電源，只要重新置位觸發(fā)信號(hào)，即可讀取所編程數(shù)據(jù)。
[0053]在根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)單元中，可選的，只讀存儲(chǔ)單元與靜態(tài)隨機(jī)存取存儲(chǔ)單元可以通過擴(kuò)散區(qū)、通孔、金屬層或任意能夠連接二者的方式進(jìn)行連接。
[0054]下面根據(jù)本發(fā)明的多個(gè)具體實(shí)施例，詳細(xì)描述存儲(chǔ)單元的工作過程。
[0055]在根據(jù)圖1所示的實(shí)施例的存儲(chǔ)單元中，只讀存儲(chǔ)單元可以包括一個(gè)晶體管MRN，其連接在基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN之一和地之間且其柵極用于接收來自觸發(fā)字線R0M_WL的觸發(fā)信號(hào)。
[0056]圖1中還示出了晶體管MRN的編程方案。通過將該晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)Q (實(shí)線所示)或內(nèi)部鎖存節(jié)點(diǎn)QN (虛線所示)，可以編程該晶體管MRN來存儲(chǔ)只讀數(shù)據(jù)。如果晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)Q，則該晶體管MRN編程為存儲(chǔ)數(shù)據(jù)值“O”。類似地，如果晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)QN，該晶體管MRN編程為存儲(chǔ)數(shù)據(jù)值“I”。
[0057]將晶體管MRN所存儲(chǔ)的數(shù)據(jù)值“O”或“ I ”寫入靜態(tài)存取存儲(chǔ)單元的過程是通過觸發(fā)信號(hào)來激活的。在晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)Q的情況下，當(dāng)觸發(fā)信號(hào)置位為高時(shí)，無論內(nèi)部鎖存節(jié)點(diǎn)Q的原始數(shù)據(jù)值是多少，其都將被拉低。在觸發(fā)信號(hào)變低后，數(shù)據(jù)值“O”穩(wěn)定地鎖存在靜態(tài)隨機(jī)存取存儲(chǔ)單元內(nèi)。與上述存儲(chǔ)數(shù)據(jù)值“O”的過程相類似的，在晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)QN的情況下，當(dāng)觸發(fā)信號(hào)置位為高時(shí)，無論內(nèi)部鎖存節(jié)點(diǎn)QN的原始數(shù)據(jù)值是多少，其都將被拉低。在觸發(fā)信號(hào)變低后，數(shù)據(jù)值“I”將穩(wěn)定地鎖存在靜態(tài)隨機(jī)存取存儲(chǔ)單元內(nèi)。
[0058]在如圖1所示的存儲(chǔ)單元中，只讀存儲(chǔ)單元包括一個(gè)晶體管MRN。由于該存儲(chǔ)單元相對(duì)常規(guī)SRAM存儲(chǔ)單元僅增加了晶體管MRN，所以觸發(fā)字線R0M_WL的容性負(fù)載相對(duì)較低，而且信號(hào)延遲和有功功率也較小。
[0059]本領(lǐng)域普通技術(shù)人員可以理解，上述晶體管MRN可以是MOS晶體管，例如，NMOS晶體管。
[0060]由于NMOS晶體管電子遷移率較高，所以能夠使其所存儲(chǔ)的數(shù)據(jù)的準(zhǔn)確性提高。因此，NMOS晶體管及其適應(yīng)性連接是優(yōu)選的。
[0061]在圖1的存儲(chǔ)單元中，優(yōu)選地，通過金屬層Ml連接晶體管MRN與內(nèi)部鎖存節(jié)點(diǎn)Q或內(nèi)部鎖存節(jié)點(diǎn)QN。由于金屬層連接在工藝步驟上晚于擴(kuò)散區(qū)連接或通孔連接，所以其能夠減小ROM代碼重編程所需的時(shí)間周期。
[0062]圖2示出了根據(jù)本發(fā)明另一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖。
[0063]圖2所示存儲(chǔ)單元中，只讀存儲(chǔ)單元包括第一晶體管(晶體管MRNl)和第二晶體管(晶體管MRN2)。晶體管MRNl連接在基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)(內(nèi)部鎖存節(jié)點(diǎn)Q)和地之間且其柵極用于接收來自觸發(fā)字線R0M_WL的觸發(fā)信號(hào)。晶體管MRN2源極連接到地，其漏極與基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)(內(nèi)部鎖存節(jié)點(diǎn)QN)斷開。與晶體管MRNl類似，晶體管MRN2的柵極也用于接收來自觸發(fā)字線R0M_WL的觸發(fā)信號(hào)。如圖2所示，在晶體管MRNl與對(duì)應(yīng)的內(nèi)部鎖存節(jié)點(diǎn)Q之間，實(shí)心圓表示連接；在晶體管MRN2與對(duì)應(yīng)的內(nèi)部鎖存節(jié)點(diǎn)QN之間，空心圓表示斷開。在如圖2所示的只讀存儲(chǔ)單元的該編程方案中，只讀存儲(chǔ)單元編程為存儲(chǔ)數(shù)據(jù)值“O”。
[0064]本領(lǐng)域普通技術(shù)人員可以理解，在如圖2所示的只讀存儲(chǔ)單元的另一個(gè)編程方案中，還可以配置為第一晶體管為晶體管MRN2,第二晶體管為MRNl,第一內(nèi)部鎖存節(jié)點(diǎn)為QN,第二鎖存節(jié)點(diǎn)為Q。也就是說，晶體管MRNl的漏極與內(nèi)部鎖存節(jié)點(diǎn)Q斷開，而晶體管MRN2的漏極與內(nèi)部鎖存節(jié)點(diǎn)QN相連接。在這種情況中，該只讀存儲(chǔ)單元編程為存儲(chǔ)數(shù)據(jù)值“I”。
[0065]圖2中示出了第一晶體管與第一內(nèi)部鎖存節(jié)點(diǎn)通過對(duì)應(yīng)的通孔VIAl或VIA2連接。本領(lǐng)域普通技術(shù)人員可以理解，還可以采用諸如擴(kuò)散區(qū)連接等其他連接方式。
[0066]優(yōu)選地，第一晶體管與第二晶體管的類型相同。更優(yōu)選地，二者都是NMOS晶體管。
[0067]圖3示出了根據(jù)本發(fā)明又一個(gè)優(yōu)選實(shí)施例的存儲(chǔ)單元的示意圖。
[0068]圖3所示存儲(chǔ)單元中，只讀存儲(chǔ)單元包括第一晶體管(晶體管MRNl)和第二晶體管(晶體管MRN2)。晶體管MRNl連接在基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)(內(nèi)部鎖存節(jié)點(diǎn)Q)和地之間且其柵極用于接收來自觸發(fā)字線ROM_WL的觸發(fā)信號(hào)。晶體管MRN2連接在基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)(內(nèi)部鎖存節(jié)點(diǎn)QN)和地之間且其柵極連接到地。在如圖3實(shí)線所示的只讀存儲(chǔ)單元的編程方案中，該只讀存儲(chǔ)單元編程為存儲(chǔ)數(shù)據(jù)值“O”。
[0069]本領(lǐng)域普通技術(shù)人員可以理解，在如圖3虛線所示的只讀存儲(chǔ)單元的另一個(gè)編程方案中，還可以配置為第一晶體管為晶體管MRN2,第二晶體管為MRN1,第一內(nèi)部鎖存節(jié)點(diǎn)為QN，第二鎖存節(jié)點(diǎn)為Q。也就是說，晶體管MRN2的柵極連接到觸發(fā)字線且晶體管MRNl的柵極連接到地。該只讀存儲(chǔ)單元編程為存儲(chǔ)數(shù)據(jù)值“I”。
[0070]圖3所示的存儲(chǔ)單元，基本RS觸發(fā)器的兩個(gè)內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN都連接晶體管。當(dāng)存儲(chǔ)單元工作在SRAM模式，無論晶體管MRNl和晶體管MRN2中的哪一個(gè)的柵極連接到觸發(fā)字線R0M_WL，內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN的負(fù)載總體上都是對(duì)稱的。內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN之間的容性負(fù)載是平衡的。
[0071]當(dāng)圖3所示的存儲(chǔ)單元工作在ROM模式，由于晶體管MRNl和晶體管MRN2中只有一個(gè)的柵極連接到觸發(fā)字線R0M_WL，所以觸發(fā)字線R0M_WL的容性負(fù)載減小到圖2所示的存儲(chǔ)單元的一半。因此，如果存儲(chǔ)單元工作在ROM模式，其速度較快而且功率也較小。
[0072]優(yōu)選地，第一晶體管與第二晶體管的類型相同。更優(yōu)選地，二者都是NMOS晶體管。
[0073]優(yōu)選地，第一晶體管和第二晶體管與相應(yīng)的基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的連接方式相同?；谂c圖1所示的存儲(chǔ)單元類似的理由，優(yōu)選地，第一晶體管和第二晶體管與基本RS觸發(fā)器的相應(yīng)的內(nèi)部鎖存節(jié)點(diǎn)通過金屬層Ml連接。
[0074]如圖1-3所示，根據(jù)本發(fā)明一個(gè)實(shí)施例，靜態(tài)隨機(jī)存取存儲(chǔ)單元還可以包括傳輸晶體管，其用于連接在基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)Q和位線BL以及內(nèi)部鎖存節(jié)點(diǎn)QN和位線BLB之間，其柵極用于連接到字線。
[0075]根據(jù)本發(fā)明的實(shí)施例，基本RS觸發(fā)器可以包括兩個(gè)反向連接的放大器。
[0076]圖1-3中所示的靜態(tài)隨機(jī)存取存儲(chǔ)單元為6管隨機(jī)存取存儲(chǔ)單元。本領(lǐng)域普通技術(shù)人員可以理解，也可以是諸如8管隨機(jī)存取存儲(chǔ)單元、10管隨機(jī)存取存儲(chǔ)單元等的其他存儲(chǔ)單兀。
[0077]本領(lǐng)域普通技術(shù)人員可以理解，根據(jù)本發(fā)明的一些實(shí)施例，晶體管MRN也可以是PMOS晶體管。此時(shí)，與晶體管MRN為NMOS晶體管的情況類似，但需要對(duì)存儲(chǔ)單元中的元件和其連接做適應(yīng)性調(diào)整。下面僅對(duì)這些調(diào)整進(jìn)行詳細(xì)描述。
[0078]當(dāng)晶體管MRN為PMOS晶體管時(shí):
[0079]I)晶體管MRN連接在基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)Q和內(nèi)部鎖存節(jié)點(diǎn)QN之一和電源(VDD)之間，且其柵極用于接收來自編程字線R0M_WL的觸發(fā)信號(hào)。
[0080]2)當(dāng)晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)Q，該晶體管MRN編程為存儲(chǔ)數(shù)據(jù)值“I”。類似地，當(dāng)晶體管MRN的漏極連接到內(nèi)部鎖存節(jié)點(diǎn)QN，該晶體管MRN編程為存儲(chǔ)數(shù)據(jù)值 “O”。
[0081 ] 3)當(dāng)觸發(fā)信號(hào)置位為低時(shí)，將晶體管MRN所存儲(chǔ)的數(shù)據(jù)值“O”或“ I ”寫入靜態(tài)存取存儲(chǔ)單元。
[0082]根據(jù)本發(fā)明另一方面，還提供了一種存儲(chǔ)器，該存儲(chǔ)器包括存儲(chǔ)陣列。存儲(chǔ)陣列包括多個(gè)上述存儲(chǔ)單元。為了簡(jiǎn)潔，對(duì)于參照上述實(shí)施例描述的存儲(chǔ)單元，將省略具體描述。本領(lǐng)域的技術(shù)人員參考圖1-3并結(jié)合上面的描述能夠理解存儲(chǔ)單元的具體結(jié)構(gòu)和操作方式。因此，下文僅對(duì)存儲(chǔ)陣列中其他部件進(jìn)行詳細(xì)描述。
[0083]存儲(chǔ)陣列還可以包括:多個(gè)位線BL和BLB，其中每個(gè)位線連接相應(yīng)列的存儲(chǔ)單元；多個(gè)字線WL，每個(gè)字線連接相應(yīng)行的存儲(chǔ)單元。此外，存儲(chǔ)陣列還可以包括多個(gè)觸發(fā)字線R0M_WL，每個(gè)觸發(fā)字線連接相應(yīng)行的存儲(chǔ)單元，用于觸發(fā)相應(yīng)行的存儲(chǔ)單元的只讀存儲(chǔ)單
J Li ο
[0084]本發(fā)明所提供的存儲(chǔ)器，由于其存儲(chǔ)陣列包括合并了靜態(tài)隨機(jī)存取存儲(chǔ)單元和只讀存儲(chǔ)單元的存儲(chǔ)單元，所以其尺寸小于相同容量的ROM和SRAM的和。
[0085]根據(jù)本發(fā)明的一個(gè)實(shí)施例，上述多個(gè)觸發(fā)字線可以共享公共的觸發(fā)信號(hào)。通過激勵(lì)觸發(fā)脈沖到觸發(fā)字線R0M_WL，在一個(gè)時(shí)鐘周期內(nèi)整個(gè)存儲(chǔ)陣列將被寫入只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)值。該時(shí)鐘周期可以稱為“ROM初始化周期”。在該ROM初始化周期后，需要觸發(fā)信號(hào)保持為低，存儲(chǔ)器將類似于SRAM來操作。此后，來自存儲(chǔ)器的讀出數(shù)據(jù)為只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)，直到對(duì)存儲(chǔ)器執(zhí)行了寫操作。在執(zhí)行了寫操作后，來自存儲(chǔ)器的讀出數(shù)據(jù)為所寫入的數(shù)據(jù)。
[0086]由此，本領(lǐng)域普通技術(shù)人員可以理解，如果所提出的存儲(chǔ)器主要用于SRAM模式，則存儲(chǔ)單元的只讀存儲(chǔ)單元可以用作在僅一個(gè)時(shí)間周期內(nèi)對(duì)固定數(shù)據(jù)的初始化。
[0087]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，多個(gè)觸發(fā)字線中每一個(gè)觸發(fā)字線可以接收一個(gè)觸發(fā)信號(hào)，由此每一行存儲(chǔ)單元共享一個(gè)公共的觸發(fā)信號(hào)，類似于來自字線WL的信號(hào)。優(yōu)選地，在此實(shí)施例中，存儲(chǔ)器還包括只讀地址譯碼電路，用于選擇多個(gè)觸發(fā)字線中期望的觸發(fā)字線。
[0088]通過每個(gè)觸發(fā)字線連接一個(gè)觸發(fā)信號(hào)，進(jìn)一步加快了存取速度。當(dāng)在ROM模式執(zhí)行讀取時(shí)，字線WL和觸發(fā)字線R0M_WL同時(shí)激活。內(nèi)部鎖存節(jié)點(diǎn)Q或內(nèi)部鎖存節(jié)點(diǎn)QN首先通過只讀存儲(chǔ)單元切換到只讀存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)，隨后將通過鎖存來保持該數(shù)據(jù)。由于靜態(tài)隨機(jī)存取存儲(chǔ)單元的基本RS觸發(fā)器以及只讀存儲(chǔ)單元都通過傳輸晶體管將位線BL下拉到地，所以位線差分將構(gòu)建更快。因此，讀取電流增加，讀取速度加快。
[0089]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種存儲(chǔ)單元，包括: 靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括基本RS觸發(fā)器；以及 只讀存儲(chǔ)單元，其連接所述靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在所述只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述只讀存儲(chǔ)單元包括一個(gè)晶體管，其連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)之一和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)單元，其特征在于，所述晶體管是NMOS晶體管。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述只讀存儲(chǔ)單元包括: 第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)；以及 第二晶體管，其源極連接到地，其漏極與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)斷開且其柵極用于接收所述來自觸發(fā)字線的觸發(fā)信號(hào)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)單元，其特征在于，所述第一晶體管和所述第二晶體管為NMOS晶體管。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述只讀存儲(chǔ)單元包括: 第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自觸發(fā)字線的觸發(fā)信號(hào)；以及 第二晶體管，其連接在所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極連接到地。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)單元，其特征在于，所述第一晶體管和所述第二晶體管為NMOS晶體管。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)單元，其特征在于，所述第一晶體管與所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)以及所述第二晶體管與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)通過金屬層連接。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述只讀存儲(chǔ)單元與所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過擴(kuò)散區(qū)、通孔或金屬層連接。
10.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元還包括傳輸晶體管，其用于連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)和位線之間且其柵極用于連接到字線。
11.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述基本RS觸發(fā)器包括兩個(gè)反向連接的放大器。
12.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元為6管隨機(jī)存取存儲(chǔ)單元。
13.一種存儲(chǔ)器，包括存儲(chǔ)陣列，所述存儲(chǔ)陣列包括: 多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包括: 靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括基本RS觸發(fā)器；以及 只讀存儲(chǔ)單元， 其連接所述靜態(tài)隨機(jī)存取存儲(chǔ)單元，以在所述只讀存儲(chǔ)單元的觸發(fā)狀態(tài)下設(shè)置所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)的邏輯狀態(tài)；多個(gè)位線，每個(gè)所述位線連接相應(yīng)列的所述存儲(chǔ)單元； 多個(gè)字線，每個(gè)所述字線連接相應(yīng)行的所述存儲(chǔ)單元；以及 多個(gè)觸發(fā)字線，每個(gè)所述觸發(fā)字線連接相應(yīng)行的所述存儲(chǔ)單元，用于觸發(fā)所述相應(yīng)行的所述存儲(chǔ)單元的所述只讀存儲(chǔ)單元。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，每個(gè)所述只讀存儲(chǔ)單元包括:一個(gè)晶體管，其連接在所述基本RS觸發(fā)器的內(nèi)部鎖存節(jié)點(diǎn)之一和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，每個(gè)所述只讀存儲(chǔ)單元包括: 第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)；以及 第二晶體管，其源極連接到地，其漏極與所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)斷開且其柵極用于接收所述來自所述觸發(fā)字線的觸發(fā)信號(hào)。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，每個(gè)所述只讀存儲(chǔ)單元包括: 第一晶體管，其連接在所述基本RS觸發(fā)器的第一內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極用于接收來自所述觸發(fā)字線的觸發(fā)信號(hào)；以及 第二晶體管，其連接在所述基本RS觸發(fā)器的第二內(nèi)部鎖存節(jié)點(diǎn)和地之間且其柵極連接到地。
17.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，每個(gè)所述只讀存儲(chǔ)單元與對(duì)應(yīng)的所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過擴(kuò)散區(qū)、通孔或金屬層連接。
18.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，其中所述多個(gè)觸發(fā)字線共享公共的觸發(fā)信號(hào)。
19.根據(jù)權(quán)利要求13所述的存儲(chǔ)器，其特征在于，其中所述多個(gè)觸發(fā)字線中每一個(gè)觸發(fā)字線接收一個(gè)觸發(fā)信號(hào)。
20.根據(jù)權(quán)利要求19所述的存儲(chǔ)器，其特征在于，還包括只讀地址譯碼電路，用于選擇所述多個(gè)觸發(fā)字線中期望的觸發(fā)字線。
【文檔編號(hào)】G11C11/413GK103632712SQ201210309244
【公開日】2014年3月12日 申請(qǐng)日期:2012年8月27日 優(yōu)先權(quán)日:2012年8月27日
【發(fā)明者】楊俊 , 林宏國(guó), 陳華, 李勇, 沈菊 申請(qǐng)人:輝達(dá)公司