具有三維陣列結(jié)構(gòu)的存儲(chǔ)裝置制造方法
【專利摘要】本發(fā)明公開了一種具有三維陣列結(jié)構(gòu)的存儲(chǔ)裝置，該三維陣列結(jié)構(gòu)包含存儲(chǔ)層及放置于存儲(chǔ)層之間的晶體管結(jié)構(gòu)；每一個(gè)存儲(chǔ)層與一共同電極連接，而且每一個(gè)晶體管結(jié)構(gòu)包含分享共同集極結(jié)構(gòu)和共同基極結(jié)構(gòu)的晶體管；每一個(gè)晶體管結(jié)構(gòu)也包含一射極結(jié)構(gòu)通過共同基極結(jié)構(gòu)而與共同集極結(jié)構(gòu)分隔；當(dāng)所需電流方向逆轉(zhuǎn)時(shí)，三維陣列的尋址功能不變，只需將集極及射極的定義對(duì)調(diào)即可。
【專利說明】具有三維陣列結(jié)構(gòu)的存儲(chǔ)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的技術(shù)是關(guān)于存儲(chǔ)裝置，特別是關(guān)于具有三維陣列結(jié)構(gòu)的存儲(chǔ)裝置。
【背景技術(shù)】
[0002]存儲(chǔ)裝置中可以包含具有兩個(gè)終端的存儲(chǔ)元件，例如電阻式隨機(jī)存取存儲(chǔ)器(RRAM)。數(shù)據(jù)可以通過改變電阻式隨機(jī)存取存儲(chǔ)器(RRAM)中存儲(chǔ)元件的電阻值電平而寫入其中。此存儲(chǔ)元件可以與例如是雙極結(jié)晶體管的晶體管連接，以允許改變此存儲(chǔ)元件的電阻值電平。
[0003]為了提供高密度的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)，存儲(chǔ)元件和晶體管可以利用疊層陣列結(jié)構(gòu)方式排列。傳統(tǒng)的三維陣列結(jié)構(gòu)可以在有限的硅晶圓面積中提供一種較為緊密的存儲(chǔ)元件和晶體管的三維陣列。如此傳統(tǒng)的三維陣列結(jié)構(gòu)是利用一層接著一層的方式制造，其通常稱為疊層工藝。此疊層工藝是十分昂貴且消耗時(shí)間的，特別是在工藝尺寸進(jìn)一步微縮而需要先進(jìn)光刻工藝的情況下變的更加驚人。因此，需要一種能夠?yàn)楦呙芏却鎯?chǔ)裝置提供較為節(jié)省成本的三維陣列結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0004]此處所描述的第一實(shí)施例是關(guān)于一種存儲(chǔ)裝置，其包含一存儲(chǔ)層具有第一及第二表面部分，且與一共同電極連接；以及第一及第二晶體管陣列。此第一及第二晶體管陣列包含晶體管分別與該存儲(chǔ)層的該第一及第二表面部分連接，其中該第一晶體管陣列中的每一個(gè)晶體管可以操作用來將該存儲(chǔ)層的該第一表面部分的一個(gè)別記憶儲(chǔ)存區(qū)域?qū)ぶ?，且該第二晶體管陣列中的每一個(gè)晶體管可以操作用來將該存儲(chǔ)層的該第二表面部分的一個(gè)別記憶儲(chǔ)存區(qū)域?qū)ぶ贰Ｆ渲性摰谝痪w管陣列包含共同柱狀結(jié)構(gòu)(例如是集極/射極，即集極或射極，當(dāng)柱狀結(jié)構(gòu)為集極時(shí)連接結(jié)構(gòu)為射極，當(dāng)柱狀結(jié)構(gòu)為射極時(shí)連接結(jié)構(gòu)為集極)橫向的放置通過多個(gè)共同基極，且安置于該第一晶體管陣列每一行中的晶體管分享一共同柱狀結(jié)構(gòu)，及安置于該第一晶體管陣列每一列中的晶體管分享一共同基極結(jié)構(gòu)。此外該第一晶體管陣列中的每一個(gè)晶體管包含一連接結(jié)構(gòu)(例如是射極/集極，即射極或集極，當(dāng)連接結(jié)構(gòu)為射極時(shí)柱狀結(jié)構(gòu)為集極，當(dāng)連接結(jié)構(gòu)為集極時(shí)柱狀結(jié)構(gòu)為射極)與一各自的共同柱狀結(jié)構(gòu)通過一共同基極分隔。該第二晶體管陣列包含共同柱狀結(jié)構(gòu)橫向的放置通過多個(gè)共同基極使得安置于該第二晶體管陣列每一行中的晶體管分享一共同柱狀結(jié)構(gòu)，及安置于該第二晶體管陣列每一列中的晶體管分享一共同基極結(jié)構(gòu)。此外，該第二晶體管陣列中的每一個(gè)晶體管包含一連接結(jié)構(gòu)與一各自的共同柱狀結(jié)構(gòu)通過一共同基極分隔，且與該存儲(chǔ)層的該第二表面部分連接。
[0005]此處所描述的第二實(shí)施例是關(guān)于一種具有三維陣列結(jié)構(gòu)的存儲(chǔ)裝置。該存儲(chǔ)裝置包含多個(gè)電極；存儲(chǔ)層具有相對(duì)的第一及第二表面部分，且與該多個(gè)電極的一電極連接，其中該存儲(chǔ)層沿著一第一方向(例如是Y軸方向)上彼此分隔；晶體管陣列結(jié)構(gòu)于該存儲(chǔ)層之間。其中每一個(gè)晶體管陣列結(jié)構(gòu)包含:多個(gè)共同柱狀結(jié)構(gòu)(例如是集極/射極)在一第二方向(例如是Z軸方向)上延伸；多個(gè)共同基極結(jié)構(gòu)在一第三方向(例如是X軸方向)上延伸，其中該多個(gè)共同柱狀結(jié)構(gòu)通過多個(gè)共同基極而橫向的放置。每一個(gè)晶體管陣列結(jié)構(gòu)更包含第一多個(gè)連接結(jié)構(gòu)結(jié)構(gòu)(例如是射極/集極)中的每一個(gè)在該第一方向上延伸，且與該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極結(jié)構(gòu)之一分隔，且第一多個(gè)連接結(jié)構(gòu)與一第一存儲(chǔ)層的該第一表面部分連接；及第二多個(gè)連接結(jié)構(gòu)中的每一個(gè)在該第一方向上延伸，且與該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極結(jié)構(gòu)之一分隔，且第二多個(gè)連接結(jié)構(gòu)與一第二存儲(chǔ)層的該第二表面部分連接。該第一存儲(chǔ)層的該第一表面部分與該第二存儲(chǔ)層的該第二表面部分面對(duì)面。
[0006]此處所描述的第三實(shí)施例是關(guān)于一種形成三維陣列結(jié)構(gòu)的方法。此處所揭露的方法包含形成一第一中間結(jié)構(gòu)包含半導(dǎo)體層與介電層交錯(cuò)排列；注入第一型態(tài)雜質(zhì)于每一層該半導(dǎo)體層的第一多個(gè)區(qū)域中；注入第二型態(tài)雜質(zhì)于每一層該半導(dǎo)體層的第二多個(gè)區(qū)域中；除去該第一中間結(jié)構(gòu)的一部分以形成一中間陣列包含多個(gè)多個(gè)連接結(jié)構(gòu)(例如是射極/集極)在沿著一第一方向上由沿著一第二方向上延伸的該多個(gè)共同基極分隔，其中該多個(gè)連接結(jié)構(gòu)具有該第一型態(tài)的雜質(zhì)且該多個(gè)基極結(jié)構(gòu)具有該第二型態(tài)的雜質(zhì)；蝕刻通過該多個(gè)基極結(jié)構(gòu)及該交錯(cuò)的介電層使得在該多個(gè)基極結(jié)構(gòu)中定義出第一多個(gè)孔洞，該第一多個(gè)孔洞與該多個(gè)連接結(jié)構(gòu)靠近且沿著一第三方向上延伸；使用一半導(dǎo)體材料填充該第一多個(gè)孔洞以形成多個(gè)具有該第一型態(tài)雜質(zhì)的多個(gè)共同柱狀結(jié)構(gòu)(例如是集極/射極)；蝕刻通過該第一中間結(jié)構(gòu)中的該多個(gè)連接結(jié)構(gòu)中的每一個(gè)及其間的該交錯(cuò)介電層以形成彼此分隔的多個(gè)晶體管結(jié)構(gòu)；以及沉積存儲(chǔ)層及導(dǎo)電層與該存儲(chǔ)層連接，其中該存儲(chǔ)層放置于該晶體管結(jié)構(gòu)之間且與相鄰晶體管結(jié)構(gòu)的連接結(jié)構(gòu)連接。
[0007]此處所描述的第三實(shí)施例是關(guān)于一種存儲(chǔ)裝置包含第一及第二電極和第一及第二存儲(chǔ)結(jié)構(gòu)分別與該第一及第二電極連接，其中該第一及第二存儲(chǔ)結(jié)構(gòu)彼此分隔。此處揭露的存儲(chǔ)裝置更包含多個(gè)共同基極結(jié)構(gòu)介于該第一及第二存儲(chǔ)結(jié)構(gòu)之間，該些共同基極結(jié)構(gòu)是彼此平行地延伸，以及多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極而橫向的放置，以及多個(gè)共同連接結(jié)構(gòu)，該多個(gè)共同連接器結(jié)構(gòu)中的每一個(gè)將該多個(gè)共同基極結(jié)構(gòu)之一與該第一及第二存儲(chǔ)結(jié)構(gòu)之一連接。在一實(shí)施例中，該共同基極結(jié)構(gòu)、共同柱狀結(jié)構(gòu)及共同連接結(jié)構(gòu)定義多個(gè)雙極結(jié)晶體管。
[0008]柱狀結(jié)構(gòu)于實(shí)施例中例如是集極/射極結(jié)構(gòu)，連接結(jié)構(gòu)于實(shí)施例中例如是射極/集極。當(dāng)所需電流方向逆轉(zhuǎn)時(shí)，三維陣列的尋址功能不變，只需將集極及射極的定義對(duì)調(diào)即可。
【專利附圖】

【附圖說明】
[0009]圖1顯示一個(gè)雙極結(jié)晶體管裝置的三維結(jié)構(gòu)的剖面示意圖。
[0010]圖2A和圖2B顯示本發(fā)明一個(gè)實(shí)施例的包含有圖1中所示雙極結(jié)晶體管裝置的單一存儲(chǔ)單元的立體圖及側(cè)視圖。
[0011]圖3A和圖3B顯不本發(fā)明另一個(gè)實(shí)施例的包含有圖1中所不雙極結(jié)晶體管裝置的單一存儲(chǔ)單元的立體圖及側(cè)視圖。
[0012]圖4A顯示本發(fā)明第一實(shí)施例的包含圖1中的雙極結(jié)晶體管裝置的一存儲(chǔ)單元范例示意圖。[0013]圖4B顯示本發(fā)明第二實(shí)施例的包含圖1中的雙極結(jié)晶體管裝置的一存儲(chǔ)單元范例示意圖。
[0014]圖4C顯示本發(fā)明第三實(shí)施例的包含圖1中的雙極結(jié)晶體管裝置的一一存儲(chǔ)單元范例示意圖。
[0015]圖4D顯示本發(fā)明第四實(shí)施例的包含圖1中的雙極結(jié)晶體管裝置的一存儲(chǔ)單元范例示意圖。
[0016] 圖5A顯示本發(fā)明一范例三維陣列結(jié)構(gòu)的立體圖。
[0017]圖5B顯示將圖5A的一部分放大的本發(fā)明一范例三維陣列結(jié)構(gòu)的立體圖。
[0018]圖5C顯示根據(jù)本發(fā)明實(shí)施例將在圖5A及圖5B的范例三維陣列結(jié)構(gòu)中所定義的元件的示意圖。
[0019]圖6A及圖6B顯示一個(gè)包含圖5A中所示三維陣列結(jié)構(gòu)的存儲(chǔ)裝置的第一譯碼機(jī)制示意圖。
[0020]圖7A及圖7B顯示一個(gè)包含圖5A中所示三維陣列結(jié)構(gòu)的存儲(chǔ)裝置的第二譯碼機(jī)制示意圖。
[0021]圖8A及圖8B顯示一個(gè)包含圖5A中所示三維陣列結(jié)構(gòu)的存儲(chǔ)裝置的第三譯碼機(jī)制示意圖。
[0022]圖9A顯示一個(gè)形成如圖5A中所示本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的第一中間結(jié)構(gòu)的范例工藝剖面圖。
[0023]圖9B顯示一個(gè)形成如圖5A中本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的第一中間結(jié)構(gòu)的修改替代范例工藝剖面圖。
[0024]圖9C顯示一個(gè)形成如圖5A中本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的中間陣列結(jié)構(gòu)的范例工藝剖面圖。
[0025]圖9D顯示一個(gè)形成如圖5A中本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的中間陣列結(jié)構(gòu)的修改替代范例工藝剖面圖。
[0026]圖9E顯示一個(gè)形成如圖5A中本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的立體圖。
[0027]【主要元件符號(hào)說明】
[0028]100:雙極結(jié)晶體管裝置
[0029]102:射極
[0030]104:基極
[0031]106:集極
[0032]200,300:存儲(chǔ)單元
[0033]202、302、502、944:存儲(chǔ)層
[0034]204、304、504、946:電極
[0035]500:三維陣列結(jié)構(gòu)
[0036]520:晶體管陣列結(jié)構(gòu)
[0037]522、928:共同集極/射極結(jié)構(gòu)
[0038]526、924:共同基極結(jié)構(gòu)
[0039]530,532,922:第一及第二射極/集極結(jié)構(gòu)
[0040]546:記憶儲(chǔ)存區(qū)域[0041]540、542:第一及第二晶體管陣列
[0042]544:晶體管
[0043]600:存儲(chǔ)裝置
[0044]602A ?C、702A ?C、802A ?C:X 譯碼器
[0045]604A ?C、704A ?B、804A ?D:Y 譯碼器
[0046]606Α ?C、706A ?D、806A ?D:Z 譯碼器
[0047]902:半導(dǎo)體層
[0048]904:介電層
[0049]926:孔洞
【具體實(shí)施方式】
[0050]圖1顯示一個(gè)雙極結(jié)晶體管裝置100的三維結(jié)構(gòu)的剖面示意圖。此雙極結(jié)晶體管裝置100包含一第一、第二、及第三部分102、104和106。此第一部分102可以和第二部分104連接，且和第三部分106分隔，其是放置于通過第二部分104?？梢岳斫獾氖谴穗p極結(jié)晶體管裝置100的第一、第二、及第三部分102、104和106可以包含半導(dǎo)體材料且可以組態(tài)為包含允許不同導(dǎo)電型態(tài)組合的雜質(zhì)。在一例示范例中，第一及第三部分102和106兩者皆為例如是N型或是P型的第一導(dǎo)電型態(tài)，而第二部分104則是與第一及第三部分102和106相反的第二導(dǎo)電型態(tài)。分享相同的導(dǎo)電型態(tài)，第一及第三部分102和106可以定義為雙極結(jié)晶體管裝置100的射極或集極。更特定的是，第一及第三部分102和106之一者可以具有較高濃度的雜質(zhì)而定義為雙極結(jié)晶體管裝置100的射極，而第一及第三部分102和106之另一者可以具有較低濃度的雜質(zhì)而定義為雙極結(jié)晶體管裝置100的集極。因?yàn)槠淇梢越惶媸褂脼樯錁O或集極，第一部分102在此稱為射極/集極結(jié)構(gòu)102。因?yàn)楦鶕?jù)相對(duì)于第一部分102的濃度而可以決定是作為射極或集極，第三部分106在此也稱為集極/射極結(jié)構(gòu)106。而具有第二導(dǎo)電型態(tài)的第二部分104在此稱為基極104。
[0051]圖2A顯示一個(gè)包含有圖1中所示雙極結(jié)晶體管裝置100的單一存儲(chǔ)單元200的立體圖。圖2B則顯示此單一存儲(chǔ)單元200的側(cè)視圖。此單一存儲(chǔ)單元200可以進(jìn)一步包含一存儲(chǔ)層202與雙極結(jié)晶體管裝置100連接及一電極204與存儲(chǔ)層202連接。此存儲(chǔ)層202與雙極結(jié)晶體管裝置100和電極204交互連接，且可以是一個(gè)例如是氧化鉿、氧化鎢或是GexSbyTez等的電阻電荷層。此射極/集極結(jié)構(gòu)102與存儲(chǔ)層202連接使得在一記憶儲(chǔ)存區(qū)域206靠近射極/集極結(jié)構(gòu)102與存儲(chǔ)層202結(jié)處的電阻值可以隨著電極層204、集極/射極結(jié)構(gòu)106和基極104的電壓變動(dòng)而跟著變動(dòng)。必須理解的是，當(dāng)此發(fā)明中搭配一個(gè)存儲(chǔ)裝置，每一個(gè)記憶儲(chǔ)存區(qū)域206可以被視為此存儲(chǔ)裝置中的一個(gè)存儲(chǔ)元件206。
[0052]圖3A顯示一個(gè)包含有圖1中所示雙極結(jié)晶體管裝置100的單一存儲(chǔ)單元300的立體圖。圖3B則顯示此單一存儲(chǔ)單元300的側(cè)視圖。此單一存儲(chǔ)單元300可以進(jìn)一步包含一存儲(chǔ)層302與雙極結(jié)晶體管裝置100連接及一電極304與存儲(chǔ)層302連接。此存儲(chǔ)層302與雙極結(jié)晶體管裝置100和電極304交互連接，且可以是一個(gè)例如是氧化鉿、氧化鎢或是GexSbyTez等的電阻電荷層。此射極/集極結(jié)構(gòu)102與存儲(chǔ)層302連接使得在一記憶儲(chǔ)存區(qū)域306靠近射極/集極結(jié)構(gòu)102與存儲(chǔ)層302結(jié)處的電阻值可以隨著電極層304、集極/射極結(jié)構(gòu)106和基極104的電壓變動(dòng)而跟著變動(dòng)。必須理解的是，當(dāng)此發(fā)明中搭配一個(gè)存儲(chǔ)裝置，每一個(gè)記憶儲(chǔ)存區(qū)域306可以被視為此存儲(chǔ)裝置中的一個(gè)存儲(chǔ)元件306。
[0053]請(qǐng)參閱圖2A?圖2B及圖3A?圖3B，存儲(chǔ)單元200和300可以具有如上述般的類似電性連接，但是也可以具有不同的實(shí)體組態(tài)。如圖2A?圖2B所示，電極層204可以位于存儲(chǔ)層202的側(cè)表面使得存儲(chǔ)單元200的結(jié)區(qū)域206是包夾于電極層204與射極/集極結(jié)構(gòu)102之間。如圖3A?圖3B所示，電極層304可以位于存儲(chǔ)層302的上表面使得存儲(chǔ)單元300的結(jié)區(qū)域306并沒有包夾在電極層304與射極/集極結(jié)構(gòu)102之間?？梢岳斫獾氖牵景l(fā)明實(shí)施例是采用圖2A?圖2B及圖3A?圖3B之一的組態(tài)。
[0054]圖4A?圖4D顯示雙極結(jié)晶體管裝置100不同組態(tài)的存儲(chǔ)單元范例示意圖。圖4A顯示存儲(chǔ)單元400具有與存儲(chǔ)單元200或300類似的實(shí)體結(jié)構(gòu)，其中射極/集極結(jié)構(gòu)102與存儲(chǔ)元件206或306連接。存儲(chǔ)單元400包括一個(gè)npn雙極結(jié)晶體管，其中射極404和集極406具有N型導(dǎo)電性而基極408具有P型導(dǎo)電性。顯示于圖1?圖3中的射極/集極結(jié)構(gòu)102定義雙極結(jié)晶體管裝置402的射極404，而顯示于圖1?圖3中的集極/射極結(jié)構(gòu)106定義雙極結(jié)晶體管裝置402的集極406。存儲(chǔ)元件206或306與射極404連接。
[0055]圖4B顯示存儲(chǔ)單元410具有與存儲(chǔ)單元200或300類似的實(shí)體結(jié)構(gòu)，其中射極/集極結(jié)構(gòu)102與存儲(chǔ)元件206或306連接。存儲(chǔ)單元410包括一個(gè)pnp雙極結(jié)晶體管412402，其中射極414和集極416具有P型導(dǎo)電性而基極418具有N型導(dǎo)電性。顯示于圖1?圖3中的射極/集極結(jié)構(gòu)102定義雙極結(jié)晶體管裝置412的射極414，而顯示于圖1?圖3中的集極/射極結(jié)構(gòu)106定義雙極結(jié)晶體管裝置412的集極416。存儲(chǔ)元件206或306與射極414連接。
[0056]圖4C顯示存儲(chǔ)單元420具有與存儲(chǔ)單元200或300類似的實(shí)體結(jié)構(gòu)，其中射極/集極結(jié)構(gòu)102與存儲(chǔ)元件206或306連接。存儲(chǔ)單元420包括一個(gè)npn雙極結(jié)晶體管422，其中射極424和集極426具有N型導(dǎo)電性而基極428具有P型導(dǎo)電性。顯示于圖1?圖3中的射極/集極結(jié)構(gòu)102定義雙極結(jié)晶體管裝置422的集極424，而顯示于圖1?圖3中的集極/射極結(jié)構(gòu)106定義雙極結(jié)晶體管裝置422的射極426。存儲(chǔ)元件206或306與集極424連接。
[0057]圖4D顯示存儲(chǔ)單元430具有與存儲(chǔ)單元200或300類似的實(shí)體結(jié)構(gòu)，其中射極/集極結(jié)構(gòu)102與存儲(chǔ)元件206或306連接。存儲(chǔ)單元430包括一個(gè)pnp雙極結(jié)晶體管432，其中集極434和射極436具有P型導(dǎo)電性而基極438具有N型導(dǎo)電性。顯示于圖1?圖3中的射極/集極結(jié)構(gòu)102定義雙極結(jié)晶體管裝置412的集極434，而顯示于圖1?圖3中的集極/射極結(jié)構(gòu)106定義雙極結(jié)晶體管裝置432的射極436。存儲(chǔ)元件206或306與集極434連接。
[0058]請(qǐng)重新參閱圖2A?圖2B及圖3A?圖3B的實(shí)施例，多個(gè)雙極結(jié)晶體管裝置100可以與存儲(chǔ)層204連接以構(gòu)成存儲(chǔ)單元200或300的陣列。如圖2A?圖2B及圖3A?圖3B所示，此存儲(chǔ)層204在第一平面上延伸而射極/集極結(jié)構(gòu)102與基極104則在與第一平面垂直的第二平面上延伸。此集極/射極結(jié)構(gòu)106在與第一平面平行的方向上延伸。如此雙極結(jié)晶體管裝置100的組態(tài)允許構(gòu)成一個(gè)三維陣列結(jié)構(gòu)，其可以使用本發(fā)明實(shí)施例方法經(jīng)濟(jì)地形成，包括形成一雙極結(jié)晶體管裝置100陣列及將此雙極結(jié)晶體管裝置100陣列與存儲(chǔ)層204連接。如此方法的范例實(shí)施例會(huì)于以下加以描述。
[0059]請(qǐng)參閱圖5A,顯示一范例三維陣列結(jié)構(gòu)500的立體圖。此陣列結(jié)構(gòu)500包括多個(gè)電極502和存儲(chǔ)層504，每一個(gè)存儲(chǔ)層504具有相對(duì)的第一及第二表面部分506、508且與多個(gè)電極502之一連接。此存儲(chǔ)層在一個(gè)標(biāo)不為方向箭頭510的第一方向上分隔。圖5B顯示一介于第一和第二存儲(chǔ)層504A、504B之間的代表性晶體管陣列結(jié)構(gòu)520的進(jìn)一步放大圖。
[0060]請(qǐng)參閱圖5A和圖5B，在一實(shí)施例中，每一個(gè)晶體管陣列結(jié)構(gòu)520包括多個(gè)集極/射極結(jié)構(gòu)522每一個(gè)均在一個(gè)標(biāo)示為方向箭頭524的第二方向上延伸。每一個(gè)晶體管陣列結(jié)構(gòu)520進(jìn)一步包括多個(gè)共同基極結(jié)構(gòu)526每一個(gè)均在一個(gè)標(biāo)不為方向箭頭528的第三方向上延伸。必須明了的是第一、第二和第三方向可以有許多種不同的組合，因此構(gòu)成許多不同的陣列組態(tài)。在一范例實(shí)施例中，第二和第三方向524、528可以互相正交。此外,第一方向也可以和第二與第三方向524、528可以互相正交已擁許更有效率的空間運(yùn)用。
[0061]在一實(shí)施例中，多個(gè)集極/射極結(jié)構(gòu)522是穿過多個(gè)共同基極結(jié)構(gòu)526放置。此夕卜，每一個(gè)晶體管陣列結(jié)構(gòu)520可以包括多個(gè)第一及第二射極/集極結(jié)構(gòu)530、532。多個(gè)第一射極/集極結(jié)構(gòu)530中的每一個(gè)與存儲(chǔ)層504之一的第一表面部分506連接，而多個(gè)第二射極/集極結(jié)構(gòu)532中的每一個(gè)與存儲(chǔ)層504之一的第二表面部分508連接。多個(gè)第一射極/集極結(jié)構(gòu)530中的每一個(gè)在第一方向上延伸且與多個(gè)集極/射極結(jié)構(gòu)522彼此由多個(gè)共同基極結(jié)構(gòu)526之一分隔。多個(gè)第二射極/集極結(jié)構(gòu)532中的每一個(gè)在第一方向上延伸且與多個(gè)集極/射極結(jié)構(gòu)522彼此由多個(gè)共同基極結(jié)構(gòu)526之一分隔。必須理解的是圖5A和圖5B所示的結(jié)構(gòu)中，存儲(chǔ)層504之一的第一表面部分506與存儲(chǔ)層504之下一層的第二表面部分508相對(duì)而視。
[0062]請(qǐng)參閱圖5C，在此例示實(shí)施例中，每一個(gè)晶體管陣列結(jié)構(gòu)520定義第一及第二晶體管陣列540、542于第一及第二存儲(chǔ)層504A、504B之間。第一及第二晶體管陣列540、542包含操作上可以用來尋址第一獲第二存儲(chǔ)層504A、504B中的個(gè)別記憶儲(chǔ)存區(qū)域546、546'之晶體管544、544'。第一晶體管陣列540中的每一個(gè)晶體管544包含多個(gè)第一射極/集極結(jié)構(gòu)530之一而第二晶體管陣列542中的每一個(gè)晶體管544'則包含多個(gè)第二射極/集極結(jié)構(gòu)532之一。在一實(shí)施例中，安排在第一及第二晶體管陣列540、542每一行中的晶體管544、544'分享多個(gè)共同基極結(jié)構(gòu)526之一。在一實(shí)施例中，第一晶體管陣列540中的每一個(gè)晶體管544與第二晶體管陣列542中的相鄰晶體管54V構(gòu)成一個(gè)超級(jí)存儲(chǔ)單元，且與每一個(gè)超級(jí)存儲(chǔ)單元相鄰的晶體管544、544'分享多個(gè)集極/射極結(jié)構(gòu)522之一及多個(gè)共同基極結(jié)構(gòu)526之一。
[0063]必須理解的是，根據(jù)集極/射極結(jié)構(gòu)522和射極/集極結(jié)構(gòu)530的雜質(zhì)濃度與型態(tài)，可以構(gòu)成不同型態(tài)的存儲(chǔ)裝置。為了構(gòu)成包含如圖4A和圖4B所示的存儲(chǔ)單元400或410結(jié)構(gòu)，安排在第一及第二晶體管陣列540、542每一行中的晶體管544、544/分享一共同集極結(jié)構(gòu)522且可以包含一個(gè)和共同集極結(jié)構(gòu)522由多個(gè)共同基極結(jié)構(gòu)526的一分隔的射極結(jié)構(gòu)530、532。為了構(gòu)成包含如圖4A和圖4B所示的存儲(chǔ)單元420或430結(jié)構(gòu)，安排在第一及第二晶體管陣列每一行中的晶體管544、544'分享一共同射極結(jié)構(gòu)522且可以包含一個(gè)和共同射極結(jié)構(gòu)522由多個(gè)共同基極結(jié)構(gòu)526之一分隔的集極結(jié)構(gòu)530、532。
[0064]圖6A及圖6B顯示一個(gè)包含此三維陣列結(jié)構(gòu)500的存儲(chǔ)裝置600的示意圖，及一個(gè)第一譯碼機(jī)制在操作上用來存取此三維陣列結(jié)構(gòu)500中的存儲(chǔ)單元。此存儲(chǔ)裝置600包含X譯碼器602A?C、Y譯碼器604A?C、及Z譯碼器606A?C與此三維陣列結(jié)構(gòu)500連接以讀取及寫入此處定義的存儲(chǔ)單元。
[0065]請(qǐng)參閱圖5A?圖5C及圖6B，定義出三維陣列結(jié)構(gòu)500的晶體管結(jié)構(gòu)可以使用存儲(chǔ)層504作為參考點(diǎn)而明了。在一實(shí)施例中，一第一晶體管陣列540是定義為第一晶體管陣列結(jié)構(gòu)520，其定義晶體管544與存儲(chǔ)層504的第一表面部分506連接。一第二晶體管陣列542是定義為第二晶體管陣列結(jié)構(gòu)520，其定義晶體管544'與相同存儲(chǔ)層504的第二表面部分508連接。在第一晶體管陣列540中的每一個(gè)晶體管544在操作上可以尋址存儲(chǔ)層504的第一表面部分506上的記憶儲(chǔ)存區(qū)域546，且在第二晶體管陣列542中的每一個(gè)晶體管544'在操作上可以尋址存儲(chǔ)層504的第二表面部分508上的記憶儲(chǔ)存區(qū)域546'。
[0066]請(qǐng)參閱圖6A及圖6B，在此例示的實(shí)施例中，每一個(gè)X譯碼器602A?C與電極502之一連接，每一個(gè)Y譯碼器604A?C與多個(gè)在每一個(gè)晶體管陣列結(jié)構(gòu)520中包含一共同集極/射極結(jié)構(gòu)的522集極/射極結(jié)構(gòu)522之一連接，每一個(gè)Z譯碼器606A?C與多個(gè)在每一個(gè)晶體管陣列結(jié)構(gòu)520中包含一共同基極結(jié)構(gòu)的基極結(jié)構(gòu)526之一連接。
[0067]此第一譯碼機(jī)制的操作原理可以利用第6B圖解釋。在此例示的實(shí)施例中，當(dāng)選取X譯碼器602A、Y譯碼器604A和Z譯碼器606A的組合后，即選取了兩個(gè)記憶儲(chǔ)存區(qū)域546、546'。在其他的X、Y、Z譯碼器的組合中也會(huì)得到類似的結(jié)果。其結(jié)果是，記憶儲(chǔ)存區(qū)域546,546/的半數(shù)包含重復(fù)的記憶信息，其導(dǎo)致一個(gè)較小的存儲(chǔ)器密度。
[0068]圖7A及圖7B顯示一個(gè)包含此三維陣列結(jié)構(gòu)500的存儲(chǔ)裝置600的示意圖，及一個(gè)改良的第一譯碼機(jī)制在操作上用來存取此三維陣列結(jié)構(gòu)500中的存儲(chǔ)單元。如圖中所示，電極502與X譯碼器702A?C連接。晶體管520A、520B與相同的存儲(chǔ)層504連接，第一晶體管520A的多個(gè)共同集極/射極結(jié)構(gòu)522A及第二晶體管520B的多個(gè)共同集極/射極結(jié)構(gòu)522B與不同的Y譯碼器704A、704B連接。第一和第二晶體管520A、520B的多個(gè)共同基極結(jié)構(gòu)526與多個(gè)Z譯碼器706A?D連接。
[0069]此改良的譯碼機(jī)制的操作原理可以利用圖7B解釋。在此例示的實(shí)施例中，當(dāng)選取X譯碼器702A、Y譯碼器704A和Z譯碼器706B的組合后，僅選取了一個(gè)記憶儲(chǔ)存區(qū)域546'。雖然記憶儲(chǔ)存區(qū)域546與記憶儲(chǔ)存區(qū)域546'分享相同的X譯碼器702A、和Z譯碼器706B，但是因?yàn)楣餐瘶O/射極結(jié)構(gòu)522A和共同集極/射極結(jié)構(gòu)522B是與不同的Y譯碼器連接，記憶儲(chǔ)存區(qū)域546并不會(huì)由Y譯碼器704A讀取或?qū)ぶ?。如此，并不像圖6A及圖6B中所顯示的尋址機(jī)制將記憶儲(chǔ)存區(qū)域546、546'程序化，在圖7A及圖7B中的記憶儲(chǔ)存區(qū)域546、546'并不包含重復(fù)的記憶信息，其導(dǎo)致一個(gè)增加的存儲(chǔ)器密度。
[0070]雖然增加了存儲(chǔ)器密度，將共同集極/射極結(jié)構(gòu)522A和共同集極/射極結(jié)構(gòu)522B與不同的Y譯碼器704A、704B連接導(dǎo)致了在此三維陣列結(jié)構(gòu)500頂端部分使用了兩倍數(shù)目的Y譯碼器。為了允許在三維陣列結(jié)構(gòu)500的一端形成及圖案化更多數(shù)目的Y譯碼器，此晶體管陣列無法像沒有額外Y譯碼器一般的緊密。其結(jié)果是，存儲(chǔ)器密度仍無法合理化。
[0071]圖8A及圖8B顯示一個(gè)包含此三維陣列結(jié)構(gòu)500的存儲(chǔ)裝置800的示意圖，及一個(gè)較佳的譯碼機(jī)制在操作上用來存取此三維陣列結(jié)構(gòu)500中的存儲(chǔ)單元而達(dá)到較佳的存儲(chǔ)器密度。如圖中所示，電極502與X譯碼器802A?C連接。晶體管520A、520B與相同的存儲(chǔ)層504連接，第一晶體管520A及第二晶體管520B的多個(gè)共同集極/射極結(jié)構(gòu)522A、與多個(gè)Y譯碼器804A?D連接。第一晶體管520A的多個(gè)共同基極結(jié)構(gòu)526A和第二晶體管520B的多個(gè)共同基極結(jié)構(gòu)526B分別與不同的Z譯碼器806A?D、808A?D連接。Z譯碼器806A?D、808A?D是位于此三維陣列結(jié)構(gòu)500的相對(duì)側(cè)。
[0072]此較佳的譯碼機(jī)制的操作原理可以利用圖SB解釋。在此例示的實(shí)施例中，當(dāng)選取X譯碼器802C、Y譯碼器804A和Z譯碼器806C的組合后，僅選取了一個(gè)記憶儲(chǔ)存區(qū)域546'。雖然記憶儲(chǔ)存區(qū)域546與記憶儲(chǔ)存區(qū)域546'分享相同的Y譯碼器804A、和X譯碼器802C，但是因?yàn)楣餐鶚O結(jié)構(gòu)526A和共同基極結(jié)構(gòu)526B是分別與不同的Z譯碼器806A?D、808A?D連接，記憶儲(chǔ)存區(qū)域546并不會(huì)由Z譯碼器806C讀取或?qū)ぶ贰Ｈ绱?，并不像圖6A及圖6B中所顯示的尋址機(jī)制將記憶儲(chǔ)存區(qū)域546、546'程序化，在圖8A及圖8B中的記憶儲(chǔ)存區(qū)域546、546'并不包含重復(fù)的記憶信息，其導(dǎo)致一個(gè)增加的存儲(chǔ)器密度。
[0073]更進(jìn)一步而言，必須理解的是雖然在圖8A及圖SB實(shí)施例中的Z譯碼器數(shù)目相較于圖6A、圖6B、圖7A及圖7B而言是增加的，這些額外的Z譯碼器是放置在此三維陣列結(jié)構(gòu)500的另一側(cè)而不是如圖7A及圖7B般緊密地排列在此三維陣列結(jié)構(gòu)500的同一側(cè)。因?yàn)檫@樣的排列，此三維陣列結(jié)構(gòu)500的晶體管陣列密度幾乎沒有改變，其導(dǎo)致了存儲(chǔ)裝置800的存儲(chǔ)器密度優(yōu)化。
[0074]必須理解的是，本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的晶體管陣列提供了制造如此三維陣列結(jié)構(gòu)在成本及難度方面的改良。圖9A?圖9E會(huì)顯示一個(gè)形成本發(fā)明實(shí)施例的三維陣列結(jié)構(gòu)的范例工藝剖面圖。
[0075]圖9A顯示第一中間結(jié)構(gòu)900，其包含半導(dǎo)體層902與介電層904交錯(cuò)排列。此半導(dǎo)體層可以是業(yè)界熟知的半導(dǎo)體材料，例如硅。此介電層可以是業(yè)界熟知的介電材料，例如
氧化硅。
[0076]圖9B顯示將每一層半導(dǎo)體層902中注入第一型態(tài)雜質(zhì)于第一多個(gè)區(qū)域908及注入第二型態(tài)雜質(zhì)于第二多個(gè)區(qū)域910后的第一中間結(jié)構(gòu)900。此半導(dǎo)體層可以是業(yè)界熟知的半導(dǎo)體材料，例如硅。此雜質(zhì)的注入可以使用業(yè)界熟知的離子注入技術(shù)，例如離子注入。
[0077]圖9C顯示將第一中間結(jié)構(gòu)900 —部分使用業(yè)界熟知的光刻和蝕刻工藝移除后的第二中間結(jié)構(gòu)920。此第二中間結(jié)構(gòu)920包括多個(gè)射極/集極結(jié)構(gòu)922在沿著第一方向510上由多個(gè)沿著第二方向528上延伸的共同基極結(jié)構(gòu)924分隔。該多個(gè)射極/集極結(jié)構(gòu)922具有第一型態(tài)雜質(zhì)而該多個(gè)共同基極結(jié)構(gòu)924則具有第二型態(tài)雜質(zhì)。
[0078]圖9D顯示于孔洞926使用介電材料填充以及將第二中間陣列結(jié)構(gòu)920平坦化之后的第二中間陣列結(jié)構(gòu)920。此外，此第二中間陣列結(jié)構(gòu)920也可以使用(I)蝕刻通過多個(gè)共同基極結(jié)構(gòu)924及交錯(cuò)介電層904使得在多個(gè)共同基極結(jié)構(gòu)924中定義出第一多個(gè)孔洞以及(2)使用半導(dǎo)體材料填充第一多個(gè)孔洞而構(gòu)具有第一型態(tài)雜質(zhì)的多個(gè)共同集極/射極結(jié)構(gòu)928，來進(jìn)行修改。此多個(gè)孔洞以及多個(gè)共同集極/射極結(jié)構(gòu)928可以位于多個(gè)射極/集極結(jié)構(gòu)922附近且在第三方向524上延伸。在此范例實(shí)施例中，形成多個(gè)共同集極/射極結(jié)構(gòu)928的半導(dǎo)體材料可以是摻雜硅，而且可以使用業(yè)界熟知的栓塞蝕刻技術(shù)來形成此多個(gè)孔洞。
[0079]圖9E顯示由(I)蝕刻通過中間陣列結(jié)構(gòu)920的多個(gè)射極/集極結(jié)構(gòu)922及其間的交錯(cuò)介電層904以構(gòu)成多個(gè)彼此分隔的晶體管結(jié)構(gòu)942;以及(2)沉積存儲(chǔ)層944及導(dǎo)電層946來與存儲(chǔ)層944連接，構(gòu)成的三維結(jié)構(gòu)940。此存儲(chǔ)層944是放置在晶體管結(jié)構(gòu)942之間且與相鄰晶體管結(jié)構(gòu)942的射極/集極結(jié)構(gòu)922連接。必須理解的是，晶體管結(jié)構(gòu)942、存儲(chǔ)層944及導(dǎo)電層946可以根據(jù)本發(fā)明不同實(shí)施例中的組態(tài)方式形成。為了形成圖6A、圖6B、圖7A、圖7B、圖8A或圖8B中的存儲(chǔ)裝置，此三維結(jié)構(gòu)940可以通過分別將導(dǎo)電層946、多個(gè)共同集極/射極結(jié)構(gòu)928、多個(gè)共同基極結(jié)構(gòu)924與X譯碼器、Y譯碼器和Z譯碼器而進(jìn)行調(diào)整。
[0080] 本發(fā)明的柱狀結(jié)構(gòu)于具體實(shí)施例中可為例如是集極/射極結(jié)構(gòu)，而連接結(jié)構(gòu)于實(shí)施例中可為例如是射極/集極。
[0081 ] 本發(fā)明的較佳實(shí)施例與范例詳細(xì)揭露如上，但應(yīng)了解為上述范例僅作為范例，非用以限制專利的范圍。就熟知技藝的人而言，自可輕易依據(jù)隨附權(quán)利要求范圍對(duì)相關(guān)技術(shù)進(jìn)行修改與組合。
【權(quán)利要求】
1.一種存儲(chǔ)裝置，包含: 一存儲(chǔ)層具有相對(duì)的第一及第二表面部分，且該第一及第二表面部分均與一共同電極連接； 第一及第二晶體管陣列，包含晶體管分別與該存儲(chǔ)層的該第一及第二表面部分連接，其中該第一晶體管陣列中的每一個(gè)晶體管可以操作用來將該存儲(chǔ)層的該第一表面部分的一個(gè)別記憶儲(chǔ)存區(qū)域?qū)ぶ罚以摰诙w管陣列中的每一個(gè)晶體管可以操作用來將該存儲(chǔ)層的該第二表面部分的一個(gè)別記憶儲(chǔ)存區(qū)域?qū)ぶ罚? 其中該第一晶體管陣列包含共同柱狀結(jié)構(gòu)，該共同柱狀結(jié)構(gòu)通過橫向放置的多個(gè)共同基極; 其中安置于該第一晶體管陣列每一行中的晶體管分享一共同柱狀結(jié)構(gòu)，及安置于該第一晶體管陣列每一列中的晶體管分享一共同基極結(jié)構(gòu)；以及 其中該第一晶體管陣列中的每一個(gè)晶體管包含一連接結(jié)構(gòu)，該連接結(jié)構(gòu)通過一共同基極與一各自的共同柱狀結(jié)構(gòu)分隔，且該連接結(jié)構(gòu)與該存儲(chǔ)層連接。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其中: 該第二晶體管陣列包含共同柱狀結(jié)構(gòu)，該共同柱狀結(jié)構(gòu)通過橫向放置的多個(gè)共同基極； 安置于該第二晶體管陣列每一行中的晶體管分享該共同柱狀結(jié)構(gòu)之一，且安置于該第二晶體管陣列每一列中的晶體管分享一共同基極結(jié)構(gòu)；以及 其中該第二晶體管陣列中的每·一個(gè)晶體管包含一連接結(jié)構(gòu)，該連接結(jié)構(gòu)通過一共同基極與一各自的共同柱狀結(jié)構(gòu)分隔，且該連接結(jié)構(gòu)與該存儲(chǔ)層連接。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其中該第一晶體管陣列中的該晶體管包括雙極結(jié)晶體管。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其中該第一晶體管陣列中的該共同柱狀結(jié)構(gòu)包括共同集極/射極結(jié)構(gòu)，且該第一晶體管陣列中每一個(gè)晶體管的該連接構(gòu)包括一射極/集極結(jié)構(gòu)。
5.一種存儲(chǔ)裝置，包含: 多個(gè)電極； 多個(gè)存儲(chǔ)層，該多個(gè)存儲(chǔ)層中的每一個(gè)具有相對(duì)的第一及第二表面部分，且該多個(gè)存儲(chǔ)層中的一個(gè)存儲(chǔ)層與該多個(gè)電極的一電極連接，其中該存儲(chǔ)層沿著一第一方向上彼此分隔; 一個(gè)或多個(gè)晶體管陣列結(jié)構(gòu)于該多個(gè)存儲(chǔ)層之間，其中每一個(gè)晶體管陣列結(jié)構(gòu)包含: 多個(gè)共同柱狀結(jié)構(gòu)，該多個(gè)共同柱狀結(jié)構(gòu)在一第二方向上延伸； 多個(gè)共同基極結(jié)構(gòu)，該多個(gè)共同基極結(jié)構(gòu)在一第三方向上延伸， 其中該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極結(jié)構(gòu)而橫向的放置； 第一多個(gè)連接結(jié)構(gòu)，該第一多個(gè)連接結(jié)構(gòu)中的每一個(gè)在該第一方向上延伸，且與該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極結(jié)構(gòu)之一分隔，且該第一多個(gè)連接結(jié)構(gòu)中的每一個(gè)與該存儲(chǔ)層之一的該第一表面部分或第二表面部分連接。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)裝置，其中: 該第一多個(gè)連接結(jié)構(gòu)中的每一個(gè)與該多個(gè)存儲(chǔ)層中的一第一存儲(chǔ)層的第一表面部分連接； 每一個(gè)晶體管陣列結(jié)構(gòu)更包含第二多個(gè)連接結(jié)構(gòu)，該第二多個(gè)連接結(jié)構(gòu)中的每一個(gè)在該第一方向上延伸，且與該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極結(jié)構(gòu)之一分隔，且該第二多個(gè)連接結(jié)構(gòu)中的每一個(gè)與該多個(gè)存儲(chǔ)層中的一第二存儲(chǔ)層的第二表面部分連接；以及 其中該第一存儲(chǔ)層的該第一表面部分與該第二存儲(chǔ)層的該第二表面部分面對(duì)面。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中: 每一個(gè)晶體管陣列結(jié)構(gòu)構(gòu)成第一及第二晶體管陣列于該第一及第二存儲(chǔ)層之間，且該第一及第二晶體管陣列包含每一個(gè)晶體管可以操作用來將該第一或第二存儲(chǔ)層的一個(gè)別記憶儲(chǔ)存區(qū)域?qū)ぶ罚? 安排在該第一及第二晶體管陣列每一行中的晶體管分享該多個(gè)共同柱狀結(jié)構(gòu)之一，且安排在該第一及第二晶體管 陣列每一列中的晶體管分享該多個(gè)共同基極結(jié)構(gòu)之一；以及 該第一晶體管陣列中的每一個(gè)晶體管包含該第一多個(gè)連接結(jié)構(gòu)之一，且該第二晶體管陣列中的每一個(gè)晶體管包含該第二多個(gè)連接結(jié)構(gòu)之一。
8.一種存儲(chǔ)裝置，包含: 第一及第二電極； 第一及第二存儲(chǔ)結(jié)構(gòu)分別與該第一及第二電極連接，其中該第一及第二存儲(chǔ)結(jié)構(gòu)彼此分隔；以及 多個(gè)共同基極結(jié)構(gòu)，該多個(gè)共同基極結(jié)構(gòu)介于該第一及第二存儲(chǔ)結(jié)構(gòu)之間，該些共同基極結(jié)構(gòu)是彼此平行地延伸； 多個(gè)共同柱狀結(jié)構(gòu)，該多個(gè)共同柱狀結(jié)構(gòu)通過該多個(gè)共同基極而橫向的放置； 多個(gè)共同連接器結(jié)構(gòu)，該多個(gè)共同連接器結(jié)構(gòu)中的一個(gè)將該多個(gè)共同基極結(jié)構(gòu)之一與該第一及第二存儲(chǔ)結(jié)構(gòu)之一連接。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)裝置，其中該共同柱狀結(jié)構(gòu)及共同連接結(jié)構(gòu)具有第一導(dǎo)電型態(tài)，且該共同基極結(jié)構(gòu)具有第二導(dǎo)電型態(tài)。
10.根據(jù)權(quán)利要求8所述的存儲(chǔ)裝置，其中該共同柱狀結(jié)構(gòu)包含集極/射極，而該共同連接結(jié)構(gòu)包含射極/集極。
11.根據(jù)權(quán)利要求8所述的存儲(chǔ)裝置，其中該第一及第二晶體管陣列結(jié)構(gòu)與一存儲(chǔ)層連接，且其中: 每一個(gè)電極與一 X譯碼器連接； 一第一晶體管結(jié)構(gòu)中的多個(gè)共同柱狀結(jié)構(gòu)與一第二晶體管結(jié)構(gòu)中的多個(gè)連接結(jié)構(gòu)連接至不同的Y譯碼器；以及 該第一及第二晶體管陣列中的多個(gè)共同基極結(jié)構(gòu)被連接至多個(gè)Z譯碼器。
【文檔編號(hào)】G11C8/10GK103579279SQ201210272531
【公開日】2014年2月12日 申請(qǐng)日期:2012年8月2日 優(yōu)先權(quán)日:2012年8月2日
【發(fā)明者】李明修, 簡(jiǎn)維志 申請(qǐng)人:旺宏電子股份有限公司