亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

刷新存儲(chǔ)器器件的方法、刷新地址產(chǎn)生器和存儲(chǔ)器器件的制作方法

文檔序號(hào):6739254閱讀:98來源:國知局

專利名稱::刷新存儲(chǔ)器器件的方法、刷新地址產(chǎn)生器和存儲(chǔ)器器件的制作方法
技術(shù)領(lǐng)域
:本發(fā)明一般地涉及在存儲(chǔ)器器件中執(zhí)行刷新,更具體地涉及利用多個(gè)強(qiáng)存儲(chǔ)單元(strongmemorycell)對(duì)弱存fi者單711(weakmemorycell)進(jìn)行刷新IH^(Ieveraging)0
背景技術(shù)
:例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的易失性存儲(chǔ)器器件執(zhí)行刷新操作以保持存儲(chǔ)在存儲(chǔ)單元(memorycell)中的數(shù)據(jù)。如果存儲(chǔ)單元具有比刷新操作的刷新周期短的保持時(shí)間,則具有這樣的存儲(chǔ)單元的一行存儲(chǔ)單元應(yīng)利用一行冗余單元(redundancycell)進(jìn)行替換。隨著存儲(chǔ)單元尺寸的縮小,具有比刷新周期短的保持時(shí)間的存儲(chǔ)單元的數(shù)量有所增加。因此,在常規(guī)的易失性存儲(chǔ)器器件中,應(yīng)該增加冗余單元的行數(shù)。但是,這樣大量的冗余單元增加了易失性存儲(chǔ)器器件的尺寸和復(fù)雜性。
發(fā)明內(nèi)容因此,為了減少冗余存儲(chǔ)單元的數(shù)量,對(duì)弱存儲(chǔ)單元更頻繁地執(zhí)行刷新。在根據(jù)本發(fā)明的一個(gè)方面的刷新存儲(chǔ)器器件的方法中,以刷新周期產(chǎn)生刷新地址。當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元(weakcell)上、而非在具有所述第二地址的第一強(qiáng)單元(strongcell)上執(zhí)行相應(yīng)刷新。此外,當(dāng)刷新地址是第三地址時(shí),在所述第一強(qiáng)單元和具有所述第三地址的第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。只針對(duì)第一、第二和第三地址其中之一存儲(chǔ)地址信息。在本發(fā)明的示范性實(shí)施例中,僅第一、第二和第三地址其中之一被存儲(chǔ),并且,可以從預(yù)定的位關(guān)系(bitrelationship)確定第一、第二和第三地址中的剩余的兩個(gè)。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,第一和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且,當(dāng)刷新地址是第一地址時(shí),在弱單元上執(zhí)行另一刷新,以使弱單元在刷新周期期間被刷新多次。在本發(fā)明的另一示范性實(shí)施例中,把刷新地址與地址信息進(jìn)行比較,以確定刷新地址是否是第二和第三地址中的任何一個(gè)。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且,第一和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)刷新地址是第三地址時(shí),取決于標(biāo)志,在第一和第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,通過反轉(zhuǎn)最高有效位區(qū)分第一和第二地址,并且,通過反轉(zhuǎn)最低有效位區(qū)分第二和第三地址。在本發(fā)明的另一示范性實(shí)施例中,第一、第二和第三地址分別是相應(yīng)行地址。在此情況下,當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱行(weakrow)上、而非在具有第二地址的第一強(qiáng)行(strongrow)上執(zhí)行相應(yīng)刷新。而且,當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)行和具有第三地址的第二強(qiáng)行其中之一上執(zhí)行相應(yīng)刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,通過反轉(zhuǎn)最高有效位區(qū)分第一和第二地址,并且,通過反轉(zhuǎn)不是最高有效位的另一位來區(qū)分第二和第三地址。在本發(fā)明的另一示范性實(shí)施例中,從地址池中選擇第三地址,該地址池具有由第一和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)刷新地址是第二地址時(shí),取決于標(biāo)志,在弱單元和第一強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。此外,當(dāng)刷新地址是第三地址時(shí),取決于標(biāo)志,在弱單元和第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在被選擇的存儲(chǔ)器存儲(chǔ)體(memorybank)中的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新。此外,在未被選擇的存儲(chǔ)器存儲(chǔ)體中的具有第二地址的相應(yīng)單元上執(zhí)行刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)刷新地址是被選擇的存儲(chǔ)器存儲(chǔ)體中的第三地址時(shí),在第一和第二強(qiáng)單元其中之一上執(zhí)行刷新。此外,在未被選擇的存儲(chǔ)器存儲(chǔ)體中具有第三地址的相應(yīng)單元上執(zhí)行刷新。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)刷新地址是多個(gè)第二地址中的任何一個(gè)時(shí),在弱單元上、而非在第二地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)刷新地址是多個(gè)第三地址中的任何一個(gè)時(shí),在第二地址的相應(yīng)單元和多個(gè)第三地址的相應(yīng)單元其中之一上執(zhí)行刷新。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)刷新地址是第三地址時(shí),在第二地址的相應(yīng)單元和第二強(qiáng)單元其中之一上執(zhí)行刷新。在此情況下,存儲(chǔ)第二地址,以用于和刷新地址進(jìn)行比較。此外,每當(dāng)刷新地址是用于多個(gè)存儲(chǔ)器存儲(chǔ)體中的每一個(gè)的相應(yīng)多個(gè)第二地址中的任何一個(gè)時(shí),對(duì)相應(yīng)弱單元執(zhí)行相應(yīng)刷新。在根據(jù)本發(fā)明另一方面的刷新存儲(chǔ)器器件的方法中,以刷新周期產(chǎn)生刷新地址。當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在具有第二地址的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新。此外,當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)單元和具有第三地址的第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。此外,從地址池中選擇第三地址,該地址池具有由第一和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。根據(jù)本發(fā)明另一方面的刷新地址產(chǎn)生器包括計(jì)數(shù)器、地址改變單元和存儲(chǔ)單元(storingunit)。計(jì)數(shù)器以刷新周期產(chǎn)生初始刷新地址。當(dāng)初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生是弱單元的第一地址的最終刷新地址,以使所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新。當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址其中之一的最終刷新地址。此外,具有最終刷新地址的第一和第二強(qiáng)單元其中之一被刷新。存儲(chǔ)單元只存儲(chǔ)第一、第二和第三地址其中之一的地址信息。在本發(fā)明的示范性實(shí)施例中,存儲(chǔ)單元只存儲(chǔ)第一、第二和第三地址其中之一,并且,可從預(yù)定的位關(guān)系確定第一、第二和第三地址中剩余的兩個(gè)。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,第一和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新。此外,當(dāng)初始刷新地址是第一地址時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址,以使弱單元在刷新周期期間被刷新多次。在本發(fā)明的另一示范性實(shí)施例中,刷新地址產(chǎn)生器還包括比較單元,用于把初始刷新地址與地址信息進(jìn)行比較,以確定初始刷新地址是否是第二和第三地址中的任何一個(gè)。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且,第一和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第二和第三地址其中之一的最終刷新地址。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,通過反轉(zhuǎn)最高有效位區(qū)分第一和第二地址,并且,通過反轉(zhuǎn)最低有效位區(qū)分第二和第三地址。在本發(fā)明的另一示范性實(shí)施例中,第一、第二和第三地址分別是相應(yīng)行地址。在此情況下,當(dāng)初始刷新地址是第二地址時(shí),在具有第一地址的弱行上、而非在具有第二地址的第一強(qiáng)行上執(zhí)行刷新。而且,當(dāng)初始刷新地址是第三地址時(shí),在第一強(qiáng)行和具有第三地址的第二強(qiáng)行其中之一上執(zhí)行刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,通過反轉(zhuǎn)最高有效位區(qū)分第一和第二地址,并且,通過反轉(zhuǎn)不是最高有效位的另一位來區(qū)分第二和第三地址。在本發(fā)明的另一示范性實(shí)施例中,從地址池中選擇第三地址,該地址池具有由第一和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)初始刷新地址是第二地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一和第二地址其中之一的最終刷新地址。此外,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一和第三地址其中之一的最終刷新地址。在本發(fā)明的另一示范性實(shí)施例中,存儲(chǔ)單元存儲(chǔ)存儲(chǔ)體(bank)地址信息,以便當(dāng)初始刷新地址是第二地址時(shí),在弱單元上、而非在存儲(chǔ)體地址所指示的被選擇的存儲(chǔ)器存儲(chǔ)體中的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新。此外,在未被選擇的存儲(chǔ)器存儲(chǔ)體中的具有第二地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)初始刷新地址是被選擇的存儲(chǔ)器存儲(chǔ)體中的第三地址時(shí),在第一和第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。此外,在未被選擇的存儲(chǔ)器存儲(chǔ)體中具有第三地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。在本發(fā)明的另一示范性實(shí)施例中,每當(dāng)初始刷新地址是多個(gè)第二地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,當(dāng)初始刷新地址是多個(gè)第三地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第二地址和多個(gè)第三地址其中之一的最終刷新地址。在本發(fā)明的另一示范性實(shí)施例中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二和第三地址其中之一的最終刷新地址。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,存儲(chǔ)單元存儲(chǔ)第二地址,以用于和初始刷新地址進(jìn)行比較。在本發(fā)明的另一示范性實(shí)施例中,每當(dāng)初始刷新地址是用于多個(gè)存儲(chǔ)器存儲(chǔ)體中的每一個(gè)的相應(yīng)多個(gè)第二地址中的任何一個(gè)時(shí),對(duì)相應(yīng)弱單元執(zhí)行相應(yīng)刷新。根據(jù)本發(fā)明的另一方面的刷新地址產(chǎn)生器包括計(jì)數(shù)器和地址改變單元。計(jì)數(shù)器以刷新周期產(chǎn)生初始刷新地址。地址改變單元在初始刷新地址是第二地址時(shí),產(chǎn)生是弱單元的第一地址的最終刷新地址,以使所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新。當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址其中之一的最終刷新地址。具有最終刷新地址的第一和第二強(qiáng)單元其中之一被刷新。從地址池選擇第三地址,該地址池具有由第一和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。在根據(jù)本發(fā)明另一方面的刷新存儲(chǔ)器器件的方法中,以刷新周期產(chǎn)生刷新地址。當(dāng)刷新地址是第二地址時(shí),取決于標(biāo)志,在具有第一地址的弱單元和具有第二地址的第一強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。此外,當(dāng)刷新地址是第三地址時(shí),取決于所述標(biāo)志,在弱單元和具有第三地址的第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新。根據(jù)本發(fā)明的示范性實(shí)施例,當(dāng)標(biāo)志處于第一預(yù)定電平并且刷新地址是第二地址時(shí),在弱單元上、而非在第一強(qiáng)單元上執(zhí)行相應(yīng)刷新。此外,當(dāng)標(biāo)志處于第二預(yù)定電平并且刷新地址是第二地址時(shí),在第一強(qiáng)單元上、而非在弱單元上執(zhí)行相應(yīng)刷新。此外,當(dāng)標(biāo)志處于第二預(yù)定電平并且刷新地址是第三地址時(shí),在弱單元上、而非在第二強(qiáng)單元上執(zhí)行相應(yīng)刷新。此外,當(dāng)標(biāo)志處于第一預(yù)定電平并且刷新地址是第三地址時(shí),在第二強(qiáng)單元上、而非在弱單元上執(zhí)行相應(yīng)刷新。根據(jù)本發(fā)明的進(jìn)一步的示范性實(shí)施例,第一和第二強(qiáng)單元中的每一個(gè)不是在每個(gè)刷新周期都被刷新,并且,弱單元在刷新周期期間被刷新多次。根據(jù)本發(fā)明的另一示范性實(shí)施例,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且,第一和第二強(qiáng)單元均具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。根據(jù)本發(fā)明的一個(gè)方面的刷新地址產(chǎn)生器包括計(jì)數(shù)器和地址改變單元。計(jì)數(shù)器以刷新周期產(chǎn)生初始刷新地址。當(dāng)初始刷新地址是第二地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為弱單元的第一地址和第一強(qiáng)單元的第二地址其中之一的最終刷新地址。當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于所述標(biāo)志產(chǎn)生作為第一地址和第二強(qiáng)單元的第三地址其中之一的最終刷新地址。弱單元或者具有最終刷新地址的第一和第二強(qiáng)單元其中之一被刷新。根據(jù)本發(fā)明的示范性實(shí)施例,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第二地址的最終刷新地址。此外,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第二地址而非第一地址的最終刷新地址。此外,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第三地址的最終刷新地址。此外,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第三地址而非第一地址的最終刷新地址。在本發(fā)明的示范性實(shí)施例中,第一和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且,弱單元在刷新周期期間被刷新多次。在本發(fā)明的進(jìn)一步的示范性實(shí)施例中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且,第一和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。根據(jù)本發(fā)明的方面的存儲(chǔ)器器件包括單元陣列和本發(fā)明的上述示范性實(shí)施例的刷新地址產(chǎn)生器。本發(fā)明可以利用工作于存儲(chǔ)器模塊、移動(dòng)系統(tǒng)或者計(jì)算系統(tǒng)內(nèi)的這種存儲(chǔ)器器件來實(shí)踐。通過參考附圖詳細(xì)描述本發(fā)明的示范性實(shí)施例,本發(fā)明的上面以及其他示范性方面將變得更為清晰,在附圖中圖I是根據(jù)本發(fā)明示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖2是易失性存儲(chǔ)器器件的存儲(chǔ)單元行數(shù)隨最小保持時(shí)間的示范性分布圖;圖3是根據(jù)本發(fā)明的示范性實(shí)施例,根據(jù)圖I的刷新方法執(zhí)行的存儲(chǔ)單元行的示范性刷新的時(shí)序圖;圖4是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行具有刷新調(diào)節(jié)作用的刷新操作的易失性存儲(chǔ)器器件的框圖;圖5是根據(jù)本發(fā)明的示范性實(shí)施例,在圖4的易失性存儲(chǔ)器器件中所包括的刷新地址產(chǎn)生器的框圖;圖6是根據(jù)本發(fā)明的示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖7是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖6執(zhí)行的弱單元行和第一和第二強(qiáng)單元行的示范性刷新的時(shí)序圖;圖8根據(jù)本發(fā)明的示范性實(shí)施例,示出了具有弱單元行和第一和第二強(qiáng)單元行的示范性存儲(chǔ)單元陣列;圖9是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖6的刷新方法的刷新地址產(chǎn)生器的框圖;圖10是根據(jù)本發(fā)明的示范性實(shí)施例,在突發(fā)模式(burstmode)中執(zhí)行的示范性刷新的時(shí)序圖;圖11是根據(jù)本發(fā)明另一示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖12是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行和第一和第二強(qiáng)單元行的另一示范性存儲(chǔ)單元陣列;圖13是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖11的刷新方法的刷新地址產(chǎn)生器的框圖;圖14是根據(jù)本發(fā)明另一示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖15是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行和第一和第二強(qiáng)單元行的另一示范性存儲(chǔ)單元陣列;圖16是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖14的刷新方法的刷新地址產(chǎn)生器的框圖17是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行和第一和第二強(qiáng)單元行的另一示范性存儲(chǔ)單元陣列;圖18是根據(jù)本發(fā)明的另一示范性實(shí)施例,用于執(zhí)行圖14的刷新方法的刷新地址產(chǎn)生器的框圖;圖19是根據(jù)本發(fā)明另一示范性實(shí)施例,用于取決于強(qiáng)單元標(biāo)志刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖20是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖19執(zhí)行的弱單元行和第一和第二強(qiáng)單元行的示范性刷新的時(shí)序圖;圖21是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖19的刷新方法的刷新地址產(chǎn)生器的框圖;圖22是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行和第一和第二強(qiáng)單元行的另一示范性存儲(chǔ)單元陣列;圖23是根據(jù)本發(fā)明的另一示范性實(shí)施例,用于執(zhí)行圖19的刷新方法的刷新地址產(chǎn)生器的框圖;圖24是根據(jù)本發(fā)明的示范性實(shí)施例,根據(jù)被選擇的存儲(chǔ)器存儲(chǔ)體刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖25是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖24的刷新方法的刷新地址產(chǎn)生器的框圖;圖26是根據(jù)本發(fā)明的另一示范性實(shí)施例,用于執(zhí)行圖24的刷新方法的刷新地址產(chǎn)生器的框圖;圖27是根據(jù)本發(fā)明的示范性實(shí)施例,利用多個(gè)強(qiáng)單元行進(jìn)行刷新調(diào)節(jié)的刷新易失性存儲(chǔ)器器件的步驟的流程圖;圖28是根據(jù)本發(fā)明的示范性實(shí)施例,根據(jù)圖27的刷新方法執(zhí)行的弱單元行和多個(gè)第一和第二強(qiáng)單元行的示范性刷新的時(shí)序圖;圖29是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行和多個(gè)第一和第二強(qiáng)單元行的另一示范性存儲(chǔ)單元陣列;圖30是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖27的刷新方法的刷新地址產(chǎn)生器的框圖;圖31是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖27的刷新方法執(zhí)行的弱單元行、多個(gè)第一強(qiáng)單元行和一第二強(qiáng)單元行的示范性刷新的時(shí)序圖;圖32是根據(jù)本發(fā)明的示范性實(shí)施例,示出在突發(fā)模式中針對(duì)每四分之一的存儲(chǔ)陣列的行執(zhí)行的示范性刷新的時(shí)序圖;圖33是根據(jù)本發(fā)明的另一示范性實(shí)施例,在圖4的易失性存儲(chǔ)器器件中包括的具有多個(gè)比較單元的刷新地址產(chǎn)生器的框圖;圖34是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的示范性刷新地址產(chǎn)生器的框圖;圖35是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的另一刷新地址產(chǎn)生器的框圖;圖36是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的另一刷新地址產(chǎn)生器的框圖;圖37是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有用于多個(gè)存儲(chǔ)器存儲(chǔ)體的多個(gè)比較單元的另一刷新地址產(chǎn)生器的框圖;圖38是具有存儲(chǔ)器器件的存儲(chǔ)器模塊的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié);圖39是具有存儲(chǔ)器器件的移動(dòng)系統(tǒng)的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié);和圖40是具有存儲(chǔ)器器件的計(jì)算系統(tǒng)的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié)。這里參考的附圖是為了清楚地舉例說明而繪制的,并且不一定是按比例繪制的。除非另外說明,否則在圖I到圖40中具有相同參考數(shù)字的元素指示具有類似的結(jié)構(gòu)和/或功能的元素。具體實(shí)施例方式此后將參考附圖更全面地描述示范性實(shí)施例。但是,本發(fā)明構(gòu)思可以用很多不同的形式具體實(shí)施,并且不應(yīng)被理解為限于這里給出的示范性實(shí)施例。相反,提供這些示范性實(shí)施例是為了使本公開是透徹和完整的,從而向本領(lǐng)域技術(shù)人員全面?zhèn)鬟_(dá)本發(fā)明構(gòu)思的范圍。在附圖中,為了清楚可能夸大層和區(qū)域的大小和相對(duì)大小。盡管這里可能使用詞語第一、第二、第三等來指示不同的元素,但是這些元素不應(yīng)受這些詞語限制。這些詞語用來將一個(gè)元素與另一元素區(qū)別。因此,第一元素可以被稱為第二元素而不偏離本發(fā)明構(gòu)思的教導(dǎo)。如這里所使用的那樣,詞語“和/或”包括一個(gè)或多個(gè)相關(guān)聯(lián)的被列出項(xiàng)目中的任意一個(gè)以及它們的全部組合。當(dāng)一元件被稱為“連接到”或者“耦合到”另一元件時(shí),該元件可以直接連接或者耦合到所述另一元件,或者,可以存在居間的元件。相反,當(dāng)一元件被稱為“直接連接到”或者“直接耦合到”另一元件時(shí),沒有居間的元件存在。用來描述元件之間的關(guān)系的其他詞匯應(yīng)該以類似的方式解釋(例如,“在…之間”相對(duì)于“直接在…之間”,“相鄰”相對(duì)于“直接相鄰”,等等)。這里使用的術(shù)語僅僅是為了描述具體的示范性實(shí)施例的目的,并非旨在限制本發(fā)明構(gòu)思。如這里使用的那樣,單數(shù)形式“一”、“一個(gè)”也意圖包括復(fù)數(shù)形式,除非上下文明確地給出相反指示。還將會(huì)理解,當(dāng)在本說明書中使用時(shí),術(shù)語“包含”和/或“包括”表明存在所陳述的特征、組成部分、步驟、操作、元件和/或部件,但是不排除存在或者添加一個(gè)或多個(gè)其他的特征、組成部分、步驟、操作、元件和/或部件、和/或它們的組合。除非另外限定,否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有和本發(fā)明構(gòu)思所屬
技術(shù)領(lǐng)域
普通技術(shù)人員通常理解的相同的含義。還將會(huì)理解,術(shù)語——例如在常用詞典中定義的那些,應(yīng)該被解釋為所具有的含義和其在相關(guān)
技術(shù)領(lǐng)域
的上下文中的含義一致,并且將不以理想化或者過于形式化的方式進(jìn)行解釋,除非在這里明確地如此限定。圖I是根據(jù)本發(fā)明示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖。參考圖1,如果易失性存儲(chǔ)器器件被接通(turnon),則刷新操作開始(SllO)0例如,在完成上電序列(power-upsequence)之后,或者在斷電模式終止之后,刷新操作開始。在示范性實(shí)施例中,刷新操作是自動(dòng)刷新操作,自動(dòng)刷新操作響應(yīng)于周期性的刷新命令(REF)產(chǎn)生刷新行地址,以刷新具有該行地址的存儲(chǔ)單元行。在另一示范性實(shí)施例中,刷新操作是自刷新操作,自刷新操作響應(yīng)于自刷新進(jìn)入(selfrefreshentry)命令(SRE),在易失性存儲(chǔ)器器件的自刷新模式中,利用內(nèi)置定時(shí)器周期性地刷新存儲(chǔ)單元行。在進(jìn)一步的示范性實(shí)施例中,刷新操作用于分布式刷新方案,在分布式刷新方案中,刷新循環(huán)(refreshcycle)被分布成使得刷新循環(huán)被以預(yù)定的周期性刷新間隔(tREFI)定時(shí)。在另一示范性實(shí)施例中,刷新操作用于突發(fā)刷新方案,在突發(fā)刷新方案中,一系列刷新循環(huán)被連續(xù)地執(zhí)行。在刷新操作開始以后,至少一個(gè)弱單元行被以比刷新周期短的第一周期刷新(S130),并且與所述弱單元行相對(duì)應(yīng)的至少兩個(gè)強(qiáng)單元行分別被以比刷新周期長的第二周期刷新(S170)。弱單元行是這樣的存儲(chǔ)單元行所述存儲(chǔ)單元行包括至少一個(gè)具有比刷新周期短的第一保持時(shí)間的存儲(chǔ)單元。每個(gè)強(qiáng)單元行是具有比刷新周期長的保持時(shí)間的存儲(chǔ)單元的行。刷新周期是作為易失性存儲(chǔ)器器件的標(biāo)準(zhǔn)定義的。例如,刷新周期是32毫秒、64毫秒,等等。根據(jù)本發(fā)明的一個(gè)方面,第一保持時(shí)間比刷新周期短,并且等于或長于刷新周期的一半。此外,第二保持時(shí)間長于或者等于刷新周期的兩倍。例如,用于刷新每個(gè)弱單元行的第一周期是刷新周期的一半,并且用于刷新每個(gè)強(qiáng)單元行的第二周期是刷新周期的兩倍。每一弱單元行和至少兩個(gè)強(qiáng)單元行相關(guān),并且在每一刷新周期期間代替相關(guān)的強(qiáng)單元行中的至少一個(gè)被刷新。刷新弱單元行以代替強(qiáng)單元行在這里也被稱作“刷新調(diào)節(jié)(refreshleveraging),,。在本發(fā)明的一個(gè)示范性實(shí)施例中,弱單元行對(duì)應(yīng)于第一和第二強(qiáng)單元行,并且每當(dāng)刷新計(jì)數(shù)器產(chǎn)生用于第一強(qiáng)單元行的刷新行地址時(shí),刷新弱單元行而非第一強(qiáng)單元行。此外,每當(dāng)刷新計(jì)數(shù)器產(chǎn)生用于第二強(qiáng)單元行的刷新行地址時(shí),第一和第二強(qiáng)單元行被交替地刷新。因此,當(dāng)產(chǎn)生用于第一強(qiáng)單元行的刷新行地址時(shí)以及當(dāng)產(chǎn)生用于弱單元行的刷新行地址時(shí),弱單元行被刷新。因此,弱單元行被以第一周期刷新,該第一周期是刷新周期的一半。此外,第一和第二強(qiáng)單元行中的每一個(gè)被以第二周期刷新,該第二周期是刷新周期的兩倍。在本發(fā)明的示范性實(shí)施例中,在奇數(shù)的刷新周期中弱單元行代替第一強(qiáng)單元行被刷新,并且在偶數(shù)的刷新周期中弱單元行代替第二強(qiáng)單元行被刷新。因此,弱單元行每個(gè)刷新周期被刷新兩次,并且第一和第二強(qiáng)單元行的每一個(gè)每?jī)蓚€(gè)刷新周期被刷新一次。除了弱單元行和第一和第二強(qiáng)單元行以外的存儲(chǔ)單元行被以刷新周期刷新(S150)。S卩,以在易失性存儲(chǔ)器器件的標(biāo)準(zhǔn)中定義的刷新周期來刷新正常的存儲(chǔ)單元行。針對(duì)存儲(chǔ)單元行來描述本發(fā)明,每一所述存儲(chǔ)單元行耦合到一條字線。但是,本發(fā)明可被應(yīng)用于任何具有保持時(shí)間比刷新周期短的弱存儲(chǔ)單元的存儲(chǔ)單元組以及保持時(shí)間比刷新周期長的第一和第二存儲(chǔ)單元組。例如,本發(fā)明可被應(yīng)用于保持時(shí)間比刷新周期短的弱存儲(chǔ)單元以及保持時(shí)間比刷新周期長的第一和第二強(qiáng)存儲(chǔ)單元。如上所述,在每一刷新周期每個(gè)弱單元行代替強(qiáng)單元行被刷新,從而不會(huì)增加每刷新周期所執(zhí)行的刷新總數(shù)。因此,刷新弱單元行的周期被減小,同時(shí)不增加自動(dòng)刷新或者自刷新電流和刷新功耗。此外,由于刷新弱單元行的周期被減小到弱單元行的保持時(shí)間以下,所以無需利用冗余單元行來替換弱單元行。因此,可以減小易失性存儲(chǔ)器器件的冗余單元陣列和冗余電路的大小。圖2是存儲(chǔ)單元行的數(shù)量隨存儲(chǔ)單元行中存儲(chǔ)單元的最小保持時(shí)間的示范性分布圖。圖3是根據(jù)圖I的刷新方法執(zhí)行的示范性刷新的時(shí)序圖。參考圖2和圖3,具有比在易失性存儲(chǔ)器器件的標(biāo)準(zhǔn)中定義的刷新周期RP短的最小保持時(shí)間的存儲(chǔ)單元行是弱單元行201。這里,存儲(chǔ)單元行的最小保持時(shí)間是存儲(chǔ)單元行中的存儲(chǔ)單元的各個(gè)保持時(shí)間中最短的保持時(shí)間。對(duì)弱單元行201的刷新210被以第一周期Pl執(zhí)行,第一周期Pl短于或者等于弱單元行的最小保持時(shí)間。由于弱單元行201被以比其最小保持時(shí)間短的第一周期Pl刷新,所以無需用冗余單元行替換該存儲(chǔ)單元行。針對(duì)每一弱單元行201選擇至少兩個(gè)強(qiáng)單元行202和203。選擇具有長于或者等于第二周期P2的最小保持時(shí)間的存儲(chǔ)單元行作為強(qiáng)單元行202和203。即使強(qiáng)單元行202和203被以比刷新周期RP長的第二周期P2刷新,強(qiáng)單元行202和203也能保持?jǐn)?shù)據(jù)。因此,某些刷新230針對(duì)強(qiáng)單元行202和203執(zhí)行,而為強(qiáng)單元行202和203指定的剩余刷新則被轉(zhuǎn)而針對(duì)弱單元行201執(zhí)行。如圖2中所示,大多數(shù)存儲(chǔ)單元行具有長于或者等于第二周期P2(例如,大約是刷新周期RP的兩倍)的最小保持時(shí)間。因此,一旦在作為制造工藝的一部分的測(cè)試過程期間發(fā)現(xiàn)了弱單元行201,則以眾多方式中的任何一種來選擇對(duì)應(yīng)于弱單元行201的強(qiáng)單元行202和203。除了強(qiáng)單元行202和203以外,具有長于或者等于刷新周期RP的最小保持時(shí)間的存儲(chǔ)單元行被以刷新周期RP刷新。由刷新計(jì)數(shù)器以刷新周期RP產(chǎn)生用于每一存儲(chǔ)單元行的刷新行地址,以便以刷新周期RP執(zhí)行對(duì)這樣的存儲(chǔ)單元行的刷新220。在本發(fā)明的示范性實(shí)施例中,具有比第一周期Pl短的最小保持時(shí)間的存儲(chǔ)單元行被以冗余單元行替換。在本發(fā)明的另一示范性實(shí)施例中,如下參考圖27到圖32描述的,易失性存儲(chǔ)器器件通過把這樣的存儲(chǔ)單元行與至少三個(gè)強(qiáng)單元行相關(guān),來降低這樣的存儲(chǔ)單元行的刷新周期。因此,即使不用冗余單元行替換這種存儲(chǔ)單元行,這種存儲(chǔ)單元行也能保持?jǐn)?shù)據(jù)。圖4是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行刷新調(diào)節(jié)的易失性存儲(chǔ)器器件300的框圖。易失性存儲(chǔ)器器件300包括控制邏輯310、地址寄存器320、存儲(chǔ)體控制邏輯330、行地址復(fù)用器(RAMUX)340、列地址(CA)鎖存器350、行譯碼器360a_360d、列譯碼器370a-370d、存儲(chǔ)單元陣列380a_380d、感測(cè)放大器385a_385d、輸入/輸出選通電路390、數(shù)據(jù)輸入/輸出緩沖器395,以及刷新地址產(chǎn)生器400。易失性存儲(chǔ)器器件300可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM),例如雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(doubledataratesynchronousdynamicrandomaccessmemory,DDRSDRAM)、低功率雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(lowpowerdoubledataratesynchronousdynamicrandomaccessmemory,LPDDRSDRAM)、圖形雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(graphicsdoubledataratesynchronousdynamicrandomaccessmemory,GDDRSDRAM)、Rambus動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Rambusdynamicrandomaccessmemory,RDRAM),或者具有刷新操作的其他易失性存儲(chǔ)器器件。存儲(chǔ)單元陣列分別包括第一、第二、第三和第四存儲(chǔ)體陣列380a、380b、380c和380d。行譯碼器包括分別耦合到第一、第二、第三和第四存儲(chǔ)體陣列380a、380b、380c和380d的第一、第二、第三和第四存儲(chǔ)體行譯碼器360a、360b、360c和360d。列譯碼器包括分別耦合到第一、第二、第三和第四存儲(chǔ)體陣列380a、380b、380c和380d的第一、第二、第三和第四存儲(chǔ)體列譯碼器370a、370b、370c和370d。感測(cè)放大器包括分別耦合到第一、第二、第三和第四存儲(chǔ)體陣列380a、380b、380c和380d的第一、第二、第三和第四存儲(chǔ)體感測(cè)放大器385a、385b、385c和385d。四個(gè)存儲(chǔ)體陣列380a、380b、380c和380d、四個(gè)存儲(chǔ)體行譯碼器360a、360b、360c和360d、四個(gè)存儲(chǔ)體列譯碼器370a、370b、370c和370d以及四個(gè)存儲(chǔ)體感測(cè)放大器385a、385b、385c和385d可以分別形成第一、第二、第三和第四存儲(chǔ)體。盡管在圖4中把易失性存儲(chǔ)器器件300示出為包括四個(gè)存儲(chǔ)體,但是利用包括任意數(shù)量的存儲(chǔ)體的易失性存儲(chǔ)器器件300均可以實(shí)踐本發(fā)明。地址寄存器320從存儲(chǔ)器控制器(未示出)接收地址ADDR,地址ADDR包括存儲(chǔ)體地址BANK_ADDR、行地址R0W_ADDR和列地址C0L_ADDR。地址寄存器320把接收到的存儲(chǔ)體地址BANK_ADDR傳送到存儲(chǔ)體控制邏輯330,把接收到的行地址R0W_ADDR傳送到行地址復(fù)用器340、并且把接收到的列地址C0L_ADDR傳送到列地址鎖存器350。存儲(chǔ)體控制邏輯330響應(yīng)于存儲(chǔ)體地址BANK_ADDR產(chǎn)生存儲(chǔ)體控制信號(hào)。響應(yīng)于存儲(chǔ)體控制信號(hào),激活對(duì)應(yīng)于存儲(chǔ)體地址BANK_ADDR的存儲(chǔ)體行譯碼器360a、360b、360c和360d其中之一,并且響應(yīng)于存儲(chǔ)體控制信號(hào),激活對(duì)應(yīng)于存儲(chǔ)體地址BANK_ADDR的存儲(chǔ)體列譯碼器370a、370b、370c和370d其中之一。行地址復(fù)用器340從地址寄存器320接收行地址R0W_ADDR,并從刷新地址產(chǎn)生器400接收最終刷新行地址CREF_ADDR。行地址復(fù)用器340選擇性地輸出行地址R0W_ADDR或者最終刷新行地址CREF_ADDR,以施加到存儲(chǔ)體行譯碼器360a、360b、360c和360d。存儲(chǔ)體行譯碼器360a、360b、360c和360d中被激活的一個(gè)譯碼來自行地址復(fù)用器340的行地址,并激活對(duì)應(yīng)于該行地址的字線。例如,被激活的存儲(chǔ)體行譯碼器把字線驅(qū)動(dòng)電壓施加于對(duì)應(yīng)于行地址的字線。列地址鎖存器350從地址寄存器320接收列地址C0L_ADDR并暫時(shí)存儲(chǔ)列地址C0L_ADDR。在根據(jù)本發(fā)明的示范性實(shí)施例的突發(fā)模式中,列地址鎖存器350產(chǎn)生從接收到的列地址C0L_ADDR遞增的列地址。列地址鎖存器350把這樣的列地址施加于存儲(chǔ)體列譯碼器370a、370b、370c和370d。存儲(chǔ)體列譯碼器370a、370b、370c和370d中被激活的一個(gè)譯碼來自列地址鎖存器350的列地址C0L_ADDR,以控制輸入/輸出選通電路390輸出對(duì)應(yīng)于列地址C0L_ADDR的數(shù)據(jù)。輸入/輸出選通電路390包括用于選通輸入/輸出數(shù)據(jù)的電路、輸入數(shù)據(jù)掩碼(mask)邏輯、用于存儲(chǔ)來自存儲(chǔ)體陣列380a、380b、380c和380d的數(shù)據(jù)的讀取數(shù)據(jù)鎖存器、以及用于把數(shù)據(jù)寫入到存儲(chǔ)體陣列380a、380b、380c和380d的寫驅(qū)動(dòng)器。要從存儲(chǔ)體陣列380a.380b.380c和380d之一讀取的數(shù)據(jù)DQ被耦合到該存儲(chǔ)體陣列的相應(yīng)感測(cè)放大器感測(cè),并被存儲(chǔ)在讀取數(shù)據(jù)鎖存器中,并且這樣的數(shù)據(jù)DQ被通過數(shù)據(jù)輸入/輸出緩沖器395提供給存儲(chǔ)器控制器。要被寫到存儲(chǔ)體陣列380a、380b、380c和380d之一的數(shù)據(jù)DQ被從存儲(chǔ)器控制器提供給數(shù)據(jù)輸入/輸出緩沖器395,并且這樣的數(shù)據(jù)DQ被通過寫驅(qū)動(dòng)器寫到該存儲(chǔ)體陣列??刂七壿?10通過產(chǎn)生控制信號(hào)來控制易失性存儲(chǔ)器器件300的操作,以執(zhí)行讀或?qū)懖僮?。控制邏?10包括命令譯碼器311和模式寄存器312,命令譯碼器311譯碼從存儲(chǔ)器控制器接收到的命令CMD,并且模式寄存器312設(shè)置易失性存儲(chǔ)器器件300的操作模式。例如,命令譯碼器311通過譯碼寫使能信號(hào)(/WE)、行地址選通信號(hào)(/RAS)、列地址選通信號(hào)(/CAS)和芯片選擇信號(hào)(/CS)產(chǎn)生與命令CMD相對(duì)應(yīng)的控制信號(hào)。命令譯碼器311還接收時(shí)鐘信號(hào)(CLK)和時(shí)鐘使能信號(hào)(/CKE),以便以同步方式操作易失性存儲(chǔ)器器件300。在本發(fā)明的示范性實(shí)施例中,控制邏輯310控制刷新地址產(chǎn)生器400響應(yīng)于刷新命令(REF)來執(zhí)行自動(dòng)刷新操作,或者響應(yīng)于自刷新進(jìn)入命令(SRE)來執(zhí)行自刷新操作。刷新地址產(chǎn)生器400產(chǎn)生刷新行地址并把刷新行地址和強(qiáng)單元行地址進(jìn)行比較,以便如果刷新行地址和強(qiáng)單元行地址匹配,則把刷新行地址改變?yōu)槿鯁卧械刂?。因此,弱單元行地址代替?qiáng)單元行地址被施加于存儲(chǔ)體行譯碼器360a、360b、360c和360d,以使存儲(chǔ)體陣列380a、380b、380c和380d中對(duì)應(yīng)于弱單元行地址的弱單元行代替對(duì)應(yīng)于強(qiáng)單元行地址的強(qiáng)單元行被刷新。因此,當(dāng)強(qiáng)單元行地址被產(chǎn)生時(shí)以及當(dāng)弱單元行地址被產(chǎn)生時(shí),弱單元行被刷新。即,每刷新周期弱單元行被刷新兩次。在本發(fā)明的替換實(shí)施例中,當(dāng)強(qiáng)單元行地址被產(chǎn)生時(shí),弱單元行地址僅被施加于一個(gè)被選擇的存儲(chǔ)體,而強(qiáng)單元行地址被施加于其他存儲(chǔ)體。在這種情況下,僅在被選擇的存儲(chǔ)體中弱單元行代替強(qiáng)單元行被刷新,在其他的存儲(chǔ)體中強(qiáng)單元行被刷新。以這種方式,易失性存儲(chǔ)器器件300降低了弱單元行的刷新周期而不增加刷新電流和刷新功耗。此外,在易失性存儲(chǔ)器器件300中,可以減小冗余單元陣列和冗余電路的大小。圖5是根據(jù)本發(fā)明的示范性實(shí)施例,在圖4的易失性存儲(chǔ)器器件300中的刷新地址產(chǎn)生器400的框圖。參考圖5,刷新地址產(chǎn)生器400包括地址存儲(chǔ)單元410、刷新計(jì)數(shù)器430、比較單元450和地址改變單元470。地址存儲(chǔ)單元410存儲(chǔ)用于至少一個(gè)弱單元行的地址信息ADDR_INF0。存儲(chǔ)在地址存儲(chǔ)單元410中的地址信息ADDR_INF0的量對(duì)應(yīng)于存儲(chǔ)單元陣列中的弱單元行的數(shù)量。對(duì)于每一弱單元行,地址存儲(chǔ)單元410存儲(chǔ)用于該弱單元行的弱單元行地址以及與該弱單元行地址相關(guān)的至少兩個(gè)強(qiáng)單元行地址中的至少一個(gè)的地址信息ADDR_INF0。在本發(fā)明的示范性實(shí)施例中,地址存儲(chǔ)單元410只存儲(chǔ)用于弱單元行地址和強(qiáng)單元行地址其中之一的地址信息ADDR_INF0。弱單元行地址和強(qiáng)單元行地址中其他的地址可從弱單元行地址與強(qiáng)單元行地址之間的預(yù)定位關(guān)系(bitrelationship)確定。在本發(fā)明的示范性實(shí)施例中,在易失性存儲(chǔ)器器件被封裝之前,將地址信息ADDR_INFO存儲(chǔ)在地址存儲(chǔ)單元410中。可替換地,在易失性存儲(chǔ)器器件被封裝之后,將地址信息ADDR_INF0存儲(chǔ)在地址存儲(chǔ)單元410中。在本發(fā)明的示范性實(shí)施例中,可以利用電可編程熔絲存儲(chǔ)器、激光可編程熔絲存儲(chǔ)器、反熔絲存儲(chǔ)器、一次可編程存儲(chǔ)器、快閃存儲(chǔ)器或者其他類型的非易失性存儲(chǔ)器實(shí)施地址存儲(chǔ)單元410。在本發(fā)明的另一實(shí)施例中,地址信息ADDR_INF0包括在弱單元行地址、第一強(qiáng)單元行地址和/或第二強(qiáng)單元行地址上執(zhí)行的預(yù)定操作(例如XOR操作)的結(jié)果。例如,在測(cè)試過程期間搜索弱單元行的同時(shí),由測(cè)試設(shè)備執(zhí)行所述預(yù)定操作,并且由測(cè)試設(shè)備將所述預(yù)定操作的結(jié)果寫入地址存儲(chǔ)單元410中。刷新計(jì)數(shù)器430進(jìn)行計(jì)數(shù)以產(chǎn)生具有N位的初始刷新行地址REF_ADDR,N是大于I的整數(shù)。例如,刷新計(jì)數(shù)器430遞增刷新行地址REF_ADDR,并且,如果刷新行地址REF_ADDR超過最大行地址,則把刷新行地址REF_ADDR初始化為最小行地址(例如“O”)。刷新計(jì)數(shù)器430還產(chǎn)生用于控制強(qiáng)單元行的刷新的強(qiáng)單元標(biāo)志STR_FLAG。在本發(fā)明的示范性實(shí)施例中,每次刷新行地址REF_ADDR被初始化時(shí),刷新計(jì)數(shù)器430將強(qiáng)單元標(biāo)志STR_FLAG反轉(zhuǎn)。例如,利用N+M位計(jì)數(shù)器實(shí)施刷新計(jì)數(shù)器430,M是大于零的整數(shù)。在這種情況下,由計(jì)數(shù)器430產(chǎn)生的低N位被用作初始刷新行地址REF_ADDR,并且來自計(jì)數(shù)器430的高M(jìn)位被用作強(qiáng)單元標(biāo)志STR_FLAG。在本發(fā)明的示范性實(shí)施例中,利用N+1位計(jì)數(shù)器來實(shí)施刷新計(jì)數(shù)器430。在這種情況下,來自N+1位計(jì)數(shù)器430的低N位被用作初始刷新行地址REF_ADDR,并且來自計(jì)數(shù)器430的最高有效位(MSB)被用作強(qiáng)單元標(biāo)志STR_FLAG。比較單元450把來自刷新計(jì)數(shù)器430的初始刷新行地址REF_ADDR與來自地址存儲(chǔ)單元410的地址信息ADDR_INF0進(jìn)行比較,以便根據(jù)所述比較和/或強(qiáng)單元標(biāo)志STR_FLAG產(chǎn)生匹配信號(hào)MATCH。例如,比較單元450通過將刷新行地址REF_ADDR與第一強(qiáng)單元行地址進(jìn)行比較來產(chǎn)生第一匹配信號(hào)。比較單元450還通過把刷新行地址REF_ADDR與第二強(qiáng)單元行地址進(jìn)行比較、并且根據(jù)強(qiáng)單元標(biāo)志STR_FLAG來產(chǎn)生第二匹配信號(hào)。例如,如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址匹配,并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平,則比較單元450產(chǎn)生具有邏輯高電平的第二匹配信號(hào)。地址改變單元470響應(yīng)于來自比較單元450的匹配信號(hào)MATCH改變初始刷新行地址REF_ADDR,以產(chǎn)生最終刷新行地址CREF_ADDR。例如,地址改變單元470響應(yīng)于第一匹配信號(hào)把初始刷新行地址REF_ADDR改變?yōu)槿鯁卧械刂?,或者,響?yīng)于第二匹配信號(hào)把初始刷新行地址REF_ADDR改變?yōu)榈谝粡?qiáng)單元行地址。在本發(fā)明的示范性實(shí)施例中,地址改變單元470基于來自地址存儲(chǔ)單元410的地址信息ADDR_INF0來改變初始刷新行地址REF_ADDR。可替換地,地址改變單元470使用執(zhí)行預(yù)定操作的邏輯門來改變初始刷新行地址REF_ADDR。通過在圖4中所示的行地址復(fù)用器340把最終刷新行地址CREF_ADDR提供給存儲(chǔ)體行譯碼器360a、360b、360c和360d。因而,存儲(chǔ)體陣列380a、380b、380c和380d中對(duì)應(yīng)于最終刷新行地址CREF_ADDR的存儲(chǔ)單元行被刷新。以這種方式,刷新地址產(chǎn)生器400通過在刷新計(jì)數(shù)器430產(chǎn)生第一和第二強(qiáng)單元行地址其中之一時(shí)輸出弱單元行地址,允許弱單元行代替強(qiáng)單元行被刷新。因此,弱單元行的刷新周期被降低而不增大刷新電流和刷新功耗。圖6是根據(jù)本發(fā)明的示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的方法步驟的流程圖。在圖6中,當(dāng)存儲(chǔ)單元行被確定為弱單元行時(shí),通過反轉(zhuǎn)用于該弱單元行的弱單元行地址WEAK_ADDR的最高有效位(MSB)來確定第一強(qiáng)單元行地址STR_ADDR_1。此外,通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的最低有效位(LSB)來確定第二強(qiáng)單元行地址STR_ADDR_2。參考圖6,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(S510)為例如“O”。在此情況下,強(qiáng)單元標(biāo)志STR_FLAG被初始化到邏輯低電平。根據(jù)本發(fā)明的示范性實(shí)施例,刷新行地址REF_ADDR具有N位,N是大于I的整數(shù)。在此情況下,刷新行地址REF_ADDR的高N_1位(upperN-lbits)被與第一強(qiáng)單元行地址STR_ADDR_1的高N-I位進(jìn)行比較(S520)。如果刷新行地址REF_ADDR的高N-I位和第一強(qiáng)單元行地址STR_ADDR_1的高N-I位不匹配(S520:否),則對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S540),此后,刷新計(jì)數(shù)器將刷新行地址REF_ADDR遞增1(S570)。如果刷新行地址REF_ADDR的高N-I位和第一強(qiáng)單元行地址STR_ADDR_1的高N-I位匹配(S520:是),則把刷新行地址REF_ADDR的LSB與第一強(qiáng)單元行地址STR_ADDR_1的LSB進(jìn)行比較(S525)。在本發(fā)明的示范性實(shí)施例中,這些比較(S520和S525)可以在大致相同的時(shí)間執(zhí)行。如果初始刷新行地址REF_ADDR的N位和第一強(qiáng)單元行地址STR_ADDR_1的N位匹配(S520:是,S525:是),則通過反轉(zhuǎn)初始刷新行地址REF_ADDR的MSB,產(chǎn)生弱單元行地址WEAK_ADDR作為最終刷新行地址CREF_ADDR(S550)。在此情況下,具有弱單元行地址WEAK_ADDR的弱單元行被刷新(S555),此后,刷新計(jì)數(shù)器將刷新行地址REF_ADDR遞增I(S570)。如果刷新行地址REF_ADDR的高N-I位和第一強(qiáng)單元行地址STR_ADDR_1的高N-I位匹配(S520:是),并且刷新行地址REF_ADDR的LSB和第一強(qiáng)單元行地址STR_ADDR_1的LSB不匹配(S525:否),則刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配。在此情況下,根據(jù)強(qiáng)單元標(biāo)志STR_FLAG,選擇性地刷新具有第一或第二強(qiáng)單元行地址STR_ADDR_1或STR_ADDR_2的第一和第二強(qiáng)單元行其中之一。例如,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配時(shí)(S520是,S525:否),檢查強(qiáng)單元標(biāo)志STR_FLAG的邏輯電平(S530)。如果強(qiáng)單元標(biāo)志STR_FLAG具有第一邏輯電平(例如,邏輯低電平)(S530:是),則刷新對(duì)應(yīng)于刷新行地址REF_ADDR(BP,第二強(qiáng)單元行地址STR_ADDR_2)的第二強(qiáng)單元行(S540)。此后,刷新計(jì)數(shù)器將刷新行地址REF_ADDR遞增I(S570)。在刷新行地址REF_ADDR的每次遞增(S570)之后,把刷新行地址REF_ADDR和最大行地址MAX_ADDR進(jìn)行比較,最大行地址MAX_ADDR是存儲(chǔ)單元陣列中所包括的存儲(chǔ)單元行的行地址的最大值。當(dāng)刷新行地址REF_ADDR超過最大行地址MAX_ADDR時(shí)(S580:是),刷新行地址REF_ADDR被再次初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被反轉(zhuǎn)(S585),以使存儲(chǔ)單元陣列的存儲(chǔ)單元行被再次順次地刷新。以這種方式,強(qiáng)單元標(biāo)志STR_FLAG在每個(gè)刷新周期RP被反轉(zhuǎn)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S520:是,S525:否),并且強(qiáng)單元標(biāo)志STR_FLAG具有第二邏輯電平(例如,邏輯高電平)(S530:否),則通過反轉(zhuǎn)刷新行地址REF_ADDR的LSB產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1(S560)。從而,具有第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行被刷新(S565)。此后,每次存儲(chǔ)單元行之一被刷新,刷新行地址REF_ADDR被遞增I(S570)。刷新操作的這些步驟被重復(fù),直到易失性存儲(chǔ)器器件被關(guān)閉(turnoff)為止。如圖2中所示,大多數(shù)存儲(chǔ)單元行具有長于或者等于刷新周期RP的兩倍的最小保持時(shí)間。因此,如果存儲(chǔ)單元行被確定為是弱單元行,則具有通過反轉(zhuǎn)弱單元行的行地址的MSB而確定的行地址的第一存儲(chǔ)單元行,將有很高概率具有長于或等于刷新周期RP兩倍的最小保持時(shí)間,所以該第一存儲(chǔ)單元行可被用作強(qiáng)單元行。此外,具有通過反轉(zhuǎn)第一存儲(chǔ)單元行的行地址的LSB而確定的行地址的第二存儲(chǔ)單元行,將有很高概率具有長于或等于刷新周期RP兩倍的最小保持時(shí)間,所以這個(gè)第二存儲(chǔ)單元行可被用作另一強(qiáng)單元行。以這種方式,當(dāng)?shù)谝粡?qiáng)單元行地址STR_ADDR_1被產(chǎn)生時(shí),刷新弱單元行而非第一強(qiáng)單元行。因此,弱單元行的刷新周期被降低而不會(huì)增大刷新電流和刷新功耗。圖7是根據(jù)圖6的刷新方法執(zhí)行的弱單元行、第一強(qiáng)單元行和第二強(qiáng)單元行的示范性刷新的時(shí)序圖。參考圖7,弱單元行被以第一周期(RP/2)刷新,第一周期是刷新周期RP的一半。例如,當(dāng)用于弱單元行的行地址被產(chǎn)生時(shí),執(zhí)行對(duì)弱單元行的刷新510,并且,當(dāng)用于第一強(qiáng)單元行的行地址被產(chǎn)生時(shí),對(duì)弱單元行而非第一強(qiáng)單元行執(zhí)行進(jìn)一步的刷新515。因此,每一刷新周期RP,弱單元行被刷新兩次。第一和第二強(qiáng)單元行中的每一個(gè)被以第二周期(2RP)刷新,第二周期是刷新周期RP的兩倍。在每個(gè)刷新周期RP,交替地刷新第一和第二強(qiáng)單元行。例如,在每一奇數(shù)刷新周期中執(zhí)行對(duì)第二強(qiáng)單元行的刷新530,并且在每一偶數(shù)刷新周期中執(zhí)行對(duì)第一強(qiáng)單元行的刷新525,以使第一和第二強(qiáng)單元行中的每一個(gè)被每?jī)蓚€(gè)刷新周期RP刷新一次。圖8根據(jù)本發(fā)明的示范性實(shí)施例,示出了具有弱單元行和第一和第二強(qiáng)單元行的示范性存儲(chǔ)單元陣列。圖8示出了存儲(chǔ)單元陣列的一個(gè)存儲(chǔ)體陣列600a。在圖8中,行地址的MSB定義了存儲(chǔ)體陣列600a的上部分和下部分,并且行地址的LSB定義了兩個(gè)相鄰的存儲(chǔ)單元行。參考圖8,在通過測(cè)試存儲(chǔ)單元陣列確定了用于弱單元行610a的弱單元行地址WEAK_ADDR之后,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定第一強(qiáng)單元行地址STR_ADDR_1。因此,對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的存儲(chǔ)單元行620a被確定為第一強(qiáng)單元行。通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB確定第二強(qiáng)單元行地址STR_ADDR_2。因此,對(duì)應(yīng)于第二強(qiáng)單元行地址STR_ADDR_2的存儲(chǔ)單元行630a被確定為第二強(qiáng)單元行。如圖2中所示,大多數(shù)存儲(chǔ)單元行具有長于或者等于刷新周期RP兩倍的最小保持時(shí)間。因此,盡管第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2是在未測(cè)試存儲(chǔ)單元行的情況下確定的,但是存儲(chǔ)單元行620a和630a將有很高概率具有長于或者等于刷新周期RP兩倍的最小保持時(shí)間。圖9是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖6的刷新方法的刷新地址產(chǎn)生器400a的框圖。刷新地址產(chǎn)生器400a包括地址存儲(chǔ)單元410a、刷新計(jì)數(shù)器430a、比較單元450a和地址改變單元470a。地址存儲(chǔ)單元410a包括存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域411a??商鎿Q地,地址存儲(chǔ)單元410a存儲(chǔ)弱單元行地址WEAK_ADDR或者第二強(qiáng)單元行地址STR_ADDR_2,而非第一強(qiáng)單元行地址STR_ADDR_1。地址存儲(chǔ)單元410a向比較單元450a提供第一強(qiáng)單元行地址STR_ADDR_1的N位SA11、SA12和SA1N。在本發(fā)明的示范性實(shí)施例中,可以利用電可編程熔絲存儲(chǔ)器、激光可編程熔絲存儲(chǔ)器、反熔絲存儲(chǔ)器、一次可編程存儲(chǔ)器、快閃存儲(chǔ)器或者其他類型的非易失性存儲(chǔ)器來實(shí)施地址存儲(chǔ)單元410a。盡管圖9示出地址存儲(chǔ)單元410a存儲(chǔ)和一個(gè)弱單元行地址WEAK_ADDR相關(guān)的一個(gè)第一強(qiáng)單元行地址STR_ADDR_1,但是地址存儲(chǔ)單元410a也可以存儲(chǔ)和更多的弱單元行地址相關(guān)的更多的第一強(qiáng)單元行地址。刷新計(jì)數(shù)器430a通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。在本發(fā)明的示范性實(shí)施例中,刷新計(jì)數(shù)器430a是N+1位計(jì)數(shù)器。在這種情況下,來自計(jì)數(shù)器430a的第N+1位卿,MSB)是強(qiáng)單元標(biāo)志STR_FLAG,并且來自計(jì)數(shù)器430a的低N位形成了初始刷新行地址REF_ADDR。比較單元450a把來自刷新計(jì)數(shù)器430a的刷新行地址REF_ADDR和來自地址存儲(chǔ)單元410a的第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較,以便從這種比較產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450a根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較、并且根據(jù)強(qiáng)單元標(biāo)志STR_FLAG,產(chǎn)生第二匹配信號(hào)MATCH2。當(dāng)刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATChl。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。比較單元450a包括多個(gè)比較器451a、452a和453a以及多個(gè)邏輯門461a、462a、463a和464a。相應(yīng)比較器把刷新行地址REF_ADDR的相應(yīng)位和第一強(qiáng)單元行地址STR_ADDR_1的相應(yīng)位進(jìn)行比較。例如,第一比較器451a把刷新行地址REF_ADDR的第一位RAl(BP,LSB)和第一強(qiáng)單元行地址STR_ADDR_1的第一位SAll(S卩,LSB)進(jìn)行比較。第二比較器452a把刷新行地址REF_ADDR的第二位RA2和第一強(qiáng)單元行地址STR_ADDR_1的第二位SA12進(jìn)行比較。第N比較器453a把刷新行地址REF_ADDR的第N位RAN(S卩,MSB)和第一強(qiáng)單元行地址STR_ADDR_1的第N位SAlN(S卩,MSB)進(jìn)行比較。第一與(AND)門461a通過對(duì)第一到第N比較器451a、452a和453a的輸出信號(hào)執(zhí)行與運(yùn)算產(chǎn)生第一匹配信號(hào)MATCHl。當(dāng)刷新行地址REF_ADDR的N位RAl、RA2和RAN分別和第一強(qiáng)單元行地址STR_ADDR_1的N位SA11、SA12和SAlN匹配時(shí),第一與門461a產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。反相器462a反轉(zhuǎn)第一比較器451a的輸出信號(hào)。第二與門463a對(duì)反相器462a的輸出信號(hào)和第二到第N比較器452a和453a的輸出信號(hào)執(zhí)行與運(yùn)算。當(dāng)刷新行地址REF_ADDR的第一位RAl和第一強(qiáng)單元行地址STR_ADDR_1的第一位SAll不匹配,并且刷新行地址REF_ADDR的第二到第N位RA2和RAN和第一強(qiáng)單元行地址STR_ADDR_1的第二到第N位SA12和SAlN匹配時(shí),第二與門463a產(chǎn)生具有邏輯高電平的輸出信號(hào)。S卩,當(dāng)刷新行地址REF_ADDR和一行地址匹配,而該行地址只有LSB與第一強(qiáng)單元行地址STR_ADDR_1不同時(shí)(S卩,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配時(shí)),第二與門463a產(chǎn)生具有邏輯高電平的輸出信號(hào)。第三與門464a通過對(duì)強(qiáng)單元標(biāo)志STR_FLAG和第二與門463a的輸出信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配,并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),第三與門464a產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。圖9示出比較單元450a具有用于一個(gè)弱單元行地址WEAK_ADDR的一組比較器451a、452a和453a以及邏輯門461a、462a、463a和464a。但是,本發(fā)明也可以實(shí)踐為比較單元450a具有與更多的弱單元行地址相對(duì)應(yīng)的更多組比較器和邏輯門。地址改變單元470a從刷新計(jì)數(shù)器430a接收初始刷新行地址REF_ADDR,并從比較單元450a接收第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl和第二匹配信號(hào)MATCH2分別具有邏輯低電平時(shí),地址改變單元470a輸出初始刷新行地址REF_ADDR作為最終刷新行地址CREF_ADDR。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),地址改變單元470a輸出弱單元行地址WEAK_ADDR、而非初始刷新行地址REF_ADDR,以作為最終刷新行地址CREF_ADDR。當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),地址改變單元470a輸出第一強(qiáng)單元行地址STR_ADDR_1、而非初始刷新行地址REF_ADDR,以作為最終刷新行地址CREF_ADDR。地址改變單元470a包括第一反相器471a和第一復(fù)用器472a,用于根據(jù)刷新行地址REF_ADDR的第一位RAl以及第二匹配信號(hào)MATCH2產(chǎn)生最終刷新行地址CREF_ADDR的第一位CRAl。地址改變單元470a包括第二反相器473a和第二復(fù)用器474a,用于根據(jù)刷新行地址REF_ADDR的第N位RAN以及第一匹配信號(hào)MATCHl產(chǎn)生最終刷新行地址CREF_ADDR的第N位CRAN。第二反相器473a反轉(zhuǎn)刷新行地址REF_ADDR的第N位RAN。響應(yīng)于第一匹配信號(hào)MATCH1,第二復(fù)用器474a選擇性地輸出第N位RAN或者其反轉(zhuǎn)信號(hào)作為最終刷新行地址CREF_ADDR的第N位CRAN。例如,當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),刷新改變單元470a通過把初始刷新行地址REF_ADDR的第N位RAN(即,MSB)反轉(zhuǎn),產(chǎn)生弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。第一反相器471a將刷新行地址REF_ADDR的第一位RAl反轉(zhuǎn)。響應(yīng)于第二匹配信號(hào)MATCH2,第一復(fù)用器472a選擇性地輸出第一位RAl或者其反轉(zhuǎn)信號(hào)作為最終刷新行地址CREF_ADDR的第一位CRAl。例如,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),刷新改變單元470a通過把初始刷新行地址REF_ADDR的第一位RAl(即,LSB)反轉(zhuǎn),產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。地址改變單元470a還包括多個(gè)反相器48la、482a、483a和484a,用于通過延遲初始刷新行地址REF_ADDR的第二到第N-I位(RA2到RAN-I),產(chǎn)生最終刷新行地址CREF_ADDR的第二到第N-I位(CRA2到CRAN-I)。以這種方式,當(dāng)刷新計(jì)數(shù)器430a產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),刷新地址產(chǎn)生器400a輸出弱單元行地址WEAK_ADDR。此外,當(dāng)刷新計(jì)數(shù)器430a產(chǎn)生第二強(qiáng)單元行地址STR_ADDR_2時(shí),刷新地址產(chǎn)生器400a在每個(gè)刷新周期RP交替地輸出第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2其中之一。因此,弱單元行代替第一強(qiáng)單元行被刷新,以減小弱單元行的刷新周期而不增加刷新電流和刷新功耗。此外,第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2根據(jù)與弱單元行地址WEAK_ADDR的預(yù)定位關(guān)系來確定。例如,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB來確定第一強(qiáng)單元行地址STR_ADDR_1,并且,通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB來確定第二強(qiáng)單元行地址STR_ADDR_2。因此,根據(jù)本發(fā)明的這個(gè)方面,可以減小刷新地址產(chǎn)生器400a的尺寸和復(fù)雜度。圖10是根據(jù)本發(fā)明的示范性實(shí)施例,在突發(fā)刷新模式中執(zhí)行的示范性刷新的時(shí)序圖。例如,在刷新周期RP的一半中連續(xù)地刷新存儲(chǔ)單元陣列中的第一半存儲(chǔ)單元行,并且,在刷新了第一半存儲(chǔ)單元行之后,在刷新周期RP的一半中連續(xù)刷新第二半存儲(chǔ)單元行。在這種情況下,當(dāng)?shù)谝话氪鎯?chǔ)單元行被刷新時(shí),執(zhí)行對(duì)弱單元行的第一刷新510,并且,當(dāng)?shù)诙氪鎯?chǔ)單元行被刷新時(shí),執(zhí)行對(duì)弱單元行的第二刷新515。因此,即使在突發(fā)刷新模式中,弱單元行也被以作為刷新周期RP—半的周期(RP/2)刷新。圖11是根據(jù)本發(fā)明另一示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖。在圖11中,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的最高有效位(MSB)確定第一強(qiáng)單元行地址STR_ADDR_1。此外,通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的第M位確定第二強(qiáng)單元行地址STR_ADDR_2,其中,M是大于0且小于N的整數(shù)。除了通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的第M位來確定第二強(qiáng)單元行地址STR_ADDR_2之外,圖11的刷新方法和圖6的刷新方法基本類似。參考圖11,在本發(fā)明的示范性實(shí)施例中,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(S710)到“0”,并且,強(qiáng)單元標(biāo)志STR_FLAG也被初始化到邏輯低電平。將刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的除了第M位以外的所有位進(jìn)行比較(S720)。此外,將刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的第M位進(jìn)行比較(S725)。在本發(fā)明的示范性實(shí)施例中,這些比較(S720和S725)可以基本上在相同時(shí)間執(zhí)行。如果刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的除了第M位以外的所有位不匹配(S720:否),則對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S740)。如果刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的所有位都匹配(S720:是并且S725:是),則通過反轉(zhuǎn)初始刷新行地址REF_ADDR的MSB產(chǎn)生弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR(S750)。在此情況下,具有弱單元行地址WEAK_ADDR的弱單元行被刷新(S755)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S720:是并且S725:否),則根據(jù)強(qiáng)單元標(biāo)志STR_FLAG,選擇性地刷新與第一強(qiáng)單元行地址STR_ADDR_1對(duì)應(yīng)的第一強(qiáng)單元行和與第二強(qiáng)單元行地址STR_ADDR_2對(duì)應(yīng)的第二強(qiáng)單元行其中之一。如果強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平(S730:是),則刷新對(duì)應(yīng)于初始刷新行地址REF_ADDR(即,第二強(qiáng)單元行地址STR_ADDR_2)的第二強(qiáng)單元行(S740)。每次存儲(chǔ)單元行之一被刷新,刷新行地址REF_ADDR被遞增1(S770)。如果刷新行地址REF_ADDR超過最大行地址MAX_ADDR(S780:是),則刷新行地址REF_ADDR被再次初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被反轉(zhuǎn)(S785)。即,每個(gè)刷新周期RP反轉(zhuǎn)強(qiáng)單元標(biāo)志STR_FLAG。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S720:是,S725:否),并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平(S730:否),則通過反轉(zhuǎn)初始刷新行地址REF_ADDR的第M位產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR(S760)。在這種情況下,具有第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行被刷新(S765)。以這種方式,當(dāng)刷新計(jì)數(shù)器產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),刷新弱單元行而非第一強(qiáng)單元行。因此,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖12示出了根據(jù)圖11的步驟在存儲(chǔ)單元陣列的一個(gè)存儲(chǔ)體陣列600b中為弱單元行選擇的第一和第二強(qiáng)單元行的例子。參考圖12,通過測(cè)試存儲(chǔ)單元陣列確定用于弱單元行610b的弱單元行地址WEAK_ADDR。通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB,確定針對(duì)弱單元行610b的第一強(qiáng)存儲(chǔ)單元行620b的第一強(qiáng)單元行地址STR_ADDR_1。通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的第M位,確定針對(duì)弱單元行610b的第二存儲(chǔ)單元行630b的第二強(qiáng)單元行地址STR_ADDR_2。圖13是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖11的刷新方法的刷新地址產(chǎn)生器400b的框圖。參考圖13,刷新地址產(chǎn)生器400b包括地址存儲(chǔ)單元410b、刷新計(jì)數(shù)器430b、比較單元450b和地址改變單元470b。除了在圖13中通過反轉(zhuǎn)第二強(qiáng)單元行地址STR_ADDR_2的第M位產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1之外,圖13的刷新地址產(chǎn)生器400b和圖9的刷新地址產(chǎn)生器400a基本類似。地址存儲(chǔ)單元410b包括用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域411b。刷新計(jì)數(shù)器430b通過計(jì)數(shù)產(chǎn)生刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。圖13的地址存儲(chǔ)單元410b存儲(chǔ)和一個(gè)弱單元行地址WEAK_ADDR相關(guān)的一個(gè)第一強(qiáng)單元行地址STR_ADDRI。但是,本發(fā)明也可以被實(shí)踐為地址存儲(chǔ)單元410b存儲(chǔ)和更多的弱單元行地址相關(guān)的更多的第一強(qiáng)單元行地址。比較單元450b通過把刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450b還基于強(qiáng)單元標(biāo)志STR_FLAG、并且根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450b包括多個(gè)比較器451b、452b和453b以及多個(gè)邏輯門461b、462b、463b和464bo圖13示出了比較單元450b,其具有一組比較器451b、452b和453b以及邏輯門461b、462b、463b和464b,用于把刷新行地址REF_ADDR與第一和第二強(qiáng)單元行地址STR_ADDR_1和STR_ADDR_2進(jìn)行比較。但是,本發(fā)明也可以被實(shí)踐為比較單元450b包括多組比較器和邏輯門,用于將刷新行地址REF_ADDR與用于更多弱單元行地址的相應(yīng)第一和第二強(qiáng)單元行地址進(jìn)行比較。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),地址改變單元470b通過反轉(zhuǎn)初始刷新行地址REF_ADDR的第N位RAN,輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),地址改變單元470b通過反轉(zhuǎn)初始刷新行地址REF_ADDR的第M位RAM,輸出第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。地址改變單元470b包括第一反相器471b和第一復(fù)用器472b,用于改變初始刷新行地址REF_ADDR的第M位RAM。地址改變單元470b還包括第二反相器473b和第二復(fù)用器474b,用于改變初始刷新行地址REF_ADDR的第N位RAN。地址改變單元470b還包括多個(gè)反相器481b、482b、483b和484b,用于通過延遲初始刷新行地址REF_ADDR的剩余的位RAl和RAN-I,輸出最終刷新行地址CREF_ADDR的相應(yīng)的位CRAl和CRAN-I。以這種方式,當(dāng)刷新計(jì)數(shù)器430b產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),刷新地址產(chǎn)生器400b輸出弱單元行地址WEAK_ADDR。此外,當(dāng)刷新計(jì)數(shù)器430b產(chǎn)生第二強(qiáng)單元行地址STR_ADDR_2時(shí),刷新地址產(chǎn)生器400b在每個(gè)刷新周期RP交替地輸出第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2。因此,在每個(gè)刷新周期RP,弱單元行代替第一強(qiáng)單元行被刷新,從而降低了弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖14是根據(jù)本發(fā)明另一示范性實(shí)施例,具有刷新調(diào)節(jié)作用的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖。在圖14中,根據(jù)相應(yīng)存儲(chǔ)單元行的最小保持時(shí)間確定弱單元行地址WEAK_ADDR,并且存儲(chǔ)單元陣列的任意兩個(gè)其他的行地址被確定為第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2。在圖14中,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(S810)到例如“0”,并且,強(qiáng)單元標(biāo)志STR_FLAG被初始化到邏輯低電平。將刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較(S820)并且與第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較(S825)。刷新行地址REF_ADDR可以基本在相同時(shí)間與第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較(S820和S825)。如果刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2不匹配(S820:否并且S825:否),則對(duì)應(yīng)于刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S840)。如果刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配(S820是),則對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行被刷新(S850)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S825:是),則根據(jù)強(qiáng)單元標(biāo)志STR_FLAG,選擇性地刷新對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行和對(duì)應(yīng)于第二強(qiáng)單元行地址STR_ADDR_2的第二強(qiáng)單元行其中之一。例如,在此情況下,如果強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平(S830:是),則第二強(qiáng)單元行被刷新(S840)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S825:是)、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平(S830:否),則對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行被刷新(S865)。每次存儲(chǔ)單元行被刷新,刷新行地址REF_ADDR被遞增1(S870)。如果刷新行地址REF_ADDR超過最大行地址MAX_ADDR(S880:是),則刷新行地址REF_ADDR被初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被例如在每個(gè)刷新周期RP反轉(zhuǎn)(S885)。以這種方式,當(dāng)產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),弱單元行代替第一強(qiáng)單元行被刷新。因此,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖15是根據(jù)本發(fā)明的另一個(gè)示范性實(shí)施例,具有弱單元行以及第一和第二強(qiáng)單元行的存儲(chǔ)單元陣列的另一示范性存儲(chǔ)體陣列600c。參考圖15,通過測(cè)試存儲(chǔ)單元陣列確定用于弱單元行610c的弱單元行地址WEAK_ADDR。選擇與弱單元行610c分隔至少預(yù)定間隔ITV的第一強(qiáng)單元行地址STR_ADDR_1。根據(jù)弱單元行610c的最小保持時(shí)間確定預(yù)定間隔ITV。例如,如果存儲(chǔ)體陣列600c包括X個(gè)存儲(chǔ)單元行,并且弱單元行610c的最小保持時(shí)間是刷新周期RP的四分之三,則第一強(qiáng)單元行地址STR_ADDR_1和弱單元行610c具有與計(jì)數(shù)至至少X/4個(gè)存儲(chǔ)單元行相對(duì)應(yīng)的間隔。在這種情況下,如果第一強(qiáng)單元行620c與弱單元行610c分隔X/3個(gè)存儲(chǔ)單元行,則弱單元行610c被以刷新周期RP的三分之一和三分之二的時(shí)間間隔刷新。即,對(duì)弱單元行610c的兩個(gè)相鄰刷新之間的最大時(shí)間間隔是刷新周期RP的三分之二,這比弱單元行610c的最小保持時(shí)間短,弱單元行610c的最小保持時(shí)間是刷新周期RP的四分之三。以這種方式,將第一強(qiáng)單元行620c選擇為與弱單元行610c分隔預(yù)定間隔ITV,從而使弱單元行610c在最小保持時(shí)間之前被重復(fù)刷新。此外,在圖15中,可以選擇除了弱單元行地址WEAK_ADDR和第一強(qiáng)單元行地址STR_ADDR_1之外的任何行地址作為第二強(qiáng)單元行STR_ADDR_2。圖16是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖14的刷新方法的刷新地址產(chǎn)生器400的框圖。參考圖16,刷新地址產(chǎn)生器400c包括地址存儲(chǔ)單元410c、刷新計(jì)數(shù)器430c、比較單元450c和地址改變單元470c。地址存儲(chǔ)單元410c包括用于存儲(chǔ)弱單元行地址WEAK_ADDR的第一存儲(chǔ)區(qū)域411c、用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第二存儲(chǔ)區(qū)域412c、以及用于存儲(chǔ)第二強(qiáng)單元行地址STR_ADDR_2的第三存儲(chǔ)區(qū)域413c。圖16示出地址存儲(chǔ)單元410c存儲(chǔ)一個(gè)弱單元行地址WEAK_ADDR、一個(gè)第一強(qiáng)單元行地址STR_ADDR_1以及一個(gè)第二強(qiáng)單元行地址STR_ADDR_2。但是,本發(fā)明也可以被實(shí)踐為地址存儲(chǔ)單元410c存儲(chǔ)多個(gè)弱單元行地址以及多個(gè)相應(yīng)的第一和第二強(qiáng)單元行地址。刷新計(jì)數(shù)器430c通過計(jì)數(shù)產(chǎn)生刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450c通過把刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450c還根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較、并基于強(qiáng)單元標(biāo)志STR_FLAG,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450c包括多個(gè)第一比較器451c和452c、多個(gè)第二比較器453c和454c、以及多個(gè)邏輯門461c、462c和463c。第一比較器451c和452c把初始刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較。第一與門461c通過對(duì)第一比較器4541c和452c的輸出信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCHl。當(dāng)刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),第一與門461c輸出具有邏輯高電平的第一匹配信號(hào)MATCHl。第二比較器453c和454c把刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較。第二與門462c對(duì)第二比較器453c和454c的輸出信號(hào)執(zhí)行與運(yùn)算。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配時(shí),第二與門462c產(chǎn)生具有邏輯高電平的輸出信號(hào)。第三與門463c通過對(duì)強(qiáng)單兀標(biāo)志STR_FLAG和第二與門462c的輸出信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),第三與門461c輸出具有邏輯高電平的第二匹配信號(hào)MATCH2。圖16示出了比較單元450c具有一組第一比較器451c和452c、第二比較器453c和454c以及邏輯門461c、462c和463c,用于把刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDRI和第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較,該第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2與一個(gè)弱單元行地址WEAK_ADDR相關(guān)。但是,本發(fā)明也可以實(shí)踐為比較單元450c具有更多組第一比較器、第二比較器和邏輯門,用于把刷新行地址REF_ADDR與對(duì)應(yīng)于更多弱單元行地址的各個(gè)第一和第二強(qiáng)單元行地址進(jìn)行比較。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),地址改變單元470c輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR??商鎿Q地,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),地址改變單元470c輸出第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。地址改變單元470c包括多個(gè)邏輯門471c、472c和473c、多個(gè)第一復(fù)用器481c和483c,以及多個(gè)第二復(fù)用器482c和484c。反相器471c反轉(zhuǎn)第一匹配信號(hào)MATCH1,并且第四與門472c通過對(duì)第二匹配信號(hào)MATCH2和第一匹配信號(hào)MATCHl的反轉(zhuǎn)信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第一選擇信號(hào)SELl。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),第四與門472c輸出處于邏輯低電平的第一選擇信號(hào)SEL1,并且,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2具有邏輯高電平、并且第一匹配信號(hào)MATCHl處于邏輯低電平時(shí),第四與門472c輸出具有邏輯高電平的第一選擇信號(hào)SEL1。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),第一復(fù)用器481c和483c選擇性地輸出弱單元行地址WEAK_ADDR的位WAl到WAN,并且,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),第一復(fù)用器481c和483c選擇性地輸出第一強(qiáng)單元行地址STR_ADDR_1的位SAll到SA1N。或(OR)門473c通過對(duì)在第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2執(zhí)行或運(yùn)算,產(chǎn)生第二選擇信號(hào)SEL2。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl或第二匹配信號(hào)MATCH2處于邏輯高電平時(shí),或門473c輸出具有邏輯高電平的第二選擇信號(hào)SEL2。第二復(fù)用器482c和484c響應(yīng)于第二選擇信號(hào)SEL2,選擇性地輸出初始刷新行地址REF_ADDR或者來自第一復(fù)用器481c和483c的行地址。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl和第二匹配信號(hào)MATCH2具有邏輯低電平時(shí),第二復(fù)用器482c和484c輸出初始刷新行地址REF_ADDR,以作為最終刷新行地址CREF_ADDR。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),第二復(fù)用器482c和484c輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR,并且,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),第二復(fù)用器482c和484c輸出第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。以這種方式,當(dāng)刷新計(jì)數(shù)器430c產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),刷新地址產(chǎn)生器400c輸出弱單元行地址WEAK_ADDR。此外,當(dāng)刷新計(jì)數(shù)器430c產(chǎn)生第二強(qiáng)單元行地址STR_ADDR_2時(shí),刷新地址產(chǎn)生器400c在每個(gè)刷新周期RP交替地輸出第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2其中之一。因此,刷新地址產(chǎn)生器400c允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖17根據(jù)本發(fā)明的示范性實(shí)施例,示出了具有弱單元行以及從可能的強(qiáng)存儲(chǔ)單元池中選擇的第一和第二強(qiáng)單元行的存儲(chǔ)單元陣列的存儲(chǔ)體陣列600d。參考圖17,通過測(cè)試存儲(chǔ)單元陣列確定用于弱單元行610d的弱單元行地址WEAK_ADDR。此外,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定從中選擇第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2的強(qiáng)單元池。強(qiáng)單元池包括2m個(gè)行地址,所述2m個(gè)行地址的最低有效M位彼此不同,其中M是大于I的整數(shù)。例如,當(dāng)每個(gè)行地址具有N位時(shí),形成強(qiáng)單元池的2"個(gè)行地址具有相同的高N-M位,并具有不同的最低有效M位。此外,在本發(fā)明的示范性實(shí)施例中,所述2M個(gè)行地址的除了MSB以外的高N-M位(即第M+1位到第N-I位)和弱單元行地址WEAK_ADDR的相同。例如,在行地址具有13位、并且強(qiáng)單元池包括最低有效的4位彼此不同的行地址的情況下,強(qiáng)單元池包括16個(gè)行地址。強(qiáng)單元池中的這些行地址中的每一個(gè)均具有和弱單元行地址WEAK_ADDR的MSB不同的MSB,并且具有和弱單元行地址WEAK_ADDR的第五到第十二位相同的第五到第十二位。在具有強(qiáng)單元池的16個(gè)行地址的16個(gè)存儲(chǔ)單元行中,選擇具有長于或者等于刷新周期RP的兩倍的最小保持時(shí)間的兩個(gè)存儲(chǔ)單元行,以作為第一和第二強(qiáng)單元行620d和630d。圖18是根據(jù)本發(fā)明的另一示范性實(shí)施例,用于執(zhí)行圖14的刷新方法的刷新地址產(chǎn)生器400d的框圖。圖18示出了第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2選自如圖17中所示的強(qiáng)單元池的16個(gè)行地址的例子。參考圖18,刷新地址產(chǎn)生器400d包括地址存儲(chǔ)單元410d、刷新計(jì)數(shù)器430d、比較單元450d和地址改變單元470d。地址存儲(chǔ)單元410d包括用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域41Id和用于存儲(chǔ)第二強(qiáng)單元行地址STR_ADDR_2的最低有效的4位的第二存儲(chǔ)區(qū)域412d。地址存儲(chǔ)單元410d還包括第三存儲(chǔ)區(qū)域413d,用于存儲(chǔ)對(duì)第一強(qiáng)單元行地址STR_ADDR_1和弱單元行地址WEAK_ADDR的最低有效的4位執(zhí)行第一異或(XOR)運(yùn)算的結(jié)果。地址存儲(chǔ)單元410d還包括第四存儲(chǔ)區(qū)域414d,用于存儲(chǔ)對(duì)第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2的最低有效的4位執(zhí)行第二異或運(yùn)算的結(jié)果。圖18示出地址存儲(chǔ)單元410d存儲(chǔ)用于一個(gè)弱單元行地址WEAK_ADDR的第一強(qiáng)單元行地址STR_ADDR_1、第二強(qiáng)單元行地址STR_ADDR_2的最低有效的4位以及第一和第二異或運(yùn)算的結(jié)果。但是,本發(fā)明也可以被實(shí)踐為地址存儲(chǔ)單元410d存儲(chǔ)與更多弱單元行地址相對(duì)應(yīng)的類似地址信息。刷新計(jì)數(shù)器430d通過計(jì)數(shù)產(chǎn)生刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450d通過把刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450d通過把刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較、并且基于強(qiáng)單元標(biāo)志STR_FLAG,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450d包括N個(gè)第一比較器451d、452d、453d和454d、四個(gè)第二比較器456d到457d、以及多個(gè)邏輯門461d、462d和463d。第一比較器451d、452d、453d和454d把刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較。第一與門461d通過對(duì)第一比較器451d、452d、453d和454d的輸出信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCHl。當(dāng)初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),第一與門461d輸出具有邏輯高電平的第一匹配信號(hào)MATCHl。第二比較器456d到457d把刷新行地址REF_ADDR的最低有效的四位與第二強(qiáng)單元行地址STR_ADDR_2的最低有效的四位進(jìn)行比較。第二與門462d對(duì)第二比較器456d到457d的輸出信號(hào)以及與刷新行地址REF_ADDR的最高有效的N-4位(S卩,第5到第N位)相對(duì)應(yīng)的N-4個(gè)比較器453d和454d的N-4個(gè)輸出信號(hào)執(zhí)行與運(yùn)算。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配時(shí),第二與門462d產(chǎn)生具有邏輯高電平的輸出信號(hào)。第三與門463d通過對(duì)強(qiáng)單元標(biāo)志STR_FLAG和第二與門462d的輸出信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),第三與門463d輸出具有邏輯高電平的第二匹配信號(hào)MATCH2。圖18示出比較單元450d包括一組第一比較器451d、452d、453d和454d、第二比較器456d到457d、以及邏輯門461d、462d和463d,以用于把刷新行地址REF_ADDR與和一個(gè)弱單元行地址WEAK_ADDR相關(guān)的第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較。但是,本發(fā)明也可以被實(shí)踐為比較單元450d包括更多組的第一比較器、第二比較器和邏輯門,以用于把刷新行地址REF_ADDR與對(duì)應(yīng)于更多弱單元行地址的第一和第二強(qiáng)單元行地址進(jìn)行比較。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),地址改變單元470d輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。或者,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),地址改變單元470d輸出第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。地址改變單元470d包括對(duì)第一匹配信號(hào)MATCHl和存儲(chǔ)在第三存儲(chǔ)區(qū)域413d中的每一位執(zhí)行與運(yùn)算的相應(yīng)的第一與門471d或476d。地址改變單元470d還包括對(duì)第二匹配信號(hào)MATCH2和存儲(chǔ)在第四存儲(chǔ)區(qū)域414d中的每一位執(zhí)行與運(yùn)算的相應(yīng)的第二與門472d或477d。地址改變單元470d還包括相應(yīng)的或門473d或478d,其對(duì)輸入來自第三和第四存儲(chǔ)區(qū)域413d和414d的具有相同位有效值的位的相應(yīng)與門的輸出執(zhí)行或運(yùn)算。因此,當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),或門473d和478d輸出存儲(chǔ)在第三存儲(chǔ)區(qū)域413d中的位,并且當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),或門473d和478d輸出存儲(chǔ)在第四存儲(chǔ)區(qū)域414d中的位?;蜷T473d和478d的每一輸出被施加于相應(yīng)的復(fù)用器475d或480d的控制端。相應(yīng)的反相器474d或479d反轉(zhuǎn)初始刷新行地址REF_ADDR的四個(gè)最低有效位中相應(yīng)的一個(gè)RAl或RA4。反相器481d反轉(zhuǎn)刷新行地址REF_ADDR的第N位RAN。響應(yīng)于第一匹配信號(hào)MATCH1,復(fù)用器482d選擇性地輸出初始刷新行地址REF_ADDR的第N位RAN和其反轉(zhuǎn)信號(hào)中的一個(gè),以作為最終刷新行地址CREF_ADDR的第N位CRAN。響應(yīng)于來自相應(yīng)或門473d或478d的相應(yīng)輸出信號(hào),復(fù)用器475d和480d中的每一個(gè)選擇性地輸出初始刷新行地址REF_ADDR的相應(yīng)位RAl或RA4和其反轉(zhuǎn)信號(hào)中的一個(gè),以作為最終刷新行地址CREF_ADDR的相應(yīng)位CRAl或CRA4。地址改變單元470d還包括反相器483d、484d、485d和486d,用于延遲初始刷新行地址REF_ADDR的第五到第N-I位RA5到RAN-1,以產(chǎn)生最終刷新行地址CREF_ADDR。因此,當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí)(即,當(dāng)初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí)),地址改變單元470d反轉(zhuǎn)初始刷新行地址REF_ADDR的第N位RAN。此外,在此情況下,地址改變單元470d把初始刷新行地址REF_ADDR的四個(gè)最低有效位RAl到RA4中與弱單元行地址WEAK_ADDR的對(duì)應(yīng)位不同的任何一位反轉(zhuǎn)。也就是說,當(dāng)刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),地址改變單元470d輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。此外,當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí)(S卩,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí)),在初始刷新行地址REF_ADDR的第一到第四位RAl和RA4當(dāng)中,地址改變單元470d把初始刷新行地址REF_ADDR的四個(gè)最低有效位RAl到RA4中和第一強(qiáng)單元行地址STR_ADDR_1的對(duì)應(yīng)位不同的任何位反轉(zhuǎn)。因此,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),地址改變單元470d輸出第一強(qiáng)單元行地址STR_ADDR_1,以作為最終刷新行地址CREF_ADDR。以這種方式,當(dāng)刷新計(jì)數(shù)器430d產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1時(shí),刷新地址產(chǎn)生器400d輸出弱單元行地址WEAK_ADDR。此外,當(dāng)刷新計(jì)數(shù)器430d產(chǎn)生第二強(qiáng)單元行地址STR_ADDR_2時(shí),刷新地址產(chǎn)生器400d在每一刷新周期RP交替地輸出第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2。因此,刷新地址產(chǎn)生器400d允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。此外,第二強(qiáng)單元行地址STR_ADDR_2是從這樣的地址池中選擇的該地址池具有由弱單元行地址WEAK_ADDR和/或第一強(qiáng)單元行地址STR_ADDR_1的至少兩個(gè)最低有效位限定的范圍。圖19是根據(jù)本發(fā)明另一示范性實(shí)施例,取決于強(qiáng)單元標(biāo)志刷新易失性存儲(chǔ)器器件的步驟的流程圖。在圖19中,在奇數(shù)刷新周期中,弱單元行代替第一強(qiáng)單元行被刷新,并且,在偶數(shù)刷新周期中,弱單元行代替第二強(qiáng)單元行被刷新。在圖19中,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(S910)到例如“0”,并且,強(qiáng)單元標(biāo)志STR_FLAG被初始化到邏輯低電平。初始刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較(S920)并且與第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較(S930)。在本發(fā)明的示范性實(shí)施例中,刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1(S920)和第二強(qiáng)單元行地址STR_ADDR_2(S930)的比較基本在相同時(shí)間執(zhí)行。如果刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2中的任何一個(gè)都不匹配(S920:否并且S930:否),則對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S940)。如果刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配(S920:是),則根據(jù)強(qiáng)單元標(biāo)志STR_FLAG選擇性地刷新對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行或者對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行(S925、S940、S950)。例如,在這種情況下,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG處于第一邏輯電平(例如,邏輯高電平)時(shí)(S925:否),對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行被刷新(S940)。或者,在這種情況下,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG處于第二邏輯電平(例如,邏輯低電平)時(shí)(S925:是),對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行被刷新(S950)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S930:是),則根據(jù)強(qiáng)單元標(biāo)志STR_FLAG選擇性地刷新對(duì)應(yīng)于第二強(qiáng)單元行地址STR_ADDR_2的第二強(qiáng)單元行或者對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行(S935、S940、S950)。例如,在此情況下,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG具有第二邏輯電平時(shí)(S935:否),對(duì)應(yīng)于第二強(qiáng)單元行地址STR_ADDR_2的第二強(qiáng)單元行被刷新(S940)?;蛘撸谶@種情況下,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG具有第一邏輯電平時(shí)(S935:是),對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行被刷新(S950)。每次存儲(chǔ)單元行被刷新,刷新行地址REF_ADDR被遞增1(S970)。如果刷新行地址REF_ADDR超過最大行地址MAX_ADDR(S980:是),則刷新行地址REF_ADDR被初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被反轉(zhuǎn)(S985),從而每個(gè)刷新周期RP將強(qiáng)單元標(biāo)志STR_FLAG反轉(zhuǎn)。以這種方式,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG處于第一邏輯電平時(shí),弱單元行代替第二強(qiáng)單元行被刷新。此外,當(dāng)強(qiáng)單元標(biāo)志STR_FLAG處于第二邏輯電平時(shí),弱單元行代替第一強(qiáng)單元行被刷新。因此,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖20是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖19執(zhí)行的弱單元行以及第一和第二強(qiáng)單元行的示范性刷新的時(shí)序圖。參考圖20,弱單元行每刷新周期RP被刷新兩次。例如,在奇數(shù)刷新周期期間,當(dāng)產(chǎn)生用于弱單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的刷新910,并且當(dāng)產(chǎn)生用于第一強(qiáng)單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的額外刷新915?;蛘?,在偶數(shù)刷新周期期間,當(dāng)產(chǎn)生用于弱單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的刷新910,并且,當(dāng)產(chǎn)生用于第二強(qiáng)單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的額外刷新916。通過將第一和第二強(qiáng)單元行中的每一個(gè)選擇為與弱單元行分隔至少預(yù)定間隔,弱單元行在最小保持時(shí)間之前被重復(fù)刷新。例如,通過反轉(zhuǎn)用于弱單元行的行地址的MSB來確定用于第一強(qiáng)單元行的行地址,并且,通過反轉(zhuǎn)用于弱單元行的行地址的MSB和LSB,來確定用于第二強(qiáng)單元行的行地址。在這種情況下,弱單元行的刷新周期是存儲(chǔ)器器件的標(biāo)準(zhǔn)中所定義的刷新周期RP的一半。第一和第二強(qiáng)單元行中的每一個(gè)被以周期2RP刷新,周期2RP是刷新周期RP的兩倍。例如,第一強(qiáng)單元行被在偶數(shù)刷新周期中刷新,并且第二強(qiáng)單元行被在奇數(shù)刷新周期中刷新。即,第一和第二強(qiáng)單元行中的每一個(gè)每?jī)蓚€(gè)刷新周期RP被刷新一次。圖21是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖19的刷新方法的刷新地址產(chǎn)生器400e的框圖。圖21示出了通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定第一強(qiáng)單元行地址STR_ADDR_1、并且通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB確定第二強(qiáng)單元行地址STR_ADDR_2的例子。參考圖21,刷新地址產(chǎn)生器400e包括地址存儲(chǔ)單元410e、刷新計(jì)數(shù)器430e、比較單元450e和地址改變單元470e。除了刷新地址產(chǎn)生器400e包括附加的邏輯門462e、463e和473e以外,刷新地址產(chǎn)生器400e基本類似于圖9的刷新地址產(chǎn)生器400a。地址存儲(chǔ)單元410e包括用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域411e。圖21示出地址存儲(chǔ)單元410e存儲(chǔ)用于一個(gè)弱單元行地址WEAK_ADDR的一個(gè)第一強(qiáng)單元行地址STR_ADDR_1。但是,本發(fā)明也可以實(shí)踐為地址存儲(chǔ)單元410e存儲(chǔ)對(duì)應(yīng)于更多弱單元行地址的更多第一強(qiáng)單元行地址。刷新計(jì)數(shù)器430e通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450e根據(jù)強(qiáng)單元標(biāo)志STR_FLAG以及初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450e還根據(jù)強(qiáng)單元標(biāo)志STR_FLAG以及初始刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450e包括N個(gè)比較器451e、452e和453e以及多個(gè)邏輯門461e、462e、463e、464e、465e和466e。N個(gè)比較器451e、452e和453e比較初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1的相應(yīng)位。第一與門461e對(duì)N個(gè)比較器451e、452e和453e的輸出信號(hào)執(zhí)行與運(yùn)算。第一反相器462e反轉(zhuǎn)強(qiáng)單兀標(biāo)志STR_FLAG。第二與門463e通過對(duì)第一與門461e的輸出和強(qiáng)單元標(biāo)志STR_FLAG的反轉(zhuǎn)信號(hào)執(zhí)行與運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCHl。因此,當(dāng)刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平時(shí),比較單元450e產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。第二反相器464e反轉(zhuǎn)第一比較器461e的輸出。第三與門465e對(duì)N_1個(gè)比較器452e和453e的輸出以及第二反相器464e的輸出執(zhí)行與運(yùn)算。當(dāng)刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1除了LSB之外相同時(shí)(S卩,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配時(shí)),第三與門465e產(chǎn)生具有邏輯高電平的輸出信號(hào)。第四與門466e通過對(duì)第三與門465e的輸出信號(hào)和強(qiáng)單元標(biāo)志STR_FLAG執(zhí)行與運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。因此,當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),比較單元450e產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。圖21示出比較單元450e包括一組比較器451e、452e和453e以及邏輯門461e、462e、463e、464e、465e和466e,以用于一個(gè)弱單元行地址WEAK_ADDR。但是,本發(fā)明也可以被實(shí)踐為比較單元450e具有更多組比較器和邏輯門,以用于更多弱單元行地址。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl處于邏輯高電平時(shí),地址改變單元470e通過反轉(zhuǎn)初始刷新行地址REF_ADDR的第N位RAN,輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。當(dāng)?shù)诙ヅ湫盘?hào)MATCH2處于邏輯高電平時(shí),地址改變單元470e通過反轉(zhuǎn)初始刷新行地址REF_ADDR的第一位RAl和第N位RAN,輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。地址改變單元470e包括用于改變刷新行地址REF_ADDR的第一位RAl的第一反相器471e和第一復(fù)用器472e。地址改變單元470e還包括用于改變刷新行地址REF_ADDR的第二位RAN的或門473e、第二反相器474e和第二復(fù)用器475e。第一反相器471e和第一復(fù)用器472e可以響應(yīng)于第二匹配信號(hào)MATCH2,反轉(zhuǎn)初始刷新行地址REF_ADDR的第一位RAl,以產(chǎn)生最終刷新行地址CREF_ADDR的第一位CRAl?;蜷T473e、第二反相器474e和第二復(fù)用器475e可以響應(yīng)于第一匹配信號(hào)MATCHl或者第二匹配信號(hào)MATCH2,反轉(zhuǎn)刷新行地址REF_ADDR的第N位RAN,以產(chǎn)生最終刷新行地址CREF_ADDR的第N位CRAN。地址改變單元470e還包括反相器481e、482e、483e和484e,用于延遲初始刷新行地址REF_ADDR的第二到第N-I位RA2和RAN-I,以產(chǎn)生最終刷新行地址CREF_ADDR的對(duì)應(yīng)位CRA2和CRAN-I。以這種方式,刷新地址產(chǎn)生器400e在每一刷新周期RP中輸出弱單元行地址WEAK_ADDR以代替第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2之一。因此,刷新地址產(chǎn)生器400e允許弱單元行代替第一和第二強(qiáng)單元行之一被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖22是根據(jù)本發(fā)明的示范性實(shí)施例,具有弱單元行以及第一和第二強(qiáng)單元行的存儲(chǔ)器器件的示范性存儲(chǔ)體陣列600f。參考圖22,通過測(cè)試存儲(chǔ)器器件確定弱單元行610f的弱單元行地址WEAK_ADDR。選擇第一強(qiáng)單元行620f的第一強(qiáng)單元行地址STR_ADDR_1以使第一強(qiáng)單元行地址STR_ADDR_1和弱單元行地址WEAK_ADDR之間計(jì)數(shù)的時(shí)間間隔至少是第一預(yù)定間隔ITVl。此夕卜,選擇第二強(qiáng)單元行630f的第二強(qiáng)單元行地址STR_ADDR_2以使第二強(qiáng)單元行地址STR_ADDR_2和弱單元行地址WEAK_ADDR之間計(jì)數(shù)的時(shí)間間隔至少是第二預(yù)定間隔ITV2。根據(jù)弱單元行610f的最小保持時(shí)間確定第一預(yù)定間隔ITVl和第二預(yù)定間隔ITV2。例如,在存儲(chǔ)體陣列600f包括X個(gè)存儲(chǔ)單元行并且弱單元行610f的最小保持時(shí)間是刷新周期RP的四分之三的情況下,第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2中的每一個(gè)被選擇成使得第一預(yù)定間隔ITVl和第二預(yù)定間隔ITV2在任一方向上至少為X/4。例如,如果強(qiáng)單元行620f和630f中的每一個(gè)與弱單元行610f分隔與大約N/3個(gè)存儲(chǔ)單元行相對(duì)應(yīng)的間隔,則對(duì)弱單元行610f的刷新可以具有大約是刷新周期RP的三分之一或者三分之二的時(shí)間間隔。在此情況下,對(duì)弱單元行610f的兩個(gè)相鄰刷新之間的最大時(shí)間間隔是刷新周期RP的三分之二,其比弱單元行610f的最小保持時(shí)間短,弱單元行610f的最小保持時(shí)間是刷新周期RP的四分之三。圖23是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖19的刷新方法的刷新地址產(chǎn)生器400f的框圖。圖23示出第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2被任意地確定的例子。參考圖23,刷新地址產(chǎn)生器400f包括地址存儲(chǔ)單元410f、刷新計(jì)數(shù)器430f、比較單元450f和地址改變單元470f。地址存儲(chǔ)單元410f包括用于存儲(chǔ)弱單元行地址WEAK_ADDR的第一存儲(chǔ)區(qū)域411€、用于存儲(chǔ)第一強(qiáng)單元行地址3了1_4001_1的第二存儲(chǔ)區(qū)域412€、以及用于存儲(chǔ)第二強(qiáng)單元行地址STR_ADDR_2的第三存儲(chǔ)區(qū)域413f。圖23示出地址存儲(chǔ)單元410f存儲(chǔ)一個(gè)弱單元行地址WEAK_ADDR、一個(gè)第一強(qiáng)單元行地址STR_ADDR_1以及一個(gè)第二強(qiáng)單元行地址STR_ADDR_2。但是,當(dāng)?shù)刂反鎯?chǔ)單元410f存儲(chǔ)更多個(gè)弱單元行地址、更多個(gè)第一強(qiáng)單元行地址以及更多個(gè)第二強(qiáng)單元行地址時(shí),也可以實(shí)踐本發(fā)明。刷新計(jì)數(shù)器430f通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450f基于強(qiáng)單元標(biāo)志STR_FLAG并且根據(jù)刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1的比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450f還基于強(qiáng)單元標(biāo)志STR_FLAG并且根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450f包括多個(gè)(N個(gè))第一比較器451f和452f,多個(gè)(N個(gè))第二比較器453f和454f,以及多個(gè)邏輯門461f、462f、463f、464f和465f。第一比較器451f和452f、第一與門461f、反相器462f和第二與門463f被配置成在刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平時(shí),產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。第二比較器453f和454f、第三與門464f和第四與門465f被配置成當(dāng)刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。圖23示出比較單元450f包括用于一個(gè)弱單元行地址WEAK_ADDR的一組第一比較器451f和452f、第二比較器453f和454f、以及邏輯門461f、462f、463f、464f和465f。但是,本發(fā)明也可以被實(shí)踐為比較單元450f具有更多組的第一比較器、第二比較器和邏輯門,以用于更多個(gè)弱單元行地址。當(dāng)?shù)谝黄ヅ湫盘?hào)MATCHl和第二匹配信號(hào)MATCH2其中之一處于邏輯高電平時(shí),地址改變單元470f生成弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。地址改變單元470f包括或門471f和多個(gè)復(fù)用器472f、473f、474f和475f?;蜷T471f通過對(duì)第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2執(zhí)行或運(yùn)算產(chǎn)生選擇信號(hào)SEL。復(fù)用器472f、473f、474f和475f從刷新計(jì)數(shù)器430f接收刷新行地址REF_ADDR,并從地址存儲(chǔ)單元410f接收弱單元行地址WEAK_ADDR。復(fù)用器472f、473f、474f和475f響應(yīng)于選擇信號(hào)SEL選擇性地輸出刷新行地址REF_ADDR或者弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。以這種方式,在每一刷新周期RP中,刷新地址產(chǎn)生器400f輸出弱單元行地址WEAK_ADDR以代替第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2之一。因此,刷新地址產(chǎn)生器400f允許弱單元行代替第一和第二強(qiáng)單元行其中之一被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖24是根據(jù)本發(fā)明的示范性實(shí)施例,根據(jù)被選擇的存儲(chǔ)器存儲(chǔ)體刷新易失性存儲(chǔ)器器件的步驟的流程圖。在圖24中,在存儲(chǔ)器存儲(chǔ)體的基礎(chǔ)上確定弱單元行地址WEAK_ADDR、第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2,以便能夠以存儲(chǔ)器存儲(chǔ)體為基礎(chǔ)執(zhí)行刷新調(diào)節(jié)。在圖24中,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(S1010)到例如“0”,并且,強(qiáng)單元標(biāo)志STR_FLAG也被初始化到邏輯低電平。刷新行地址REF_ADDR被與第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較(S1020)以及與第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較(S1025)。在本發(fā)明的示范性實(shí)施例中,這些比較(S1020和S1025)被基本上同時(shí)執(zhí)行。如果刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1和第二強(qiáng)單元行地址STR_ADDR_2不匹配(S1020:否并且S1025:否),則在所有存儲(chǔ)體中對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S1040)。如果初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配(S1020:是),則在存儲(chǔ)體信息所指示的至少一個(gè)存儲(chǔ)體(即,被選擇的存儲(chǔ)器存儲(chǔ)體)中對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行被刷新,并且,在其他存儲(chǔ)體(即,未被選擇的存儲(chǔ)器存儲(chǔ)體)中對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S1050)。在本發(fā)明的示范性實(shí)施例中,存儲(chǔ)體信息包括存儲(chǔ)在地址存儲(chǔ)單元中的存儲(chǔ)體地址??商鎿Q地,存儲(chǔ)體信息包括存儲(chǔ)在地址存儲(chǔ)單元中的用于相應(yīng)存儲(chǔ)體的存儲(chǔ)體標(biāo)志。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S1025:是)并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平(S1030:是),則在所有存儲(chǔ)體中對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S1040)。每次存儲(chǔ)器存儲(chǔ)體中的相應(yīng)存儲(chǔ)單元行被刷新時(shí),刷新行地址REF_ADDR被遞增1(S1070)。如果刷新行地址REF_ADDR超過最大行地址MAX_ADDR(S1080:是),則刷新行地址REF_ADDR被初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被每刷新周期RP反轉(zhuǎn)(S1085)。如果刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S1025:是)并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平(S1030:否),則在與存儲(chǔ)體信息相對(duì)應(yīng)的存儲(chǔ)體中對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1的第一強(qiáng)單元行被刷新,并且在其他存儲(chǔ)體中對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S1060)。以這種方式,只有在存儲(chǔ)體信息所指示的被選擇的存儲(chǔ)體中,弱單元行才代替第一強(qiáng)單元行被刷新。圖25是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖24的刷新方法的刷新地址產(chǎn)生器400g的框圖。圖25包括使用存儲(chǔ)體地址BANK_ADDR以存儲(chǔ)體為基礎(chǔ)的刷新調(diào)節(jié)。此外,在圖25中,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定第一強(qiáng)單元行地址STR_ADDR_1,并且通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB確定第二強(qiáng)單元行地址STR_ADDR_2。參考圖25,刷新地址產(chǎn)生器400g包括地址存儲(chǔ)單元410g、刷新計(jì)數(shù)器430g、比較單元450g和地址改變單元470g。地址存儲(chǔ)單元410g包括用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域41Ig以及用于存儲(chǔ)存儲(chǔ)體地址BANK_ADDR的第二存儲(chǔ)區(qū)域412g。圖25示出地址存儲(chǔ)單元410g存儲(chǔ)與一個(gè)弱單元行地址WEAK_ADDR相關(guān)的一個(gè)第一強(qiáng)單元行地址STR_ADDR_1和一個(gè)存儲(chǔ)體地址BANK_ADDR。但是,本發(fā)明也可以被實(shí)踐為地址存儲(chǔ)單元410g存儲(chǔ)與更多個(gè)弱單元行地址WEAK_ADDR相關(guān)的更多個(gè)第一強(qiáng)單元行地址和更多個(gè)存儲(chǔ)體地址。刷新計(jì)數(shù)器430g通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450g根據(jù)刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1的比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450g還基于強(qiáng)單元標(biāo)志STR_FLAG、并且根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450g把第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2提供給多個(gè)存儲(chǔ)體365a和365h當(dāng)中對(duì)應(yīng)于存儲(chǔ)體地址BANK_ADDR的存儲(chǔ)體。比較單元450g包括多個(gè)比較器451g、452g和453g、多個(gè)邏輯門461g、462g、463g和464g、第一解復(fù)用器466g和第二解復(fù)用器467g。比較器451g、452g和453g以及第一與門461g被配置成,在刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。比較器451g、452g和453g、反相器462g、第二與門463g以及第三與門464g被配置成,在刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。第一解復(fù)用器466g響應(yīng)于存儲(chǔ)體地址BANK_ADDR傳送第一匹配信號(hào)MATCHl作為多個(gè)第一存儲(chǔ)體匹配信號(hào)MATCH1A和MATCH1H之一。第二解復(fù)用器467g響應(yīng)于存儲(chǔ)體地址BANK_ADDR傳送第二匹配信號(hào)MATCH2作為多個(gè)第二存儲(chǔ)體匹配信號(hào)嫩了012_4和嫩了012_11之一。因此,第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2被施加于多個(gè)存儲(chǔ)體365a和365h當(dāng)中對(duì)應(yīng)于存儲(chǔ)體地址BANK_ADDR的存儲(chǔ)體。圖25示出比較單元450g具有用于一個(gè)弱單元行地址WEAK_ADDR的一組比較器451g、452g和453g、邏輯門461g、462g、463g和464g以及解復(fù)用器466g和467g。但是,本發(fā)明也可以實(shí)踐為比較單元450g具有更多組比較器、邏輯門和解復(fù)用器,以用于更多個(gè)弱單元行地址。來自刷新計(jì)數(shù)器430g的刷新行地址REF_ADDR被通過圖4的行地址復(fù)用器340施加于相應(yīng)的存儲(chǔ)體365a和365h。存儲(chǔ)體365a和365h分別接收刷新行地址REF_ADDR、第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1_H、以及第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2JL地址改變單元470g位于存儲(chǔ)體365a和365h。例如,地址改變單元470g在存儲(chǔ)體365a和365h中分別包括第一反相器471g和481g、第一復(fù)用器472g和482g、第二反相器473g和483g、以及第二復(fù)用器474g和484g。第一反相器471g和481g反轉(zhuǎn)初始刷新行地址REF_ADDR的第一位RA1。第一復(fù)用器472g和482g分別響應(yīng)于第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1_H選擇性地輸出刷新行地址REF_ADDR的第一位RAl及其反轉(zhuǎn)信號(hào)之一作為相應(yīng)的最終刷新行地址CREF_ADDR的第一位CRA1_A和CRAlJL第二反相器473g和483g反轉(zhuǎn)初始刷新行地址REF_ADDR的第N位RAN。第二復(fù)用器474g和484g響應(yīng)于第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2_H,選擇性地輸出刷新行地址REF_ADDR的第N位RAN及其反轉(zhuǎn)信號(hào),以作為相應(yīng)的最終刷新行地址CREF_ADDR的第N位CRAN_A和CRANJL由存儲(chǔ)體地址BANK_ADDR所指示的第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1_H中的僅僅一個(gè)以及第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2_H中的僅僅一個(gè)被激活。因此,地址改變單元470g僅針對(duì)存儲(chǔ)體地址BANK_ADDR所指示的存儲(chǔ)體改變初始刷新行地址REF_ADDR。來自地址改變單元470g的相應(yīng)的最終刷新行地址CREF_ADDR被分別施加于圖4中所示的存儲(chǔ)體行譯碼器360a、360b、360c和360d。以這種方式,刷新地址產(chǎn)生器400g允許僅僅在與存儲(chǔ)體地址BANK_ADDR相對(duì)應(yīng)的被選擇的存儲(chǔ)器存儲(chǔ)體中、弱單元行代替第一強(qiáng)單元行被刷新。因此,以存儲(chǔ)體為基礎(chǔ)執(zhí)行刷新調(diào)節(jié),并且弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖26是根據(jù)本發(fā)明的另一示范性實(shí)施例,用于執(zhí)行圖24的刷新方法的刷新地址產(chǎn)生器400h的框圖,在該刷新方法中,使用存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG、以存儲(chǔ)體為基礎(chǔ)進(jìn)行刷新調(diào)節(jié)。此外,在圖26中,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定第一強(qiáng)單元行地址STR_ADDR_1,并且通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB確定第二強(qiáng)單元行地址STR_ADDR_2。參考圖26,刷新地址產(chǎn)生器400h包括地址存儲(chǔ)單元410h、刷新計(jì)數(shù)器430h、比較單元450h和地址改變單元470h。除了使用存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG以外,刷新地址產(chǎn)生器400h基本類似于圖25的刷新地址產(chǎn)生器400g。地址存儲(chǔ)單元410h包括用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1的第一存儲(chǔ)區(qū)域41Ih以及用于存儲(chǔ)存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG的第二存儲(chǔ)區(qū)域412h。存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG中的每一個(gè)可以是一位數(shù)據(jù),該一位數(shù)據(jù)代表在存儲(chǔ)體365a和365h中的相應(yīng)的一個(gè)存儲(chǔ)體中是否要執(zhí)行刷新調(diào)節(jié)。圖26示出地址存儲(chǔ)單元410h存儲(chǔ)和一個(gè)弱單元行地址WEAK_ADDR相關(guān)的一個(gè)第一強(qiáng)單元行地址STR_ADDR_1以及存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG。但是,本發(fā)明也可以實(shí)踐為地址存儲(chǔ)單元410h存儲(chǔ)與更多個(gè)弱單元行地址相關(guān)的更多個(gè)第一強(qiáng)單元行地址和存儲(chǔ)體標(biāo)志。刷新計(jì)數(shù)器430h通過計(jì)數(shù)產(chǎn)生刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450h根據(jù)刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1的比較,產(chǎn)生第一匹配信號(hào)MATCHl。比較單元450h還基于強(qiáng)單元標(biāo)志STR_FLAG、并且根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2的比較,產(chǎn)生第二匹配信號(hào)MATCH2。比較單元450g根據(jù)存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG,選擇性地把第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2提供給多個(gè)存儲(chǔ)體365a和365h。比較單元450h包括多個(gè)比較器451h、452h和453h以及多個(gè)邏輯門461h、462h、463h、464h、465h、466h、467h和468h。比較器451h、452h和453h以及第一與門461h被配置成,在刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1匹配時(shí),產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。比較器451h、452h和453h、反相器462h、第二與門463h以及第三與門464h被配置成,在刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。第四與門465h和467h被配置成通過對(duì)第一匹配信號(hào)MATCHl與存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG執(zhí)行與運(yùn)算,產(chǎn)生多個(gè)第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1JL第五與門466h和468h被配置成通過對(duì)第二匹配信號(hào)MATCH2與存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG執(zhí)行與運(yùn)算,產(chǎn)生多個(gè)第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2JL因此,比較單元450h把第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2傳送到相應(yīng)的存儲(chǔ)體標(biāo)志被設(shè)置到邏輯高電平的至少一個(gè)存儲(chǔ)體。圖26示出比較單元450h具有用于一個(gè)弱單元行地址WEAK_ADDR的一組比較器451h、452h和453h以及邏輯門461h、462h、463h、464h、465h、466h、467h和468h。但是,本發(fā)明也可以實(shí)踐為比較單元450h具有更多組比較器和邏輯門,以用于更多個(gè)弱單元行地址。由刷新計(jì)數(shù)器430h產(chǎn)生的初始刷新行地址REF_ADDR被通過圖4的行地址復(fù)用器340施加于相應(yīng)的存儲(chǔ)體365a和365h。存儲(chǔ)體365a和365h分別接收刷新行地址REF_ADDR、第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1_H以及第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2JL根據(jù)存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG激活第一存儲(chǔ)體匹配信號(hào)MATCH1_A和MATCH1_H中的至少一個(gè)以及第二存儲(chǔ)體匹配信號(hào)MATCH2_A和MATCH2_H中的至少一個(gè)。因此,地址改變單元470h只在至少一個(gè)被選擇的存儲(chǔ)器存儲(chǔ)體中改變初始刷新行地址REF_ADDR,在所述被選擇的存儲(chǔ)器存儲(chǔ)體中,如存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG所指示的,將要執(zhí)行刷新調(diào)節(jié)。地址改變單元470h位于存儲(chǔ)體365a和365h。例如,地址改變單元470h在存儲(chǔ)體365a和365h中分別包括第一反相器471h和481h、第一復(fù)用器472h和482h、第二反相器473h和483h、以及第二復(fù)用器474h和484gh。來自地址改變單元470h的相應(yīng)的最終刷新行地址CREF_ADDR被分別施加于圖4的存儲(chǔ)體行譯碼器360a、360b、360c和360d。以這種方式,刷新地址產(chǎn)生器400h允許只有在如存儲(chǔ)體標(biāo)志BANKA_FLAG和BANKH_FLAG所指示的要執(zhí)行刷新調(diào)節(jié)的至少一個(gè)存儲(chǔ)體中,代替第一強(qiáng)單元行來刷新弱單元行。因此,以存儲(chǔ)體為基礎(chǔ)執(zhí)行刷新調(diào)節(jié),并且弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖27是根據(jù)本發(fā)明的示范性實(shí)施例,使用多個(gè)強(qiáng)單元行進(jìn)行刷新調(diào)節(jié)的用于刷新易失性存儲(chǔ)器器件的步驟的流程圖。在圖27中,每一弱單元行的最小保持時(shí)間比“刷新周期(RP)/(L-1)”短、并且長于或者等于“刷新周期(RP)/L”,其中,L是大于I的整數(shù)。此夕卜,針對(duì)每一弱單元行地址WEAK_ADDR選擇L-I個(gè)第一強(qiáng)單元行地址STR_ADDR_1和至少一個(gè)第二強(qiáng)單元行地址STR_ADDR_2。在圖27中,當(dāng)刷新操作開始時(shí),刷新計(jì)數(shù)器被初始化(SlllO)到例如“0”,并且,強(qiáng)單元標(biāo)志STR_FLAG被初始化到邏輯低電平。初始刷新行地址REF_ADDR被與L-I個(gè)第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較(S1120),并且與至少一個(gè)第二強(qiáng)單元行地址STR_ADDR_2進(jìn)行比較(S1125)。在本發(fā)明的示范性實(shí)施例中,這些比較(S1120和S1125)被基本同時(shí)執(zhí)行。如果初始刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1(SI120:否)以及第二強(qiáng)單元行地址STR_ADDR_2(S1125:否)中的任何一個(gè)都不匹配,則刷新對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行(SI140)。如果刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1之一匹配(SI120:是),則對(duì)應(yīng)于弱單元行地址WEAK_ADDR的弱單元行被刷新(S1150)。如果初始刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S1125是)并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯低電平(SI130:是),則對(duì)應(yīng)于初始刷新行地址REF_ADDR的存儲(chǔ)單元行被刷新(S1140)。如果初始刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2匹配(S1125:是)并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平(S1130:否),則對(duì)應(yīng)于第一強(qiáng)單元行地址STR_ADDR_1之一的第一強(qiáng)單元行被刷新(S1160)。每次存儲(chǔ)單元行被刷新,刷新行地址REF_ADDR被遞增I(S1170)。如果刷新行地址REF_ADDR超過最大行地址MAX_ADDR(SI180:是),則刷新行地址REF_ADDR被初始化,并且強(qiáng)單元標(biāo)志STR_FLAG被每刷新周期RP反轉(zhuǎn)(S1185)。以這種方式,弱單元行代替多個(gè)第一強(qiáng)單元行被刷新。因此,即使弱單元行的最小保持時(shí)間比刷新周期RP的一半短,弱單元行也能在最小保持時(shí)間之前被重復(fù)刷新,并且無需用冗余單元行替換弱單元行。此外,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖28是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖27的刷新方法執(zhí)行的弱單元行以及多個(gè)第一和第二強(qiáng)單元行的示范性刷新的時(shí)序圖。圖28示出了弱單元行代替三個(gè)第一強(qiáng)單元行被刷新,并且這三個(gè)第一強(qiáng)單元行與三個(gè)第二強(qiáng)單元行在每個(gè)刷新周期RP被交替地刷新的例子。參考圖28,每刷新周期RP,弱單元行被刷新四次。例如,在每個(gè)刷新周期RP中,當(dāng)產(chǎn)生弱單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的刷新1110。此外,當(dāng)?shù)谝粡?qiáng)單元行的行地址被產(chǎn)生時(shí),進(jìn)一步執(zhí)行對(duì)弱單元行的刷新1111、1112和1113、以代替對(duì)第一強(qiáng)單元行的刷新1121,1122和1123。第一強(qiáng)單元行和第二強(qiáng)單元行中的每一個(gè)被以周期2RP刷新,該周期2RP是刷新周期RP的兩倍。例如,在奇數(shù)刷新周期中執(zhí)行對(duì)第二強(qiáng)單元行的刷新1131、1132和1133,并且在偶數(shù)刷新周期中,執(zhí)行對(duì)第一強(qiáng)單元行的刷新1126、1127和1128,以代替對(duì)第二強(qiáng)單元行的刷新1136、1137和1138。圖29根據(jù)本發(fā)明的示范性實(shí)施例,示出具有弱單元行以及多個(gè)第一和第二強(qiáng)單元行的存儲(chǔ)器器件的一個(gè)存儲(chǔ)體陣列600i。圖29示出了弱單元行610i的最小保持時(shí)間比“刷新周期(RP)/3”短、并且長于或等于“刷新周期(RP)/4”的例子。圖29還示出了針對(duì)弱單元行610i選擇的三個(gè)第一強(qiáng)單元行621i、622i和623i以及三個(gè)第二強(qiáng)單元行631i、632i和633i。參考圖29,通過測(cè)試存儲(chǔ)單元陣列確定用于一個(gè)弱單元行610i的一個(gè)弱單元行地址WEAK_ADDR。通過反轉(zhuǎn)用于弱單元行610i的弱單元行地址WEAK_ADDR的第N-I位,確定用于第一強(qiáng)單元行621i、622i和623i的三個(gè)強(qiáng)單元行地址之一STR_ADDR_1_1。通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的第N位(S卩,MSB)確定三個(gè)強(qiáng)單元行地址中的又一個(gè)STR_ADDR_1_2。通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的第N位和第N-I位確定三個(gè)強(qiáng)單元行地址中的另一個(gè)STR_ADDR_1_3。弱單元行610i代替與三個(gè)第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3相對(duì)應(yīng)的三個(gè)第一強(qiáng)單元行621i、622i和623i被刷新。因此,弱單元行610i被以刷新周期RP的四分之一的周期刷新。可以選擇具有長于或者等于刷新周期RP兩倍的最小保持時(shí)間的任意三個(gè)存儲(chǔ)單元行作為三個(gè)第二強(qiáng)單元行631i、632i和633i。例如,通過反轉(zhuǎn)三個(gè)第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3的LSB,確定用于三個(gè)第二強(qiáng)單元行631i、632i和633i的三個(gè)第二強(qiáng)單元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3。圖29的確定第一和第二強(qiáng)單元行621i、622i、623i、631i、632i和633i的方法可以被應(yīng)用于第一和第二強(qiáng)單元行621i、622i、623i、631i、632i和633i具有長于或者等于刷新周期RP的兩倍的最小保持時(shí)間的情況。在本發(fā)明的替代實(shí)施例中,當(dāng)強(qiáng)單元行具有長于或者等于刷新周期RP四倍的最小保持時(shí)間時(shí),如圖31中所示,對(duì)于每一弱單元行可以選擇三個(gè)第一強(qiáng)單元行和一個(gè)第二強(qiáng)單元行。圖30是根據(jù)本發(fā)明的示范性實(shí)施例,用于執(zhí)行圖27的刷新方法的刷新地址產(chǎn)生器400i的框圖。在圖30中,如圖29中所示確定第一和第二強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR丄2、STR_ADDR丄3、STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3。刷新地址產(chǎn)生器400i包括地址存儲(chǔ)單元410i、刷新計(jì)數(shù)器430i、比較單元450i和地址改變單元470i。地址存儲(chǔ)單元410i包括第一存儲(chǔ)區(qū)域41Ii,用于存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一。圖30示出地址存儲(chǔ)單元410i存儲(chǔ)與一個(gè)弱單元行地址WEAK_ADDR相關(guān)的一個(gè)第一強(qiáng)單元行地址STR_ADDR_1_1。但是,本發(fā)明也可以實(shí)踐為地址存儲(chǔ)單元410i存儲(chǔ)用于更多弱單元行地址的更多第一強(qiáng)單元行地址。刷新計(jì)數(shù)器430i通過計(jì)數(shù)產(chǎn)生刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。比較單元450i根據(jù)刷新行地址REF_ADDR與第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3的比較,分別產(chǎn)生第一匹配信號(hào)MATCH1_1、MATCH1_2和MATCH1_3。此外,比較單元450i基于強(qiáng)單元標(biāo)志STR_FLAG、并且根據(jù)刷新行地址REF_ADDR與第二強(qiáng)單元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3的比較分別產(chǎn)生第二匹配信號(hào)MATCH2_1、MATCH2_2和MATCH2_3。比較單元450i包括多個(gè)比較器451i、452i、453i和454i,以及多個(gè)邏輯門455i、456i、457i、458i、459i、460i、461i、462i、463i、464i、465i、466i、467i、468i和469i。比較器451i、452i、453i和454i、第一反相器458i、459i和463i以及第一與門455i、460i和464i被配置成在刷新行地址REF_ADDR和第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一匹配時(shí),激活第一匹配信號(hào)MATCH1_1、MATCH1_2和MATCH1_3中對(duì)應(yīng)的一個(gè)。比較器451i、452i、453i和454i、第二反相器456i、461i和465i、第二與門457i、462i和466i以及第三與門467i、468i和469i被配置成,在刷新行地址REF_ADDR和第二強(qiáng)單元行地址STR_ADDR_2_1、STR_ADDR_2_2和STR_ADDR_2_3之一匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),激活第二匹配信號(hào)MATCH2_1、MATCH2_2和MATCH2_3中對(duì)應(yīng)的一個(gè)。圖30示出比較單元450i包括用于一個(gè)弱單元行地址WEAK_ADDR的一組比較器451i、452i、453i和454i以及邏輯門455i、456i、457i、458i、459i、460i、461i、462i、463i、464i、465i、466i、467i、468i和469i。但是,本發(fā)明也可以實(shí)踐為比較單元450i具有用于更多弱單元行地址的更多相應(yīng)組的比較器和邏輯門。地址改變單元470i包括多個(gè)或門471i、472i和473i、多個(gè)反相器481i、483i、485i、487i和488i以及多個(gè)復(fù)用器482i、484i和486i。地址改變單元470i的這些部件被配置成,當(dāng)?shù)谝黄ヅ湫盘?hào)MATCH1_1、MATCH1_2和MATCH1_3之一處于邏輯高電平時(shí),輸出弱單元行地址WEAK_ADDR,以作為最終刷新行地址CREF_ADDR。當(dāng)?shù)诙ヅ湫盘?hào)MATCH2_1、MATCH2_2和MATCH2_3中相應(yīng)的一個(gè)處于邏輯高電平時(shí),地址改變單元470i輸出第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3中對(duì)應(yīng)的一個(gè),以作為最終刷新行地址CREF_ADDR。以這種方式,刷新地址產(chǎn)生器400i在刷新計(jì)數(shù)器430i產(chǎn)生第一強(qiáng)單元行地址STR_ADDR_1_1、STR_ADDR_1_2和STR_ADDR_1_3之一時(shí),輸出弱單元行地址WEAK_ADDR。因此,即使弱單元行的最小保持時(shí)間比刷新周期RP的一半短,弱單元行也在最小保持時(shí)間之前被重復(fù)刷新,并且無需用冗余單元行替換弱單元行。此外,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖31是在本發(fā)明的示范性實(shí)施例中,根據(jù)圖27的刷新方法執(zhí)行的弱單元行、多個(gè)第一強(qiáng)單元行以及第二強(qiáng)單元行的示范性刷新的時(shí)序圖。在圖31中,弱單元行代替三個(gè)第一強(qiáng)單元行被刷新,并且這三個(gè)第一強(qiáng)單元行和一個(gè)第二強(qiáng)單元行被以對(duì)應(yīng)于大約刷新周期RP的四倍的周期交替地刷新。參考圖31,每刷新周期RP,弱單元行被刷新四次。例如,在每一刷新周期RP期間,當(dāng)產(chǎn)生用于弱單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的刷新1110,并且,當(dāng)產(chǎn)生用于第一強(qiáng)單元行的行地址時(shí),執(zhí)行對(duì)弱單元行的另外的刷新1111、1112和1113,以替代對(duì)第一強(qiáng)單元行的刷新1121、1122和1123。第一強(qiáng)單元行和第二強(qiáng)單元行中的每一個(gè)被以對(duì)應(yīng)于刷新周期RP的四倍的周期刷新。例如,對(duì)第二強(qiáng)單元行的刷新1131在第41+1刷新周期中執(zhí)行,其中,I是大于或等于0的整數(shù)。此外,在第41+2刷新周期中,執(zhí)行對(duì)第一強(qiáng)單元行之一的刷新1126,以替代對(duì)第二強(qiáng)單元行的刷新1136。在第41+3刷新周期中,執(zhí)行對(duì)第一強(qiáng)單元行中的另一個(gè)的刷新1127,以替代對(duì)第二強(qiáng)單元行的刷新1137。在第41+4刷新周期中,執(zhí)行對(duì)第一強(qiáng)單元行中的另一個(gè)的刷新1128,以替代對(duì)第二強(qiáng)單元行的刷新1138。在這個(gè)例子中,可以使用N+2位刷新計(jì)數(shù)器來以刷新周期RP四倍的周期交替地刷新第一強(qiáng)單元行和第二強(qiáng)單元行。在這種情況下,由N+2位計(jì)數(shù)器產(chǎn)生的高兩位被用作2位的強(qiáng)單元標(biāo)志,用于選擇三個(gè)第一強(qiáng)單元行和一個(gè)第二強(qiáng)單元行之一。如圖31所示刷新的第一強(qiáng)單元行和第二強(qiáng)單元行可以具有長于或者等于刷新周期RP四倍的最小保持時(shí)間。圖32是根據(jù)本發(fā)明的示范性實(shí)施例,示出在突發(fā)模式中對(duì)每四分之一的存儲(chǔ)器陣列的行執(zhí)行的示范性刷新的時(shí)序圖。例如,四分之一的存儲(chǔ)單元陣列的存儲(chǔ)單元行被連續(xù)地刷新。在這種情況下,當(dāng)四個(gè)四分之一的存儲(chǔ)單元行分別被刷新時(shí),執(zhí)行對(duì)弱單元行的四個(gè)刷新。因此,即使在突發(fā)刷新模式中,弱單元行也被以周期RP/4刷新,周期RP/4是刷新周期RP的四分之一。圖33是根據(jù)本發(fā)明的另一示范性實(shí)施例,在圖4的易失性存儲(chǔ)器器件中包括的具有多個(gè)比較單元的刷新地址產(chǎn)生器500的框圖。刷新地址產(chǎn)生器500包括多個(gè)地址存儲(chǔ)單元510_1和510_M、刷新計(jì)數(shù)器530、多個(gè)比較單元550_1和550_M、或運(yùn)算單元590和地址改變單元570。多個(gè)地址存儲(chǔ)單元510_1和510_M分別存儲(chǔ)用于多個(gè)弱單元行的多個(gè)地址信息ADDR_INF0_1和ADDR_INF0_M。在本發(fā)明的示范性實(shí)施例中,地址信息ADDR_INF0_1和ADDR_INF0_M中的每一個(gè)包括至少一個(gè)相應(yīng)的弱單元行地址和與該弱單元行地址相關(guān)的強(qiáng)單元行地址??商鎿Q地,地址信息ADDR_INF0_1和ADDR_INF0_M中的每一個(gè)包括對(duì)弱單元行地址和/或強(qiáng)單元行地址執(zhí)行的預(yù)定操作(例如,異或(XOR)操作)的結(jié)果。在本發(fā)明的一個(gè)實(shí)施例中,用一個(gè)存儲(chǔ)設(shè)備實(shí)施多個(gè)地址存儲(chǔ)單元510_1和510_M0可替換地,利用多個(gè)存儲(chǔ)設(shè)備實(shí)施多個(gè)地址存儲(chǔ)單元510_1和510_M。例如,每一存儲(chǔ)設(shè)備可以是電可編程熔絲存儲(chǔ)器、激光可編程熔絲存儲(chǔ)器、反熔絲存儲(chǔ)器、一次可編程存儲(chǔ)器、快閃存儲(chǔ)器、或者其他類型的非易失性存儲(chǔ)器。刷新計(jì)數(shù)器530進(jìn)行計(jì)數(shù)以產(chǎn)生具有N位的初始刷新行地址REF_ADDR,其中N是大于I的整數(shù)。刷新計(jì)數(shù)器530還產(chǎn)生用于控制強(qiáng)單元行的刷新的強(qiáng)單元標(biāo)志STR_FLAG。在本發(fā)明的示范性實(shí)施例中,刷新計(jì)數(shù)器530是N+M位計(jì)數(shù)器,其中,M是大于0的整數(shù)。比較單元550_1和550_M分別耦合到地址存儲(chǔ)單元510_1和510_M。比較單元550_1和550_M把來自刷新計(jì)數(shù)器530的刷新行地址REF_ADDR與從相應(yīng)的地址存儲(chǔ)單元510_1和510_M讀取的相應(yīng)地址信息ADDR_INF0_1和ADDR_INF0_M進(jìn)行比較,以便基于強(qiáng)單元標(biāo)志STR_FLAG產(chǎn)生相應(yīng)的匹配信號(hào)MATCH_1和MATCH_M?;蜻\(yùn)算單元590通過對(duì)匹配信號(hào)MATCH_1和MATCH_M執(zhí)行或運(yùn)算產(chǎn)生匹配信號(hào)MATCH。地址改變單元570可以響應(yīng)于匹配信號(hào)MATCH改變初始刷新行地址REF_ADDR。例如,地址改變單元570把初始刷新行地址REF_ADDR改變?yōu)槿鯁卧械刂坊蛘叩谝粡?qiáng)單元行地址。以這種方式,刷新地址產(chǎn)生器500存儲(chǔ)用于多個(gè)弱單元行的地址信息ADDR_INF0_1和ADDR_INF0_M,以允許弱存儲(chǔ)單元行代替強(qiáng)單元行被刷新。因此,弱單元行的刷新周期被降低而不增加刷新電流和刷新功耗。圖34是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的示范性刷新地址產(chǎn)生器500a的框圖。在圖34中,通過反轉(zhuǎn)弱單元行地址的MSB確定第一強(qiáng)單元行地址STR_ADDR_1,并且通過反轉(zhuǎn)第一強(qiáng)單元行地址STR_ADDR_1的LSB確定第二強(qiáng)單元行地址。刷新地址產(chǎn)生器500a包括多個(gè)地址存儲(chǔ)單元510_la和510_Ma、刷新計(jì)數(shù)器530a、多個(gè)比較單元550_la和550_Ma、或(OR)運(yùn)算單元591a和592a以及地址改變單元570ao地址存儲(chǔ)單元510_la和510_Ma各自包括相應(yīng)的存儲(chǔ)區(qū)域511_la,用于存儲(chǔ)和各個(gè)弱行地址相關(guān)的相應(yīng)的第一強(qiáng)單元行地址STR_ADDR_1。在本發(fā)明的替換實(shí)施例中,地址存儲(chǔ)單元510_la和510_Ma存儲(chǔ)多個(gè)第二強(qiáng)單元行地址或者多個(gè)弱單元行地址,而非存儲(chǔ)第一強(qiáng)單元行地址STR_ADDR_1。地址存儲(chǔ)單元510_la和510_Ma把第一強(qiáng)單元行地址STR_ADDR_1分別提供給比較單元550_la和550_Ma。例如,第一地址存儲(chǔ)單元510_la把第一強(qiáng)單元行地址STR_ADDR_1中相應(yīng)一個(gè)的第一到第N位SA11_1、SA12_UPSA1N_1輸出到第一比較單元550_la。類似地,第M個(gè)地址存儲(chǔ)單元550_Ma把第一強(qiáng)單元行地址STR_ADDR_1中相應(yīng)一個(gè)的第一到第N位SAl1_M、SA12_M和SA1N_M輸出到第M比較單元550_Ma。刷新計(jì)數(shù)器530a通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。刷新計(jì)數(shù)器530a是N+I位計(jì)數(shù)器,計(jì)數(shù)的MSB是強(qiáng)單元標(biāo)志STR_FLAG,并且計(jì)數(shù)的低N位被用作初始刷新行地址REF_ADDR。比較單元550_la和550_Ma通過把初始刷新行地址REF_ADDR和相應(yīng)的第一強(qiáng)單元行地址STR_ADDR_1進(jìn)行比較,產(chǎn)生多個(gè)第一匹配信號(hào)MATCH1_1和MATCH1_M。比較單元550_la和550_Ma還基于強(qiáng)單元標(biāo)志STR_FLAG、并且根據(jù)初始刷新行地址REF_ADDR與相應(yīng)的第二強(qiáng)單元行地址的比較,產(chǎn)生多個(gè)第二匹配信號(hào)MATCH2_1和MATCH2_M。每一比較單元550_la或550_Ma包括相應(yīng)的多個(gè)比較器551a、552a和553a以及相應(yīng)的多個(gè)邏輯門561a、562a、563a和564a?;蜻\(yùn)算單元591a和592a是第一或門591a和第二或門592a。第一或門591a通過對(duì)多個(gè)第一匹配信號(hào)MATCH1_1和MATCH1_M執(zhí)行第一或運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCHl。第二或門592a通過對(duì)多個(gè)第二匹配信號(hào)MATCH2_1和MATCH2_M執(zhí)行第二或運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。例如,如果刷新行地址REF_ADDR和多個(gè)第一強(qiáng)單元行地址STR_ADDR_1之一匹配,則多個(gè)第一匹配信號(hào)MATCH1_1和MATCH1_M中對(duì)應(yīng)的一個(gè)處于邏輯高電平,從而使第一或門591a輸出具有邏輯高電平的第一匹配信號(hào)MATCHl。如果刷新行地址REF_ADDR和多個(gè)第二強(qiáng)單元行地址之一匹配、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平,則多個(gè)第二匹配信號(hào)MATCH2_1和MATCH2_M中對(duì)應(yīng)的一個(gè)處于邏輯高電平,從而使第二或門592a輸出具有邏輯高電平的第二匹配信號(hào)MATCH2。地址改變單元570a包括反相器571a、573a、581a、582a、583a和584a以及復(fù)用器572a和574a。這些部件被配置成通過響應(yīng)于第一匹配信號(hào)MATCHl反轉(zhuǎn)刷新行地址REF_ADDR的MSB輸出對(duì)應(yīng)的弱單元行地址?;蛘撸刂犯淖儐卧?70a響應(yīng)于第二匹配信號(hào)MATCH2反轉(zhuǎn)刷新行地址REF_ADDR的LSB,輸出對(duì)應(yīng)的第一強(qiáng)單元行地址。以這種方式,刷新地址產(chǎn)生器500a在刷新計(jì)數(shù)器530a產(chǎn)生多個(gè)第一強(qiáng)單元行地址STR_ADDR_1之一時(shí)輸出對(duì)應(yīng)的弱單元行地址。此外,刷新地址產(chǎn)生器500a在刷新計(jì)數(shù)器530a產(chǎn)生第二強(qiáng)單元行地址之一時(shí),在每一刷新周期RP交替地輸出第一強(qiáng)單元行地址之一或第二強(qiáng)單元行地址之一。因此,刷新地址產(chǎn)生器500a允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖35是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的另一刷新地址產(chǎn)生器500b的框圖。在圖35中,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的相應(yīng)MSB確定第一強(qiáng)單元行地址,并且,通過反轉(zhuǎn)第一強(qiáng)單元行地址的LSB確定第二強(qiáng)單元行地址。刷新地址產(chǎn)生器500b包括多個(gè)地址存儲(chǔ)單元510_lb和510_Mb、刷新計(jì)數(shù)器530b、第一和第二反相器581b和582b、多個(gè)比較單元550_lb和550_Mb、地址改變單元570b、具有第一或門591b、第二或門592b的或運(yùn)算單元以及與門593b。地址存儲(chǔ)單元510_lb和510_Mb中的每一個(gè)包括相應(yīng)的存儲(chǔ)區(qū)域511_la,用于存儲(chǔ)相應(yīng)的弱單元行地址。在本發(fā)明的替換實(shí)施例中,地址存儲(chǔ)單元510_lb和510_Mb存儲(chǔ)多個(gè)第一強(qiáng)單元行地址或者多個(gè)第二強(qiáng)單元行地址、而非存儲(chǔ)多個(gè)弱單元行地址WEAK_ADDR。地址存儲(chǔ)單元510_lb和510_Mb把弱單元行地址WEAK_ADDR提供給相應(yīng)的比較單元550_lb和550_Mb。刷新計(jì)數(shù)器530b通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。第一反相器581b反轉(zhuǎn)把刷新行地址REF_ADDR的第一位RAl,并且第二反相器582b反轉(zhuǎn)刷新行地址REF_ADDR的第N位RAN。反相器581b和582b的數(shù)量或連接可以根據(jù)選擇第一和第二強(qiáng)單元行的方法和/或根據(jù)存儲(chǔ)在多個(gè)地址存儲(chǔ)單元510_lb和510_Mb中的地址信息而改變。例如,在多個(gè)第一強(qiáng)單元行地址被存儲(chǔ)在地址存儲(chǔ)單元510_lb和510_Mb中的情況下,刷新地址產(chǎn)生器可以不包括第二反相器582b。多個(gè)比較單元550_lb和550_Mb從刷新計(jì)數(shù)器530b以及反相器581b和582b接收刷新行地址REF_ADDR的第一位、反轉(zhuǎn)的第一位、第二到第N位以及反轉(zhuǎn)的第N位。多個(gè)比較單元550_lb和550_Mb還分別從地址存儲(chǔ)單元510_lb和510_Mb接收弱單元行地址WEAK_ADDR0比較單元550_lb和550_Mb中的每一個(gè)包括第一N位比較器551b和第二N位比較器552b。第一N位比較器551b在第一輸入端INl接收刷新行地址REF_ADDR的第一到第N-I位和反轉(zhuǎn)的第N位。第一N位比較器551b還在第二輸入端IN2接收弱單元行地址WEAK_ADDR0第一N位比較器551b在刷新行地址REF_ADDR的第一到第N_1位和反轉(zhuǎn)的第N位與弱單元行地址WEAK_ADDR的第一到N位匹配時(shí),產(chǎn)生具有邏輯高電平的輸出信號(hào)。因此,當(dāng)刷新行地址REF_ADDR與第一強(qiáng)單元行地址匹配時(shí),第一N位比較器551b產(chǎn)生具有邏輯高電平的輸出信號(hào)。第二N位比較器552b在第一輸入端INl接收刷新行地址REF_ADDR的反轉(zhuǎn)的第一位、第二到第N-I位以及反轉(zhuǎn)的第N位。第二N位比較器552b還在第二輸入端IN2接收弱單元行地址WEAK_ADDR。第二N位比較器552b在刷新行地址REF_ADDR的反轉(zhuǎn)的第一位、第二到第N_1位以及反轉(zhuǎn)的第N位與弱單元行地址WEAK_ADDR的第一到N位匹配時(shí),產(chǎn)生具有邏輯高電平的輸出信號(hào)。因此,當(dāng)初始刷新行地址REF_ADDR與第二強(qiáng)單元行地址匹配時(shí),第二N位比較器552b產(chǎn)生具有邏輯高電平的輸出信號(hào)。第一或門591b通過對(duì)多個(gè)比較單元550_lb和550_Mb的第一N位比較器551b的輸出信號(hào)執(zhí)行或運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCH1。第一或門591b在刷新行地址REF_ADDR與多個(gè)第一強(qiáng)單元行之一匹配時(shí),輸出具有邏輯高電平的第一匹配信號(hào)MATCH1。第二或門592b對(duì)多個(gè)比較單元550_lb和550_Mb的第二N位比較器552b的輸出信號(hào)執(zhí)行或運(yùn)算。與門593b對(duì)第二或門592b的輸出信號(hào)和強(qiáng)單元標(biāo)志STR_FLAG執(zhí)行與運(yùn)算。第二或門592b和與門593b被配置成,在刷新行地址REF_ADDR與多個(gè)第二強(qiáng)單元行之一匹配、并且強(qiáng)單元標(biāo)志STR_FLAG具有邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。地址改變單元570b可以響應(yīng)于第一匹配信號(hào)MATCHl把初始刷新行地址REF_ADDR改變?yōu)閷?duì)應(yīng)的弱單元行地址。地址改變單元570b也可以響應(yīng)于第二匹配信號(hào)MATCH2把刷新行地址REF_ADDR改變?yōu)閷?duì)應(yīng)的第一強(qiáng)單元行地址。以這種方式,刷新地址產(chǎn)生器500b允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。圖36是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有多個(gè)比較單元的另一刷新地址產(chǎn)生器500c的框圖。在圖36中,通過反轉(zhuǎn)弱單元行地址WEAK_ADDR的MSB確定第一強(qiáng)單元行地址。此外,通過反轉(zhuǎn)第一強(qiáng)單元行地址的LSB確定第二強(qiáng)單元行地址。刷新地址產(chǎn)生器500c包括多個(gè)奇地址存儲(chǔ)單元510_0_lc和510_0_Lc、多個(gè)偶地址存儲(chǔ)單元510_E_lc和510_E_Kc、刷新計(jì)數(shù)器530c、第一和第二反相器581c和582c、以及多個(gè)奇比較單元550_0_lc和550_0_Lc。刷新地址產(chǎn)生器500c還包括多個(gè)偶比較單元550_E_lc和550_E_Kc、具有第一和第二或門591c和592c的或運(yùn)算單元、多個(gè)邏輯門593c、594c、595c、596c、597c和598c、以及地址存儲(chǔ)單元570c。在根據(jù)本發(fā)明示范性實(shí)施例的刷新地址產(chǎn)生器500c中,地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc被劃分為多個(gè)組。此外,將要存儲(chǔ)在地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc中的行地址可以根據(jù)行地址的至少一位而存儲(chǔ)在對(duì)應(yīng)組中包括的地址存儲(chǔ)單元中。例如,M個(gè)地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc被劃分為包括L個(gè)奇地址存儲(chǔ)單元510_0_lc和510_0_Lc的第一組、以及包括K個(gè)偶地址存儲(chǔ)單元510_E_lc和510_E_Kc的第二組,其中L是大于0的整數(shù),K是大于0的整數(shù),并且M是L+K。LSB是“I”的弱單元行地址WEAK_ADDR的高N_1位被存儲(chǔ)在奇地址存儲(chǔ)單元510_0_lc和510_0_Lc中。LSB是“0”的弱單元行地址WEAK_ADDR的高N-I位被存儲(chǔ)在偶地址存儲(chǔ)單元510_E_lc和510_E_Kc中。在本發(fā)明的示范性實(shí)施例中,L和K具有不同的值??商鎿Q地,L和K具有相同的值M/2。刷新計(jì)數(shù)器530c通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。第一反相器581c反轉(zhuǎn)刷新行地址REF_ADDR的第一位RAl,并且第二反相器582c反轉(zhuǎn)刷新行地址REF_ADDR的第N位RAN。反相器581c和582c的數(shù)量或連接可以根據(jù)選擇第一和第二強(qiáng)單元行的方法和/或根據(jù)存儲(chǔ)在地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc中的地址信息而改變。多個(gè)比較單元550_0_lc、550_0_Lc、550_E_lc和550_E_Kc分別耦合到多個(gè)地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc。和多個(gè)地址存儲(chǔ)單元510_0_lc、510_0_Lc、510_E_lc和510_E_Kc類似,多個(gè)比較單元550_0_lc、550_0_Lc、550_E_lc和550_E_Kc被劃分為多個(gè)組。例如,M個(gè)比較單元550_0_lc、550_0_Lc、550_E_lc和550_E_Kc被劃分為包括L個(gè)奇比較單元550_0_lc和550_0_Lc的第一組和包括K個(gè)偶比較單元550_E_lc和550_E_Kc的第二組。奇比較單元550_0_lc和550_0_Lc從刷新計(jì)數(shù)器530c接收刷新行地址REF_ADDR的第二到第N位以及反轉(zhuǎn)的第N位。此外,奇比較單元550_0_lc和550_0_Lc還從奇地址存儲(chǔ)單元510_0_lc和510_0_Lc接收弱單元行地址WEAK_ADDR的高N-I位。偶比較單元550_E_lc和550_E_Kc從刷新計(jì)數(shù)器530c接收刷新行地址REF_ADDR的第二到第N位以及反轉(zhuǎn)的第N位。偶比較單元550_E_lc和550_E_Kc還從偶地址存儲(chǔ)單元510_E_lc和510_E_Kc接收弱單元行地址WEAK_ADDR的高N-I位。每一奇比較單元550_0_lc或550_0_Lc包括第一N_1位比較器551c,并且每一偶比較單元550_E_lc或550_E_Kc包括第二N-I位比較器552c。第一N-I位比較器551c和第二N-I位比較器552c中的每一個(gè)把刷新行地址REF_ADDR的高N-I位與弱單元行地址WEAK_ADDR的高N-I位進(jìn)行比較,其中,該刷新行地址REF_ADDR的第N位RAN(即,MSB)被反轉(zhuǎn)。第一或門591c對(duì)奇比較單元550_0_lc和550_0_Lc的輸出信號(hào)執(zhí)行或運(yùn)算。第二或門592c對(duì)偶比較單元550_E_lc和550_E_Kc的輸出信號(hào)執(zhí)行或運(yùn)算。邏輯門593c、594c、595c、596c、597c和598c被配置成,基于第一和第二或門591c和592c的輸出信號(hào)、刷新行地址REF_ADDR的第一位RAl及其反轉(zhuǎn)信號(hào)、以及強(qiáng)單元標(biāo)志STR_FLAG,產(chǎn)生第一匹配信號(hào)MATCHl和第二匹配信號(hào)MATCH2。第一與門593c對(duì)第一或門591c的輸出信號(hào)和刷新行地址REF_ADDR的第一位RAl執(zhí)行與運(yùn)算。第二與門595c對(duì)第二或門592c的輸出信號(hào)和刷新行地址REF_ADDR的被反轉(zhuǎn)的第一位執(zhí)行與運(yùn)算。當(dāng)MSB被反轉(zhuǎn)的刷新行地址REF_ADDR的高N-I位與弱單元行地址WEAK_ADDR的高N-I位匹配、并且刷新行地址REF_ADDR的第一位RAl(即,LSB)是“I”時(shí),第一與門593c產(chǎn)生具有邏輯高電平的輸出信號(hào)。由于LSB為“I”的弱單元行地址WEAK_ADDR被存儲(chǔ)在奇地址存儲(chǔ)單元510_0_lc和510_0_Lc中,所以當(dāng)在刷新行地址REF_ADDR和弱單元行地址WEAK_ADDR之間只有MSB不同時(shí)(S卩,當(dāng)初始刷新行地址REF_ADDR與第一強(qiáng)單元行地址匹配時(shí)),第一與門593c產(chǎn)生具有邏輯高電平的輸出信號(hào)。當(dāng)MSB被反轉(zhuǎn)的刷新行地址REF_ADDR的高N_1位與弱單元行地址WEAK_ADDR的高N-I位匹配、并且刷新行地址REF_ADDR的LSB是“0”時(shí),第二與門595c產(chǎn)生具有邏輯高電平的輸出信號(hào)。由于LSB為“0”的弱單元行地址WEAK_ADDR被存儲(chǔ)在偶地址存儲(chǔ)單元510_E_lc和510_E_Kc中,所以當(dāng)在刷新行地址REF_ADDR和弱單元行地址WEAK_ADDR之間只有MSB不同時(shí)(S卩,當(dāng)刷新行地址REF_ADDR和第一強(qiáng)單元行地址匹配時(shí)),第二與門595c產(chǎn)生具有邏輯高電平的輸出信號(hào)。第三與門594c對(duì)第一或門591c的輸出信號(hào)、刷新行地址的反轉(zhuǎn)的第一位和強(qiáng)單元標(biāo)志STR_FLAG執(zhí)行與運(yùn)算。第四與門596c對(duì)第二或門592c的輸出信號(hào)、刷新行地址REF_ADDR的第一位RAl和強(qiáng)單元標(biāo)志STR_FLAG執(zhí)行與運(yùn)算。當(dāng)MSB被反轉(zhuǎn)的刷新行地址REF_ADDR的高N_1位與弱單元行地址WEAK_ADDR的高N-I位匹配、并且刷新行地址REF_ADDR的LSB是“O”、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),第三與門594c產(chǎn)生具有邏輯高電平的輸出信號(hào)。由于LSB為“I”的弱單元行地址WEAK_ADDR被存儲(chǔ)在奇地址存儲(chǔ)單元510_0_lc和510_0_Lc中,所以當(dāng)刷新行地址REF_ADDR與第二強(qiáng)單元行地址匹配并且當(dāng)強(qiáng)單元標(biāo)志STR_FLAG具有邏輯高電平時(shí),第三與門594c產(chǎn)生具有邏輯高電平的輸出信號(hào)。當(dāng)MSB被反轉(zhuǎn)的刷新行地址REF_ADDR的高N-I位與弱單元行地址WEAK_ADDR的高N-I位匹配、刷新行地址REF_ADDR的LSB是“I”、并且強(qiáng)單元標(biāo)志STR_FLAG處于邏輯高電平時(shí),第四與門596c產(chǎn)生具有邏輯高電平的輸出信號(hào)。由于LSB為“0”的弱單元行地址WEAK_ADDR被存儲(chǔ)在偶地址存儲(chǔ)單元510_E_lc和510_E_Kc中,所以當(dāng)刷新行地址REF_ADDR與第二強(qiáng)單元行地址匹配、并且當(dāng)強(qiáng)單元標(biāo)志STR_FLAG具有邏輯高電平時(shí),第四與門596c產(chǎn)生具有邏輯高電平的輸出信號(hào)。第三或門597c通過對(duì)第一和第三與門593c和594c的輸出信號(hào)執(zhí)行或運(yùn)算,產(chǎn)生第一匹配信號(hào)MATCHl。第三或門597c在刷新行地址與多個(gè)第一強(qiáng)單元行地址之一匹配時(shí),產(chǎn)生具有邏輯高電平的第一匹配信號(hào)MATCHl。第四或門598c通過對(duì)第二和第四與門595c和596c的輸出信號(hào)執(zhí)行或運(yùn)算,產(chǎn)生第二匹配信號(hào)MATCH2。第四或門598c在刷新行地址與多個(gè)第二強(qiáng)單元行地址之一匹配、并且強(qiáng)單元標(biāo)志STR_FLAG具有邏輯高電平時(shí),產(chǎn)生具有邏輯高電平的第二匹配信號(hào)MATCH2。地址改變單元570c可以響應(yīng)于第一匹配信號(hào)MATCHl把刷新行地址REF_ADDR改變?yōu)閷?duì)應(yīng)的弱單元行地址。地址改變單元570c也可以響應(yīng)于第二匹配信號(hào)MATCH2把刷新行地址REF_ADDR改變?yōu)閷?duì)應(yīng)的第一強(qiáng)單元行地址。以這種方式,刷新地址產(chǎn)生器500c允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。此外,由于每一比較單元550_0_lc、550_0_Lc、550_E_lc和550_E_Kc包括一個(gè)相應(yīng)的N-I位比較器,所以可以減小刷新地址產(chǎn)生器500c的尺寸和復(fù)雜度。在圖36中,地址存儲(chǔ)單元和比較單元根據(jù)弱單元行地址的LSB被劃分為奇組和偶組。但是本發(fā)明也可以實(shí)踐為根據(jù)行地址的任何一位或更多位來劃分地址存儲(chǔ)單元和比較單元。例如,地址存儲(chǔ)單元和比較單元可以根據(jù)弱單元行地址的低2位被劃分為四個(gè)組。在此情況下,行地址(例如,弱單元行地址、第一強(qiáng)單元行地址和第二強(qiáng)單元行地址之一)的高N-2位被存儲(chǔ)在每一地址存儲(chǔ)單元中,并且每一比較單元包括相應(yīng)的一個(gè)N-2位比較器,所述N-2位比較器把刷新行地址的高N-2位與存儲(chǔ)在每一地址存儲(chǔ)單元中的行地址的高N-2位進(jìn)行比較。圖37是根據(jù)本發(fā)明的另一示范性實(shí)施例,具有用于多個(gè)存儲(chǔ)器存儲(chǔ)體的多個(gè)比較單元的刷新地址產(chǎn)生器500d的框圖。刷新地址產(chǎn)生器500d包括第A到第H存儲(chǔ)體地址存儲(chǔ)單元510_A_ld、510_A_Md、510_H_ld和510_H_Md、刷新計(jì)數(shù)器530d、第A到第H比較單元550_A_ld、550_A_Md、550_H_ld和550_H_Md、具有或門和與門591d、592d、593d、594d、595d和596d的或運(yùn)算單元和地址改變單元570d。地址存儲(chǔ)單元510_A_ld、510_A_Md、510_H_ld和510_H_Md被劃分為多個(gè)組。根據(jù)包括相應(yīng)弱單元行的存儲(chǔ)體,將行地址存儲(chǔ)在對(duì)應(yīng)組中包括的地址存儲(chǔ)單元510_A_ld、510_A_Md、510_H_ld和510_H_Md之一中。例如,根據(jù)第A到第H存儲(chǔ)體劃分地址存儲(chǔ)單元510_A_ld、510_A_Md、510_H_ld和510_H_Md。在此情況下,存儲(chǔ)體A中包括的弱單元行的行地址被存儲(chǔ)在第A存儲(chǔ)體地址存儲(chǔ)單元510_A_ld和510_A_Md中。類似地,包括在存儲(chǔ)體H中的弱單元行的行地址被存儲(chǔ)在第H存儲(chǔ)體地址存儲(chǔ)單元510_H_ld和510_H_Md中。刷新計(jì)數(shù)器530d通過計(jì)數(shù)產(chǎn)生初始刷新行地址REF_ADDR和強(qiáng)單元標(biāo)志STR_FLAG。和圖4中所示類似,通過行地址復(fù)用器340將刷新行地址REF_ADDR提供給相應(yīng)的存儲(chǔ)體365。比較單元550_A_ld、550_A_Md、550_H_ld和550_H_Md被劃分為多個(gè)組,這和多個(gè)地址存儲(chǔ)單元510_A_ld、510_A_Md、510_H_ld和510_H_Md類似。例如,比較單元550_A_ld、550_A_Md、550_H_ld和550_H_Md被劃分為與每一存儲(chǔ)器存儲(chǔ)體相對(duì)應(yīng)的第A到第H。第A比較單元550_A_ld和550_A_Md把刷新行地址REF_ADDR與從第A存儲(chǔ)體地址存儲(chǔ)單元510_A_ld和510_A_Md接收到的行地址進(jìn)行比較。第H比較單元550_H_ld和550_H_Md把刷新行地址REF_ADDR與從第H存儲(chǔ)體地址存儲(chǔ)單元510_H_ld和510_H_Md接收到的行地址進(jìn)行比較?;蜻\(yùn)算單元包括第一、第二、第三和第四或門591d、592d、594d和595d,并且包括第一和第二與門593d和596d。第一或門591d產(chǎn)生用于存儲(chǔ)體A的第一匹配信號(hào)MATCH1_A。第二或門592d和第一與門593d產(chǎn)生用于存儲(chǔ)體A的第二匹配信號(hào)MATCH2_A。此外,第三或門594d產(chǎn)生用于存儲(chǔ)體H的第一匹配信號(hào)MATCH1JL第四或門595d和第二與門596d產(chǎn)生用于存儲(chǔ)體H的第二匹配信號(hào)MATCH2JL在本發(fā)明的示范性實(shí)施例中,地址改變單元570d具有位于相應(yīng)存儲(chǔ)體365的部件。響應(yīng)于用于相應(yīng)存儲(chǔ)體365的第一匹配信號(hào)MATCH1_A和MATCH1_H中相應(yīng)的一個(gè),地址改變單元570d可以把初始刷新行地址REF_ADDR改變?yōu)閷?duì)應(yīng)存儲(chǔ)體中的弱單元行地址以作為最終刷新行地址。此外,響應(yīng)于用于相應(yīng)存儲(chǔ)體365的第二匹配信號(hào)MATCH2_A和MATCH2_H中相應(yīng)的一個(gè),地址改變單元570d可以把刷新行地址REF_ADDR改變?yōu)橄鄳?yīng)存儲(chǔ)體中的第一強(qiáng)單元行地址。例如,如果用于存儲(chǔ)體A的第一匹配信號(hào)MATCH1_A處于邏輯高電平并且其他的第一匹配信號(hào)MATCH1_H處于邏輯低電平,則地址改變單元570d在存儲(chǔ)體A中產(chǎn)生弱單元行地址以作為最終刷新行地址CREF_ADDR,但是在其他存儲(chǔ)體中產(chǎn)生未改變的刷新行地址REF_ADDR以作為最終刷新行地址。如果用于存儲(chǔ)體H的第二匹配信號(hào)MATCH2_H處于邏輯高電平并且其他的第二匹配信號(hào)MATCH2_A處于邏輯低電平,則地址改變單元570d在存儲(chǔ)體H中產(chǎn)生第一強(qiáng)單元行地址作為最終刷新行地址CREF_ADDR,但是在其他存儲(chǔ)體中產(chǎn)生未改變的刷新行地址REF_ADDR以作為最終刷新行地址。以這種方式,刷新地址產(chǎn)生器500d允許弱單元行代替第一強(qiáng)單元行被刷新,以降低弱單元行的刷新周期而不增加刷新電流和刷新功耗。此外,由于地址存儲(chǔ)單元和比較單元被以存儲(chǔ)體為基礎(chǔ)劃分,所以即使存儲(chǔ)體信息未存儲(chǔ)在地址存儲(chǔ)單元中,也能在至少一個(gè)被選擇的存儲(chǔ)體中執(zhí)行刷新調(diào)節(jié)。在圖36中,地址存儲(chǔ)單元和比較單元被根據(jù)行地址劃分。在圖37中,地址存儲(chǔ)單元和比較單元被根據(jù)存儲(chǔ)體劃分。但是,本發(fā)明也可以實(shí)踐為根據(jù)行地址和存儲(chǔ)體兩者來劃分地址存儲(chǔ)單元和比較單元。針對(duì)使用強(qiáng)單元行進(jìn)行弱單元行的刷新調(diào)節(jié)描述了上面的本發(fā)明的示范性實(shí)施例。但是,本發(fā)明可以實(shí)踐為把強(qiáng)單元的任意單位進(jìn)行弱單元的任意單位的刷新調(diào)節(jié)。例如,更一般地,多個(gè)強(qiáng)單元可被用于弱單元的刷新調(diào)節(jié)。圖38是具有存儲(chǔ)器器件的存儲(chǔ)器模塊1200的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié)。存儲(chǔ)器模塊1200包括多個(gè)易失性存儲(chǔ)器器件300。例如,存儲(chǔ)器模塊1200是無緩沖雙通道存儲(chǔ)器模塊(unbuffereddualin-linememorymodule,UDIMM)、帶寄存器的雙通道存儲(chǔ)器模塊(registereddualin-linememorymodule,RDIMM)、全緩沖雙通道存儲(chǔ)器模塊(fullybuffereddualin-linememorymodule,LRDIMM)或者低負(fù)載雙通道存儲(chǔ)器模塊(loadreduceddualin-linememorymodule,LRDIMM)。存儲(chǔ)器模塊1200還包括緩沖器1210,緩沖器1210通過經(jīng)多個(gè)傳輸線緩沖來自存儲(chǔ)器控制器的命令/地址信號(hào)和數(shù)據(jù)來提供命令/地址信號(hào)和數(shù)據(jù)。在示范性實(shí)施例中,緩沖器1200和易失性存儲(chǔ)器器件300之間的數(shù)據(jù)傳輸線被以點(diǎn)對(duì)點(diǎn)拓?fù)漶詈?,并且緩沖器1200和易失性存儲(chǔ)器器件300之間的命令/地址傳輸線被以多點(diǎn)(multi-drop)拓?fù)?、菊花?daisy-chain)拓?fù)?、飛越菊花鏈(fly-bydaisy-chain)拓?fù)涞菼禹合。由于緩沖器1200緩沖命令/地址信號(hào)和數(shù)據(jù)兩者,所以存儲(chǔ)器控制器通過只驅(qū)動(dòng)緩沖器1200的負(fù)載來與存儲(chǔ)器模塊1200接口。因此,存儲(chǔ)器模塊1200包括更多的易失性存儲(chǔ)器器件和/或更多的存儲(chǔ)器區(qū)塊(memoryrank),并且存儲(chǔ)器系統(tǒng)包括更多的存儲(chǔ)器模塊。易失性存儲(chǔ)器器件300根據(jù)上述本發(fā)明的實(shí)施例執(zhí)行刷新調(diào)節(jié)。因此,易失性存儲(chǔ)器器件300中的每一個(gè)以比存儲(chǔ)器器件的標(biāo)準(zhǔn)中定義的刷新周期短的周期刷新至少一個(gè)弱單元行,而不增加刷新電流和刷新功耗。圖39是具有存儲(chǔ)器器件的移動(dòng)系統(tǒng)1400的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié)。移動(dòng)系統(tǒng)1400包括應(yīng)用處理器1410、連接單元(connectivityunit)1420、易失性存儲(chǔ)器器件1430、非易失性存儲(chǔ)器器件1440、用戶接口1450和電源1460。例如,移動(dòng)系統(tǒng)1400是移動(dòng)電話、智能電話、個(gè)人數(shù)字助理(PDA)、便攜式多媒體播放器(portablemultimediaplayer,PMP)、數(shù)碼相機(jī)、音樂播放器、便攜式游戲控制臺(tái)或者導(dǎo)航系統(tǒng)。應(yīng)用處理器1410執(zhí)行例如網(wǎng)頁瀏覽器、游戲應(yīng)用或者視頻播放器的應(yīng)用。例如,應(yīng)用處理器1410包括單核或者多核,例如當(dāng)應(yīng)用處理器1410是雙核處理器、四核處理器或者六核處理器時(shí)。此外,應(yīng)用處理器1410可以包括內(nèi)部或外部高速緩存存儲(chǔ)器。連接單元1420執(zhí)行與外部設(shè)備的有線或無線通信。例如,連接單元1420執(zhí)行以太網(wǎng)通信、近場(chǎng)通信(nearfieldcommunication,NFC)、射頻識(shí)別(RFID)通信、移動(dòng)通信、存儲(chǔ)卡通信或者通用串行總線(USB)通信。例如,連接單元1420包括基帶芯片組,其支持例如全球移動(dòng)通訊系統(tǒng)(GSM)、通用分組無線服務(wù)(generalpacketradioservice,GPRS)、寬帶碼分多址(widebandcodedivisionmultipleaccess,WCDMA)或者高速下行鏈路/上行鏈路分組接入(highspeeddownlink/uplinkpacketaccess,HSxPA)的通信。易失性存儲(chǔ)器器件1430存儲(chǔ)由應(yīng)用處理器1410處理的數(shù)據(jù),或者用作工作存儲(chǔ)器。例如,易失性存儲(chǔ)器器件1430是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,例如DDRSDRAM,LPDDRSDRAM、GDDRSDRAM或RDRAM。此外,易失性存儲(chǔ)器器件1430是根據(jù)上述本發(fā)明實(shí)施例執(zhí)行具有刷新調(diào)節(jié)的刷新操作的易失性存儲(chǔ)器器件。因此,易失性存儲(chǔ)器器件1430以比在存儲(chǔ)器器件的標(biāo)準(zhǔn)中定義的刷新周期短的周期刷新至少一個(gè)弱單元行,而不增加刷新電流和刷新功耗。非易失性存儲(chǔ)器器件1440存儲(chǔ)用于引導(dǎo)移動(dòng)系統(tǒng)1400的引導(dǎo)映象。例如,非易失性存儲(chǔ)器器件1440是電可擦除可編程只讀存儲(chǔ)器(EEPR0M)、快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻隨機(jī)存取存儲(chǔ)器(resistancerandomaccessmemory,RRAM)、納米浮柵存儲(chǔ)器(nanofloatinggatememory,NFGM)、聚合物隨機(jī)存取存儲(chǔ)器(polymerrandomaccessmemory,PoRAM)、磁隨機(jī)存取存儲(chǔ)器(magneticrandomaccessmemory,MRAM)或者鐵電隨機(jī)存取存儲(chǔ)器(ferroelectricrandomaccessmemory,FRAM)。用戶接口1450包括諸如小鍵盤或觸摸屏的至少一個(gè)輸入設(shè)備以及諸如揚(yáng)聲器或顯不設(shè)備的至少一個(gè)輸出設(shè)備。電源1460向移動(dòng)系統(tǒng)1400提供電源電壓。移動(dòng)系統(tǒng)1400還可以包括照相機(jī)圖像處理器(cameraimageprocessor,CIS)和/或例如存儲(chǔ)卡、固態(tài)驅(qū)動(dòng)器(solidstatedrive,SSD)、硬盤驅(qū)動(dòng)器(harddiskdrive,HDD)或者CD-ROM的存儲(chǔ)設(shè)備。移動(dòng)系統(tǒng)1400和/或移動(dòng)系統(tǒng)1400的部件是層疊封裝(packageonPackage,POP)、球柵陣列(BallGridArrays,BGA)、芯片級(jí)封裝(ChipScalePackage,CSP)、塑料帶引線芯片載體(PlasticLeadedChipCarrier,PLCC)、塑料雙列直插封裝(PlasticDualIn-linePackage,HHP)、疊片內(nèi)裸片封裝(dieinwafflepack)、晶片內(nèi)裸片形式(dieinwaferform)、板上芯片(chiponboardCOB)、陶瓷雙列直插式封裝(ceramicdualin-linepackageCERDIP)、塑料標(biāo)準(zhǔn)四邊扁平封裝(plasticmetricquadflatpack,MQFP)、薄型四邊扁平封裝(thinquadflatpack,TQFP)、小外型集成電路(smalloutlineIC,S0IC)、縮小型小外型封裝(shrinksmalloutlinepackage,SS0P)、薄型小外型封裝(thinsmalloutlinepackage,TS0P)、系統(tǒng)級(jí)封裝(systeminpackage,SIP)、多芯片封裝(multichippackage,MCP)、晶片級(jí)結(jié)構(gòu)封裝(wafer-levelfabricatedpackage,WFP)或者晶片級(jí)處理堆疊封裝(wafer-levelprocessedstackpackage,WSP)。圖40是具有存儲(chǔ)器器件的計(jì)算系統(tǒng)1500的框圖,所述存儲(chǔ)器器件具有根據(jù)本發(fā)明的示范性實(shí)施例執(zhí)行的刷新調(diào)節(jié)。計(jì)算系統(tǒng)1500包括處理器1510、輸入/輸出中心(input/outputhub,I0H)1520、輸入/輸出控制器中心(input/outputcontrollerhub,ICH)1530、至少一個(gè)存儲(chǔ)器模塊1540和圖形卡1550。例如,計(jì)算系統(tǒng)1500是個(gè)人計(jì)算機(jī)(PC)、服務(wù)器計(jì)算機(jī)、工作站、膝上型計(jì)算機(jī)、移動(dòng)電話、智能電話、個(gè)人數(shù)字助理(PDA)、便攜式多媒體播放器(PMP)、數(shù)碼相機(jī)、數(shù)字電視、機(jī)頂盒、音樂播放器、便攜式游戲控制臺(tái)或者導(dǎo)航系統(tǒng)。處理器1510執(zhí)行各種計(jì)算功能,例如執(zhí)行特定軟件以執(zhí)行特定計(jì)算或者任務(wù)。例如,處理器1510是微處理器、中央處理單元(CPU)、數(shù)字信號(hào)處理器,等等,處理器包括單核或者多核,例如雙核處理器、四核處理器或者六核處理器。圖40示出計(jì)算系統(tǒng)1500包括一個(gè)處理器1510,但是計(jì)算系統(tǒng)1500可以包括多個(gè)處理器。處理器1510可以包括內(nèi)部或外部高速緩存存儲(chǔ)器。處理器1510包括用于控制存儲(chǔ)器模塊1540的操作的存儲(chǔ)器控制器1511。處理器1510中所包括的存儲(chǔ)器控制器1511可以被稱作集成存儲(chǔ)器控制器(integratedmemorycontroller,IMC)0存儲(chǔ)器控制器1511和存儲(chǔ)器模塊1540之間的接口可用包括多個(gè)信號(hào)線的單通道實(shí)施,或者可以用多通道實(shí)施,至少一個(gè)存儲(chǔ)器模塊1540可以耦合到所述多通道中的每一個(gè)。在某些實(shí)施例中,存儲(chǔ)器控制器1511可以位于輸入/輸出中心1520內(nèi)部,該輸入/輸出中心1520可被稱作存儲(chǔ)器控制器中心(memorycontrollerhub,MCH)存儲(chǔ)器模塊1540包括用于存儲(chǔ)從存儲(chǔ)器控制器1511提供的數(shù)據(jù)的多個(gè)易失性存儲(chǔ)器器件。易失性存儲(chǔ)器器件響應(yīng)于來自存儲(chǔ)器控制器1511的刷新命令REF執(zhí)行自動(dòng)刷新操作,和/或響應(yīng)于來自存儲(chǔ)器控制器1511的自刷新進(jìn)入命令SRE執(zhí)行自刷新操作。當(dāng)執(zhí)行自動(dòng)刷新操作或者自刷新操作時(shí),易失性存儲(chǔ)器器件根據(jù)本發(fā)明的上述實(shí)施例執(zhí)行刷新調(diào)節(jié)。因此,至少一個(gè)弱存儲(chǔ)單元行的刷新周期被降低,而不增加刷新電流和刷新功耗。輸入/輸出中心1520管理處理器1510和例如圖形卡1550的設(shè)備之間的數(shù)據(jù)傳輸。輸入/輸出中心1520通過各種接口耦合到處理器1510。例如,處理器1510和輸入/輸出中心1520之間的接口是前端總線(frontsidebus,FSB)、系統(tǒng)總線、HyperTransport(超傳輸)、閃電數(shù)據(jù)傳輸(lightningdatatransport,LDT)、快速通道互連(QuickPathinterconnect,QPI)或者公共系統(tǒng)接口(commonsysteminterface,CSI)。圖40示出計(jì)算系統(tǒng)1500包括一個(gè)輸入/輸出中心(input/outputhub)1520,但是計(jì)算系統(tǒng)1500也可以包括多個(gè)輸入/輸出中心。輸入/輸出中心1520例如通過提供力口速圖形端口(acceleratedgraphicsport,AGP)接口、快速外圍組件接口(peripheralcomponentinterface-express,PCIe)或者通信流架構(gòu)(communicationsstreamingarchitecture,CSA)接口來提供與設(shè)備的各種接口。圖形卡1550通過AGP或者PCIe耦合到輸入/輸出中心1520,用于控制顯示設(shè)備(未示出)來顯示圖像。圖形卡1550包括用于處理圖像數(shù)據(jù)的內(nèi)部處理器和內(nèi)部存儲(chǔ)器器件。例如,在圖形卡1550外,輸入/輸出中心1520包括與圖形卡1550—起的內(nèi)部圖形器件,或者包括用于替代圖形卡1550的內(nèi)部圖形設(shè)備。輸入/輸出中心1520中包括的圖形器件可以成為集成圖形器件。此外,包括內(nèi)部存儲(chǔ)器控制器和內(nèi)部圖形器件的輸入/輸出中心1520可以被稱作圖形和存儲(chǔ)器控制器中心(graphicsandmemorycontrollerhub,GMCH)o輸入/輸出控制器中心1530執(zhí)行數(shù)據(jù)緩沖和接口仲裁,以有效地操作各種系統(tǒng)接口。輸入/輸出控制器中心1530通過例如直接媒體接口(directmediainterface,DMI)、集線器接口(hubinterface)、企業(yè)級(jí)南橋接口(enterpriseSouthbridgeinterface,ESI)或者PCIe的內(nèi)部總線耦合到輸入/輸出中心1520。輸入/輸出控制器中心1530與外部設(shè)備接口。例如,輸入/輸出控制器中心1530提供通用串行總線(USB)端口、串行高級(jí)技術(shù)附件(serialadvancedtechnologyattachment,SATA)端口、通用輸入/輸出(generalpurposeinput/output,GPI0)、低引腳數(shù)(lowpincount,LPC)總線、串行外圍接口(serialperipheralinterface,SPI)、PCI或者PCIe0處理器1510、輸入/輸出中心1520和輸入/輸出控制器中心1530可以被實(shí)施為單獨(dú)的芯片組或者單獨(dú)的集成電路??商鎿Q地,處理器1510、輸入/輸出中心1520和輸入/輸出控制器中心1530中的至少兩個(gè)可以被實(shí)施為單個(gè)芯片組。本發(fā)明的實(shí)施例可被應(yīng)用于任何具有刷新操作的易失性存儲(chǔ)器器件,和/或應(yīng)用于具有易失性存儲(chǔ)器器件的系統(tǒng)。以上描述是對(duì)示范性實(shí)施例的舉例說明,不應(yīng)理解為對(duì)示范性實(shí)施例的限制。本領(lǐng)域技術(shù)人員將容易理解,可以在示范性實(shí)施例中進(jìn)行許多修改而不會(huì)實(shí)質(zhì)上偏離本發(fā)明構(gòu)思的新穎教導(dǎo)和益處。因此,預(yù)期所有這些修改都包括在權(quán)利要求所限定的本發(fā)明構(gòu)思的范圍內(nèi)。權(quán)利要求1.一種刷新存儲(chǔ)器器件的方法,包含以刷新周期產(chǎn)生刷新地址;當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在具有第二地址的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新;當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)單元和具有第三地址的第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新;以及僅存儲(chǔ)用于第一地址、第二地址和第三地址其中之一的地址信息。2.如權(quán)利要求I所述的方法,其中,僅第一地址、第二地址和第三地址之一被存儲(chǔ),并且其中,第一地址、第二地址和第三地址中剩余的兩個(gè)地址能夠從預(yù)定位關(guān)系確定。3.如權(quán)利要求I所述的方法,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,當(dāng)刷新地址是第一地址時(shí),在弱單元上執(zhí)行另一刷新,以使弱單元在刷新周期期間被刷新多次。4.如權(quán)利要求I所述的方法,還包含將刷新地址與地址信息進(jìn)行比較,以確定刷新地址是否是第二地址和第三地址中的任何一個(gè)。5.如權(quán)利要求I所述的方法,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。6.如權(quán)利要求I所述的方法,其中,當(dāng)刷新地址是第三地址時(shí),取決于標(biāo)志,在第一強(qiáng)單元和第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新。7.如權(quán)利要求I所述的方法,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于最低有效位的反轉(zhuǎn)。8.如權(quán)利要求I所述的方法,其中,第一地址、第二地址和第三地址分別是相應(yīng)行地址,并且其中,所述方法還包含當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱行上、而非在具有第二地址的第一強(qiáng)行上執(zhí)行相應(yīng)刷新,以及當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)行和具有第三地址的第二強(qiáng)行之一上執(zhí)行相應(yīng)刷新。9.如權(quán)利要求I所述的方法,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于不是最高有效位的另一位的反轉(zhuǎn)。10.如權(quán)利要求I所述的方法,其中,從地址池中選擇第三地址,該地址池具有由第一地址和第二地址之一的至少兩個(gè)最低有效位定義的范圍。11.如權(quán)利要求I所述的方法,還包含當(dāng)刷新地址是第二地址時(shí),取決于標(biāo)志,在弱單元和第一強(qiáng)單元之一上執(zhí)行相應(yīng)刷新;以及當(dāng)刷新地址是第三地址時(shí),取決于標(biāo)志,在弱單元和第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新。12.如權(quán)利要求I所述的方法,還包含在被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在第一強(qiáng)單元上執(zhí)行相應(yīng)刷新;以及在未被選擇的存儲(chǔ)器存儲(chǔ)體中,在具有第二地址的相應(yīng)單元上執(zhí)行刷新。13.如權(quán)利要求12所述的方法,還包含在被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)單元和第二強(qiáng)單元之一上執(zhí)行刷新;以及在未被選擇的存儲(chǔ)器存儲(chǔ)體,在具有第三地址的相應(yīng)單元上執(zhí)行刷新。14.如權(quán)利要求I所述的方法,還包含當(dāng)刷新地址是多個(gè)第二地址中的任何一個(gè)時(shí),在弱單元上、而非在第二地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。15.如權(quán)利要求14所述的方法,還包含當(dāng)刷新地址是多個(gè)第三地址中的任何一個(gè)時(shí),在第二地址的相應(yīng)單元和多個(gè)第三地址的相應(yīng)單元之一上執(zhí)行刷新。16.如權(quán)利要求14所述的方法,還包含當(dāng)刷新地址是第三地址時(shí),在第二地址的相應(yīng)單元和第二強(qiáng)單元之一上執(zhí)行刷新。17.如權(quán)利要求14所述的方法,還包含存儲(chǔ)第二地址,以用于和刷新地址進(jìn)行比較。18.如權(quán)利要求14所述的方法,還包含每當(dāng)刷新地址是用于多個(gè)存儲(chǔ)器存儲(chǔ)體中的每一個(gè)的相應(yīng)多個(gè)第二地址中的任何一個(gè)時(shí),對(duì)相應(yīng)弱單元執(zhí)行相應(yīng)刷新。19.一種刷新存儲(chǔ)器器件的方法,包含以刷新周期產(chǎn)生刷新地址;當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在具有第二地址的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新;以及當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)單元和具有第三地址的第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新,其中,第三地址是從地址池中選擇的,該地址池具有由第一地址和第二地址之一的至少兩個(gè)最低有效位定義的范圍。20.一種刷新地址產(chǎn)生器,包含計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),產(chǎn)生是弱單元的第一地址的最終刷新地址,以便所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新;以及存儲(chǔ)單元,用于僅存儲(chǔ)用于第一地址、第二地址和第三地址之一的地址信息。21.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,存儲(chǔ)單元僅存儲(chǔ)第一地址、第二地址和第三地址之一,并且其中,第一地址、第二地址和第三地址中的剩余的兩個(gè)地址能夠從預(yù)定的位關(guān)系確定。22.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,當(dāng)初始刷新地址是第一地址時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址,以使弱單元在刷新周期期間被刷新多次。23.如權(quán)利要求20所述的刷新地址產(chǎn)生器,還包含比較單元,用于把初始刷新地址與地址信息進(jìn)行比較,以確定初始刷新地址是否是第二地址和第三地址中的任何一個(gè)。24.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元分別具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。25.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志,產(chǎn)生作為第二地址和第三地址之一的最終刷新地址。26.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于最低有效位的反轉(zhuǎn)。27.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,第一地址、第二地址和第三地址分別是相應(yīng)行地址,并且其中,當(dāng)初始刷新地址是第二地址時(shí),在具有第一地址的弱行上、而非在具有第二地址的第一強(qiáng)行上執(zhí)行刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),在第一強(qiáng)行和具有第三地址的第二強(qiáng)行之一上執(zhí)行刷新。28.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于不是最高有效位的另一位的反轉(zhuǎn)。29.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,第三地址是從地址池中選擇的,該地址池具有由第一地址和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。30.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,當(dāng)初始刷新地址是第二地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一地址和第二地址之一的最終刷新地址,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一地址和第三地址之一的最終刷新地址。31.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,存儲(chǔ)單元存儲(chǔ)存儲(chǔ)體地址信息,以便在該存儲(chǔ)體地址所指示的被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)初始刷新地址是第二地址時(shí),在弱單元上、而非在第一強(qiáng)單元上執(zhí)行相應(yīng)刷新,并且其中,在未被選擇的存儲(chǔ)器存儲(chǔ)體中在具有第二地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。32.如權(quán)利要求31所述的刷新地址產(chǎn)生器,其中,在被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)初始刷新地址是第三地址時(shí),在第一強(qiáng)單元和第二強(qiáng)單元其中之一上執(zhí)行相應(yīng)刷新;并且其中,在未被選擇的存儲(chǔ)器存儲(chǔ)體中,在具有第三地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。33.如權(quán)利要求20所述的刷新地址產(chǎn)生器,其中,每當(dāng)初始刷新地址是多個(gè)第二地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址。34.如權(quán)利要求33所述的刷新地址產(chǎn)生器,其中,當(dāng)初始刷新地址是多個(gè)第三地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第二地址和多個(gè)第三地址之一的最終刷新地址。35.如權(quán)利要求33所述的刷新地址產(chǎn)生器,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第三地址之一的最終刷新地址。36.如權(quán)利要求33所述的刷新地址產(chǎn)生器,其中,存儲(chǔ)單元存儲(chǔ)第二地址,以用于和初始刷新地址進(jìn)行比較。37.如權(quán)利要求33所述的刷新地址產(chǎn)生器,其中,每當(dāng)初始刷新地址是用于多個(gè)存儲(chǔ)器存儲(chǔ)體中的每一個(gè)的相應(yīng)多個(gè)第二地址中的任何一個(gè)時(shí),對(duì)相應(yīng)弱單元執(zhí)行相應(yīng)刷新。38.一種刷新地址產(chǎn)生器,包含計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;和地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),產(chǎn)生是弱單元的第一地址的最終刷新地址,以使所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新;并且其中,第三地址是從地址池中選擇的,該地址池具有由第一地址和第二地址之一的至少兩個(gè)最低有效位定義的范圍。39.一種存儲(chǔ)器器件,包含單元陣列;和刷新地址產(chǎn)生器,用于刷新單元陣列,所述刷新地址產(chǎn)生器包括計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),產(chǎn)生是弱單元的第一地址的最終刷新地址,以使所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新;以及存儲(chǔ)單元,用于僅存儲(chǔ)用于第一地址、第二地址和第三地址之一的地址信息。40.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,存儲(chǔ)單元僅存儲(chǔ)第一地址、第二地址和第三地址之一,并且其中,第一地址、第二地址和第三地址中的剩余的兩個(gè)能夠從預(yù)定的位關(guān)系確定。41.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,當(dāng)初始刷新地址是第一地址時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址,以使弱單元在刷新周期期間被刷新多次。42.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,刷新地址產(chǎn)生器還包括比較單元,用于把初始刷新地址與地址信息進(jìn)行比較,以確定初始刷新地址是否是第二地址和第三地址中的任何一個(gè)。43.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。44.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第二地址和第三地址之一的最終刷新地址。45.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于最低有效位的反轉(zhuǎn)。46.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,第一地址、第二地址和第三地址分別是相應(yīng)行地址,并且其中,當(dāng)初始刷新地址是第二地址時(shí),在具有第一地址的弱行上、而非在具有第二地址的第一強(qiáng)行上執(zhí)行刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),在第一強(qiáng)行和具有第三地址的第二強(qiáng)行之一上執(zhí)行刷新。47.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,第一地址和第二地址的區(qū)別在于最高有效位的反轉(zhuǎn),并且其中,第二地址和第三地址的區(qū)別在于不是最高有效位的另一位的反轉(zhuǎn)。48.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,第三地址是從地址池中選擇的,該地址池具有由第一地址和第二地址之一的至少兩個(gè)最低有效位定義的范圍。49.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,當(dāng)初始刷新地址是第二地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一地址和第二地址之一的最終刷新地址,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于標(biāo)志產(chǎn)生作為第一地址和第三地址之一的最終刷新地址。50.如權(quán)利要求49所述的存儲(chǔ)器器件,其中,存儲(chǔ)單元存儲(chǔ)存儲(chǔ)體地址信息,以便在存儲(chǔ)體地址所指示的被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)初始刷新地址是第二地址時(shí),在弱單元上、而非在第一強(qiáng)單元上執(zhí)行相應(yīng)刷新,并且其中,在未被選擇的存儲(chǔ)器存儲(chǔ)體中在具有第二地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。51.如權(quán)利要求50所述的存儲(chǔ)器器件,其中,在被選擇的存儲(chǔ)器存儲(chǔ)體中,當(dāng)初始刷新地址是第三地址時(shí),在第一強(qiáng)單元和第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新;并且其中,在未被選擇的存儲(chǔ)器存儲(chǔ)體中,在具有第三地址的相應(yīng)單元上執(zhí)行相應(yīng)刷新。52.如權(quán)利要求39所述的存儲(chǔ)器器件,其中,每當(dāng)初始刷新地址是多個(gè)第二地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第一地址的最終刷新地址。53.如權(quán)利要求52所述的存儲(chǔ)器器件,其中,當(dāng)初始刷新地址是多個(gè)第三地址中的任何一個(gè)時(shí),地址改變單元產(chǎn)生作為第二地址和多個(gè)第三地址之一的最終刷新地址。54.如權(quán)利要求52所述的存儲(chǔ)器器件,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第三地址之一的最終刷新地址。55.如權(quán)利要求52所述的存儲(chǔ)器器件,其中,存儲(chǔ)單元存儲(chǔ)第二地址,以用于和初始刷新地址進(jìn)行比較。56.如權(quán)利要求52所述的存儲(chǔ)器器件,其中,每當(dāng)初始刷新地址是用于多個(gè)存儲(chǔ)器存儲(chǔ)體中的每一個(gè)的相應(yīng)多個(gè)第二地址中的任何一個(gè)時(shí),對(duì)相應(yīng)弱單元執(zhí)行相應(yīng)刷新。57.一種存儲(chǔ)器器件,包含單元陣列;和刷新地址產(chǎn)生器,用于刷新單元陣列,所述刷新地址產(chǎn)生器包括計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;和地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),產(chǎn)生是弱單元的第一地址的最終刷新地址,以使所述弱單元、而非具有第二地址的第一強(qiáng)單元被刷新,并且其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第二地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新;并且其中,第三地址是從地址池中選擇的,該地址池具有由第一地址和第二地址其中之一的至少兩個(gè)最低有效位定義的范圍。58.—種刷新存儲(chǔ)器器件的方法,包含以刷新周期產(chǎn)生刷新地址;當(dāng)刷新地址是第二地址時(shí),取決于標(biāo)志,在具有第一地址的弱單元和具有第二地址的第一強(qiáng)單元之一上執(zhí)行相應(yīng)刷新;并且當(dāng)刷新地址是第三地址時(shí),取決于所述標(biāo)志,在弱單元和具有第三地址的第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新。59.如權(quán)利要求58所述的方法,還包含當(dāng)標(biāo)志處于第一預(yù)定電平并且刷新地址是第二地址時(shí),在弱單元上、而非在第一強(qiáng)單元上執(zhí)行相應(yīng)刷新;當(dāng)標(biāo)志處于第二預(yù)定電平并且刷新地址是第二地址時(shí),在第一強(qiáng)單元上、而非在弱單元上執(zhí)行相應(yīng)刷新;當(dāng)標(biāo)志處于第二預(yù)定電平并且刷新地址是第三地址時(shí),在弱單元上、而非在第二強(qiáng)單元上執(zhí)行相應(yīng)刷新;以及當(dāng)標(biāo)志處于第一預(yù)定電平并且刷新地址是第三地址時(shí),在第二強(qiáng)單元上、而非在弱單元上執(zhí)行相應(yīng)刷新。60.如權(quán)利要求59所述的方法,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,弱單元在刷新周期期間被刷新多次。61.如權(quán)利要求59所述的方法,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。62.一種刷新地址產(chǎn)生器,包含計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;以及地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),取決于標(biāo)志產(chǎn)生作為弱單元的第一地址和第一強(qiáng)單元的第二地址之一的最終刷新地址,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于所述標(biāo)志產(chǎn)生作為第一地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,弱單元或者具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新。63.如權(quán)利要求62所述的刷新地址產(chǎn)生器,其中,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第二地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第二地址而非第一地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第三地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第三地址而非第一地址的最終刷新地址。64.如權(quán)利要求63所述的刷新地址產(chǎn)生器,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,弱單元在刷新周期期間被刷新多次。65.如權(quán)利要求63所述的刷新地址產(chǎn)生器,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。66.一種存儲(chǔ)器器件,包含單元陣列;和刷新地址產(chǎn)生器,用于刷新單元陣列,所述刷新地址產(chǎn)生器包括計(jì)數(shù)器,用于以刷新周期產(chǎn)生初始刷新地址;地址改變單元,用于當(dāng)初始刷新地址是第二地址時(shí),取決于標(biāo)志產(chǎn)生作為弱單元的第一地址和第一強(qiáng)單元的第二地址之一的最終刷新地址,其中,當(dāng)初始刷新地址是第三地址時(shí),地址改變單元取決于所述標(biāo)志,產(chǎn)生作為第一地址和第二強(qiáng)單元的第三地址之一的最終刷新地址,并且其中,弱單元或者具有最終刷新地址的第一強(qiáng)單元和第二強(qiáng)單元之一被刷新。67.如權(quán)利要求66所述的存儲(chǔ)器器件,其中,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第二地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第二地址時(shí),地址改變單元產(chǎn)生作為第二地址而非第一地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第二預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第一地址而非第三地址的最終刷新地址;并且其中,當(dāng)標(biāo)志處于第一預(yù)定電平并且初始刷新地址是第三地址時(shí),地址改變單元產(chǎn)生作為第三地址而非第一地址的最終刷新地址。68.如權(quán)利要求67所述的存儲(chǔ)器器件,其中,第一強(qiáng)單元和第二強(qiáng)單元中的每一個(gè)不是每個(gè)刷新周期都被刷新,并且其中,弱單元在刷新周期期間被刷新多次。69.如權(quán)利要求67所述的存儲(chǔ)器器件,其中,弱單元具有比刷新周期短的相應(yīng)保持時(shí)間,并且其中,第一強(qiáng)單元和第二強(qiáng)單元各自具有比刷新周期的兩倍長的相應(yīng)保持時(shí)間。全文摘要為了帶有刷新調(diào)節(jié)地刷新存儲(chǔ)器器件,以刷新周期產(chǎn)生刷新地址。當(dāng)刷新地址是第二地址時(shí),在具有第一地址的弱單元上、而非在具有第二地址的第一強(qiáng)單元上執(zhí)行相應(yīng)刷新。當(dāng)刷新地址是第三地址時(shí),在第一強(qiáng)單元和具有第三地址的第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新。只存儲(chǔ)用于第一、第二和第三地址之一的地址信息,以使存儲(chǔ)器容量可被減小。在替換的方面中,當(dāng)刷新地址是至少一個(gè)預(yù)定地址中的任何一個(gè)時(shí),取決于標(biāo)志,在弱單元、第一強(qiáng)單元和第二強(qiáng)單元之一上執(zhí)行相應(yīng)刷新,以進(jìn)行刷新調(diào)節(jié)。文檔編號(hào)G11C11/408GK102800353SQ20121016790公開日2012年11月28日申請(qǐng)日期2012年5月25日優(yōu)先權(quán)日2011年5月25日發(fā)明者樸哲佑,崔周善,黃泓善申請(qǐng)人:三星電子株式會(huì)社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1