專利名稱：半導(dǎo)體存儲(chǔ)裝置及其測(cè)試電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例總體而言涉及ー種半導(dǎo)體集成電路，具體而言涉及ー種半導(dǎo)體存儲(chǔ)裝置及其測(cè)試電路。
背景技術(shù)：
通常，當(dāng)將數(shù)據(jù)寫(xiě)入半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器単元吋，經(jīng)由輸入/輸出焊盤(pán)輸入的數(shù)據(jù)由寫(xiě)入驅(qū)動(dòng)器寫(xiě)入存儲(chǔ)器単元。另外，當(dāng)從存儲(chǔ)器單元讀取數(shù)據(jù)時(shí)，存儲(chǔ)器単元中的數(shù)據(jù)被傳送至感測(cè)放大器,并經(jīng)由輸入/輸出焊盤(pán)輸出放大的數(shù)據(jù)。圖1是一般的半導(dǎo)體存儲(chǔ)裝置的配置圖。如圖1所示，半導(dǎo)體存儲(chǔ)裝置100包括存儲(chǔ)器單元陣列101、地址輸入緩沖器103、預(yù)譯碼器105、列譯碼器107、塊譯碼器109、行譯碼器111、數(shù)據(jù)輸入和輸出緩沖器113、感測(cè)放大器115、寫(xiě)入驅(qū)動(dòng)器117以及控制器120。存儲(chǔ)器單元陣列101包括連接在字線與位線之間的多個(gè)存儲(chǔ)器単元。地址輸入緩沖器103接收外部地址，且將接收到的外部地址轉(zhuǎn)換成內(nèi)部地址。預(yù)譯碼器105對(duì)內(nèi)部地址進(jìn)行初次譯碼，然后將初次譯碼的內(nèi)部地址提供給列譯碼器107、塊譯碼器109和行譯碼器111。列譯碼器107根據(jù)預(yù)譯碼結(jié)果來(lái)選擇要存取的字線。塊譯碼器109根據(jù)預(yù)譯碼結(jié)果來(lái)選擇要存取的塊。同樣地，行譯碼器111根據(jù)預(yù)譯碼結(jié)果來(lái)選擇要存取的位線。數(shù)據(jù)輸入和輸出緩沖器113與多個(gè)數(shù)據(jù)輸入和輸出焊盤(pán)(例如DQ焊盤(pán))耦接。當(dāng)執(zhí)行數(shù)據(jù)寫(xiě)入操作吋，從存儲(chǔ)器單元陣列101中的選中的存儲(chǔ)器單元讀取的數(shù)據(jù)根據(jù)控制器120所產(chǎn)生的控制信號(hào)而在感測(cè)放大器115中被放大，然后經(jīng)由數(shù)據(jù)輸入和輸出緩沖器113被輸出至DQ焊盤(pán)。當(dāng)執(zhí)行數(shù)據(jù)寫(xiě)入操作時(shí)，根據(jù)控制器120所產(chǎn)生的控制信號(hào)而從DQ焊盤(pán)輸入的數(shù)據(jù)經(jīng)由輸入和輸出緩沖器113被提供給寫(xiě)入驅(qū)動(dòng)器117，且數(shù)據(jù)被傳送到寫(xiě)入驅(qū)動(dòng)器117選中的存儲(chǔ)器単元。控制器120包括:第一輸入緩沖器121，所述第一輸入緩沖器121被配置成由芯片選擇信號(hào)/CS驅(qū)動(dòng)；第二輸入緩沖器123，所述第二輸入緩沖器123被配置成由寫(xiě)入使能信號(hào)/WE驅(qū)動(dòng)；第三輸入緩沖器125,所述第三輸入緩沖器125被配置成由輸出使能信號(hào)/OE驅(qū)動(dòng)；寫(xiě)入脈沖發(fā)生器127，所述寫(xiě)入脈沖發(fā)生器127被配置成響應(yīng)于第二輸入緩沖器123的輸出信號(hào)來(lái)產(chǎn)生寫(xiě)入脈沖WDEN ;以及讀取脈沖發(fā)生器129，所述讀取脈沖發(fā)生器129被配置成響應(yīng)于第三輸入緩沖器125的輸出信號(hào)來(lái)產(chǎn)生讀取脈沖0EN。寫(xiě)入脈沖發(fā)生器127還產(chǎn)生數(shù)據(jù)輸入和輸出緩沖器使能信號(hào)BUFEN，并將產(chǎn)生的數(shù)據(jù)輸入和輸出緩沖器使能信號(hào)BUFEN提供給數(shù)據(jù)輸入和輸出緩沖器113。讀取脈沖發(fā)生器129產(chǎn)生感測(cè)放大器使能信號(hào)SAEN，并將產(chǎn)生的感測(cè)放大器使能信號(hào)SAEN提供給感測(cè)放大器115。照此，半導(dǎo)體存儲(chǔ)裝置經(jīng)由感測(cè)放大器讀取數(shù)據(jù)，且經(jīng)由寫(xiě)入驅(qū)動(dòng)器寫(xiě)入數(shù)據(jù)。然而，在將新開(kāi)發(fā)的存儲(chǔ)器單元應(yīng)用于所述半導(dǎo)體存儲(chǔ)裝置時(shí)，需要對(duì)所述開(kāi)發(fā)的存儲(chǔ)器單元執(zhí)行驗(yàn)證過(guò)程，但經(jīng)由感測(cè)放大器和寫(xiě)入驅(qū)動(dòng)器的讀取/寫(xiě)入數(shù)據(jù)的驗(yàn)證可靠性是難以保證的。因此，當(dāng)經(jīng)由感測(cè)放大器和寫(xiě)入驅(qū)動(dòng)器操作讀取/寫(xiě)入操作時(shí)，需要在驗(yàn)證讀取/寫(xiě)入路徑、存儲(chǔ)器單元陣列以及控制器的變量之后再評(píng)價(jià)存儲(chǔ)器單元，因此要耗用更多時(shí)間測(cè)試存儲(chǔ)器単元。

發(fā)明內(nèi)容
在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)裝置包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括多個(gè)存儲(chǔ)器単元；開(kāi)關(guān)單元，所述開(kāi)關(guān)単元被配置成與數(shù)據(jù)輸入和輸出焊盤(pán)連接，且響應(yīng)于測(cè)試模式信號(hào)來(lái)控制施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的數(shù)據(jù)傳輸路徑；寫(xiě)入驅(qū)動(dòng)器，所述寫(xiě)入驅(qū)動(dòng)器被配置成在正常模式時(shí)驅(qū)動(dòng)從開(kāi)關(guān)單元傳送的數(shù)據(jù)，并將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元陣列中；以及控制器，所述控制器被配置成在測(cè)試模式時(shí)將來(lái)自開(kāi)關(guān)単元的數(shù)據(jù)傳送至存儲(chǔ)器単元。在本發(fā)明的另ー個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)裝置包括:存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括多個(gè)存儲(chǔ)器単元，所述多個(gè)存儲(chǔ)器單元連接在位線與源極線之間且由施加至字線的電位驅(qū)動(dòng)；以及雙向存取控制単元，所述雙向存取控制単元被配置成響應(yīng)于測(cè)試模式信號(hào)而沿從存儲(chǔ)器単元的位線到源極線的方向直接傳送施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)，或沿從存儲(chǔ)器単元的源極線到位線的方向直接傳送施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)。在本發(fā)明的又一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)裝置的測(cè)試電路包括:開(kāi)關(guān)單元，所述開(kāi)關(guān)単元被配置成控制施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的傳輸路徑；以及雙向存取控制単元，所述雙向存取控制単元被配置成響應(yīng)于測(cè)試模式信號(hào)而接收施加至數(shù)據(jù)輸入/輸出焊盤(pán)的數(shù)據(jù)并直接將數(shù)據(jù)傳送至存儲(chǔ)器單元陣列。


結(jié)合

根據(jù)本發(fā)明的特征、方面和實(shí)施例，其中:圖1是半導(dǎo)體存儲(chǔ)裝置的配置圖；圖2是根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置圖；圖3是圖2所示的雙向存取控制單元的示例圖；圖4是圖3所示的路徑建立單元的示例圖；圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的測(cè)試模式信號(hào)發(fā)生電路的示例圖；以及圖6是圖2所示的開(kāi)關(guān)單元的示例圖。
具體實(shí)施例方式以下將結(jié)合示例性實(shí)施例參照

根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置及其測(cè)試電路。圖2是根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的配置圖。
圖2為了便于解釋而示出半導(dǎo)體存儲(chǔ)裝置的主要部件。但是，本領(lǐng)域技術(shù)人員了解，半導(dǎo)體存儲(chǔ)裝置可以包括用于操作半導(dǎo)體存儲(chǔ)裝置所需的其它部件，例如，地址處理電路、控制信號(hào)發(fā)生電路等。參見(jiàn)圖2，根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)裝置200可以包括存儲(chǔ)器単元陣列210、數(shù)據(jù)輸入和輸出焊盤(pán)220 (例如DQ焊盤(pán))、數(shù)據(jù)輸入緩沖器230、開(kāi)關(guān)單元240、寫(xiě)入驅(qū)動(dòng)器250以及控制器260。存儲(chǔ)器單元陣列210包括連接在字線與位線之間的多個(gè)存儲(chǔ)器単元。每個(gè)單位存儲(chǔ)器單元可以是利用電流驅(qū)動(dòng)方案進(jìn)行讀取和寫(xiě)入的存儲(chǔ)器単元，例如，具有極性的阻變存儲(chǔ)器単元。在本發(fā)明的一個(gè)實(shí)施例中，可以利用磁性存儲(chǔ)器單元來(lái)配置單位存儲(chǔ)器單元。開(kāi)關(guān)單元240根據(jù)半導(dǎo)體存儲(chǔ)裝置200的操作模式(例如，正常模式和測(cè)試模式)而建立要經(jīng)由數(shù)據(jù)輸入緩沖器230提供給存儲(chǔ)器單元陣列210的數(shù)據(jù)的路徑。更詳細(xì)而言，開(kāi)關(guān)單元240在正常模式下由測(cè)試模式信號(hào)TDIREN驅(qū)動(dòng)以經(jīng)由全局輸入和輸出線G10〈0: n>傳送數(shù)據(jù)至寫(xiě)入驅(qū)動(dòng)器250，而在測(cè)試模式下經(jīng)由全局輸入和輸出線G10〈0: n>傳送數(shù)據(jù)至控制器260的雙向存取控制単元262。雙向存取控制單元262經(jīng)由第一局部輸入和輸出線L10〈0:n>或經(jīng)由第二局部輸入和輸出線L10b〈0:n>而將響應(yīng)于測(cè)試模式信號(hào)TDIREN經(jīng)由全局輸入和輸出線G10〈0:n>傳送的測(cè)試數(shù)據(jù)提供至存儲(chǔ)器單元陣列210。如上所述，當(dāng)執(zhí)行測(cè)試時(shí)，經(jīng)由寫(xiě)入驅(qū)動(dòng)器250寫(xiě)入存儲(chǔ)器單元陣列210的測(cè)試數(shù)據(jù)的可靠性可能未能保證。因此，根據(jù)本發(fā)明的一個(gè)實(shí)施例，當(dāng)執(zhí)行測(cè)試時(shí)，直接將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元陣列210，而不經(jīng)過(guò)寫(xiě)入驅(qū)動(dòng)器250。此外，如果配置存儲(chǔ)器單元陣列210的単位存儲(chǔ)器單元是具有極性的阻變存儲(chǔ)器単元，則可以沿存儲(chǔ)器単元的位線-源極線方向以及沿存儲(chǔ)器単元的源極線-位線方向提供電流，使得邏輯高電平的數(shù)據(jù)和邏輯低電平的數(shù)據(jù)兩者都可被直接寫(xiě)入。因此，當(dāng)半導(dǎo)體存儲(chǔ)裝置200在正常模式下執(zhí)行數(shù)據(jù)寫(xiě)入操作吋，由測(cè)試模式信號(hào)TDIREN驅(qū)動(dòng)的開(kāi)關(guān)單元240經(jīng)由全局輸入和輸出線G10〈0:n>將從數(shù)據(jù)輸入緩沖器230接收的數(shù)據(jù)傳送至寫(xiě)入驅(qū)動(dòng)器250。另外，寫(xiě)入驅(qū)動(dòng)器250經(jīng)由局部輸入和輸出線L10〈0:n>將數(shù)據(jù)傳送至存儲(chǔ)器單元陣列210，以便將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元陣列210的存儲(chǔ)器単元中。另ー方面，當(dāng)半導(dǎo)體存儲(chǔ)裝置200在測(cè)試模式下執(zhí)行數(shù)據(jù)寫(xiě)入操作吋，開(kāi)關(guān)單元240經(jīng)由全局輸入和輸出線G10〈0:n>將從數(shù)據(jù)輸入緩沖器230接收的數(shù)據(jù)傳送至控制器260的雙向存取控制単元262。另外，雙向存取控制単元262經(jīng)由第一局部輸入和輸出線L10<0:n>或第二局部輸入和輸出線L10b〈0:n>將測(cè)試數(shù)據(jù)提供至存儲(chǔ)器單元陣列210。因此，測(cè)試數(shù)據(jù)可以直接寫(xiě)入存儲(chǔ)器單元陣列210中，而不經(jīng)過(guò)寫(xiě)入驅(qū)動(dòng)器250，因此可以確保測(cè)試數(shù)據(jù)的驗(yàn)證可靠性。此外，因?yàn)闇y(cè)試數(shù)據(jù)是直接寫(xiě)入的，所以可以在不驗(yàn)證反映寫(xiě)入路徑、存儲(chǔ)器單元陣列和控制器的變量的情況下來(lái)驗(yàn)證測(cè)試數(shù)據(jù)。因此，可以減少測(cè)試所需的時(shí)間。根據(jù)本發(fā)明的一個(gè)實(shí)施例的開(kāi)關(guān)單元240和雙向存取控制単元262對(duì)應(yīng)于半導(dǎo)體存儲(chǔ)裝置的測(cè)試電路。圖3是圖2所示的雙向存取控制單元的示例圖。參見(jiàn)圖3，根據(jù)本發(fā)明的一個(gè)實(shí)施例的雙向存取控制單元262可以包括路徑建立単元301、第一開(kāi)關(guān)303、以及第ニ開(kāi)關(guān)305。路徑建立単元301的一個(gè)輸入端子經(jīng)由全局輸入和輸出線GIO耦接至DQ焊盤(pán)，而另ー個(gè)端子耦接至接地端子VSS。另外，響應(yīng)于測(cè)試模式信號(hào)TDIREN而從DQ焊盤(pán)施加的測(cè)試數(shù)據(jù)被傳送至第一局部輸入和輸出線LIO或第二局部輸入和輸出線LlOb。第一開(kāi)關(guān)303經(jīng)由第一局部輸入和輸出線LIO耦接在路徑建立単元301與存儲(chǔ)器單元212的位線BL之間。第二開(kāi)關(guān)305經(jīng)由第二局部輸入和輸出線LIOb耦接在存儲(chǔ)器単元212的源極線SL與路徑建立單元301之間。第一開(kāi)關(guān)303和第二開(kāi)關(guān)305可以被配置成在正常模式下關(guān)斷，而在測(cè)試模式下導(dǎo)通。在本發(fā)明的一個(gè)實(shí)施例中，可以通過(guò)將由預(yù)充電信號(hào)PCGb、測(cè)試模式信號(hào)TDIREN和列選擇信號(hào)CYI驅(qū)動(dòng)的多個(gè)開(kāi)關(guān)器件串聯(lián)連接來(lái)配置第一開(kāi)關(guān)303和第二開(kāi)關(guān)305的每個(gè)，但并不限于此。另外，未作解釋的附圖標(biāo)記214表示由字線驅(qū)動(dòng)信號(hào)導(dǎo)通/關(guān)斷的字線選擇開(kāi)關(guān)。在測(cè)試模式下，當(dāng)將第一電平的數(shù)據(jù)寫(xiě)入存儲(chǔ)器単元212時(shí)，路徑建立単元301可以例如經(jīng)由第一局部輸入和輸出線LIO將DQ焊盤(pán)的數(shù)據(jù)傳送至存儲(chǔ)器単元212。此外，當(dāng)寫(xiě)入第二電平的數(shù)據(jù)時(shí)，路徑建立単元301可以經(jīng)由第二局部輸入和輸出線LIOb將DQ焊盤(pán)的數(shù)據(jù)傳送至存儲(chǔ)器単元212。因此，數(shù)據(jù)可以直接寫(xiě)入存儲(chǔ)器単元212，而不經(jīng)過(guò)寫(xiě)入驅(qū)動(dòng)器，且可以沿存儲(chǔ)器単元212的位線-源極線方向以及沿存儲(chǔ)器単元212的源極線-位線方向提供寫(xiě)入電流。因此，可以高速執(zhí)行測(cè)試，且可以在各種條件下寫(xiě)入測(cè)試數(shù)據(jù)。將參考圖4和圖5說(shuō)明路徑建立單元301的操作。圖4是圖3所示的路徑建立単元的示例圖，圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的測(cè)試模式信號(hào)發(fā)生電路的示例圖。路徑建立単元301可以被配置成包括第一路徑選擇単元310和第二路徑選擇單元320，以在測(cè)試模式下根據(jù)要寫(xiě)入存儲(chǔ)器単元的數(shù)據(jù)電平來(lái)改變施加至DQ焊盤(pán)的數(shù)據(jù)的傳輸路徑。第一路徑選擇単元310可以包括:第一傳輸器件T11，所述第一傳輸器件Tll被配置成由正向測(cè)試模式信號(hào)TDIRENFB和TDIRENFD驅(qū)動(dòng)，以將施加至DQ焊盤(pán)的數(shù)據(jù)傳送到第一局部輸入和輸出線LIO或阻斷施加至DQ焊盤(pán)的數(shù)據(jù)傳送到第一局部輸入和輸出線LIO ；以及第二傳輸器件T13，所述第二傳輸器件T13耦接在第一局部輸入和輸出線LIO與接地端子之間，以由反向測(cè)試模式信號(hào)TDIRENRB和TDIRENRD驅(qū)動(dòng)。第二路徑選擇單元320可以包括:第三傳輸器件T15，所述第三傳輸器件T15被配置成由反向測(cè)試模式信號(hào)TDIRENRB和TDIRENRD驅(qū)動(dòng)，以將施加至DQ焊盤(pán)的數(shù)據(jù)傳送到第ニ局部輸入和輸出線LIOb或阻斷將施加至DQ焊盤(pán)的數(shù)據(jù)傳送到第二局部輸入和輸出線LIOb ；以及第四傳輸器件T17，所述第四傳輸器件T17耦接在第二局部輸入和輸出線LIOb與接地端子之間，以由正向測(cè)試模式信號(hào)TDIRENFB和TDIRENFD驅(qū)動(dòng)。正向測(cè)試模式信號(hào)TDIRENFB和TDIRENFD以及反向測(cè)試模式信號(hào)TDIRENRB和TDIRENRD可以由測(cè)試模式信號(hào)TDIREN產(chǎn)生，例如，可以如圖5所示而產(chǎn)生。也就是，通過(guò)將測(cè)試模式信號(hào)TDIREN延遲而產(chǎn)生第一正向測(cè)試模式信號(hào)TDIRENF，通過(guò)將測(cè)試模式信號(hào)TDIREN反相而產(chǎn)生第一反向測(cè)試模式信號(hào)TDIRENR是。另外，可以通過(guò)將第一正向測(cè)試模式信號(hào)TDIRENF反相并且再次將第二正向測(cè)試模式信號(hào)TDIRENFB反相而產(chǎn)生第三正向測(cè)試模式信號(hào)TDIRENFD。同樣地，可以通過(guò)將第一反向測(cè)試模式信號(hào)TDIRENR反相并且再次將第二反向測(cè)試模式信號(hào)TDIRENRB反相而產(chǎn)生第三反向測(cè)試模式信號(hào)TDIRENRD。從測(cè)試模式信號(hào)產(chǎn)生正向測(cè)試模式信號(hào)和反向測(cè)試模式信號(hào)的實(shí)例不限于圖5的電路，因此電路在設(shè)計(jì)上可以變化。當(dāng)路徑建立単元301被配置成如圖4和圖5所示時(shí)，在測(cè)試模式信號(hào)TDIREN被施加為高電平時(shí)，第一傳輸器件Tll和第四傳輸器件T17導(dǎo)通，而第二傳輸器件T13和第三傳輸器件T15關(guān)斷。因此，施加至DQ焊盤(pán)的測(cè)試數(shù)據(jù)經(jīng)由第一傳輸器件Tll被傳送至第一局部輸入和輸出線L10，且當(dāng)執(zhí)行寫(xiě)入操作時(shí)數(shù)據(jù)可以沿從存儲(chǔ)器単元的位線到源極線的方向移動(dòng)。當(dāng)測(cè)試模式信號(hào)TDIREN被施加為低電平時(shí),第二傳輸器件T13和第三傳輸器件T15導(dǎo)通，以將施加至DQ焊盤(pán)的數(shù)據(jù)傳送給第二局部輸入和輸出線LlOb。因此，當(dāng)執(zhí)行寫(xiě)入操作時(shí)，數(shù)據(jù)可以沿從存儲(chǔ)器単元的源極線到位線的方向移動(dòng)。如上所述，在本發(fā)明的一個(gè)實(shí)施例中，電流響應(yīng)于測(cè)試模式信號(hào)從DQ焊盤(pán)流至存儲(chǔ)器單元。另外，根據(jù)測(cè)試模式信號(hào)的電平而形成正向電流路徑或反向電流路徑，因此測(cè)試數(shù)據(jù)可以經(jīng)由所述兩個(gè)路徑寫(xiě)入存儲(chǔ)器単元。因此，邏輯高電平的測(cè)試數(shù)據(jù)和邏輯低電平的測(cè)試數(shù)據(jù)都可以寫(xiě)入存儲(chǔ)器単元。當(dāng)存儲(chǔ)器単元可以包括阻變存儲(chǔ)器時(shí)，寫(xiě)入邏輯高電平的測(cè)試數(shù)據(jù)和邏輯低電平的測(cè)試數(shù)據(jù)，然后可以實(shí)際地測(cè)量存儲(chǔ)器單元的電阻值?；趯?shí)際測(cè)量的電阻值，可以容易地執(zhí)行對(duì)存儲(chǔ)器單元陣列的特性分析。另外，開(kāi)關(guān)單元240 (圖2)可以按照如下來(lái)配置，所述開(kāi)關(guān)単元240用于在正常模式下在數(shù)據(jù)輸入緩沖器與寫(xiě)入驅(qū)動(dòng)器之間形成電流路徑，并在測(cè)試模式下在數(shù)據(jù)輸入緩沖器與雙向存取控制単元之間形成電流路徑。圖6是圖2所示的開(kāi)關(guān)單元的示例圖。參見(jiàn)圖6，開(kāi)關(guān)單元240可以包括第一器件241、第二器件243以及第三器件245。第一器件241被配置成利用測(cè)試模式信號(hào)TDIREN及其反相信號(hào)作為輸入信號(hào)而在輸入信號(hào)具有彼此不同的相位時(shí)產(chǎn)生邏輯高電平的輸出信號(hào)并在輸入信號(hào)的相位具有相同相位時(shí)產(chǎn)生邏輯低電平的輸出信號(hào)。第二器件243被配置成響應(yīng)于第一器件241的輸出信號(hào)而將施加至DQ焊盤(pán)的電流提供至雙向存取控制単元262，第三器件245被配置成響應(yīng)于第一器件241的輸出信號(hào)而將施加至DQ焊盤(pán)的電流提供至寫(xiě)入驅(qū)動(dòng)器250。在本發(fā)明的一個(gè)實(shí)施例中，第一器件241可以包括執(zhí)行“異或”運(yùn)算的器件X0R。此外，第二器件243可以包括NMOS晶體管，且第三器件245可以包括PMOS晶體管，以便利用彼此具有相反相位的信號(hào)而導(dǎo)通/關(guān)斷，但并不限于此。雖然以上已經(jīng)描述了某些實(shí)施例，但本領(lǐng)域的技術(shù)人員會(huì)理解這些描述的實(shí)施例僅是示例性的。因此，本文所述的器件和方法不應(yīng)當(dāng)限于描述的實(shí)施例。確切地說(shuō)，本文所述的裝置應(yīng)當(dāng)僅根據(jù)所附權(quán)利要求書(shū)并結(jié)合以上說(shuō)明書(shū)和附圖來(lái)限定。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括多個(gè)存儲(chǔ)器単元； 開(kāi)關(guān)單元，所述開(kāi)關(guān)単元被配置成與數(shù)據(jù)輸入和輸出焊盤(pán)耦接，且響應(yīng)于測(cè)試模式信號(hào)來(lái)控制施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的數(shù)據(jù)傳輸路徑； 寫(xiě)入驅(qū)動(dòng)器，所述寫(xiě)入驅(qū)動(dòng)器被配置成在正常模式下驅(qū)動(dòng)從所述開(kāi)關(guān)單元傳送的數(shù)據(jù)，并將所述數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器單元陣列中；以及 控制器，所述控制器被配置成在測(cè)試模式下將來(lái)自所述開(kāi)關(guān)單元的數(shù)據(jù)傳送至所述存儲(chǔ)器單元。
2.按權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述控制器包括雙向存取控制単元，所述雙向存取控制単元被配置成響應(yīng)于所述測(cè)試模式信號(hào)而經(jīng)由第一局部輸入和輸出線將從所述數(shù)據(jù)輸入和輸出焊盤(pán)傳送的數(shù)據(jù)提供給所述存儲(chǔ)器單元陣列。
3.按權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述雙向存取控制単元被配置成響應(yīng)于所述測(cè)試模式信號(hào)而經(jīng)由第二局部輸入和輸出線將從所述數(shù)據(jù)輸入和輸出焊盤(pán)傳送的數(shù)據(jù)提供給所述存儲(chǔ)器單元陣列。
4.按權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述開(kāi)關(guān)単元與處在所述數(shù)據(jù)輸入和輸出焊盤(pán)與所述寫(xiě)入驅(qū)動(dòng)器之間、或處在所述輸入和輸出焊盤(pán)與所述控制器之間的全局輸入和輸出線耦接。
5.按權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述雙向存取控制単元與處在所述開(kāi)關(guān)單元與所述存儲(chǔ)器單元陣列之間的所述第一局部輸入和輸出線以及所述第二局部輸入和輸出線I禹接。
6.按權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述存儲(chǔ)器単元利用電流驅(qū)動(dòng)方案來(lái)執(zhí)行數(shù)據(jù)的讀取/寫(xiě)入。
7.按權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述存儲(chǔ)器單元是阻變存儲(chǔ)器単元。
8.一種半導(dǎo)體存儲(chǔ)裝置，包括: 存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括多個(gè)存儲(chǔ)器単元，所述多個(gè)存儲(chǔ)器單元耦接在位線與源極線之間且由施加至字線的電位驅(qū)動(dòng)；以及 雙向存取控制単元，所述雙向存取控制単元被配置成響應(yīng)于所述測(cè)試模式信號(hào)而直接將施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)從所述存儲(chǔ)器単元的所述位線傳送至所述源極線，或直接將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)從所述存儲(chǔ)器単元的所述源極線傳送至所述位線。
9.按權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，還包括寫(xiě)入驅(qū)動(dòng)器，所述寫(xiě)入驅(qū)動(dòng)器被配置成在所述正常模式下通過(guò)接收施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)而被驅(qū)動(dòng)，并將所述數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器單元陣列中。
10.按權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，還包括開(kāi)關(guān)單元，所述開(kāi)關(guān)単元被配置成與所述數(shù)據(jù)輸入和輸出焊盤(pán)耦接，并控制施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的傳輸路徑，使得響應(yīng)于所述測(cè)試模式信號(hào)而將所述數(shù)據(jù)傳送至所述雙向存取控制単元或所述寫(xiě)入驅(qū)動(dòng)器。
11.按權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述存儲(chǔ)器単元利用電流驅(qū)動(dòng)方案來(lái)執(zhí)行數(shù)據(jù)的讀取/寫(xiě)入。
12.按權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其中，所述存儲(chǔ)器單元是阻變存儲(chǔ)器単元。
13.一種半導(dǎo)體存儲(chǔ)裝置的測(cè)試電路，包括: 開(kāi)關(guān)單元，所述開(kāi)關(guān)単元被配置成控制施加至數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的傳輸路徑；以及 雙向存取控制単元，所述雙向存取控制単元被配置成響應(yīng)于測(cè)試模式信號(hào)而接收施加至所述數(shù)據(jù)輸入/輸出焊盤(pán)的數(shù)據(jù)并直接將所述數(shù)據(jù)傳送至存儲(chǔ)器單元陣列。
14.按權(quán)利要求13所述的測(cè)試電路，其中，所述雙向存取控制単元包括路徑建立単元，所述路徑建立単元被配置成響應(yīng)于所述測(cè)試模式信號(hào)而將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送至第一局部輸入和輸出線或傳送至第二局部輸入和輸出線。
15.按權(quán)利要求14所述的測(cè)試電路，其中，所述路徑建立單元將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送至所述第一局部輸入和輸出線，以便將第一電平的數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器單元陣列中。
16.按權(quán)利要求14所述的測(cè)試電路，其中，所述路徑建立單元將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送至所述第二局部輸入和輸出線，以便將第二電平的數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器單元陣列中。
17.按權(quán)利要求14所述的測(cè)試電路，其中，所述路徑建立単元包括: 第一路徑建立單兀，所述第一路徑建 立單兀包括第一傳輸器件，所述第一傳輸器件由從所述測(cè)試模式信號(hào)產(chǎn)生的正向測(cè)試模式信號(hào)驅(qū)動(dòng)，并將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送到所述第一局部輸入和輸出線或阻斷施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送到所述第一局部輸入和輸出線；以及 第二傳輸器件，所述第二傳輸器件被配置成由從所述測(cè)試模式信號(hào)產(chǎn)生的反向測(cè)試模式信號(hào)驅(qū)動(dòng)，且與所述第一局部輸入和輸出線以及接地端子耦接。
18.按權(quán)利要求14所述的測(cè)試電路，其中，所述路徑建立単元包括: 第二路徑建立単元，所述第二路徑建立単元包括第三傳輸器件，所述第三傳輸器件由從所述測(cè)試模式信號(hào)產(chǎn)生的反向測(cè)試模式信號(hào)驅(qū)動(dòng)，并將施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送到所述第二局部輸入和輸出線或阻斷施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)傳送到所述第二局部輸入和輸出線；以及 第四傳輸器件，所述第四傳輸器件被配置成由從所述測(cè)試模式信號(hào)產(chǎn)生的正向測(cè)試模式信號(hào)驅(qū)動(dòng)，且與所述第二局部輸入和輸出線以及接地端子耦接。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體存儲(chǔ)裝置，包括存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列被配置成包括多個(gè)存儲(chǔ)器單元；開(kāi)關(guān)單元，所述開(kāi)關(guān)單元被配置成與數(shù)據(jù)輸入和輸出焊盤(pán)耦接，且響應(yīng)于測(cè)試模式信號(hào)來(lái)控制施加至所述數(shù)據(jù)輸入和輸出焊盤(pán)的數(shù)據(jù)的數(shù)據(jù)傳輸路徑；寫(xiě)入驅(qū)動(dòng)器，所述寫(xiě)入驅(qū)動(dòng)器被配置成在正常模式下驅(qū)動(dòng)從開(kāi)關(guān)單元傳送的數(shù)據(jù)，并將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元陣列中；以及控制器，所述控制器被配置成在測(cè)試模式下將來(lái)自開(kāi)關(guān)單元的數(shù)據(jù)傳送至存儲(chǔ)器單元。
文檔編號(hào)G11C29/04GK103093828SQ20121007552
公開(kāi)日2013年5月8日 申請(qǐng)日期2012年3月21日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者李宰雄 申請(qǐng)人:海力士半導(dǎo)體有限公司