專利名稱：存儲(chǔ)元件和存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于在包括離子源層和電阻變化層的存儲(chǔ)層中觀察到的電特性的任何變化而存儲(chǔ)信息的存儲(chǔ)元件和存儲(chǔ)裝置。
背景技術(shù)：
常用于數(shù)據(jù)存儲(chǔ)的半導(dǎo)體非易失性存儲(chǔ)器為NOR型或NAND型閃存。關(guān)于這種半導(dǎo)體非易失性存儲(chǔ)器，通過對(duì)其中的存儲(chǔ)元件及驅(qū)動(dòng)晶體管進(jìn)行微細(xì)加工，已作出很多努 力以增大其容量。然而已指出的是，考慮到需要高的寫入和擦除電壓以及注入浮動(dòng)?xùn)胖械碾娮拥臄?shù)量限制，半導(dǎo)體非易失性存儲(chǔ)器存在微細(xì)加工方面的限制。為了克服這種對(duì)微細(xì)加工的限制，目前提出的下一代非易失性存儲(chǔ)器為電阻變化型存儲(chǔ)器，例如ReRAM (電阻式隨機(jī)存取存儲(chǔ)器)或PRAM (相變隨機(jī)存取存儲(chǔ)器)(例如，參照日本未審查專利申請(qǐng)2006-196537號(hào)公報(bào)以及Waser et. al.，Advanced Material, 21,p2932(2009))。這些存儲(chǔ)器各自為在兩個(gè)電極間包括電阻變化層的簡(jiǎn)單構(gòu)造。在日本未審查專利申請(qǐng)2006-196537號(hào)公報(bào)的存儲(chǔ)器中，在第一電極和第二電極之間設(shè)有離子源層和氧化物膜(存儲(chǔ)用薄膜)以替代電阻變化層。在每個(gè)所述電阻變化型存儲(chǔ)器中都具有在熱或電場(chǎng)作用下通過原子或離子的遷移而形成的導(dǎo)電路徑，從而認(rèn)為電阻值會(huì)發(fā)生變化。然而，如果對(duì)非易失性存儲(chǔ)器進(jìn)行這種微細(xì)加工，則用于驅(qū)動(dòng)存儲(chǔ)元件的晶體管呈現(xiàn)出驅(qū)動(dòng)電流下降的趨勢(shì)。然而，由于占用面積減小，故存儲(chǔ)元件呈現(xiàn)出電阻上升的趨勢(shì)。這樣，對(duì)非易失性存儲(chǔ)器的微細(xì)加工使晶體管的驅(qū)動(dòng)電流下降，而更小型的存儲(chǔ)元件使寫入電流和電壓上升。這導(dǎo)致無法充分寫入和擦除，從而出現(xiàn)元件特性下降的缺點(diǎn)。

發(fā)明內(nèi)容
因此，期望提供一種在低電壓和低電流下工作時(shí)可提高寫入和擦除特性的存儲(chǔ)元件和存儲(chǔ)裝置。本發(fā)明的一個(gè)實(shí)施方式的存儲(chǔ)元件依次包括第一電極、存儲(chǔ)層和第二電極。存儲(chǔ)層包括電阻變化層，其設(shè)置于第一電極側(cè)；離子源層，其設(shè)置于第二電極側(cè)；中間層，其設(shè)置于電阻變化層和離子源層之間；以及阻擋層，其設(shè)置于離子源層和中間層之間以及/或者中間層和電阻變化層之間，并且阻擋層包含過渡金屬或其氮化物。本發(fā)明的另ー實(shí)施方式的存儲(chǔ)裝置包括多個(gè)存儲(chǔ)元件和脈沖施加部。所述存儲(chǔ)元件每個(gè)都依次包括第一電極、存儲(chǔ)層和第二電極，并且脈沖施加部選擇性地對(duì)所述存儲(chǔ)元件施加電壓或電流脈沖。在存儲(chǔ)裝置中，所述存儲(chǔ)元件每個(gè)都是根據(jù)本發(fā)明的實(shí)施方式的存儲(chǔ)元件。
通過本發(fā)明的實(shí)施方式的存儲(chǔ)元件(存儲(chǔ)裝置)，在形成存儲(chǔ)層后，離子源層中的可移動(dòng)離子(金屬離子)擴(kuò)散至中間層中，然后移動(dòng)至第一電極上以進(jìn)行氧化。經(jīng)氧化的金屬離子形成氧化物膜、即電阻變化層，從而將所生成的存儲(chǔ)元件設(shè)為電阻高的初始狀態(tài)、即高阻態(tài)。當(dāng)對(duì)處于初始狀態(tài)(高阻態(tài))的元件施加“正方向”的電壓或電流脈沖時(shí)(例如，第一電極側(cè)處于負(fù)電位，而第二電極側(cè)處于正電位)，第一電極用作陰極，并且離子源層或中間層中包含的金屬離子移動(dòng)至電阻變化層。然后，由于第一電極上的還原反應(yīng)，金屬離子與第一電極上的電阻變化層中的電子鍵合，從而變?yōu)榻咏饘賾B(tài)?；蛘?，用于形成電阻變化層的氧化物膜本身被還原并導(dǎo)致缺陷，從而形成雜質(zhì)能級(jí)。因此，在存儲(chǔ)層中形成包含金屬元素的低電阻部(導(dǎo)電路徑)，從而降低了電阻變化層的電阻(記錄狀態(tài))。當(dāng)對(duì)處于低阻態(tài)的元件施加“負(fù)方向”的電流脈沖時(shí)(例如，第一電極側(cè)處于正電位，而第二電極側(cè)處于負(fù)電位)，第一電極用作陽極。于是，發(fā)生氧化反應(yīng)，且由金屬態(tài)下的金屬元素形成的導(dǎo)電路徑被電離，隨后溶解于離子源層中?；蛘?，在中間層和第一電極之間通過使活性金屬元素與其附近的氧結(jié)合而形成氧化物膜，從而電阻變化層的電阻增大(初始狀態(tài)或擦除狀態(tài))。這里，通過將包含過渡金屬或其氮化物的阻擋層設(shè)置于離子源層和中間層之間以及/或者中間層和電阻變化層之間，可抑制金屬離子的任意過度移動(dòng)。根據(jù)本發(fā)明的實(shí)施方式的存儲(chǔ)元件和存儲(chǔ)裝置，包含過渡金屬或其氮化物的阻擋層設(shè)置于離子源層和中間層之間以及/或者中間層和電阻變化層之間。因此在形成存儲(chǔ)層后或施加電壓時(shí)，可抑制可移動(dòng)離子過度移動(dòng)，從而抑制電阻值的任意過度上升。換言之，有效提高了寫入和擦除特性。應(yīng)當(dāng)理解，前面的總體描述和下面的詳細(xì)說明都是示例性的，且g在對(duì)權(quán)利要求的技術(shù)作進(jìn)ー步闡述。


參照附圖以進(jìn)一歩理解本發(fā)明，并且附圖一起構(gòu)成本申請(qǐng)文件的一部分。附示了各實(shí)施方式，并且和本申請(qǐng)文件一起說明本發(fā)明的原理。圖I為表示本發(fā)明的實(shí)施方式的存儲(chǔ)元件的配置的橫截面圖。圖2為表示采用圖I中的存儲(chǔ)元件的存儲(chǔ)單元陣列的配置的橫截面圖。圖3為圖2中的存儲(chǔ)單元陣列的平面圖。圖4為表示本發(fā)明的變型例的存儲(chǔ)元件的配置的橫截面圖。圖5A 5F為各實(shí)驗(yàn)例的電阻分布圖。圖6A 6F也為各實(shí)驗(yàn)例的電阻分布圖。 圖7A和圖7B為表示各實(shí)驗(yàn)例的數(shù)據(jù)保持特性的圖。圖8A和圖SB分別為表示元件電阻和阻擋層的膜厚度之間的關(guān)系的特性圖。圖9A和圖9B分別為表示元件電阻和阻擋層的膜厚度之間的關(guān)系的特性圖。
具體實(shí)施例方式下面參照附圖以下列順序說明本發(fā)明的實(shí)施方式(實(shí)施方式)I.存儲(chǔ)元件(在離子源層和中間層之間設(shè)有阻擋層的存儲(chǔ)元件)、
2.存儲(chǔ)裝置(變型例)(在中間層和電阻變化層之間設(shè)有阻擋層的存儲(chǔ)元件)(實(shí)施例)(實(shí)施方式)(存儲(chǔ)元件) 圖I為表示本發(fā)明的實(shí)施方式的存儲(chǔ)元件I的配置的橫截面圖。該存儲(chǔ)元件I配置為依次包括下部電極10 (第一電極)、存儲(chǔ)層20和上部電極30 (第二電極)。下部電極10例如設(shè)置于由后述的CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)電路形成的硅基板41 (圖2)上，從而用作與CMOS電路部分的連接部。該下部電極10由在半導(dǎo)體エ藝中采用的布線材料制成，所述材料例如是鎢(W)、氮化鎢(WN)、銅(Cu)、鋁(Al)、鑰(Mo)、鉭(Ta)以及硅化物。當(dāng)下部電極10由諸如Cu等可在電場(chǎng)中發(fā)生離子導(dǎo)電的材料制成時(shí)，由Cu等制成的下部電極10的表面可覆蓋有幾乎不會(huì)發(fā)生離子導(dǎo)電或熱擴(kuò)散的材料，例如覆蓋有W、WN、氮化鈦(TiN)和氮化鉭(TaN)。當(dāng)后述的離子源層21包含Al時(shí)，優(yōu)選使用比Al更抗電離的包含鉻(Cr)、W、鈷(Co)、Si、金(Au)、鈀(Pd)、Mo、銥(Ir)、鈦(Ti)等中的至少ー種的金屬膜，或它們的氧化物膜或氮化物膜。本實(shí)施方式的存儲(chǔ)層20包括從上部電極30側(cè)依次層疊布置的離子源層21、阻擋層22、中間層23以及電阻變化層24。離子源層21包含用于在電阻變化層24內(nèi)形成導(dǎo)電路徑的元素，即包含待轉(zhuǎn)化為陽離子的元素以及可能陰離子化的元素。注意，本例中，上述可移動(dòng)離子(金屬離子)為陽離子?？赡荜栯x子化的元素包括諸如Cu、Al、銀(Ag)和鋅(Zn)等金屬元素的ー種或兩種以上。待陰離子化的離子導(dǎo)電材料包括含有碲(Te)、硫(S)和硒(Se)的硫族元素的至少ー種以上，或者可包括氧(O)。本例中的離子源層21布置為與上部電極30接觸。金屬元素和硫族元素鍵合在一起,從而形成金屬硫族化合物層。該金屬硫族化合物層主要為非晶態(tài)結(jié)構(gòu)，并用作離子供給源。在寫入操作時(shí)，可能陽離子化的金屬元素在離子源層21或中間層23中移動(dòng)，并且在陰極上還原，從而形成金屬態(tài)或接近金屬態(tài)的導(dǎo)電路徑(絲)。這樣，考慮到所述金屬元素可在離子源層21或中間層23中移動(dòng)，所述金屬元素優(yōu)選地為上述Cu、Al、Ag、Zr等?？紤]到化學(xué)穩(wěn)定性以便在包含上述硫族元素的離子源層21中保持在金屬態(tài)，所述金屬元素不僅包括上述金屬元素，還可以是例如周期表中的3 11族過渡金屬。在這些元素中，可使用ー種或兩種以上?；蛘?，銀(Ag)和Si等可用作對(duì)離子源層21的添加元素。在上述過渡金屬中，為了上述導(dǎo)電路徑的穩(wěn)定性以及對(duì)離子源層21的電阻率(resistivity)的調(diào)整，可優(yōu)選地具體使用下列任何元素，即鋯(Zr)、鉿(Hf)、鈦(Ti)、Mo、W、鈮(Nb)以及Ta，并且還可使用鉬(Pt)、Cr、錳(Mn)以及鐵(Fe)。離子源層21的具體材料例如包括ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。這些具體材料還可包括對(duì)ZrTeAl添加Cu而生成的CuZrTeAlJi CuZrTeAl添加Ge而生成的CuZrTeAlGe,以及對(duì)CuZrTeAlGe添加另ー添加元素而生成的CuZrTeAlSiGe。另ー選擇為以Mg替代Al而生成的ZrTeMg。至于構(gòu)成離子源層21的金屬元素，即使選擇使用的過渡金屬元素不是Zr而是Mo、Mn或Hf,仍可使用任何類似的添加元素,例如可以為CuMoTeAl和CuMnTeAl。而且，關(guān)于離子導(dǎo)電材料，當(dāng)然不限于Te，并且還可使用S、Se或碘(I)，S卩，具體為 ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl 等，并且還可添加 Ta、W 等。注意，在對(duì)存儲(chǔ)層20進(jìn)行高溫?zé)崽幚頃r(shí)為了防止膜剝落，例如，離子源層21可添加有任何其它元素。Si、Ge等均為可提高保持特性的添加元素的例子，且優(yōu)選地與Zr —起添加于尚子源層21。阻擋層22布置于離子源層21和中間層23之間。該阻擋層22用于抑制可移動(dòng)離子(金屬離子)從離子源層21向下部電極10側(cè)移動(dòng)。具體來說，阻擋層22用于抑制可移動(dòng)離子從離子源層21向中間層23的任何過度移動(dòng)，并且抑制在下部電極10的表面上形成任何氧化物膜。通過如此形成的阻擋層22，抑制存儲(chǔ)元件I的電阻值上升。例如，阻擋層22的膜厚度優(yōu)選地比O. Inm厚而比Inm薄。如果阻擋層22不夠厚，則不能充分抑制可移動(dòng)離子的移動(dòng)。因此，在下部電極10上形成高電阻氧化物膜，這增大了存儲(chǔ)元件I的電阻值。另ー方面，如果阻擋層22過厚，則存儲(chǔ)元件I的電阻值下降，因而這使寫入和擦除操作時(shí)的電阻分離寬度變窄，從而損害了數(shù)據(jù)保持特性。用于這種阻擋層22的材料至少包括過渡金 屬或其氮化物。所述材料具體包括Cu、Ti、Zr、Hf、釩(V)、鈮(Nb)、Ta、Cr、Mo以及W。中間層23為使待轉(zhuǎn)化為可移動(dòng)離子的金屬元素有效電離并促使可移動(dòng)離子的移動(dòng)的電解質(zhì)層。中間層23包含待陰離子化的離子導(dǎo)電材料。中間層23比離子源層21的電導(dǎo)率(conductivity)低，并且比離子源層21更適于施加電壓偏置,于是可移動(dòng)離子易于在中間層23中移動(dòng)。這樣，可通過中間層23的膜厚度來調(diào)整存儲(chǔ)元件I的電阻值。具體來說，中間層23的膜厚度優(yōu)選地為例如4nm以上IOnm以下。當(dāng)中間層23不夠厚時(shí)，這削弱了促使可移動(dòng)離子從離子源層21向電阻變化層24移動(dòng)的效果。另ー方面，當(dāng)中間層23過厚時(shí)，這增強(qiáng)了促使可移動(dòng)離子從離子源層21向電阻變化層24移動(dòng)的效果。結(jié)果，電阻值升高過大，從而可導(dǎo)致難以寫入和擦除。中間層23由主要包含用作陰離子成分的Te和用作可移動(dòng)陽離子成分的Al的化合物構(gòu)成。這種化合物例如為AlTe。關(guān)于可移動(dòng)陽離子成分，不僅可使用Al，還可使用Cu、Zn和Ag，并且作為包含這種成分的化合物，可使用CuTe、ZnTe和AgTe。另ー選擇是包含Mg的MgTe。在例如AlTe的包含這種Te的化合物的組成中，Al的含量優(yōu)選地為20原子％以上60原子％以下。作為陰離子成分,不僅包括Te,還可包括諸如硫(S)或硒(Se)的硫族元素。中間層23中的鋁的含量(鋁的濃度)對(duì)硫族元素含量的比率優(yōu)選地小于離子源層21中的鋁的含量(鋁的濃度)對(duì)硫族元素含量的比率。至于中間層23中的鋁(Al)，認(rèn)為是由于與離子源層21的濃度梯度而通過擴(kuò)散產(chǎn)生的，于是，期望鋁的含量小于Al2Te3的化學(xué)當(dāng)量的組成。認(rèn)為中間層23中的這種鋁(Al)主要以離子形式存在。而且，如上所述，中間層23的電導(dǎo)率比離子源層21低，而中間層23的電阻值比離子源層21高。因此，所施加的電位用于有效驅(qū)動(dòng)離子，從而生成的非易失性存儲(chǔ)器可提高上述保持特性，并且可在低電流下工作。電阻變化層24布置于下部電極10側(cè)，并且在本例中與下部電極10接觸。當(dāng)將預(yù)定大小的電壓施加于下部電極10和上部電極30之間時(shí)，該電阻變化層24呈現(xiàn)出電阻值的變化。在本實(shí)施方式中，該電阻變化層24為包括半導(dǎo)體或絕緣體和可移動(dòng)陽離子的氧化物的層疊結(jié)構(gòu)，或者為它們的混合結(jié)構(gòu)。所述半導(dǎo)體或絕緣體即使在與中間層23接觸時(shí)仍保持穩(wěn)定。例如，電阻變化層24例如由含有Ti、Zr、Hf、Ta、W等過渡金屬元素中的至少ー種的氧化物材料、氧氮化物材料或氮化物材料制成。優(yōu)選地，即使在電阻變化層24與中間層23接觸時(shí)，這些材料仍對(duì)陰極反應(yīng)保持穩(wěn)定。而且，考慮到Al的氧化物呈現(xiàn)高電阻值，從而導(dǎo)致高的電阻變化率，所以Al的氧化物是優(yōu)選的。中間層23可包含Cu、Zn、Ag的氧化物，即可以為CuTe、ZnTe、AgTe的形式?；蛘?，當(dāng)中間層23包含MgTe時(shí)，可包含Mg的氧化物。這里，在形成存儲(chǔ)層20的時(shí)間點(diǎn)，在電阻變化層24中，例如，在下部電極10上形成TiO2，該TiO2為即使與中間層23接觸時(shí)仍穩(wěn)定的半導(dǎo)體層。然而，在形成存儲(chǔ)層20后，離子源層21或中間層23中的的可移動(dòng)離子(例如鋁離子)開始從離子源層21經(jīng)由中間層23而逐漸擴(kuò)散至下部電極側(cè)。因此，在電阻變化層24中，在TiO2上形成Al氧化物，或者TiO2與Al氧化物混合在一起。換言之，電阻變化層24為層疊結(jié)構(gòu)或混合結(jié)構(gòu)，所述結(jié)構(gòu)包括有助于氧化還原的Al氧化物膜，并且包括含有抑制任何不必要的氧化還原的諸如TiO2的半導(dǎo)體層或絕緣體的層。電阻變化層24不僅可添加有上述元素，還可添加有可提高電阻變化層24的電阻的諸如Si或稀土氧化物的高電阻氧化物材料。上部電極30可由與下部電極10類似的材料、即公知的半導(dǎo)體布線用 材料制成，并且優(yōu)選地由即便在后退火處理后也不與離子源層21反應(yīng)的穩(wěn)定材料制成。通過本實(shí)施方式的這種存儲(chǔ)元件I,當(dāng)由電源電路(脈沖施加部；未圖示)通過下部電極10和上部電極30施加電壓或電流脈沖時(shí)，存儲(chǔ)層20的電特性呈現(xiàn)出變化，例如其電阻值發(fā)生變化，從而進(jìn)行信息的寫入、擦除和讀出。下面，具體說明這種操作。首先，例如，對(duì)存儲(chǔ)元件I施加正電壓，于是上部電極30處于正電位，而下部電極10側(cè)處于負(fù)電位。響應(yīng)于此，離子源層21中的任何金屬元素被電離，井隨后擴(kuò)散至電阻變化層24。通過下部電極10側(cè)的陰極反應(yīng)，金屬元素通過在電阻變化層24中與電子結(jié)合而被還原為金屬態(tài)，隨后被沉積。因此，形成由低電阻金屬元素構(gòu)成的絲?；蛘?，通過下部電極10側(cè)的陰極反應(yīng)，電阻變化層24中的高電阻氧化物膜被還原并產(chǎn)生缺陷，從而形成雜質(zhì)能級(jí)。結(jié)果，在電阻變化層24中形成導(dǎo)電路徑，相應(yīng)地使存儲(chǔ)層20的電阻值下降，即，存儲(chǔ)層20的電阻值下降為(處于低阻態(tài))低于初始狀態(tài)下的電阻值(處于高阻態(tài))。隨后，即使對(duì)存儲(chǔ)元件I停止施加正電壓使其變?yōu)闊o電壓時(shí)，存儲(chǔ)層20仍保持在低阻態(tài)。這表示信息寫入已完成。為用于一次寫入存儲(chǔ)裝置、即所謂的PROM(可編程只讀存儲(chǔ)器)，僅通過上述記錄過程而完成存儲(chǔ)元件I的記錄。另ー方面，為用于可擦除存儲(chǔ)裝置、即RAM(隨機(jī)存取存儲(chǔ)器)和EEPR0M(電可擦除可編程只讀存儲(chǔ)器)等，期望進(jìn)行擦除過程。在擦除過程中，例如，對(duì)存儲(chǔ)元件I施加負(fù)電壓，使得上部電極30處于負(fù)電位，而下部電極10側(cè)處于正電位。響應(yīng)于此，構(gòu)成電阻變化層24內(nèi)部所形成的絲的金屬元素通過陽極反應(yīng)而被電離，隨后溶解于中間層23或離子源層21中。換言之，所述絲消失或面積減小。或者，處于雜質(zhì)能級(jí)的電阻變化層24中的環(huán)化層(cyclized layer)通過陽極反應(yīng)而被氧化，以便修復(fù)氧化物層中的任何缺陷。具體來說，雜質(zhì)能級(jí)消失，并且電阻變化層24的電阻值升高。隨后，即使對(duì)存儲(chǔ)元件I停止施加負(fù)電壓而使其變?yōu)闊o電壓時(shí)，存儲(chǔ)層20仍保持在高阻態(tài)。這可實(shí)現(xiàn)任何寫入信息的擦除。通過重復(fù)進(jìn)行這種過程，對(duì)存儲(chǔ)元件I重復(fù)進(jìn)行信息寫入和寫入信息的擦除。例如，如果電阻值高的狀態(tài)對(duì)應(yīng)于信息“0”，且如果電阻值低的狀態(tài)對(duì)應(yīng)于信息“ I ”，則在信息記錄的過程中通過施加正電壓而將信息“O”變?yōu)樾畔ⅰ?I ”，且在信息擦除的過程中通過施加負(fù)電壓而將信息“I”變?yōu)樾畔ⅰ癘”。注意，在本例中，雖然使存儲(chǔ)元件的電阻下降的操作對(duì)應(yīng)于寫入操作，而使存儲(chǔ)元件的電阻升高的操作對(duì)應(yīng)于擦除操作，但可使這種對(duì)應(yīng)關(guān)系反轉(zhuǎn)。為對(duì)任何記錄數(shù)據(jù)進(jìn)行解調(diào)，初始電阻值與記錄后電阻值之間的比率越大越好。然而，電阻變化層24的過大電阻值導(dǎo)致寫入困難、即電阻下降困難。結(jié)果，由于寫入的閾值電壓增加過大，故將初始電阻值調(diào)整為IGQ以下。例如，可通過電阻變化層24的厚度或其中的陰離子含量來控制電阻變化層24的電阻值。在本實(shí)施方式中，如上所述，離子源層21優(yōu)選地包含Zr、Al、Ge等。下面，說明原因。當(dāng)離子源層21包含Zr、Al、Cu以及可能陰離子化的硫族元素吋，即使諸如上述Cu和Al的可移動(dòng)陽離子被擴(kuò)散至中間層23中時(shí)，離子源層21仍可保持機(jī)械結(jié)構(gòu)，于是矩陣 結(jié)構(gòu)可保持穩(wěn)定。而且，因?yàn)楣潭ū壤腪r保持在不被電離的金屬態(tài)，故離子源層21的電導(dǎo)率可保持為高。雖然Zr的遷移率低，但Zr仍用作可移動(dòng)離子并形成導(dǎo)電路徑，在該導(dǎo)電路徑中，Zr與離子遷移率高的諸如Cu和Al的金屬元素混合。由寫入操作時(shí)在陰極上還原的Zr形成的導(dǎo)電路徑在化學(xué)上穩(wěn)定，這是因?yàn)榧词古c包含高比例的待陰離子化的硫族元素的中間層23接觸時(shí)，該導(dǎo)電路徑也不大可能氧化和溶解。另ー方面，Cu和Al在包含高比例的硫族元素的中間層23中易于電離。然而，因?yàn)橐子谌绱穗婋x，故接近金屬態(tài)的Cu和Al若與中間層23接觸時(shí)可能化學(xué)穩(wěn)定性低且易于氧化。因此，在不施加寫入電壓脈沖的狀態(tài)下、即在數(shù)據(jù)保持狀態(tài)下，Cu和Al被再次電離，從而遷移至高阻態(tài)。這樣，不僅包含諸如Cu和Al的上述可移動(dòng)性高的離子的導(dǎo)電路徑易于保持低阻態(tài)，而且包含Zr的離子源層也易于保持低阻態(tài)。而且，Zr與適量Cu結(jié)合促使非晶化，并且使離子源層21的微觀結(jié)構(gòu)保持均一，從而有助于提高電阻值保持特性。關(guān)于在擦除操作時(shí)保持高阻態(tài)，舉例說明離子源層21包含Al的情況。當(dāng)存儲(chǔ)層20剛剛形成之后的中間層23中的Al的濃度低時(shí)，或者當(dāng)上部電極30因擦除操作而偏置為負(fù)電位時(shí)，離子源層21中包含的Al被電離，然后經(jīng)由中間層23移動(dòng)至電阻變化層24，從而形成Al的氧化物。Al的氧化物即使在與包含高比例的硫族元素的中間層23接觸時(shí)仍然在化學(xué)上穩(wěn)定，于是，即使在長時(shí)間自行放置的情況下仍能保持高電阻。因此，任何不期望的還原反應(yīng)都不大可能發(fā)生，并且在高于室溫的溫度下進(jìn)行存儲(chǔ)的情況下或者在長時(shí)間存儲(chǔ)的情況下，自行維持高阻態(tài)?？紤]到電阻變化層的自再現(xiàn)，這還有助于重復(fù)頻率的提高。這里，Ge等還可用于穩(wěn)定離子源層21的矩陣結(jié)構(gòu)或防止膜剝落。這樣，當(dāng)離子源層21包含Zr、Al、Cu、Ge等時(shí)，與先前的存儲(chǔ)元件相比，所生成的存儲(chǔ)元件在寬范圍的電阻值保持性能和高速寫入與擦除操作性能方面有所改進(jìn)，并且重復(fù)頻率增加。而且，例如，如果在從低電阻向高電阻變化時(shí)，通過調(diào)整擦除電壓來實(shí)現(xiàn)高阻態(tài)和低阻態(tài)間的中間電阻狀態(tài)，則以良好穩(wěn)定性來保持所生成的中間狀態(tài)。因此，所生成的存儲(chǔ)器不僅能實(shí)現(xiàn)ニ進(jìn)制存儲(chǔ)，還能實(shí)現(xiàn)多級(jí)存儲(chǔ)。這里，還可在從高電阻向低電阻變化吋，通過改變寫入電流來控制電阻變化層24的氧化狀態(tài)，以便生成這種中間狀態(tài)。而且,不僅使用Zr,還使用上述過渡金屬元素,具體優(yōu)選地使用Hf、Mo、W、Nb、Ta、Pt、Cr、Mn和Fe，以便穩(wěn)定離子源層21的微觀結(jié)構(gòu)，從而獲得絲的更好保持性、即改善電阻變化層24的低阻態(tài)保持特性。
下面，說明本實(shí)施方式的存儲(chǔ)元件I的制造方法。首先，在形成有諸如選擇晶體管的CMOS電路的基板上，例如形成由TiN制成的下部電極10。隨后，如若必要，例如，通過反濺射以除去下部電極10的表面上的任何氧化物等。接下來，通過在濺射裝置中交換各個(gè)靶，從而形成依次包括電阻變化層24、中間層23、阻擋層22和離子源層21直到上部電極30的各層。這里，各個(gè)靶均具有適用于對(duì)應(yīng)層的材料的組成。電極的直徑為50 300ηηιφ。通過使用構(gòu)成元素的靶，同時(shí)形成合金膜。在形成直到上部電極30的各層后，形成布線層(未圖示)以連接至上部電極30，并且連接至接觸部以便獲得所有存儲(chǔ)元件I之間的公共電位。隨后，對(duì)層疊膜進(jìn)行后退火處理。這樣，完成圖I中的存儲(chǔ)元件I。在該存儲(chǔ)元件I中，如上所述，如此施加電壓使得上部電極30處于正電位，且下部電極10處于負(fù)電位，從而在電阻變化層24中形成導(dǎo)電路徑。這從而降低了電阻變化層24的電阻值以進(jìn)行寫入。接下來，這時(shí)對(duì)每個(gè)上部電極30和下部電極10施加的電壓與寫入時(shí)施加的電壓的極性相反。響應(yīng)于此，形成于電阻變化層24內(nèi)部的導(dǎo)電路徑中的金屬元素 被再次電離，然后溶解于中間層22或離子源層21中。這從而使電阻變化層24的電阻值升高，或者使由電阻變化層24中的氧化物膜的缺陷產(chǎn)生的雜質(zhì)能級(jí)消失，于是電阻值升高，并進(jìn)行擦除操作。由于電阻變化型存儲(chǔ)器的容量増加、即由于對(duì)存儲(chǔ)元件I的微細(xì)加工，故驅(qū)動(dòng)晶體管的電流值下降。因此，為增加電阻變化型存儲(chǔ)器的容量，重要的是抑制存儲(chǔ)元件I的エ作電流值増加。具體來說，考慮到因微細(xì)加工引起的驅(qū)動(dòng)晶體管的電流下降和ニ極管的強(qiáng)度下降，期望工作電流值為ΙΟΟμΑ以下。通過改變晶體管的驅(qū)動(dòng)電流值，可控制當(dāng)將電阻變化型存儲(chǔ)器的狀態(tài)變?yōu)榈妥钁B(tài)(寫入狀態(tài))時(shí)的電流值。換言之，通過降低晶體管的驅(qū)動(dòng)電流值，可抑制將電阻變化型存儲(chǔ)器變?yōu)榈妥钁B(tài)時(shí)的電流值的増大。然而，在寫入數(shù)據(jù)時(shí)形成的導(dǎo)電路徑處于不完全還原的狀態(tài)、即未被還原為金屬態(tài)的狀態(tài)時(shí)，于是可能再次被氧化，并且使電阻増大。而且，與以高電流值寫入數(shù)據(jù)時(shí)形成的金屬絲相比，由于導(dǎo)電路徑寬度較窄，故所述導(dǎo)電路徑不穩(wěn)定。而且，當(dāng)電阻變化型存儲(chǔ)器的狀態(tài)變?yōu)楦咦钁B(tài)(擦除狀態(tài))時(shí)，為抑制電流值增カロ，類似于寫入數(shù)據(jù)時(shí)的情況，可將晶體管的驅(qū)動(dòng)電流值降低。這里注意，如果晶體管的驅(qū)動(dòng)電壓低，則使下述影響明顯，即使得電阻變化型存儲(chǔ)器的發(fā)熱降低，并且將電壓分壓至晶體管或電阻變化型存儲(chǔ)器的不必要部分，從而工作裕度急劇下降。先前的存儲(chǔ)元件的配置例如為“下部電扱/下部電極氧化物膜(電阻變化層)/中間層/離子源層/上部電扱”。在這種存儲(chǔ)元件中，來自離子源層的可移動(dòng)離子(例如Al離子)經(jīng)由比離子源層更易于發(fā)生離子導(dǎo)電的中間層而移動(dòng)至下部電極的表面。在形成存儲(chǔ)層后，已到達(dá)下部電極表面的可移動(dòng)離子緊接著被氧化，從而形成電阻高的氧化物膜。在與下部電極表面接觸的電阻變化層中，由于可移動(dòng)離子的氧化還原反應(yīng)或可移動(dòng)離子的氧化物膜的氧化還原反應(yīng)，因此形成導(dǎo)電路徑，同時(shí)，氧化物膜的面積減小，從而電阻變化層呈現(xiàn)出電阻值的變化。在中間層中，電離為陰離子的元素(例如Te)與電離為陽離子的元素(例如Al)的組成比高。這樣，通過設(shè)置中間層，可移動(dòng)離子更易于移動(dòng)，而另一方面，可移動(dòng)離子的過度移動(dòng)導(dǎo)致Al氧化物的過量形成，從而引起中間層本身的電阻值與元件電阻共同上升的傾向。
為增大存儲(chǔ)器的容量，期望對(duì)構(gòu)成上述存儲(chǔ)器的存儲(chǔ)元件和驅(qū)動(dòng)晶體管進(jìn)行微細(xì)加工。然而，如果如上所述地對(duì)晶體管進(jìn)行微細(xì)加工，則驅(qū)動(dòng)電流下降。鑒于此，為增大存儲(chǔ)器容量，期望存儲(chǔ)元件以低電流工作。通過如上所述地配置存儲(chǔ)元件，減小元件電阻可實(shí)現(xiàn)以低電流工作。為減小元件電阻，可將中間層制造得更薄。然而，如果如上所述地使其中可移動(dòng)離子易于移動(dòng)的中間層變得更薄，則由所生成的中間層產(chǎn)生的效果、即使得可移動(dòng)離子更易于移動(dòng)的效果減弱。這導(dǎo)致以低電流進(jìn)行切換(例如電阻值從高阻態(tài)向低阻態(tài)變化)變得困難，從而使例如寫入和擦除的元件特性下降。這樣，期望中間層變厚以降低電阻值。然而，這里的問題是當(dāng)如上所述地使中間層變厚時(shí)，由于可移動(dòng)離子移動(dòng)至下部電極上，故易于形成氧化物膜，于是使元件電阻不利地増大。另ー方面，通過本實(shí)施方式的存儲(chǔ)元件1，離子源層21和中間層23設(shè)置為中間隔著包含過渡金屬或其氮化物的阻擋層22。這種結(jié)構(gòu)可有效抑制從離子源層21過多供給的可移動(dòng)離子(例如Al離子)的移動(dòng)。這從而抑制在下部電極10的表面上形成例如AlOx的金屬氧化物膜。如上所述，通過本實(shí)施方式的存儲(chǔ)元件1，離子源層21和中間層23設(shè)置為中間隔著包含過渡金屬或其氮化物的阻擋層22。這種結(jié)構(gòu)可有效抑制從離子源層21過多供給的可移動(dòng)離子(例如Al離子)的移動(dòng)。這從而抑制在下部電極10的表面上形成例如AlOx的金屬氧化物膜。換言之，這可實(shí)現(xiàn)中間層23保持為厚，而抑制元件電阻的任何可能的升高。這樣，通過使存儲(chǔ)元件I的電阻值保持較低，提高了向存儲(chǔ)元件I寫入數(shù)據(jù)和從存儲(chǔ)元件I擦除數(shù)據(jù)的特性。(存儲(chǔ)裝置)通過將上述多個(gè)存儲(chǔ)元件I例如以多行或以矩陣布置，可構(gòu)成存儲(chǔ)裝置(存儲(chǔ)器)。這時(shí)，如若必要，每個(gè)存儲(chǔ)元件I均可與元件選擇用MOS晶體管或ニ極管連接以構(gòu)成 存儲(chǔ)單元。然后，所生成的存儲(chǔ)單元均可通過布線而連接至讀出放大器、地址解碼器、寫入電路、擦除電路、讀出電路等。圖2和圖3各自表示包括以矩陣狀布置的大量存儲(chǔ)元件I的存儲(chǔ)裝置(存儲(chǔ)単元陣列)的例子。圖2表示存儲(chǔ)單元陣列的橫截面配置，而圖3以平面圖表示存儲(chǔ)單元陣列的配置。在該存儲(chǔ)單元陣列中，對(duì)于每個(gè)存儲(chǔ)元件I，連接至其下部電極10側(cè)的布線設(shè)置為與連接至其上部電極30側(cè)的布線交叉，并且存儲(chǔ)元件I布置于各個(gè)交叉點(diǎn)。所有存儲(chǔ)元件I共用各層、即共用電阻變化層24、離子源層21和上部電極30。換言之，電阻變化層24、離子源層21和上部電極30這三層中的每個(gè)均被所有存儲(chǔ)元件I共同使用(每個(gè)具體層都被所有存儲(chǔ)元件I使用)。上部電極30為被任何相鄰單元共同使用的板狀電極PL。另ー方面，對(duì)每個(gè)存儲(chǔ)單元單獨(dú)設(shè)置下部電極10，以使得各個(gè)存儲(chǔ)単元彼此電隔離。這樣，各存儲(chǔ)單元中的每個(gè)存儲(chǔ)元件I的位置通過對(duì)應(yīng)于其下部電極10來限定。每個(gè)下部電極10均連接至其對(duì)應(yīng)的MOS晶體管Tr以用于単元選擇，并且每個(gè)存儲(chǔ)元件I均布置于其對(duì)應(yīng)的MOS晶體管Tr上方。MOS晶體管Tr由源極/漏極區(qū)43和柵極44構(gòu)成，源極/漏極區(qū)43和柵極44在基板41中形成于被元件隔離層42隔離的區(qū)域中。在柵極44的壁面上形成有側(cè)壁絕緣層。柵極44還用作字線WL，該字線WL為存儲(chǔ)元件I的兩根地址線之一。MOS晶體管Tr的源極/漏極區(qū)43之ー經(jīng)由插塞層45、金屬布線層46和插塞層47而電連接至存儲(chǔ)元件I的下部電極10。MOS晶體管Tr的源極/漏極區(qū)43之另ー個(gè)經(jīng)由插塞層45而連接至金屬布線層46。金屬布線層46連接至位線BL(參照?qǐng)D3)，位線BL為存儲(chǔ)元件I的另ー根地址線。注意，在圖3中，MOS晶體管Tr的有源區(qū)48由點(diǎn)劃線表示。在有源區(qū)48中，接觸部51連接至存儲(chǔ)元件I的下部電極10，而每個(gè)接觸部52均連接至位線BL。在這種存儲(chǔ)單元陣列中，在通過字線WL使MOS晶體管Tr的柵極導(dǎo)通的狀態(tài)下，當(dāng)對(duì)位線BL施加電壓時(shí)，該電壓經(jīng)由MOS晶體管Tr的源扱/漏極而施加給選定的存儲(chǔ)單元的下部電極10。在本例中，當(dāng)施加給下部電極10的電壓的極性與上部電極30 (板狀電極PL)的電位相比而處于負(fù)電位時(shí)，上述存儲(chǔ)元件I的電阻值變?yōu)榈妥钁B(tài)，從而對(duì)選定的存儲(chǔ)單元寫入信息。接下來，當(dāng)此時(shí)施加給下部電極10的電壓與上部電極30 (板狀電極PL)的電位相比為正電位時(shí)，存儲(chǔ)元件I的電阻值再次變?yōu)楦咦钁B(tài)，從而寫入選定的存儲(chǔ)單元中
的信息被擦除。為讀出已寫入的信息，例如，由MOS晶體管Tr來選擇存儲(chǔ)單元，并且對(duì)選定的存儲(chǔ)單元施加預(yù)定大小的電壓或電流。通過連接至位線BL或板狀電極PL的端部的讀出放大器等來檢測(cè)基于此時(shí)存儲(chǔ)元件I的電阻狀態(tài)而變化大小的電流或電壓。這里，施加給選定的存儲(chǔ)單元的電壓或電流設(shè)定為小于其中存儲(chǔ)元件I的電阻值的狀態(tài)發(fā)生變化時(shí)的電壓等的閾值。本實(shí)施方式的存儲(chǔ)裝置適用于上述各種存儲(chǔ)裝置。例如，所述存儲(chǔ)裝置適用于任何種類的存儲(chǔ)器，例如適用于一次寫入PROM或者電可擦除EEPROM或者可用于高速寫入、擦除、再現(xiàn)的所謂的RAM。(變型例)圖4為表示本發(fā)明的變型例中的存儲(chǔ)元件2的配置的橫截面圖。與上述實(shí)施方式類似的任何構(gòu)成部件設(shè)有同樣的附圖標(biāo)記，并省略了重復(fù)說明。存儲(chǔ)元件2依次包括下部電極10 (第一電極)、存儲(chǔ)層60和上部電極30 (第二電極)。存儲(chǔ)層60的結(jié)構(gòu)與上述實(shí)施方式不同，即，存儲(chǔ)層60為層疊結(jié)構(gòu)，該層疊結(jié)構(gòu)包括從上部電極30側(cè)依次層疊布置的離子源層61、中間層63、阻擋層62以及電阻變化層64。離子源層61的結(jié)構(gòu)類似于上述離子源層21的結(jié)構(gòu)，即包括11、2へ!^、￥、吣、丁&、Cr、Mo和W的過渡金屬中的至少ー種，以及待陽離子化的Al、Cu、銀(Ag)、鋅(Zn)以及待陰離子化的硫族元素。中間層63和電阻變化層64的結(jié)構(gòu)分別類似于上述中間層23和電阻變化層24的結(jié)構(gòu)。具體來說，中間層63由陽離子成分和可移動(dòng)陰離子成分構(gòu)成，例如，不僅包括AlTe，還包括CuTe、ZnTe, AgTe或MgTe。而且，作為Te的替換，其中的陰離子成分可以為諸如硫
(S)或硒(Se)的硫族元素。電阻變化層64由包括含有Ti、Zr、Hf、Ta、W等過渡金屬元素的至少ー種的氧化物、氧氮化物或氮化物以及作為可移動(dòng)離子的Al、Cu、Ag、Zn的氧化物制成?；蛘?，電阻變化層64可包括含有Ge、Mg和Si的高電阻稀土元素的氧化物。阻擋層62用于控制可移動(dòng)離子從離子源層61向下部電極側(cè)移動(dòng)，且布置于中間層63和電阻變化層64之間。類似于上述阻擋層22，這種阻擋層62由過渡金屬或其氮化物的至少ー種制成。具體來說，這種材料例如為Cu、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo以及W。而且，阻擋層62的膜厚度優(yōu)選地比O. Inm厚而比Inm薄。
在本變型例的存儲(chǔ)元件2中，通過將阻擋層62布置于中間層63和電阻變化層64之間，可實(shí)現(xiàn)與上述實(shí)施方式的存儲(chǔ)元件I同樣的效果。(實(shí)施例)下面，說明本發(fā)明的具體實(shí)施例。類似于上述實(shí)施方式中的存儲(chǔ)元件，分別制造圖I和圖4中的存儲(chǔ)元件1、2。首先，對(duì)與晶體管一起和基體成為一體的由TiN制成的下部電極10通過氬等離子體進(jìn)行清洗和等離子體氧化。在所生成的下部電極10上用濺射裝置形成存儲(chǔ)層20或存儲(chǔ)層60以及上部電極30。所述電極直徑為150nmcp。使用構(gòu)成元素的靶同時(shí)形成由合金制成的層。隨后，對(duì)上部電極30的表面進(jìn)行蝕刻，因此，形成厚度為200nm的布線層(Al層)，以便連接至用于供給中間電位(Vdd/2)的與外部電路連接的接觸部。隨后，在真空熱處理爐中，對(duì)所生成的結(jié)構(gòu)在340°C溫度處進(jìn)行兩小時(shí)的熱處理以作為后退火處理。以這種方式來制造圖2和圖3中所示的具備各種組成和膜厚度的存儲(chǔ)單元陣列，并將結(jié)果用作實(shí)驗(yàn)例I 12。這里，在經(jīng)過XRR(X射線反射儀)或XPS(X射線光電子能譜)分析后，通過等離子體氧化形成的電阻變化層24、64的膜厚度每個(gè)都約為lnm。在這些實(shí)驗(yàn)例I 12中，連接至上部電極30的上部布線圖形在中間電位Vdd/2處接地，然后，對(duì)任何選定的存儲(chǔ)單元的柵極、即字線WL施加電壓，從而所述狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。隨后，對(duì)4k比特的存儲(chǔ)單元陣列進(jìn)行“寫入操作”，然后讀出電阻值?！皩懭氩僮鳌笔沁@樣的操作，即對(duì)晶體管Tr的源極/漏極13中的與未連接至存儲(chǔ)元件I的電極之ー連接的電極、即對(duì)位線BL施加脈寬為10ns、寫入電流約為ΙΟΟμΑ的3. OV電壓。接下來，對(duì)柵極施加電壓以使所述狀態(tài)變?yōu)閷?dǎo)通狀態(tài)，然后進(jìn)行“擦除操作”，該操作為施加脈寬為10ns、擦除電流約為ΙΟΟμΑ的2. OV電壓的操作。在這種擦除操作后，讀出擦除狀態(tài)下的電阻值。隨后，以2k比特對(duì)存儲(chǔ)單元陣列進(jìn)行寫入(低阻態(tài))和擦除(高阻態(tài))，還以其中允許對(duì)IOkΩ以下的電阻值進(jìn)行寫入的位的操作比來檢查各狀態(tài)下的電阻分布。在實(shí)驗(yàn)例I 12中，各層的組成如下。在實(shí)驗(yàn)例I和實(shí)驗(yàn)例4 7中，各層以“下部電極/電阻變化層/中間層/阻擋層/離子源層/上部電極”的次序?qū)盈B，而在實(shí)驗(yàn)例8 12中，各層以“下部電極/電阻變化層/阻擋層/中間層/離子源層/上部電極”的次序?qū)盈B。注意，在實(shí)驗(yàn)例2、3中，未設(shè)有阻擋層。在實(shí)驗(yàn)例I 12中，電阻變化層(TiOx)的膜厚度約為lnm，且AlOx以I 2nm的厚度而自己生成，從而所生成的層為電阻變化層24或電阻變化層64。離子源層21、61的膜厚度每個(gè)都為60nm，且上部電極(W) 30的膜厚度為50nm。表I表示阻擋層22、62的膜厚度以及中間層23、63的膜厚度。(實(shí)驗(yàn)例l)TiN/TiOx/Te/Zr/CuZrTeAlGe/W(實(shí)驗(yàn)例2) TiN/TiOx/Te/CuZrTeAlGe/ff(實(shí)驗(yàn)例3) TiN/TiOx/Te/CuZrTeAlGe/ff
(實(shí)驗(yàn)例 4) TiN/TiOx/Te/Zr/CuZrTeAlGe/ff(實(shí)驗(yàn)例5) TiN/TiOx/Te/Zr/CuZrTeAlGe/ff(實(shí)驗(yàn)例6) TiN/TiOx/Te/Zr/CuZrTeAlGe/ff(實(shí)驗(yàn)例7) TiN/TiOx/Te/Zr/CuZrTeAlGe/ff (實(shí)驗(yàn)例 8) TiN/TiOx/CuZr/Te/CuZrTeAlGe/ff(實(shí)驗(yàn)例 9) TiN/TiOx/CuZr/Te/CuZrTeAlGe/ff
(實(shí)驗(yàn)例 10)TiN/Ti0x/CuZr/Te/CuZrTeAlGe/W(實(shí)驗(yàn)例 11) TiN/TiOx/CuZr/Te/CuZrTeAlGe/ff(實(shí)驗(yàn)例 12)TiN/Ti0x/CuZr/Te/CuZrTeAlGe/W表I為基于實(shí)驗(yàn)例I 12中的阻擋層22、62與中間層23、63的膜厚度、擦除電阻(高阻態(tài)下的各個(gè)電阻值的中值(median))以及累積頻率分布的寫入有效率的列表。圖5A 5F各自表示在實(shí)驗(yàn)例I 12中重復(fù)進(jìn)行實(shí)驗(yàn)后的電阻分布(累積頻率分布)。(表 I)
權(quán)利要求
1.一種存儲(chǔ)元件，其依次包括第一電極、存儲(chǔ)層和第二電極，其中，所述存儲(chǔ)層包括 電阻變化層，其設(shè)置于所述第一電極側(cè)； 離子源層，其設(shè)置于所述第二電極側(cè)； 中間層，其設(shè)置于所述電阻變化層和所述離子源層之間；以及 阻擋層，其設(shè)置于所述離子源層和所述中間層之間以及/或者所述中間層和所述電阻變化層之間，并且所述阻擋層包含過渡金屬或其氮化物。
2.如權(quán)利要求I所述的存儲(chǔ)元件，其中，所述阻擋層含有包括銅、鈦、鋯、鉿、釩、鈮、鉭、鉻、鑰以及鎢的過渡金屬元素中的ー種以上。
3.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述阻擋層的膜厚度比O.Inm厚而比Inm薄。
4.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述離子源層含有包括鋁、銅、銀和鋅的可電離金屬元素中的ー種以上以及氧、碲、硫和硒中的ー種以上。
5.如權(quán)利要求4所述的存儲(chǔ)元件，其中，所述阻擋層抑制所述離子源層中的所述金屬元素向所述第一電極側(cè)的移動(dòng)。
6.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述中間層是電阻比所述離子源層的電阻高的電解質(zhì)層，并且允許金屬元素在所述中間層中移動(dòng)。
7.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述中間層包含Te和Al。
8.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述電阻變化層包含所述離子源層和/或所述中間層中的金屬元素的氧化物，并且包含所述阻擋層中的所述過渡金屬元素的氧化物。
9.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，所述電阻變化層為層疊結(jié)構(gòu)，該層疊結(jié)構(gòu)包括含有由所述離子源層和/或所述中間層中包含的Al的擴(kuò)散而形成的鋁氧化物的層以及含有所述過渡金屬的氧化物的層，或者所述電阻變化層為所述鋁氧化物和所述過渡金屬的氧化物的混合結(jié)構(gòu)。
10.如權(quán)利要求I或2所述的存儲(chǔ)元件，其中，響應(yīng)于對(duì)所述第一電極和第二電極施加的電壓，通過在所述電阻變化層中形成包含金屬元素的低電阻部，電阻值發(fā)生變化。
11.一種存儲(chǔ)裝置，其包括 多個(gè)如權(quán)利要求I 10之一所述的存儲(chǔ)元件；和 脈沖施加部，其選擇性地對(duì)所述存儲(chǔ)元件施加電壓或電流脈沖。
全文摘要
本發(fā)明提供了一種在低電壓和低電流下工作時(shí)可提高寫入和擦除特性的存儲(chǔ)元件和存儲(chǔ)裝置。所述存儲(chǔ)元件依次包括第一電極、存儲(chǔ)層和第二電極。所述存儲(chǔ)層包括電阻變化層，其設(shè)置于第一電極側(cè)；離子源層，其設(shè)置于第二電極側(cè)；中間層，其設(shè)置于電阻變化層和離子源層之間；以及阻擋層，其設(shè)置于離子源層和中間層之間以及中間層和電阻變化層之間的至少一處，并且所述阻擋層包含過渡金屬或其氮化物。
文檔編號(hào)G11C16/04GK102683349SQ20121006123
公開日2012年9月19日 申請(qǐng)日期2012年3月9日 優(yōu)先權(quán)日2011年3月18日
發(fā)明者保田周一郎, 大場(chǎng)和博, 曾根威之, 紫牟田雅之 申請(qǐng)人:索尼公司