專利名稱：存儲(chǔ)器電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種存儲(chǔ)器電路(memory circuit),特別關(guān)于一種存儲(chǔ)器電路的芯片端接操作。
背景技術(shù)：
在一在線傳輸?shù)膫鞑ブ?，?dāng)電子信號(hào)到達(dá)傳輸線的末端，電子信號(hào)會(huì)被反射回來。該信號(hào)反射會(huì)產(chǎn)生噪聲因此降低了信號(hào)完整性。在低頻的應(yīng)用中，該傳輸線和介于線間的互連可以被認(rèn)為是一集總電路，所以此信號(hào)反射可以被忽略。然 而，在高頻的應(yīng)用中，當(dāng)信號(hào)完整性變?yōu)闃O重要時(shí)，該信號(hào)反射問題將會(huì)變得很嚴(yán)重。據(jù)此，一傳輸線的阻抗匹配或一電子信號(hào)的端接可以被用來減少該信號(hào)反射。有許多種信號(hào)端接技術(shù)可以被使用。在這些信號(hào)端接技術(shù)中，該芯片端接(ODT)技術(shù)常被使用于存儲(chǔ)器電路中。芯片端接允許該傳輸線的阻抗匹配的端接電阻，寧可放置于芯片電路之內(nèi)，也不愿放置于一印刷電路板上。因此，芯片端接技術(shù)表現(xiàn)出許多優(yōu)點(diǎn)，例如，由于避免使用外部電阻，可減少電路板空間的使用，且通過端接電阻接近于該存儲(chǔ)裝置的輸入端，可改善信號(hào)的完整性。芯片端接的操作通過一內(nèi)存電路所提供的芯片端接信號(hào)所控制。圖I顯示一傳統(tǒng)存儲(chǔ)器電路的功能方塊圖。如圖I所示，該存儲(chǔ)器電路100包含一延遲鎖相回路(DLL)模塊101，一時(shí)脈驅(qū)動(dòng)器(clock driver) 102，一芯片端接計(jì)數(shù)器103和多個(gè)輸入/輸出(I/O)緩沖區(qū)104。該延遲鎖相回路模塊101經(jīng)配置以根據(jù)由一時(shí)脈輸入緩沖區(qū)150所接收的一外部時(shí)脈信號(hào)以提供一根時(shí)脈信號(hào)。該時(shí)脈驅(qū)動(dòng)器102經(jīng)配置以根據(jù)該根時(shí)脈信號(hào)經(jīng)由一時(shí)脈樹120到該多個(gè)輸入/輸出緩沖區(qū)104以提供一系統(tǒng)時(shí)脈信號(hào)。該芯片端接計(jì)數(shù)器103經(jīng)配置以根據(jù)由一芯片端接輸入緩沖區(qū)160接收的一外部芯片端接信號(hào)，且該根時(shí)脈信號(hào)經(jīng)由一芯片端接樹130接到該多個(gè)輸入/輸出緩沖區(qū)104以提供一系統(tǒng)芯片端接信號(hào)。圖2為圖I的存儲(chǔ)器電路的芯片端接操作的一時(shí)序圖存儲(chǔ)器電路芯片。如圖2所不，一外部時(shí)脈信號(hào)和一外部芯片端接信號(hào)提供給該存儲(chǔ)器電路100。根據(jù)該外部時(shí)脈信號(hào)產(chǎn)生該根時(shí)脈信號(hào)。根據(jù)該根時(shí)脈信號(hào)和該外部芯片端接信號(hào)產(chǎn)生該系統(tǒng)時(shí)脈信號(hào)。在該時(shí)脈樹120的末端，各輸入/輸出緩沖區(qū)接收到該系統(tǒng)時(shí)脈信號(hào)和該系統(tǒng)芯片端接信號(hào)，其中該系統(tǒng)時(shí)脈信號(hào)通過允許該系統(tǒng)芯片端接信號(hào)通過與否來控制該時(shí)脈。換言之，該最終芯片端接時(shí)脈信息由每組多個(gè)輸入/輸出緩沖區(qū)104所產(chǎn)生。如圖2所示，在該時(shí)脈樹120上的該系統(tǒng)時(shí)脈信號(hào)在該芯片端接操作過程中連續(xù)的切換，因此該存儲(chǔ)器電路100消耗很多功率，這不是該存儲(chǔ)器電路應(yīng)用所樂見的。
發(fā)明內(nèi)容
本發(fā)明提供一種存儲(chǔ)器電路及其控制方法，其中在該芯片端接操作期間，為了減少該存儲(chǔ)器電路的功率消耗，本發(fā)明提供的存儲(chǔ)器電路及其控制方法的實(shí)施例，可以停止該系統(tǒng)時(shí)脈信號(hào)的切換。當(dāng)該系統(tǒng)時(shí)脈信號(hào)沒有切換時(shí)，在該芯片端接操作中該存儲(chǔ)器電路的功率消耗可以被顯著的降低。本發(fā)明的存儲(chǔ)器電路的一實(shí)施例包含一時(shí)脈驅(qū)動(dòng)器和一芯片端接定時(shí)器。該時(shí)脈驅(qū)動(dòng)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路在該讀取模式時(shí)，基于一根時(shí)脈信號(hào)以提供一系統(tǒng)時(shí)脈信號(hào)，且經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)以停止提供該系統(tǒng)時(shí)脈信號(hào)。該芯片端接定時(shí)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)提供一系統(tǒng)芯片端接信號(hào)，其中該系統(tǒng)芯片端接信號(hào)的該轉(zhuǎn)換邊緣對(duì)齊于該根時(shí)脈信號(hào)的該轉(zhuǎn)換邊緣。本發(fā)明的存儲(chǔ)器電路的另一實(shí)施例包含一延遲鎖相回路模塊、一時(shí)脈驅(qū)動(dòng)器、一芯片端接計(jì)數(shù)器和一芯片端接定時(shí)器。該延遲鎖相回路經(jīng)配置以根據(jù)一外部時(shí)脈信號(hào)以提供一根時(shí)脈信號(hào)。該時(shí)脈驅(qū)動(dòng)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路在一讀取模式時(shí)，根據(jù)該根時(shí)脈信號(hào)以提供一系統(tǒng)時(shí)脈信號(hào)，且經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)以停止提供該系統(tǒng)時(shí)脈信號(hào)。該芯片端接計(jì)數(shù)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式，根據(jù)一外部芯片端接信號(hào)和該根時(shí)脈信號(hào)以提供一根芯片端接信號(hào)。該芯片端接定時(shí)器經(jīng)配置以當(dāng)該
存儲(chǔ)器電路不在該讀取模式，基于該根芯片端接信號(hào)以提供一系統(tǒng)芯片端接信號(hào)。本發(fā)明的存儲(chǔ)器電路的另一實(shí)施例包含一時(shí)脈樹和一芯片端接樹。該時(shí)脈樹經(jīng)配置以承載一系統(tǒng)時(shí)脈到多個(gè)輸入/輸出緩沖區(qū)，其中當(dāng)該存儲(chǔ)器電路在該讀取模式時(shí)切換該系統(tǒng)時(shí)脈信號(hào)，且當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)停止切換該系統(tǒng)時(shí)脈信號(hào)。該芯片端接樹經(jīng)配置以承載一系統(tǒng)芯片端接信號(hào)到該多個(gè)輸入/輸出緩沖區(qū)，其中當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)切換該系統(tǒng)芯片端接信號(hào)。上文已相當(dāng)廣泛地概述本發(fā)明的技術(shù)特征，俾使下文的本發(fā)明詳細(xì)描述得以獲得較佳了解。構(gòu)成本發(fā)明的保護(hù)范圍的的其它技術(shù)特征將描述于下文。本發(fā)明所屬技術(shù)領(lǐng)域技術(shù)人員應(yīng)了解，可相當(dāng)容易地利用下文揭示的概念與特定實(shí)施例可作為修改或設(shè)計(jì)其它結(jié)構(gòu)或方法而實(shí)現(xiàn)與本發(fā)明相同的目的。本發(fā)明所屬技術(shù)領(lǐng)域技術(shù)人員也應(yīng)了解，這類等效建構(gòu)無法脫離后附的權(quán)利要求所界定的本發(fā)明的精神和范圍。
通過參照前述說明及下列圖式，本發(fā)明的技術(shù)特征及優(yōu)點(diǎn)得以獲得完全了解。圖I顯示一傳統(tǒng)存儲(chǔ)器電路的功能方塊圖；圖2為圖I的存儲(chǔ)器電路的芯片端接操作的一時(shí)序圖；圖3為本發(fā)明一實(shí)施例的一存儲(chǔ)器電路的一功能方塊圖；圖4為圖3的存儲(chǔ)器電路在芯片端接操作期間的信號(hào)波形的一時(shí)序圖；圖5為本發(fā)明一實(shí)施例的一輸入/輸出緩沖區(qū)的一功能方塊圖；以及圖6為本發(fā)明一實(shí)施例的存儲(chǔ)器電路控制方法的一流程圖。其中，附圖標(biāo)記說明如下100存儲(chǔ)器電路101延遲鎖相回路模塊102時(shí)脈驅(qū)動(dòng)器103芯片端接計(jì)數(shù)器104輸入/輸出緩沖區(qū)150時(shí)脈輸入緩沖區(qū)
160芯片端接輸入緩沖區(qū)300存儲(chǔ)器電路301延遲鎖相回路模塊302時(shí)脈驅(qū)動(dòng)器303芯片端接計(jì)數(shù)器304芯片端接定時(shí)器305輸入/輸出緩沖區(qū)350時(shí)脈輸入緩沖區(qū)
360芯片端接輸入緩沖區(qū)501第一鎖存器502第二鎖存器601 604 步驟
具體實(shí)施例方式圖3為本發(fā)明一實(shí)施例的一存儲(chǔ)器電路的一功能方塊圖存儲(chǔ)器電路。如圖3所示，該存儲(chǔ)器電路300包含一延遲鎖相回路301、一時(shí)脈驅(qū)動(dòng)器302、一芯片端接計(jì)數(shù)器303、一芯片端接定時(shí)器304和多個(gè)輸入/輸出緩沖區(qū)305。該延遲鎖相回路301經(jīng)配置以根據(jù)經(jīng)由一時(shí)脈輸入緩沖區(qū)350接收一外部時(shí)脈信號(hào)，以提供一根時(shí)脈信號(hào)。該時(shí)脈驅(qū)動(dòng)器302經(jīng)配置以當(dāng)該存儲(chǔ)器電路300是在一讀取模式，該根時(shí)脈信號(hào)經(jīng)由一時(shí)脈樹320到該多個(gè)輸入/輸出緩沖區(qū)305以提供一系統(tǒng)時(shí)脈信號(hào)，且經(jīng)配置以當(dāng)該存儲(chǔ)器電路300不在該讀取模式中以停止提供該系統(tǒng)時(shí)脈信號(hào)。該芯片端接計(jì)數(shù)器303經(jīng)配置以當(dāng)該存儲(chǔ)器電路300不是在該讀取模式，根據(jù)經(jīng)由一芯片端接輸入緩沖區(qū)360和該根時(shí)脈信號(hào)接收一外部芯片端接信號(hào)以提供一根芯片端接信號(hào)。該芯片端接定時(shí)器304經(jīng)配置以當(dāng)該存儲(chǔ)器電路300不在該讀取模式中，根據(jù)該根芯片端接信號(hào)和該系統(tǒng)時(shí)脈信號(hào)經(jīng)由一芯片端接樹330到多個(gè)輸入/輸出緩沖區(qū)305以提供一系統(tǒng)芯片端接信號(hào)。圖4為圖3的存儲(chǔ)器電路在芯片端接操作期間的信號(hào)波形的一時(shí)序圖，例示在該存儲(chǔ)器電路300在芯片端接操作期間的信號(hào)波形。如圖4所示，一外部時(shí)脈信號(hào)和一外部芯片端接信號(hào)提供于該存儲(chǔ)器電路300。根據(jù)該外部時(shí)脈信號(hào)產(chǎn)生該根時(shí)脈信號(hào)。根據(jù)該根時(shí)脈信號(hào)產(chǎn)生該系統(tǒng)時(shí)脈信號(hào)。根據(jù)該根時(shí)脈信號(hào)和該外部芯片端接信號(hào)產(chǎn)生該根芯片端接信號(hào)。根據(jù)該根時(shí)脈信號(hào)和該根芯片端接信號(hào)產(chǎn)生該系統(tǒng)芯片端接信號(hào)。不同于圖I所示的存儲(chǔ)器電路100，該最終芯片端接時(shí)間信息顯示于圖4中的該信號(hào)波形，通過該芯片端接定時(shí)器所產(chǎn)生的該系統(tǒng)芯片端接信號(hào)所承載。該系統(tǒng)芯片端接信號(hào)傳播經(jīng)由該芯片端接樹330到該多個(gè)輸入/輸出緩沖區(qū)305而非控制該系統(tǒng)時(shí)脈信號(hào)。據(jù)此，如圖4所示，當(dāng)該存儲(chǔ)器電路300不在該讀取模式時(shí)，在時(shí)脈樹320上的系統(tǒng)時(shí)脈信號(hào)切換會(huì)停止。因此，當(dāng)在該備用模式或該寫入模式中，該時(shí)脈樹320會(huì)被關(guān)閉，因?yàn)樵撓到y(tǒng)芯片端接信號(hào)僅在該外部芯片端接信號(hào)的邊緣切換，傳播在該芯片端接樹330上的該系統(tǒng)芯片端接信號(hào)，會(huì)比該系統(tǒng)時(shí)脈信號(hào)切換在更低的時(shí)脈。當(dāng)該存儲(chǔ)器電路300不在該讀取模式中，因?yàn)樵撓到y(tǒng)時(shí)脈信號(hào)停止切換，可以節(jié)省許多的功率。在本發(fā)明的實(shí)施例中，從該系統(tǒng)時(shí)脈信號(hào)該根時(shí)脈信號(hào)可以充分地提前以致于該系統(tǒng)芯片端接信號(hào)的切換，可以對(duì)齊于該系統(tǒng)時(shí)脈信號(hào)。本發(fā)明的實(shí)施例中，從該芯片端接樹330的根部到該芯片端接樹330的末端，門電路的數(shù)目經(jīng)配置以從該時(shí)脈樹320的根部到該時(shí)脈樹320的末端，匹配門電路的數(shù)目。換言之，從該芯片端接樹330的根部到該芯片端接樹330的末端，該系統(tǒng)芯片端接信號(hào)的傳播時(shí)間經(jīng)配置以從該時(shí)脈樹320的根部到該時(shí)脈樹320的末端,匹配該系統(tǒng)時(shí)脈信號(hào)的傳播時(shí)間。圖5為本發(fā)明一實(shí)施例的一輸入/輸出緩沖區(qū)的一功能方塊圖。如圖5所不,該輸入/輸出緩沖區(qū)305包含一第一鎖存器501和一第二鎖存器502。當(dāng)該系統(tǒng)時(shí)脈信號(hào)是高位準(zhǔn)時(shí)，該第一鎖存器501經(jīng)配置以鎖存該系統(tǒng)芯片端接信號(hào)的該上升邊緣。當(dāng)該系統(tǒng)時(shí)脈信號(hào)是低位準(zhǔn)時(shí)，該第二鎖存器502經(jīng)配置以鎖存該系統(tǒng)芯片端接信號(hào)的該下降邊緣。因?yàn)樵谠搨溆媚Ｊ胶驮搶懭肽Ｊ街?，該系統(tǒng)時(shí)脈信號(hào)保持在低位準(zhǔn)，該第一鎖存器501總是關(guān)閉，且該第二鎖存器502總是開啟。此實(shí)施例值得注意的是，該芯片端接樹330扇出(fans out)到該第一鎖存器501和該第二鎖存器502,以致于一旦在該時(shí)脈樹320上的該系統(tǒng)時(shí)脈信號(hào)重新切換時(shí)，可以防止其不連續(xù)性。當(dāng)該芯片端接模式在一連續(xù)讀取出現(xiàn)在輸入/輸出緩沖區(qū)305結(jié)束前，這種情形可能會(huì)發(fā)生。一旦該存儲(chǔ)器電路300收到一有效 的讀取指令，該時(shí)脈樹320上的該系統(tǒng)時(shí)脈信號(hào)重新再切換。如果該外部芯片端接信號(hào)時(shí)間截止，以致于在讀取數(shù)據(jù)出現(xiàn)在輸入/輸出緩沖區(qū)305關(guān)閉的前，該時(shí)脈樹320上的該系統(tǒng)時(shí)脈信號(hào)將在該端接實(shí)際上關(guān)閉的前開始切換。在這種狀況下，該芯片端接樹330的扇出可以防止任何的不連續(xù)性。圖6為本發(fā)明一實(shí)施例的存儲(chǔ)器電路控制方法的一流程圖，其對(duì)應(yīng)于該存儲(chǔ)器電路300。在步驟601中檢查該存儲(chǔ)器電路的模式。如果該存儲(chǔ)器電路在一讀取模式中，接著執(zhí)行步驟602，否則執(zhí)行步驟603。在步驟602中，根據(jù)一根時(shí)脈信號(hào)，一系統(tǒng)時(shí)脈信號(hào)提供給多個(gè)輸入/輸出緩沖區(qū)，然后執(zhí)行步驟604。在步驟603中，一系統(tǒng)芯片端接信號(hào)其轉(zhuǎn)換邊緣對(duì)齊于該根時(shí)脈信號(hào)，提供給該多個(gè)輸入/輸出緩沖區(qū)，且暫停提供該系統(tǒng)時(shí)脈信號(hào)，然后執(zhí)行步驟604。在步驟604中，檢查此方法完成否。如果此方法沒有完成，再執(zhí)行步驟601?？偠灾?，本發(fā)明提供該存儲(chǔ)器電路及其控制方法，如此在該芯片端接操作時(shí)該系統(tǒng)時(shí)脈信號(hào)被關(guān)閉，其中該最終芯片端接信息由該芯片端接樹的根部所產(chǎn)生而不是該芯片端接樹的末端所產(chǎn)生。據(jù)此，在芯片端接操作中該存儲(chǔ)器電路的功率消耗可以顯著的被降低。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，在不背離后附權(quán)利要求所界定的本發(fā)明精神和范圍內(nèi)，本發(fā)明的教示及揭示可作種種的替換及修飾。例如，上文公開的許多工藝可以不同的方法實(shí)施或以其它工藝予以取代，或者采用上述二種方式的組合。此外，本申請(qǐng)的權(quán)利范圍并不局限于上文公開的特定實(shí)施例的工藝、設(shè)備、制造、物質(zhì)的成份、裝置、方法或步驟。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，基于本發(fā)明教示及揭示制程、設(shè)備、制造、物質(zhì)的成份、裝置、方法或步驟，無論現(xiàn)在已存在或日后開發(fā)者，其與本案實(shí)施例揭示者以實(shí)質(zhì)相同的方式執(zhí)行實(shí)質(zhì)相同的功能，而達(dá)到實(shí)質(zhì)相同的結(jié)果，亦可使用于本發(fā)明。因此，所附的權(quán)利要求用以涵蓋用以此類工藝、設(shè)備、制造、物質(zhì)的成份、裝置、方法或步驟。
權(quán)利要求
1.一種存儲(chǔ)器電路，包含 一時(shí)脈驅(qū)動(dòng)器(302)，經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)在一讀取模式時(shí)根據(jù)一根時(shí)脈信號(hào)以提供一系統(tǒng)時(shí)脈信號(hào)，且經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)停止提供該系統(tǒng)時(shí)脈信號(hào)；以及 一芯片端接定時(shí)器(304)，經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)提供一系統(tǒng)芯片端接信號(hào)，其中該系統(tǒng)芯片端接信號(hào)的轉(zhuǎn)換邊緣對(duì)齊于該根時(shí)脈信號(hào)的轉(zhuǎn)換邊緣。
2.根據(jù)權(quán)利要求I所述的存儲(chǔ)器電路，進(jìn)一步包含多個(gè)輸入/輸出緩沖區(qū)(305)，經(jīng)配置以接收該系統(tǒng)頻率信號(hào)和該系統(tǒng)芯片端接信號(hào)。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器電路，其中各輸入/輸出緩沖區(qū)(305)包含 一第一鎖存器(501)，經(jīng)配置以當(dāng)該系統(tǒng)頻率信號(hào)為高位準(zhǔn)時(shí)，鎖存該系統(tǒng)芯片端接信號(hào)的上升邊緣；以及 一第二鎖存器(502)，經(jīng)配置以當(dāng)該系統(tǒng)頻率信號(hào)為低位準(zhǔn)時(shí)，鎖存該系統(tǒng)芯片端接信號(hào)的下降邊緣。
4.根據(jù)權(quán)利要求2所述的存儲(chǔ)器電路，其中從該芯片端接定時(shí)器(304)到該多個(gè)輸入/輸出緩沖區(qū)(305)的信號(hào)傳播時(shí)間經(jīng)配置以匹配從該時(shí)脈驅(qū)動(dòng)器(302)到該多個(gè)輸入/輸出緩沖區(qū)(305)的信號(hào)傳播時(shí)間。
5.—種存儲(chǔ)器電路,包含 一延遲鎖相回路模塊(301)，經(jīng)配置以根據(jù)一外部時(shí)脈信號(hào)提供一根時(shí)脈信號(hào)； 一時(shí)脈驅(qū)動(dòng)器(302)，經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)在一讀取模式時(shí)，根據(jù)該根時(shí)脈信號(hào)提供一系統(tǒng)時(shí)脈信號(hào)，且經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)停止提供該系統(tǒng)時(shí)脈信號(hào)； 一芯片端接計(jì)數(shù)器(303)，經(jīng)配置以當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)，根據(jù)一外部芯片端接信號(hào)和該根時(shí)脈信號(hào)提供一根芯片端接信號(hào)；以及 一芯片端接定時(shí)器(304)，經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)，根據(jù)該根芯片端接信號(hào)和該根系統(tǒng)時(shí)脈信號(hào)提供一系統(tǒng)芯片端接信號(hào)。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器電路，進(jìn)一步包含多個(gè)輸入/輸出緩沖區(qū)(305)，經(jīng)配置以獲取該系統(tǒng)時(shí)脈信號(hào)和該系統(tǒng)芯片端接信號(hào)。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器電路，其中各輸入/輸出緩沖區(qū)(305)包含 一第一鎖存器(501)，經(jīng)配置以當(dāng)該系統(tǒng)時(shí)脈信號(hào)是高位準(zhǔn)時(shí)鎖存該系統(tǒng)芯片端接信號(hào)的上升邊緣；以及 一第二鎖存器(502)，經(jīng)配置以當(dāng)該系統(tǒng)時(shí)脈信號(hào)是低位準(zhǔn)時(shí)，鎖存該系統(tǒng)芯片端接信號(hào)的下降邊緣。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)器電路，其中從該芯片端接定時(shí)器(304)到該多個(gè)輸入/輸出緩沖區(qū)(305)的該信號(hào)傳播時(shí)間，經(jīng)配置以匹配從該時(shí)脈驅(qū)動(dòng)器到該多個(gè)輸入/輸出緩沖區(qū)(305)的信號(hào)傳播時(shí)間。
9.一種存儲(chǔ)器電路，包含 一時(shí)脈樹(320)，經(jīng)配置以承載一系統(tǒng)時(shí)脈信號(hào)到該多個(gè)輸入/輸出緩沖區(qū)(305)，其中當(dāng)該存儲(chǔ)器電路在該讀取模式時(shí)，切換該系統(tǒng)時(shí)脈信號(hào)，且當(dāng)該內(nèi)存線路不在該讀取模式時(shí)，停止切換該系統(tǒng)時(shí)脈信號(hào)；；以及 一芯片端接樹(330)經(jīng)配置以承載一系統(tǒng)芯片端接信號(hào)至該多個(gè)輸入/輸出緩沖區(qū)(305)，其中當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)，切換該系統(tǒng)芯片端接信號(hào)。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器電路，其中各輸入/輸出緩沖區(qū)(305)包含當(dāng)該系統(tǒng)時(shí)脈信號(hào)為高位準(zhǔn)時(shí)，一第一鎖存器(501)經(jīng)配置以鎖存該系統(tǒng)芯片端接信號(hào)的上升邊緣，且當(dāng)該系統(tǒng)時(shí)脈信號(hào)為低時(shí)，一第二鎖存器(502)經(jīng)配置以鎖存該系統(tǒng)芯片端接信號(hào)的下降邊緣。
11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器電路， 其中從該時(shí)脈樹(320)枝根部到該時(shí)脈樹(320)的末端的信號(hào)傳播時(shí)間經(jīng)配置以匹配從該芯片端接樹(330)的根部到該芯片端接樹(330)的末端的信號(hào)傳播時(shí)間。
12.—種存儲(chǔ)器電路控制的方法，包含下列步驟 當(dāng)該內(nèi)存線路在該讀取模式時(shí)，根據(jù)該根時(shí)脈信號(hào)提供該系統(tǒng)時(shí)脈信號(hào)(602);以及 當(dāng)該存儲(chǔ)器電路(300)不在該讀取模式時(shí)，提供具有根時(shí)脈信號(hào)的轉(zhuǎn)換邊緣對(duì)齊的該系統(tǒng)芯片端接信號(hào)，并且暫停提供該系統(tǒng)時(shí)脈信號(hào)的步驟(603)。
13.根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包含下列步驟 提供該系統(tǒng)時(shí)脈信號(hào)和該系統(tǒng)芯片端接信號(hào)到該多個(gè)輸入/輸出緩沖區(qū)(305)。
全文摘要
本發(fā)明的一存儲(chǔ)器電路包含一時(shí)脈驅(qū)動(dòng)器和一芯片端接定時(shí)器。該時(shí)脈驅(qū)動(dòng)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路在一讀取模式時(shí)，根據(jù)一根時(shí)脈信號(hào)以提供一系統(tǒng)時(shí)脈信號(hào)，當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)，以停止提供該系統(tǒng)時(shí)脈信號(hào)。該芯片端接定時(shí)器經(jīng)配置以當(dāng)該存儲(chǔ)器電路不在該讀取模式時(shí)以提供一系統(tǒng)芯片端接信號(hào)，其中該系統(tǒng)芯片端接信號(hào)的轉(zhuǎn)換邊緣對(duì)齊于該根時(shí)脈信號(hào)的轉(zhuǎn)換邊緣。
文檔編號(hào)G11C7/22GK102760475SQ201210050799
公開日2012年10月31日 申請(qǐng)日期2012年3月1日 優(yōu)先權(quán)日2011年4月27日
發(fā)明者卡洛兒·瑪祖德, 斯科特·伊·史密斯 申請(qǐng)人:南亞科技股份有限公司