專利名稱：基于負(fù)微分電阻特性的混合set/cmos靜態(tài)存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元。
背景技術(shù)：
當(dāng)MOS管的特征尺寸隨著摩爾定律的發(fā)展進(jìn)入IOOnm以后，其可靠性及電學(xué)特性由于受到量子效應(yīng)的影響面臨著諸多的挑戰(zhàn)。存儲(chǔ)器作為當(dāng)今IC產(chǎn)業(yè)最重要的設(shè)備之一，隨著MOS管特征尺寸的逐漸縮小，其穩(wěn)定性和集成度也面臨著挑戰(zhàn)。單電子晶體管 (single-electron transistor, SET)作為新型的納米電子器件，有望成為MOS管進(jìn)入納米領(lǐng)域后的有力替代者。SET由庫(kù)侖島、柵極電容及兩個(gè)隧穿結(jié)構(gòu)成，主要通過(guò)柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗。此外，單電子晶體管還具備獨(dú)特的庫(kù)侖振蕩特性及較高的電荷靈敏度等特性，能有效地降低電路的復(fù)雜程度。因此，采用SET設(shè)計(jì)電路是解決目前存儲(chǔ)器面臨的困難的有效方案。但是，由于SET具有較高傳輸延遲、較低輸出電平的缺點(diǎn)，僅由SET構(gòu)成的傳統(tǒng)電路并不能獲得所需的性能，且無(wú)法與目前成熟的大規(guī)模集成電路相兼容。本發(fā)明采用SET/CMOS混合的形式，構(gòu)建了一個(gè)基于負(fù)微分電阻特性的靜態(tài)存儲(chǔ)單元。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元。本發(fā)明采用以下方案實(shí)現(xiàn)一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于包括一 NMOS管、具有NDR特性的混合SET/CMOS電路NDR電路以及以 SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS管的漏極連接至該NDR電路和該SET-MOS電路之間。在本發(fā)明一實(shí)施例中，所述SET-MOS電路包括一單電子晶體管SET及一 NMOS管， 所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接。在本發(fā)明一實(shí)施例中，所述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管SET的漏源兩端電壓Kds必須滿足其中，&為總電容，e為元電荷。在本發(fā)明一實(shí)施例中，所述單電子晶體管SET由兩個(gè)隧穿結(jié)通過(guò)庫(kù)侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫(kù)侖島上，以控制器件的隧穿電流，該單電子晶體管 SET的主要參數(shù)包括隧穿結(jié)電容Cd和&，隧穿結(jié)電阻A和Rs,柵極電容 和Qtel ；其中， 隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即式中-.Ec為隧穿結(jié)的充電能A=C^CctrWCs為單電子晶體管的總電容為元電荷么為玻爾茲曼常數(shù);T為環(huán)境溫度；隧穿結(jié)的電阻必須遠(yuǎn)大于量子電阻，即A，W^Wq二A// 25. 8 ΚΩ，式中 為量子電阻；力為普朗克常量。
在本發(fā)明一實(shí)施例中，所述NMOS傳輸管的參數(shù)滿足溝道寬度Wn為65nm，溝道長(zhǎng)度Zn為100 nm,閾值電壓Kth為0. 423 V ；所述PMOS管的參數(shù)滿足溝道寬度Wp為100 nm, 溝道長(zhǎng)度、為65 nm，柵極電壓Kpg為0.3 V，閾值電壓Vth為-0. 365 V；；所述NMOS管的參數(shù)滿足溝道寬度1為lOOnm，溝道長(zhǎng)度Zn*65nm，閾值電壓Kth為0.423 V，柵極電壓乂 為0. 26V所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容C；、Cd為0. 15aF，隧穿結(jié)電阻兄、 Ra為1 ΜΩ，背柵電壓Kctrll為-0. IV，背柵電壓Kctrl2為0. 7V，背柵電容Cetel為0. laF，柵極電容C；為0. 2aF。與傳統(tǒng)的CMOS存儲(chǔ)單元相比，本發(fā)明采用的基于負(fù)微分電阻特性的混合SET/ CMOS靜態(tài)存儲(chǔ)單元的工作電流僅僅只有1(Γ20ηΑ，極大的降低了電路的功耗；此外由于SET 具有極小的面積，并且總共僅用3個(gè)CMOS晶體管，因此本發(fā)明的電路結(jié)構(gòu)具有更小的面積。 在低功耗、高集成度的設(shè)計(jì)中能得到很好的應(yīng)用。


圖1是單電子晶體管SET結(jié)構(gòu)示意圖。圖2是以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路結(jié)構(gòu)示意圖。圖3是以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路的仿真特性曲線圖。圖4是具有NDR特性的混合SET/CMOS電路NDR電路結(jié)構(gòu)示意圖。圖5是具有NDR特性的混合SET/CMOS電路NDR電路的仿真特性曲線圖。圖6是本發(fā)明實(shí)施例靜態(tài)存儲(chǔ)單元的結(jié)構(gòu)示意圖。圖7是本發(fā)明實(shí)施例靜態(tài)存儲(chǔ)單元的仿真特性曲線圖。圖8是本發(fā)明實(shí)施例靜態(tài)存儲(chǔ)單元的瞬態(tài)仿真結(jié)果示意圖。
具體實(shí)施例方式下面結(jié)合附圖實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。本實(shí)施例是提供一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于包括一匪OS管、具有NDR特性的混合SET/CMOS電路NDR電路以及以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的匪OS管的漏極連接至該NDR電路和該SET-MOS電路之間。上述SET-MOS電路包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接。上述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管SET的漏源兩端電壓Kds必須滿足I Kds|<Vl^，其中，&為總電容，e為元電荷。為了讓一般技術(shù)人員更好的理解本發(fā)明，下面我們分別對(duì)各部分結(jié)構(gòu)及工作原理進(jìn)行詳細(xì)說(shuō)明
單電子晶體管是指利用電子電荷的粒子性和庫(kù)侖阻塞振蕩效應(yīng)控制單個(gè)或少數(shù)幾個(gè)電子轉(zhuǎn)移的器件，其雙柵結(jié)構(gòu)如圖1所示。單電子晶體管由兩個(gè)隧穿結(jié)通過(guò)庫(kù)侖島串聯(lián)而成。外加的偏置電壓由柵極電容耦合到庫(kù)侖島上，以控制器件的隧穿電流.單電子晶體管的主要參數(shù)有隧穿結(jié)電容Cd和Cs，隧穿結(jié)電阻&和民，柵極電容cg*c。te7。通過(guò)偏置電壓控制電子隧穿，使單電子晶體管具有獨(dú)特的庫(kù)侖振蕩特性。即在漏源兩端電壓固定下，隨著柵壓的增大，晶體管漏電流具有周期性變化。該特性必須滿足兩個(gè)條件才能產(chǎn)生(1)隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即i 。=^/ GA>^/，式中-.Ec為隧穿結(jié)的充電能A為單電子晶體管的總電容；^為元電荷.,K為玻爾茲曼常數(shù)J為環(huán)境溫度。(2)隧穿結(jié)的電阻必須遠(yuǎn)大于量子電阻，即7^7^^^4//^25.8 ΚΩ，式中T Q 為量子電阻.M為普朗克常量。與CMOS不同的是，單電子晶體管在較高的漏源電壓Kds下并不會(huì)進(jìn)入飽和狀態(tài).隨著Kds的增大，庫(kù)侖阻塞將會(huì)消失。因此，柵源電壓Kgs和漏源電壓 Kds能同時(shí)控制單電子晶體管的庫(kù)侖阻塞區(qū)。為了使單電子晶體管能正常地進(jìn)行開(kāi)關(guān)工作， 漏源電壓必須滿足I KdsI眾/&。此外，單電子晶體管還可以通過(guò)背柵電壓K。tel控制其電流特性。通過(guò)偏置不同的K。tel，單電子晶體管的庫(kù)侖阻塞振蕩曲線會(huì)發(fā)生平移。日本研究者h(yuǎn)okawa，及其同事提出一種以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路 (簡(jiǎn)稱SET-MOS電路)，其結(jié)構(gòu)及特性如圖2，3所示。本發(fā)明通過(guò)研究該電路結(jié)構(gòu)，利用SET的基本原理，結(jié)合CMOS管的特性，提出了另一種具有NDR特性的混合SET/CMOS電路(簡(jiǎn)稱為 NDR電路)，其基本結(jié)構(gòu)如圖4所示。該NDR電路由一個(gè)雙柵SET及一個(gè)PMOS管串聯(lián)而成。 PMOS管的源極與SET的源極相連，SET的柵極則與PMOS管的漏極相連。為了使單電子晶體管產(chǎn)生庫(kù)侖阻塞現(xiàn)象，SET漏源兩端電壓必須滿足為此，圖2中PMOS管的柵極偏置在固定電壓Kp下，使SET漏源兩端的電壓Kds保持在一個(gè)基本恒定的值I Vii-(Vf-VJ I， 其中Kh是PMOS的閾值電壓.該值必須設(shè)定得足夠低，即小于e/ C 此時(shí)，PMOS管偏置在亞閾值區(qū)。通過(guò)串聯(lián)一個(gè)PMOS管，SET的源端電壓不會(huì)受到MOS管漏端電壓Vd的影響， 并且在ν 的控制下產(chǎn)生庫(kù)侖振蕩和庫(kù)侖阻塞特性.此外，該電路采用雙柵的SET結(jié)構(gòu)，通過(guò)調(diào)整背柵電壓K。tel控制庫(kù)侖振蕩的相位，使電路獲得合適的NDR特性，如圖5所示。本發(fā)明提出的靜態(tài)存儲(chǔ)單元是由上述的兩種NDR混合電路串聯(lián)而成的，其結(jié)構(gòu)如圖6所示。該存儲(chǔ)單元利用兩種變化方向不同的NDR特性構(gòu)成雙穩(wěn)態(tài)，如圖7所示。穩(wěn)態(tài)點(diǎn)“0”位于SET-MOS電路特性的正阻區(qū)與NDR電路特性的波谷的交點(diǎn)處，而穩(wěn)態(tài)點(diǎn)“ 1 ”位于SET-MOS電路特性的波谷與NDR電路特性的負(fù)阻區(qū)的交點(diǎn)處。通過(guò)調(diào)整SET的背柵電壓廠。tel，及兩個(gè)MOS管的偏置電壓Kn、Kp，會(huì)改變兩個(gè)穩(wěn)態(tài)點(diǎn)的位置，以便獲得更大輸出擺幅。經(jīng)過(guò)適當(dāng)調(diào)整，穩(wěn)態(tài)點(diǎn)“0”的位置大約在0. 05V(邏輯0)，穩(wěn)態(tài)點(diǎn)“1”的位置大約在0. 55V(邏輯1)。當(dāng)NMOS傳輸管打開(kāi)(字線，word line為高電平)時(shí)，輸入點(diǎn)(位線，bit line)與存儲(chǔ)點(diǎn)&導(dǎo)通，存儲(chǔ)點(diǎn)&隨著位線電壓的變化而變化。而在字線的下降沿到來(lái)，即傳輸管關(guān)閉時(shí)，如果&不等于兩個(gè)穩(wěn)態(tài)點(diǎn)的值，則電路會(huì)出現(xiàn)兩種變化情況1. &位于穩(wěn)態(tài)點(diǎn)1附近(^>0. 3V)時(shí)，其將被拉至0. 55V左右；2. V0位于穩(wěn)態(tài)點(diǎn)2附近(Κβ<0· 3V)時(shí)，其將被拉至0. 05V左右。并且，存儲(chǔ)點(diǎn)將一直保持其中一個(gè)穩(wěn)態(tài)點(diǎn)的電壓值不變，直到下一個(gè)字線高電平來(lái)臨。在本存儲(chǔ)單元中，采用65-nm CMOS的低功耗PTM模型和SET子電路模型模擬電路行為。其瞬態(tài)仿真結(jié)果見(jiàn)圖8，仿真參數(shù)見(jiàn)表1。
權(quán)利要求
1.一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于包括一NMOS 傳輸管、具有NDR特性的混合SET/CMOS電路NDR電路以及以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS傳輸管的漏極連接至該NDR電路和該SET-MOS電路之間。
2.根據(jù)權(quán)利要求1所述的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于所述SET-MOS電路包括一單電子晶體管SET及一 NMOS管，所述的NMOS管的源極與單電子晶體管SET的漏極連接，所述NMOS管的漏極與所述單電子晶體管SET的柵極連接，該單電子晶體管SET的漏源兩端電壓Kds必須滿足，其中，Q為總電容，e為元電荷。
3.根據(jù)權(quán)利要求1所述的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于所述NDR電路包括一單電子晶體管SET及一 PMOS管，所述的PMOS管的源極與單電子晶體管SET的源極相連，單電子晶體管SET的柵極與PMOS管的漏極相連，該單電子晶體管 SET的漏源兩端電壓Kds必須滿足I KdsI眾/^，其中，&為總電容，e為元電荷。
4.根據(jù)權(quán)利要求2或3所述的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于所述單電子晶體管SET由兩個(gè)隧穿結(jié)通過(guò)庫(kù)侖島串聯(lián)而成，外加的偏置電壓由柵極電容耦合到庫(kù)侖島上，以控制器件的隧穿電流，該單電子晶體管SET的主要參數(shù)包括隧穿結(jié)電容Cd和&，隧穿結(jié)電阻/Pd和兄，柵極電容Cg和Qtel;其中，隧穿結(jié)的充電能必須大于環(huán)境溫度引起的熱漲落，即瓦=//^ΣΛ>^/，式中-.Ec為隧穿結(jié)的充電能； cx=c+cctrl+cd+cs為單電子晶體管的總電容為元電荷-’K為玻爾茲曼常數(shù)；r為環(huán)境溫度；隧穿結(jié)的電阻必須大于量子電阻，即二A// 25. 8 ΚΩ，式中 為量子電阻； h為普朗克常量。
5.根據(jù)權(quán)利要求4所述的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于所述NMOS傳輸管的參數(shù)滿足溝道寬度rn為65nm，溝道長(zhǎng)度4為100 nm,閾值電壓、為0. 423 V ；所述PMOS管的參數(shù)滿足溝道寬度Wp為100 nm，溝道長(zhǎng)度、為65 nm, 柵極電壓Kpg為0. 3 V，閾值電壓Vth為-0. 365 V ；所述NMOS管的參數(shù)滿足溝道寬度Wn為 lOOnm，溝道長(zhǎng)度4為65nm，閾值電壓Kth為0. 423 V，柵極電壓Vn為0. 26V ；所述單電子晶體管SET的參數(shù)滿足隧穿結(jié)電容C；、Cd為0. 15aF,隧穿結(jié)電阻兄、Ra為1 ΜΩ，背柵電壓 Kctrll為-0. IV，背柵電壓Ketel2為0. 7V，背柵電容Cetel為0. IaF,柵極電容Ci為0. 2aF。
全文摘要
本發(fā)明涉及一種基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元，其特征在于包括一NMOS管、具有NDR特性的混合SET/CMOS電路NDR電路以及以SET/CMOS為基礎(chǔ)的負(fù)微分電阻電路SET-MOS電路；該NDR電路和該SET-MOS電路串聯(lián)，所述的NMOS管的漏極連接至該NDR電路和該SET-MOS電路之間。該結(jié)構(gòu)的重點(diǎn)是利用SET與CMOS組成的混合電路產(chǎn)生兩種變化方向相反的NDR特性，并利用該特性構(gòu)成兩個(gè)用于存儲(chǔ)電壓值的穩(wěn)態(tài)點(diǎn)，實(shí)現(xiàn)存儲(chǔ)的功能。本發(fā)明采用的基于負(fù)微分電阻特性的混合SET/CMOS靜態(tài)存儲(chǔ)單元極大的降低了電路的功耗，并提高了電路的集成度。
文檔編號(hào)G11C11/417GK102568564SQ20121004800
公開(kāi)日2012年7月11日 申請(qǐng)日期2012年2月29日 優(yōu)先權(quán)日2012年2月29日
發(fā)明者何明華, 陳壽昌, 陳錦鋒, 魏榕山 申請(qǐng)人:福州大學(xué)