專利名稱：非對稱讀出放大器設(shè)計的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，本發(fā)明涉及一種非對稱讀出放大器設(shè)計。
背景技術(shù)：
讀出放大器用于從存儲器陣列中讀取所存儲的數(shù)據(jù)。存儲器陣列中的存儲數(shù)據(jù)可以被提供給連接至讀出放大器的數(shù)據(jù)線。然后，讀出放大器放大該數(shù)據(jù)。讀出放大器包括單端放大器和差分讀出放大器。在單端讀出放大器中，例如，通過反相器直接放大從存儲器陣列檢索的數(shù)據(jù)。單端讀出放大器要求從存儲器陣列讀取的信號具有高擺動并且對于小信號讀出不可靠。此外，單端讀出放大器的訪問時間較長，并且單端讀出放大器的讀取容限較低。因此，盡管單端讀出放大器通常具有要求小芯片面積的簡單設(shè)計，但單端讀出放大器的性能不是很令人滿意。在差分讀出放大器中，可能需要基準(zhǔn)電壓發(fā)生器來生成基準(zhǔn)電壓。還可能需要基準(zhǔn)存儲列來向基準(zhǔn)電壓發(fā)生器提供信號。從存儲器陣列讀取的數(shù)據(jù)可以被提供給差分讀出放大器，該差分讀出放大器接收數(shù)據(jù)和基準(zhǔn)電壓作為差分輸入信號。通過基準(zhǔn)電壓和數(shù)據(jù)的電壓電平來確定差分讀出放大器的狀態(tài)。通常，通過基準(zhǔn)存儲列的設(shè)計，差分讀出放大器可以可靠地感測和放大數(shù)據(jù)。然而，基準(zhǔn)存儲列和基準(zhǔn)電壓發(fā)生器要求復(fù)雜的電路設(shè)計來確?；鶞?zhǔn)電壓是可靠的。因此，涉及到大量的芯片面積損失。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種電路，包括第一反相器，包括第一 PMOS晶體管和第一 NMOS晶體管；第二反相器，包括第二 PMOS晶體管和第二 NMOS晶體管；第一節(jié)點，連接至所述第一 PMOS晶體管的柵極和所述第一 NMOS晶體管的柵極以及所述第二PMOS晶體管的漏極和所述第二NMOS晶體管的漏極；第二節(jié)點，連接至所述第二 PMOS晶體管的柵極和所述第二 NMOS晶體管的柵極以及所述第一 PMOS晶體管的漏極和所述第一 NMOS晶體管的漏極；第一電容器，具有第一電容，連接至所述第一節(jié)點；以及第二電容器，具有第二電容，連接至所述第二節(jié)點，其中，所述第二電容大于所述第一電容。在該電路中，進(jìn)一步包括電壓源，被配置為向所述電壓源的輸出提供固定電壓；存儲器陣列；數(shù)據(jù)線，連接至所述存儲器陣列的位線；第一數(shù)據(jù)輸入晶體管，包括連接至所述電壓源的輸出的第一源極/漏極區(qū)域和連接至所述第一節(jié)點的第二源極/漏極區(qū)域；以及第二數(shù)據(jù)輸入晶體管，包括連接至所述數(shù)據(jù)線的第一源極/漏極區(qū)域和連接至所述第二節(jié)點的第二源極/漏極區(qū)域。 在該電路中，所述固定電壓是邏輯高電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VSS節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VSS節(jié)點之間。在該電路中，所述固定電壓是邏輯低電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VDD節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VDD節(jié)點之間。在該電路中，所述第二電容與所述第一電容的比率大于約1.5。在該電路中，所述第一電容器和所述第二電容器由作為電容器極板的金屬線形成，所述金屬線在包括所述電路的相應(yīng)芯片的金屬層中。在該電路中，所述第一電容器和所述第二電容器由MOS晶體管形成，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。根據(jù)本發(fā)明的另一方面，提供了一種電路，包括存儲器陣列；數(shù)據(jù)線，被配置為接收來自所述存儲器陣列的位線的信號；數(shù)據(jù)鎖存器；第一節(jié)點和第二節(jié)點，其中，所述第一節(jié)點和所述第二節(jié)點是所述數(shù)據(jù)鎖存器的互補節(jié)點；第一電容器，具有第一電容，連接至所述第一節(jié)點；第二電容器，具有第二電容，連接至所述第二節(jié)點，其中，所述第二電容大于所述第一電容；電壓源，被配置為將固定電壓提供給所述電壓源的輸出；第一數(shù)據(jù)輸入晶體管，包括連接至所述電壓源的輸出的第一源極/漏極區(qū)域和連接至所述第一節(jié)點的第二源極/漏極區(qū)域；以及第二數(shù)據(jù)輸入晶體管，包括連接至所述數(shù)據(jù)線的第一源極/漏極區(qū)域和連接至所述第二節(jié)點的第二源極/漏極區(qū)域。在該電路中，所述數(shù)據(jù)鎖存器包括第一反相器和第二反相器，所述第一節(jié)點連接至所述第二反相器中的晶體管的柵極，所述第二節(jié)點連接至所述第一反相器中的晶體管的柵極。在該電路中，進(jìn)一步包括第一預(yù)充電MOS晶體管，包括連接至所述第一節(jié)點的漏極和連接至電源節(jié)點的源極；第二預(yù)充電MOS晶體管，包括連接至所述第二節(jié)點的漏極和連接至所述電源節(jié)點的源極，所述電源節(jié)點處于基本等于所述固定電壓的電壓；以及第三預(yù)充電MOS晶體管，包括連接至所述第一節(jié)點的漏極和連接至所述第二節(jié)點的源極。在該電路中，所述固定電壓是VDD電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VSS節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VSS節(jié)點之間。在該電路中，所述固定電壓是VSS電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VDD節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VDD節(jié)點之間。在該電路中，所述第二電容與所述第一電容的比率大于約1.5。在該電路中，所述第一電容器和所述第二電容器由作為電容器極板的金屬線形成。在該電路中，所述第一電容器和所述第二電容器由MOS晶體管形成，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。根據(jù)本發(fā)明的又一方面，提供了一種方法，所述方法包括將讀出放大器的第一節(jié)點和第二節(jié)點預(yù)充電到相同電壓，其中，所述第一節(jié)點通過第一電容器連接至電源節(jié)點，所述第二節(jié)點通過第二電容器連接至所述電源節(jié)點，并且其中，所述第一電容器的第一電容小于所述第二電容器的第二電容；將來自存儲器的位線的電壓接收到數(shù)據(jù)線中；在接收所述電壓的步驟之后，導(dǎo)通第一晶體管以將固定電壓接收到所述讀出放大器中，其中，所述固定電壓連接至所述讀出放大器中的所述第一節(jié)點；以及在執(zhí)行導(dǎo)通所述第一晶體管的步驟的時刻，第二晶體管同時導(dǎo)通以將電壓接收到所述讀出放大器中，其中，所述電壓被接收到所述第二節(jié)點。 在該電路中，所述固定電壓是基本等于所述相同電壓的邏輯高電壓，并且其中，所述方法進(jìn)一步包括在導(dǎo)通所述第一晶體管和所述第二晶體管的步驟之后，對所述第一節(jié)點和所述第二節(jié)點進(jìn)行放電直到所述讀出放大器進(jìn)入穩(wěn)定狀態(tài)。
在該電路中，所述固定電壓是基本等于所述相同電壓的邏輯低電壓，并且其中，所述方法進(jìn)一步包括在導(dǎo)通所述第一晶體管和所述第二晶體管的步驟之后，對所述第一節(jié)點和所述第二節(jié)點進(jìn)行充電直到所述讀出放大器進(jìn)入穩(wěn)定狀態(tài)。在該電路中，所述第二電容與所述第一電容的比率大于約1.5。在該電路中，所述第一電容器和所述第二電容器包括MOS晶體管，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。


為了更完整地理解實施例及其優(yōu)點，現(xiàn)在附圖進(jìn)行以下描述，其中圖I示出了根據(jù)實施例的非對稱讀出放大器的電路圖，其中，固定邏輯高電壓被用作非對稱讀出放大器的一個輸入；圖2示出了根據(jù)可選實施例的非對稱讀出放大器的電路圖，其中，固定邏輯低電壓被用作非對稱讀出放大器的一個輸入；以及圖3和圖4是非對稱讀出放大器中電容器的實現(xiàn)的橫截面圖。
具體實施例方式以下詳細(xì)討論本公開實施例的制造和使用。然而，應(yīng)該理解，實施例提供了許多可以在各種特定環(huán)境中具體化的可應(yīng)用發(fā)明概念。所討論的特定實施例僅僅是示例性的，并不用于限制本公開的范圍。根據(jù)實施例提供了非對稱讀出放大器及其形成方法。然后討論實施例的變化和操作。在各種示圖和所示實施例中，類似的參考標(biāo)號用于表示類似的元件。圖I示出了根據(jù)實施例的非對稱讀出放大器20的電路圖。非對稱讀出放大器20包括數(shù)據(jù)輸入晶體管22和24、上拉晶體管(PM0S晶體管)30和40以及下拉晶體管(NM0S晶體管)32和42?？刂凭w管22和24的柵極，以允許讀出放大器20將信號接收到非對稱讀出放大器20中。由上拉晶體管30和40以及下拉晶體管32和42形成鎖存器，其中，晶體管30和32形成第一反相器，以及晶體管40和42形成第二反相器。PMOS晶體管30和40的源極連接至正電源節(jié)點VDD，該正電源節(jié)點VDD承載有正電源電壓(也被稱為電源電壓VDD)。晶體管30和32的柵極連接至晶體管40和42的漏極，并且晶體管40和42的柵極連接至晶體管30和32的漏極。晶體管28的漏極連接至晶體管32和42的源極，其源極連接至電源節(jié)點VSS，該電源節(jié)點VSS承載有低電源電壓(也被稱為電源電壓VSS)，該電源節(jié)點VSS可以為電接地。NMOS晶體管28的柵極連接至讀出放大器使能(SAE)節(jié)點，通過該節(jié)點可以提供SAE信號以使得非對稱讀出放大器20處于雙穩(wěn)態(tài)中的一種。可以為PMOS晶體管的預(yù)充電晶體管26、34和44用于預(yù)充電非對稱讀出放大器20，期間通過預(yù)充電信號PRE來導(dǎo)通預(yù)充電晶體管26,34和44。PMOS晶體管34和44的源極連接至電源電壓VDD，它們的漏極分別連接至節(jié)點46和48。PMOS晶體管26的第一源極/漏極連接至節(jié)點46，第二源極/漏極連接至節(jié)點48。節(jié)點46和48是互補節(jié)點，因為當(dāng)非對稱讀出放大器20處于雙穩(wěn)態(tài)中的一個時，節(jié)點46和48上的電壓是互補的，一個為邏輯高電壓(可以接近電壓VDD)，另一個為邏輯低電壓(可以接近電壓VSS)。數(shù)據(jù)輸入晶體管22的一個源極/漏極連接至固定電壓VDDI，該固定電壓VDDI可以等于或基本等于電源電壓VDD。例如，固定電壓VDDI可以在VDD的大約80 %和大約100 %之間，或者在VDD的大約90%和大約100%之間。數(shù)據(jù)輸入晶體管22的另一個源極/漏極連接至節(jié)點46?？梢酝ㄟ^電源50來提供電壓VDDI。數(shù)據(jù)輸入晶體管24的一個源極/漏極連接至數(shù)據(jù)線54，另一個源極/漏極連接至節(jié)點48。晶體管22和24的柵極可以互連，使得他們同時導(dǎo)通和關(guān)斷。數(shù)據(jù)線54可以連接至多路復(fù)用器56的輸出，多路復(fù)用器56的輸入連接至存儲器陣列60的位線58。通過多路復(fù)用器56，位線58上的信號/電壓可以多路復(fù)用給數(shù)據(jù)線54。電容器62連接在節(jié)點46和電源節(jié)點VSS之間。電容器64連接在節(jié)點48和電源節(jié)點VSS之間。電容器62和64是非對稱的，其中電容器64的電容C64大于電容器62的電容C62。因此，讀出放大器20在整個描述中被稱為非對稱讀出放大器。C64/C62的比率 可以大于約1.2，大于約1.5，或者大于約2.0。在可選實施例中，沒有形成電容器62，這等效于連接電容器62具有零電容(法拉)。以下討論非對稱讀出放大器20的操作。在存儲器陣列60的讀取操作之前，PMOS晶體管22、24和28關(guān)斷。預(yù)充電晶體管26、34和44導(dǎo)通，因此節(jié)點46和48被預(yù)充電為電源電壓VDD。然后，預(yù)充電晶體管26、34和44關(guān)斷。在存儲器陣列60的讀取操作中，數(shù)據(jù)線54通過多路復(fù)用器56接收來自一條位線58的數(shù)據(jù)。數(shù)據(jù)輸入晶體管22和24導(dǎo)通，使得電壓VDDI被接收到非對稱讀出放大器20中并提供給節(jié)點46，并且數(shù)據(jù)線54上的電壓被接收到非對稱讀出放大器20中并提供給節(jié)點48。晶體管28導(dǎo)通以對節(jié)點46和48放電。根據(jù)放電狀態(tài)，可以達(dá)到雙穩(wěn)態(tài)中的一個。在雙穩(wěn)態(tài)期間，節(jié)點46和48中的一個具有邏輯高電壓(諸如接近正電源電壓VDD)，另一個具有邏輯低電壓(諸如接近電源電壓VSS)。如果數(shù)據(jù)線54上的信號為邏輯低信號(例如，接近電源電壓VSS)，則在節(jié)點46上的電壓(可以為電壓VDD)與節(jié)點48上的電壓(可以為0V)之間存儲顯著差異。因此，通過晶體管28的放電，可以具有錯誤地達(dá)到第一穩(wěn)態(tài)，其中，節(jié)點46上的電壓保持邏輯高電壓，而節(jié)點48上的電壓保持邏輯低電壓。如果數(shù)據(jù)線54上的信號為邏輯高信號(例如，等于VDD)，則節(jié)點46和48上的電壓最初可以相同，或者至少接近彼此。由于電容C64大于電容C62，所以節(jié)點48的放電慢于節(jié)點46的放電，因此節(jié)點48的電壓下降慢于節(jié)點46的電壓下降。因此，通過使用晶體管28對節(jié)點46和48放電，可以沒有錯誤地達(dá)到第二穩(wěn)態(tài)，其中，節(jié)點46上的電壓為邏輯低電壓，而節(jié)點48上的電壓為邏輯高電壓。因此，通過非對稱設(shè)計，消除了節(jié)點46和48的放電之間的競爭的可能性，這種競爭會在數(shù)據(jù)線54處于邏輯高電壓時引起設(shè)置錯誤的穩(wěn)態(tài)。圖2示出了根據(jù)可選實施例的非對稱讀出放大器20'。除非另有指定，這些實施例中的參考標(biāo)號表示與圖I所示實施例中類似的元件。這些實施例類似于圖I所示的實施例，其中，晶體管22、24、26、34和44是NMOS晶體管，而晶體管28為PMOS晶體管。電容器62和64是非對稱電容器，電容器64的電容C64大于電容器62的電容C62。非對稱讀出放大器20'可以通過晶體管26、34和44被預(yù)充電到邏輯低電壓?？梢酝ㄟ^施加預(yù)充電信號PRE_BAR來啟動預(yù)充電，將圖I所示的預(yù)充電信號PRE反相得到預(yù)充電信號PRE_BAR。
固定電壓VSSI (其可以等于VSS或基本等于VSS)連接至晶體管22?？梢酝ㄟ^電壓源50生成電壓VSSI。因此，如果數(shù)據(jù)線54上的數(shù)據(jù)為邏輯高電壓(例如，等于VDD)，則在節(jié)點46上的電壓(可以接近VSS)和節(jié)點48上的電壓(可以接近VDD)之間存在顯著差異。因此，通過晶體管28的充電，可以沒有錯誤地達(dá)到第一穩(wěn)態(tài)，其中，節(jié)點46上的電壓保持為邏輯低電壓，而節(jié)點48上的電壓保持為邏輯高電壓。如果數(shù)據(jù)線54上的信號為邏輯低信號(例如，等于或接近電壓VSS(OV))，則節(jié)點46和48上的電壓最初可以相同，或者至少彼此接近。由于電容C64大于電容C62，所以節(jié)點48的充電慢于節(jié)點46的充電。因此，通過晶體管28的充電，可以沒有錯誤地達(dá)到第二穩(wěn)態(tài)，其中，節(jié)點46上的電壓為邏輯高電壓，而節(jié)點48上的電壓為邏輯低電壓。因此，通過非對稱讀出放大器20'的非對稱設(shè)計，消除了節(jié)點46和48的放電之間的競爭的可能性，這種競爭會在數(shù)據(jù)線54處于邏輯低電壓時引起設(shè)置錯誤的穩(wěn)態(tài)?？梢酝ㄟ^各種方案實施電容器62和64。例如，圖3示出了示例性方案，其中，通過 金屬層中的金屬線和/或焊盤(形成電容器極板)來形成電容器62和64。電容器62和64的電容器極板可以以任何組合延伸到一個或多個金屬層Ml至Mx中，其中，X是表示頂部金屬層的數(shù)字。電容器可以為金屬絕緣體金屬(MIM)電容器,每個MIM電容器都包括彼此平行的兩個電容器極板?？蛇x地，電容器62和64可以為金屬-氧化物-金屬(MOM)電容器，電容器62和64的每一個都包括第一電容器電極和第二電容器電極。第一和第二電容器電極的每一個都可以包括多個指狀物(未示出)，以交替圖樣設(shè)置第一和第二電容器電極的指狀物?？蛇x地，如圖4所示，電容器62和64可以為由MOS晶體管形成的MOS電容器，每個MOS晶體管的源極和漏極互連。MOS電容器可以為PMOS或NMOS電容器，在該實施例中，電容器64的值(W64xL64)大于電容器62的值(W62xL62)，其中，W64和W62 (未示出)分別是MOS電容器64和62的柵極寬度，L64和L62分別是是MOS電容器64和62的柵極長度。此外，(W64xL64) / (W62xL62)大于1，可以大于I. 2，大于I. 5，或者大于2. O。在又一實施例中，可以以阱電容器的形式來形成電容器62和64，其可以為形成在阱區(qū)域和各個襯底(具有與阱區(qū)域相反的導(dǎo)電類型)之間的結(jié)電容器。在又一實施例中，電容器62和64可以為接觸至多晶娃電容器,其包括用作一個電容器板的多晶娃線(未不出)和用作另一電容器極板的接觸插塞(未示出)。在實施例中，使用非對稱讀出放大器，可以實現(xiàn)可靠的讀出。性能的改進(jìn)可以不需要額外的芯片面積。與要求附加基準(zhǔn)存儲列和基準(zhǔn)電壓發(fā)生器的傳統(tǒng)讀出放大器相比，實施例的芯片面積消耗較小。當(dāng)根據(jù)實施例形成第一米樣存儲器宏(其中，米樣存儲器宏包括I兆存儲單元和圖I所示對應(yīng)的非對稱讀出放大器)時，第一采樣存儲器宏的總芯片面積大約為使用傳統(tǒng)差分設(shè)計形成的第二采樣存儲器宏所要求的總芯片面積的90%，其中，第二采樣存儲器宏包括I兆存儲單元以及對應(yīng)的讀出放大器、基準(zhǔn)存儲列和基準(zhǔn)電壓發(fā)生器。根據(jù)實施例，一種電路，包括第一反相器，包括第一 PMOS晶體管和第一 NMOS晶體管；第二反相器，包括第二 PMOS晶體管和第二 NMOS晶體管；第一節(jié)點，連接至第一 PMOS晶體管和第一 NMOS晶體管的柵極以及第二 PMOS晶體管和第二 NMOS晶體管的漏極；第二節(jié)點，連接至第二 PMOS晶體管的柵極和第二 NMOS晶體管的柵極以及第一 PMOS晶體管的漏極和第一 NMOS晶體管的漏極；第一電容器，具有第一電容，連接至第一節(jié)點；以及第二電容器，具有第二電容，連接至第二節(jié)點，其中，第二電容大于第一電容。根據(jù)其他實施例，一種電路，包括存儲器陣列；數(shù)據(jù)線，被配置為接收來自存儲器陣列的位線的信號；數(shù)據(jù)鎖存器；第一節(jié)點和第二節(jié)點，其中，第一節(jié)點和第二節(jié)點是數(shù)據(jù)鎖存器的互補節(jié)點；第一電容器，具有第一電容，連接至第一節(jié)點；第二電容器，具有第二電容，連接至第二節(jié)點，其中，第二電容大于第一電容；電壓源，被配置為將固定電壓提供給電壓源的輸出；第一數(shù)據(jù)輸入晶體管，包括連接至電壓源的輸出的第一源極/漏極區(qū)域和連接至第一節(jié)點的第二源極/漏極區(qū)域；以及第二數(shù)據(jù)輸入晶體管，包括連接至數(shù)據(jù)線的第一源極/漏極區(qū)域和連接至第二節(jié)點的第二源極/漏極區(qū)域。根據(jù)又一實施例，一種用于從存儲器讀取的方法包括將讀出放大器的第一節(jié)點和第二節(jié)點預(yù)充電到相同電壓,其中，第一節(jié)點通過第一電容器連接至電源節(jié)點，第二節(jié)點通過第二電容器連接至電源節(jié)點，并且其中，第一電容器的第一電容小于第二電容器的第二電容；將來自存儲器的位線的電壓接收到數(shù)據(jù)線中；在接收電壓的步驟之后，導(dǎo)通第一晶體管以將固定電壓接收到讀出放大器中，其中，固定電壓連接至讀出放大器中的第一節(jié)點；以及在執(zhí)行導(dǎo)通第一晶體管的步驟的時刻，第二晶體管同時導(dǎo)通以將電壓接收到讀出放大器中，其中，電壓被接收到讀出放大器的第二節(jié)點。盡管已經(jīng)詳細(xì)描述了實施例及其優(yōu)點，但應(yīng)該理解，在不背離由所附權(quán)利要求限定的實施例的精神和范圍的情況下，可以進(jìn)行各種改變、替換和修改。此外，本申請的范圍不被限制為在該說明書中描述的處理、機器、制造以及物質(zhì)、裝置、方法和步驟的組合的特定實施例。本領(lǐng)域的技術(shù)人員可以根據(jù)本公開容易地理解現(xiàn)有或稍后開發(fā)的執(zhí)行與本文所描述的對應(yīng)實施例的相同功能或?qū)崿F(xiàn)基本相同結(jié)果的處理、機器、制造以及物質(zhì)、裝置、方 法和步驟的組合。因此，所附權(quán)利要求用于在它們的范圍內(nèi)包括這些處理、機器、制造以及物質(zhì)、裝置、方法和步驟的組合。此外，每個權(quán)利要求都組成獨立的實施例，并且各種權(quán)利要求和實施例的組合都在本公開的范圍內(nèi)。
權(quán)利要求
1.一種電路,包括 第一反相器，包括第一 PMOS晶體管和第一 NMOS晶體管； 第二反相器，包括第二 PMOS晶體管和第二 NMOS晶體管； 第一節(jié)點，連接至所述第一 PMOS晶體管的柵極和所述第一 NMOS晶體管的柵極以及所述第二 PMOS晶體管的漏極和所述第二 NMOS晶體管的漏極； 第二節(jié)點，連接至所述第二 PMOS晶體管的柵極和所述第二 NMOS晶體管的柵極以及所述第一 PMOS晶體管的漏極和所述第一 NMOS晶體管的漏極； 第一電容器，具有第一電容，連接至所述第一節(jié)點；以及 第二電容器，具有第二電容，連接至所述第二節(jié)點，其中，所述第二電容大于所述第一電容。
2.根據(jù)權(quán)利要求I所述的電路，進(jìn)一步包括 電壓源，被配置為向所述電壓源的輸出提供固定電壓； 存儲器陣列； 數(shù)據(jù)線，連接至所述存儲器陣列的位線； 第一數(shù)據(jù)輸入晶體管，包括連接至所述電壓源的輸出的第一源極/漏極區(qū)域和連接至所述第一節(jié)點的第二源極/漏極區(qū)域；以及 第二數(shù)據(jù)輸入晶體管，包括連接至所述數(shù)據(jù)線的第一源極/漏極區(qū)域和連接至所述第二節(jié)點的第二源極/漏極區(qū)域。
3.根據(jù)權(quán)利要求2所述的電路，其中，所述固定電壓是邏輯高電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VSS節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VSS節(jié)點之間，或者 其中，所述固定電壓是邏輯低電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VDD節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VDD節(jié)點之間。
4.根據(jù)權(quán)利要求I所述的電路，其中，所述第二電容與所述第一電容的比率大于約I.5,或者 其中，所述第一電容器和所述第二電容器由作為電容器極板的金屬線形成，所述金屬線在包括所述電路的相應(yīng)芯片的金屬層中，或者 其中，所述第一電容器和所述第二電容器由MOS晶體管形成，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。
5.—種電路,包括 存儲器陣列； 數(shù)據(jù)線，被配置為接收來自所述存儲器陣列的位線的信號； 數(shù)據(jù)鎖存器； 第一節(jié)點和第二節(jié)點，其中，所述第一節(jié)點和所述第二節(jié)點是所述數(shù)據(jù)鎖存器的互補節(jié)點； 第一電容器，具有第一電容，連接至所述第一節(jié)點； 第二電容器，具有第二電容，連接至所述第二節(jié)點，其中，所述第二電容大于所述第一電容； 電壓源，被配置為將固定電壓提供給所述電壓源的輸出；第一數(shù)據(jù)輸入晶體管，包括連接至所述電壓源的輸出的第一源極/漏極區(qū)域和連接至所述第一節(jié)點的第二源極/漏極區(qū)域；以及 第二數(shù)據(jù)輸入晶體管，包括連接至所述數(shù)據(jù)線的第一源極/漏極區(qū)域和連接至所述第二節(jié)點的第二源極/漏極區(qū)域。
6.根據(jù)權(quán)利要求5所述的電路，其中，所述數(shù)據(jù)鎖存器包括第一反相器和第二反相器，所述第一節(jié)點連接至所述第二反相器中的晶體管的柵極，所述第二節(jié)點連接至所述第一反相器中的晶體管的柵極，或者 進(jìn)一步包括 第一預(yù)充電MOS晶體管，包括連接至所述第一節(jié)點的漏極和連接至電源節(jié)點的源極；第二預(yù)充電MOS晶體管，包括連接至所述第二節(jié)點的漏極和連接至所述電源節(jié)點的源 極，所述電源節(jié)點處于基本等于所述固定電壓的電壓；以及 第三預(yù)充電MOS晶體管，包括連接至所述第一節(jié)點的漏極和連接至所述第二節(jié)點的源極，或者 其中，所述固定電壓是VDD電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VSS節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VSS節(jié)點之間，或者 其中，所述固定電壓是VSS電壓，并且其中，所述第一電容器連接在所述第一節(jié)點和VDD節(jié)點之間，所述第二電容器連接在所述第二節(jié)點和所述VDD節(jié)點之間，或者其中，所述第二電容與所述第一電容的比率大于約I. 5，或者其中，所述第一電容器和所述第二電容器由作為電容器極板的金屬線形成，或者其中，所述第一電容器和所述第二電容器由MOS晶體管形成，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。
7.一種用于從存儲器讀取的方法，所述方法包括 將讀出放大器的第一節(jié)點和第二節(jié)點預(yù)充電到相同電壓，其中，所述第一節(jié)點通過第一電容器連接至電源節(jié)點，所述第二節(jié)點通過第二電容器連接至所述電源節(jié)點，并且其中，所述第一電容器的第一電容小于所述第二電容器的第二電容； 將來自存儲器的位線的電壓接收到數(shù)據(jù)線中； 在接收所述電壓的步驟之后，導(dǎo)通第一晶體管以將固定電壓接收到所述讀出放大器中，其中，所述固定電壓連接至所述讀出放大器中的所述第一節(jié)點；以及 在執(zhí)行導(dǎo)通所述第一晶體管的步驟的時刻，第二晶體管同時導(dǎo)通以將電壓接收到所述讀出放大器中，其中，所述電壓被接收到所述第二節(jié)點。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述固定電壓是基本等于所述相同電壓的邏輯高電壓，并且其中，所述方法進(jìn)一步包括在導(dǎo)通所述第一晶體管和所述第二晶體管的步驟之后，對所述第一節(jié)點和所述第二節(jié)點進(jìn)行放電直到所述讀出放大器進(jìn)入穩(wěn)定狀態(tài)。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述固定電壓是基本等于所述相同電壓的邏輯低電壓，并且其中，所述方法進(jìn)一步包括在導(dǎo)通所述第一晶體管和所述第二晶體管的步驟之后，對所述第一節(jié)點和所述第二節(jié)點進(jìn)行充電直到所述讀出放大器進(jìn)入穩(wěn)定狀態(tài)，或者 其中，所述第二電容與所述第一電容的比率大于約I. 5。
10.根據(jù)權(quán)利要求7所述的方法，其中，所述第一電容器和所述第二電容器包括MOS晶體管，所述MOS晶體管的源極區(qū)域連接至相應(yīng)MOS晶體管的漏極區(qū)域。
全文摘要
一種電路，包括第一反相器，包括第一PMOS晶體管和第一NMOS晶體管；第二反相器，包括第二PMOS晶體管和第二NMOS晶體管；第一節(jié)點，連接至第一PMOS晶體管和第一NMOS晶體管的柵極以及第二PMOS晶體管和第二NMOS晶體管的漏極；第二節(jié)點，連接至第二PMOS晶體管的柵極和第二NMOS晶體管的柵極以及第一PMOS晶體管的漏極和第一NMOS晶體管的漏極；第一電容器，具有第一電容，連接至第一節(jié)點；以及第二電容器，具有第二電容，連接至第二節(jié)點，其中，第二電容大于第一電容。本發(fā)明還提出了一種非對稱讀出放大器設(shè)計。
文檔編號G11C7/06GK102646440SQ20121003349
公開日2012年8月22日 申請日期2012年2月15日 優(yōu)先權(quán)日2011年2月18日
發(fā)明者吳經(jīng)緯, 李政宏, 陳冠廷 申請人:臺灣積體電路制造股份有限公司