專利名稱：用于電阻式存儲(chǔ)器的高速感測的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及感測存儲(chǔ)于電阻式存儲(chǔ)器裝置的単元中的數(shù)據(jù)值。
背景技術(shù)：
使計(jì)算系統(tǒng)執(zhí)行操作所需要的時(shí)間常常為計(jì)算系統(tǒng)的處理器的速度及計(jì)算系統(tǒng)的存儲(chǔ)器系統(tǒng)的速度的函數(shù)。為了跟上越來越快速的處理器，需要増加可從存儲(chǔ)器檢索指令及數(shù)據(jù)的速度。在電阻式存儲(chǔ)器裝置的單元(例如，磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元或自旋カ矩轉(zhuǎn)移MRAM (STT MRAM)単元)中，讀取存儲(chǔ)于所述單元的電阻式存儲(chǔ)器元件中的數(shù)據(jù)值涉及使“數(shù)據(jù)電流”傳遞通過電阻式存儲(chǔ)器元件。將數(shù)據(jù)電流與“參考電流”進(jìn)行比絞，“參考電流”表示傳遞通過經(jīng)設(shè)定為高數(shù)據(jù)值的參考電阻式存儲(chǔ)器元件與經(jīng)設(shè)定為低數(shù)據(jù)值的參考電阻式存儲(chǔ)器元件的電流的平均值。將數(shù)據(jù)電流與參考電流進(jìn)行比較指示電阻式存儲(chǔ)器元件是存儲(chǔ)高數(shù)據(jù)值還是存儲(chǔ)低數(shù)據(jù)值。讀取所存儲(chǔ)數(shù)據(jù)值涉及使用感測放大器以將數(shù)據(jù)電流與參考電流進(jìn)行比較且以產(chǎn)生輸出電壓，輸出電壓指示所存儲(chǔ)數(shù)據(jù)值是高數(shù)據(jù)值還是低數(shù)據(jù)值。在此系統(tǒng)中，分配使感測放大器通過產(chǎn)生達(dá)到指示所存儲(chǔ)數(shù)據(jù)值的閾值的輸出電壓而對數(shù)據(jù)電流及參考電流作出響應(yīng)的時(shí)間。隨著存儲(chǔ)器裝置越來越小型化(且因此可越來越傾向于存儲(chǔ)器裝置的生產(chǎn)的エ藝變化)，表示作為高數(shù)據(jù)值的所存儲(chǔ)數(shù)據(jù)值與作為低數(shù)據(jù)值的所存儲(chǔ)數(shù)據(jù)值之間的差的閾值可增加以適應(yīng)增加的噪聲及エ藝變化。較高閾值導(dǎo)致使感測放大器產(chǎn)生數(shù)據(jù)輸出的較大時(shí)間，從而導(dǎo)致讀取數(shù)據(jù)值的較長時(shí)間及計(jì)算系統(tǒng)的處理吞吐量減少。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例使用ー個(gè)或ー個(gè)以上增益級以產(chǎn)生輸出電壓，所述輸出電壓表不數(shù)據(jù)單元的電阻式存儲(chǔ)器元件是存儲(chǔ)高數(shù)據(jù)值還是存儲(chǔ)低數(shù)據(jù)值。響應(yīng)于接收表示傳遞通過電阻式存儲(chǔ)器元件的數(shù)據(jù)電流的第一單端輸出電壓，増益級將所述第一單端輸出電壓朝向供應(yīng)電壓(對于表示高數(shù)據(jù)值的數(shù)據(jù)電流)或朝向接地(對于表示低數(shù)據(jù)值的數(shù)據(jù)電流)進(jìn)行放大。所述增益級快速地對所述數(shù)據(jù)電流作出響應(yīng)以產(chǎn)生第二單端輸出電壓，所述第二單端輸出電壓響應(yīng)于所述數(shù)據(jù)電流而快速地且急劇地分岐。在特定實(shí)施例中，一種設(shè)備包括感測電路。所述感測電路包括第一放大器級，所述第一放大器級經(jīng)配置以將通過存儲(chǔ)器単元的第一電阻式存儲(chǔ)器元件的第一電流轉(zhuǎn)換成第一單端輸出電壓。所述感測電路包括第二放大器級，所述第二放大器級經(jīng)配置以放大所述第一放大器級的所述第一單端輸出電壓以產(chǎn)生第二單端輸出電壓。在另ー特定實(shí)施例中，ー種感測電路包括第一放大器裝置，所述第一放大器裝置用于基于傳遞通過電阻式存儲(chǔ)器単元的第一電流而產(chǎn)生第一單端輸出電壓。所述感測電路還包括第二放大器裝置，所述第二放大器裝置用于放大所述第一單端輸出電壓以產(chǎn)生第二
6單端輸出電壓。所述第二單端輸出電壓表示所述電阻式存儲(chǔ)器単元的數(shù)據(jù)輸出。在另ー特定實(shí)施例中，ー種方法包括放大對應(yīng)于表示所存儲(chǔ)數(shù)據(jù)值的通過電阻式存儲(chǔ)器元件的電流的第一單端輸出電壓。放大所述第一單端輸出電壓以產(chǎn)生第二單端輸出電壓。所述第二單端輸出電壓指示所述所存儲(chǔ)數(shù)據(jù)值。所述所掲示實(shí)施例中的至少ー者所提供的ー個(gè)特定優(yōu)點(diǎn)是減少使感測放大器感測表示所存儲(chǔ)數(shù)據(jù)值的電壓已從參考電壓分岐以識別所存儲(chǔ)數(shù)據(jù)值的時(shí)間。放大表示流動(dòng)通過電阻式存儲(chǔ)器元件的電流電平的第一單端電壓輸出的增益級或放大器在各軌之間快速地驅(qū)動(dòng)第二單端輸出電壓(即，到供應(yīng)電壓的電平或接地的電平)，以快速地提供輸出以識別所存儲(chǔ)數(shù)據(jù)值。在審閱整個(gè)申請案之后，本發(fā)明的其它方面、優(yōu)點(diǎn)及特征將變得顯而易見，整個(gè)申請案包括以下部分


具體實(shí)施方式
及權(quán)利要求書。

圖I為包括具有第二放大器級的感測電路的系統(tǒng)的特定說明性實(shí)施例的圖，第二放大器級經(jīng)配置以放大表示存儲(chǔ)于電阻式存儲(chǔ)器単元中的數(shù)據(jù)值的第一單端輸出電壓且以產(chǎn)生指示所存儲(chǔ)數(shù)據(jù)值的輸出電壓；圖2為具有増益電路的系統(tǒng)的特定說明性實(shí)施例的圖，増益電路用以響應(yīng)于接收表不存儲(chǔ)于電阻式存儲(chǔ)器單兀中的數(shù)據(jù)值的第一單端輸出電壓而產(chǎn)生輸出電壓；圖3為圖2的系統(tǒng)的元件的電路特性的特定實(shí)施例的ー對曲線圖；圖4為展示差分放大電路的時(shí)序與圖I及2的單端放大系統(tǒng)的時(shí)序的時(shí)序圖；圖5為具有増益電路的系統(tǒng)的特定說明性實(shí)施例的框圖，増益電路用以響應(yīng)于傳遞通過電阻式存儲(chǔ)器元件的電流而產(chǎn)生輸出電壓；圖6為放大第一單端輸出電壓以產(chǎn)生第二開端輸出電壓以便確定來自電阻式存儲(chǔ)器元件的所存儲(chǔ)數(shù)據(jù)值的方法的特定說明性實(shí)施例的流程圖；圖7為包括基于電阻的存儲(chǔ)器的無線通信裝置的特定實(shí)施例的框圖，基于電阻的存儲(chǔ)器具有對單端輸出電壓作出響應(yīng)的放大器；及圖8為說明供具有基于電阻的存儲(chǔ)器及對單端輸出電壓作出響應(yīng)的放大器的裝置使用的制造過程的數(shù)據(jù)流程圖。
具體實(shí)施例方式參看圖1，描繪感測電路的第一說明性實(shí)施例，且將其大體上表示為100。感測電路100包括耦合到第二放大器級130的第一放大器級110。第一放大器級110經(jīng)配置以將通過存儲(chǔ)器単元112的第一電阻式存儲(chǔ)器元件114的電流116轉(zhuǎn)換成第一“單端”輸出電壓120。與包括彼此進(jìn)行比較的兩個(gè)信號的差分信號相比較，可在將信號與固定電壓(例如，接地電壓)進(jìn)行比較時(shí)將所述信號稱為單端的。第二放大器級130經(jīng)配置以放大第一放大器級110的第一單端輸出電壓120以產(chǎn)生第二單端輸出電壓140。第二單端輸出電壓140指示第一電阻式存儲(chǔ)器元件114的數(shù)據(jù)值。響應(yīng)于第一電阻式存儲(chǔ)器元件114具有第ー電阻，第二單端輸出電壓140大致上等于接地電壓。另ー方面，響應(yīng)于第一電阻式存儲(chǔ)器元件114具有第二電阻，第二單端輸出電壓140大致上等于第二放大器級130的供應(yīng)電壓。第二放大器級130經(jīng)配置以放大第一單端輸出電壓120，而非放大差分信號，以產(chǎn)生輸出。換句話說，第二放大器級130經(jīng)配置以執(zhí)行單端輸出電壓放大，而非差分放大。在不等待相應(yīng)輸入電壓安定且不等待輸出電壓從參考電壓分歧(如在差分放大器中所執(zhí)行)的情況下，電流116的改變快速地導(dǎo)致第一單端輸出電壓120的改變。電流116及單端輸出電壓120的改變又導(dǎo)致第二單端輸出電壓140的立即或大致上立即改變。因此，第二放大器級130可使得能夠在無與差分感測放大器或其它差分電壓比較相關(guān)聯(lián)的延遲的情況下產(chǎn)生第二單端輸出電壓140。在特定實(shí)施例中，存儲(chǔ)器單元112為基于電阻的存儲(chǔ)器的存儲(chǔ)器單元。舉例來說，存儲(chǔ)器単元112可為磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)的部分。作為另ー實(shí)例，存儲(chǔ)器単元112可為自旋力矩轉(zhuǎn)移MRAM(STT-MRAM)裝置的部分。在特定實(shí)施例中，電阻式存儲(chǔ)器元件114可包括磁性隧道結(jié)(MTJ)裝置或垂直MTJ裝置。舉例來說，MTJ裝置可經(jīng)編程以具有表示第一數(shù)據(jù)值的第一電阻或表示第二數(shù)據(jù)值的第二電阻。因而，電流116的值可對應(yīng)于存儲(chǔ)于電阻式存儲(chǔ)器元件114處的數(shù)據(jù)值。第一放大器級110經(jīng)配置以響應(yīng)于電流116的值而產(chǎn)生第一單端輸出電壓120。與當(dāng)存儲(chǔ)器単元112的電阻式存儲(chǔ)器元件114具有低電阻值(其實(shí)現(xiàn)跨越電阻式存儲(chǔ)器元件114的較大電壓降)時(shí)引起的第一單端輸出電壓120的較低值相比較，當(dāng)存儲(chǔ)器単元112的電阻式存儲(chǔ)器元件114具有高電阻值且因此將較大電阻提供到跨越電阻式存儲(chǔ)器元件114的高電壓降時(shí)，第一單端輸出電壓120將具有較高值。因而，第一單端輸出電壓120具有表示存儲(chǔ)于存儲(chǔ)器単元112的電阻式存儲(chǔ)器元件114處的數(shù)據(jù)值的電壓電平。第二放大器級130通過在不執(zhí)行差分放大操作的情況下放大第一單端輸出電壓120而產(chǎn)生第二單端輸出電壓140。舉例來說，第二放大器級130可經(jīng)配置以放大第一單端輸出電壓120作為軌到軌輸出信號。因而，當(dāng)?shù)谝粏味溯敵鲭妷?20的第一值對應(yīng)于存儲(chǔ)器単元112的第一數(shù)據(jù)值時(shí)，第二放大器級130在近似供應(yīng)到第二放大器級130的供應(yīng)電壓的電壓下產(chǎn)生第二單端輸出電壓140。相反地，當(dāng)?shù)谝粏味溯敵鲭妷?20的第二值對應(yīng)于存儲(chǔ)器単元112的第二數(shù)據(jù)值時(shí)，第二放大器級130在近似接地電壓的電壓下產(chǎn)生第二單端輸出電壓140。第二放大器級130響應(yīng)于第一單端輸出電壓120而產(chǎn)生第二單端輸出電壓140。因此，與可通過基于差分放大而產(chǎn)生輸出電壓的系統(tǒng)實(shí)現(xiàn)的放大相比，第二放大器級130可在產(chǎn)生輸出時(shí)實(shí)現(xiàn)較快速放大。差分放大系統(tǒng)可在產(chǎn)生輸出信號時(shí)強(qiáng)加延遲以允許有充分的時(shí)間來建立輸入電壓電平之間的差分。強(qiáng)加延遲減少了可在電壓電平之間的差分穩(wěn)定化之前引起的寄生輸出信號。相反地，因?yàn)榈诙糯笃骷?30經(jīng)配置以放大第一單端輸出電壓120，所以不強(qiáng)加延遲來建立差分輸出?？稍趯㈦娏?16施加到存儲(chǔ)器単元112的電阻式存儲(chǔ)器元件114之后立即或大致上立即產(chǎn)生第二單端輸出電壓140。因此，與包括差分感測放大器或以另外方式將放大器級的輸出與參考電壓進(jìn)行比較的放大器級相比，第二放大器級130可提供較快速響應(yīng)。除了快速響應(yīng)時(shí)間以外，第二放大器級130還可使得能夠在差分放大器可能不能夠讀取所存儲(chǔ)數(shù)據(jù)值時(shí)讀取所述所存儲(chǔ)數(shù)據(jù)值。舉例來說，當(dāng)存儲(chǔ)器単元112的電阻式存儲(chǔ)器元件114為存儲(chǔ)數(shù)據(jù)值的MTJ吋，MTJ的隧道磁阻(TMR)為呈反平行配置的電阻式存儲(chǔ)器元件114的電阻(Rap)與呈平行配置的電阻式存儲(chǔ)器元件114的電阻(Rp)之間的差與Rp的比率的函數(shù)，如方程式(I)所給出
TMR= (Rap-Rp) /Rp (I)任何給定磁阻式存儲(chǔ)器元件的TMR均可為固定量。因此，在電流傳遞通過呈反平行配置的磁阻式存儲(chǔ)器元件時(shí)的電壓輸出與電流傳遞通過呈平行配置的磁阻式存儲(chǔ)器元件時(shí)的電壓輸出之間通常存在固定差分。如果使用差分放大器來讀取所存儲(chǔ)數(shù)據(jù)值，則由于過程按比例縮放，存在差分放大器可具有大于由讀取磁阻式存儲(chǔ)器元件中的所存儲(chǔ)值引·起的所得電壓差分的固有電壓偏移的可能性。在此情況下，差分放大器可能不能夠準(zhǔn)確地讀取存儲(chǔ)于磁阻式存儲(chǔ)器元件中的值。相反地，即使從第一單端輸出電壓120中的平衡值的移位(如參看圖4進(jìn)ー步描述)未超越可落在差分放大器的電壓偏移內(nèi)的范圍，第二放大器級130也對第一單端輸出電壓120的任何改變作出響應(yīng)。舉例來說，如果第一單端輸出電壓120的第一值對應(yīng)于存儲(chǔ)于電阻式存儲(chǔ)器元件114處的第一數(shù)據(jù)值且第一單端輸出電壓120的第二值對應(yīng)于存儲(chǔ)于電阻式存儲(chǔ)器元件114處的第二數(shù)據(jù)值，則第一電流116的改變可起始從第一單端輸出電壓120的平衡點(diǎn)的立即改變，即使在第一值與第二值之間的差分小于差分放大電壓偏移時(shí)也是如此。第二放大器級130可替換常規(guī)差分放大器，且可消除由于使用差分放大器而有關(guān)的此偏移/差分問題。基于電阻的存儲(chǔ)器的減少功率操作可涉及減少用以將數(shù)據(jù)值寫入到電阻式存儲(chǔ)器元件的寫入能量。因而，可在供應(yīng)電壓減少的情況下執(zhí)行讀取操作以減少讀取電流干擾所存儲(chǔ)數(shù)據(jù)的風(fēng)險(xiǎn)。然而，降低讀取電壓可能會(huì)導(dǎo)致第一單端輸出電壓120的值之間的差分減少，其可能不足以致使第二放大器級130在接地電壓與第二放大器級130的供應(yīng)電壓之間軌到軌地驅(qū)動(dòng)第二單端輸出電壓140。然而，如參看圖5進(jìn)ー步描述，可使放大器級級聯(lián)以導(dǎo)致軌到軌或更高差分化輸出電壓。舉例來說，第二放大器級130的第二單端輸出電壓140可為到第三放大器級(圖I中未展示)的輸入。盡管第二單端輸出電壓140可能不輸出軌到軌輸出值，但與第一單端輸出電壓120相比,第二單端輸出電壓140可具有較大差分化，且因此，可足以驅(qū)動(dòng)第三放大器級以從軌到軌產(chǎn)生第三單端輸出電壓(圖I中也未展示)。每ー放大器級可僅添加?xùn)艠O延遲，與常規(guī)差分放大器延遲相比，所述柵極延遲為顯著較短延遲。因此，可使多個(gè)增益級級聯(lián)以在大于可使用差分放大器級實(shí)現(xiàn)的速度的速度下提供軌到軌電壓輸出。因而，與常規(guī)感測放大器相比較，感測電路100可使得能夠以改進(jìn)的速度進(jìn)行操作。另外，感測電路100避免由常規(guī)差分放大器的電壓偏移増加(其由過程按比例縮放引起)呈現(xiàn)的挑戰(zhàn)。另外，感測電路100使用級聯(lián)增益級作為說明性實(shí)例而使得能夠在減少的供應(yīng)電壓下(例如，在I. 2伏特供應(yīng)電壓下)進(jìn)行讀取操作，以向讀取単元提供軌到軌放大，而不干擾經(jīng)設(shè)計(jì)成使用減少的寫入能量進(jìn)行操作以用于較低功率操作的系統(tǒng)中的所存儲(chǔ)數(shù)據(jù)值。參看圖2，描繪感測電路的第二說明性實(shí)施例，且將其大體上表示為200。感測電路200包括耦合到參考電流感測電路202且耦合到數(shù)據(jù)電流感測電路240的增益電路250。參考電流感測電路202包括參考單元219,參考單元219包括參考對208,參考對208包括電阻式存儲(chǔ)器元件216及226。參考電流感測電路202還包括第一參考路徑210及第ニ參考路徑220。第一參考路徑210包括負(fù)載裝置，例如P溝道金屬氧化物半導(dǎo)體(PMOS)場效應(yīng)晶體管(P-FET)負(fù)載212。P-FET負(fù)載212耦合到第一參考節(jié)點(diǎn)221，第一參考節(jié)點(diǎn)221又耦合到箝位晶體管214。讀取啟用晶體管213耦合到箝位晶體管214。位線多路復(fù)用器(mux)晶體管215耦合到讀取啟用晶體管213。讀取啟用晶體管213的柵極耦合到讀取線227。電阻元件216具有對應(yīng)于基于電阻的存儲(chǔ)器元件的邏輯“I”狀態(tài)的電阻R1，所述基于電阻的存儲(chǔ)器元件耦合到位線多路復(fù)用器晶體管215。存取晶體管218耦合到電阻元件216，且由表示到存取晶體管218、228及248的共同柵極電壓的共同信號Vrwl控制。第二參考路徑220包括負(fù)載裝置，例如P-FET負(fù)載222。P-FET負(fù)載222耦合到第一參考節(jié)點(diǎn)221，第一參考節(jié)點(diǎn)221又耦合到箝位晶體管224。讀取啟用晶體管223耦合到箝位晶體管224。位線多路復(fù)用器晶體管225耦合到讀取啟用晶體管223。讀取啟用晶體管223的柵極耦合到讀取線227。電阻元件226具有對應(yīng)于基于電阻的存儲(chǔ)器元件的邏輯“O”狀態(tài)的電阻R0，所述基于電阻的存儲(chǔ)器元件耦合到位線多路復(fù)用器晶體管225。存取晶體管228耦合到電阻元件226，且也由共同信號Vrwl控制。數(shù)據(jù)電流感測電路240包括単一數(shù)據(jù)路徑241。數(shù)據(jù)路徑241包括負(fù)載裝置，例如P-FET負(fù)載242。P-FET負(fù)載242耦合到第二參考節(jié)點(diǎn)264，第二參考節(jié)點(diǎn)264又耦合到箝位晶體管244。讀取啟用晶體管243耦合到箝位晶體管244。位線多路復(fù)用器晶體管245耦合到讀取啟用晶體管243?；陔娮璧拇鎯?chǔ)器元件246具有對應(yīng)于基于電阻的存儲(chǔ)器元件的邏輯狀態(tài)的電阻R，且耦合到位線多路復(fù)用器晶體管245。存取晶體管248耦合到基于電阻的存儲(chǔ)器元件246，且由共同信號Vrwl控制。數(shù)據(jù)單元229包括數(shù)據(jù)路徑241的基于電阻的存儲(chǔ)器元件246及存取晶體管248。第二參考節(jié)點(diǎn)264處的電壓為第一單端輸出電壓249，第一單端輸出電壓249對表示數(shù)據(jù)單元229的所存儲(chǔ)數(shù)據(jù)值的流動(dòng)通過基于電阻的存儲(chǔ)器元件246的第一電流211作出響應(yīng)。増益電路250(類似于參考電流感測電路202的路徑210及220以及數(shù)據(jù)電流感測電路240的數(shù)據(jù)路徑241)包括P-FET負(fù)載252及讀取啟用晶體管253。増益裝置260被說明為第一 NMOS晶體管260，其中漏極耦合到P-FET負(fù)載252的源極，源極耦合到讀取啟用晶體管253的漏極，且柵極耦合到第二參考節(jié)點(diǎn)264。増益裝置260對第一單端輸出電壓249作出響應(yīng)。在一個(gè)實(shí)施例中，P-FET負(fù)載252具有對參考電壓作出響應(yīng)的柵極、耦合到電壓供應(yīng)器201的漏極及耦合到第一 NMOS晶體管260的漏極的源扱。讀取啟用晶體管253的柵極耦合到讀取線227，以將第一 NMOS晶體管260的源極選擇性地耦合到接地。當(dāng)啟用讀取線227時(shí)，在NMOS增益晶體管260的漏極處讀取第二單端輸出電壓259。增益電路250還包括鎖存器270，鎖存器270具有接收第二單端輸出電壓259的輸入272。鎖存器270還具有可供讀取所鎖存數(shù)據(jù)d_out3 280的輸出274。鎖存器270包括時(shí)鐘輸入276。鎖存器270的時(shí)鐘輸入276 (如同參考電流感測電路202的讀取啟用晶體管read_en 213及223以及數(shù)據(jù)電流感測電路240的讀取啟用晶體管read_en 243)耦合到讀取線227。鎖存器270經(jīng)時(shí)控以在讀取啟用信號為作用中時(shí)存儲(chǔ)第二單端輸出電壓259。通常，路徑210、220、240中的每ー者的對應(yīng)組件可具有類似配置且可以大致上類似方式進(jìn)行操作。箝位晶體管214、224及244中的每ー者用以基于信號Vclamp 254而限制通過相應(yīng)路徑210、220及241的電流及電壓。信號Vclamp 254表示使得箝位晶體管214、224及244能夠充當(dāng)箝位晶體管的共同柵極電壓。存取晶體管218、228及248中的每ー者選擇性地允許基于表示到存取晶體管218、228及248的共同柵極電壓的共同信號Vrwl而使電流流動(dòng)通過相應(yīng)路徑210、220及241。
P-FET負(fù)載裝置212、222及242中的每ー者的柵極耦合到第一參考節(jié)點(diǎn)221。因此，P-FET負(fù)載裝置212、222及242中的每ー者的柵極電壓為參考電壓Vref247。因?yàn)閰⒖茧娏鞲袦y電路202的操作電流為包括電阻元件216及226的參考對208的平均電流，所以Vref 247在傳遞通過包括存儲(chǔ)高數(shù)據(jù)值的電阻式存儲(chǔ)器元件的路徑的電壓與傳遞通過包括存儲(chǔ)低數(shù)據(jù)值的電阻式存儲(chǔ)器元件的路徑的電壓之間進(jìn)行描畫。由數(shù)據(jù)電流感測電路240產(chǎn)生的第一單端輸出電壓249指示數(shù)據(jù)單元209中的電阻式存儲(chǔ)器元件246是表示高邏輯值還是表示低邏輯值。第二單端輸出電壓259響應(yīng)于第一單端輸出電壓249而提供經(jīng)放大輸出信號。將第二單端輸出電壓259在增益電路250的供應(yīng)電壓201與接地203之間進(jìn)行“軌到軌”驅(qū)動(dòng)，以提供表示所存儲(chǔ)數(shù)據(jù)值的明確差分化電壓。因此，第一 NMOS晶體管260充當(dāng)?shù)谝粏味溯敵鲭妷?49的放大器，其中在第一NMOS晶體管260的漏極處的輸出d_out2 259為第二單端輸出電壓(即，d_out2 259不為差分電壓對的部分)。讀取啟用晶體管253具有對讀取線227作出響應(yīng)的柵極，以將第一NMOS晶體管260的源極耦合到接地。取決于第一單端輸出電壓d_outl 249，將對第二單端輸出電壓d_out2 259朝向供應(yīng)電壓201或接地203進(jìn)行驅(qū)動(dòng)。當(dāng)啟用讀取線227時(shí)，在NMOS增益晶體管260的漏極處讀取第二單端輸出電壓259。增益電路250可在單ー NMOS裝置對NMOS裝置的柵極處的輸入作出響應(yīng)的速度下放大第一單端輸出電壓249。因此，與執(zhí)行電壓信號的比較(如可在常規(guī)感測電路中所執(zhí)行)的感測放大器的響應(yīng)相比，增益電路250的響應(yīng)可快得多。參看圖3，說明圖2所描繪的系統(tǒng)的電路特性的特定說明性實(shí)施例，且將其大體上表示為300。電路特性300被說明為包括增益電路250的轉(zhuǎn)移曲線302，且還包括對應(yīng)于數(shù)據(jù)電流感測電路240及參考電流感測電路202的負(fù)載線特性的負(fù)載線圖304。負(fù)載線圖304包括第一跡線310，其對應(yīng)于在電阻式存儲(chǔ)器元件246具有第一數(shù)據(jù)值時(shí)圖2的數(shù)據(jù)單元209的電流-電壓特性；及第二跡線312，其說明在基于電阻的存儲(chǔ)器元件246具有第二數(shù)據(jù)值時(shí)數(shù)據(jù)單元209的第二電流-電壓特性。跡線314說明歸因于P-FET負(fù)載222的偏置(因?yàn)镻-FET負(fù)載222的漏極耦合到節(jié)點(diǎn)221)而具有類ニ極管行為的參考電流感測電路202的負(fù)載特性。跡線314說明數(shù)據(jù)電流感測電路240的負(fù)載晶體管242的負(fù)載線電流-電壓特性，負(fù)載晶體管242由節(jié)點(diǎn)221處的電壓(如由參考電流感測電路202所產(chǎn)生)偏置。類ニ極管跡線314與數(shù)據(jù)電流感測電路240的P-FET 242的電流-電壓特性的跡線的交叉點(diǎn)指示參考點(diǎn)326。大于參考點(diǎn)326的電壓的輸出電壓可被解譯為存儲(chǔ)于數(shù)據(jù)單元209處的數(shù)據(jù)低值，而小于參考點(diǎn)326的電壓的輸出電壓電平可被解譯為在數(shù)據(jù)單元209處的數(shù)據(jù)高值。負(fù)載線圖304將兩個(gè)操作點(diǎn)322、324指示為穩(wěn)定點(diǎn)，其中通過數(shù)據(jù)單元209的電流(由跡線310及312所指示)等于通過P-FET負(fù)載242的電流(如由負(fù)載跡線314所指示)。操作點(diǎn)322表示存儲(chǔ)于數(shù)據(jù)單元209中的低數(shù)據(jù)值，而操作點(diǎn)324表示存儲(chǔ)于數(shù)據(jù)單元209中的高數(shù)據(jù)值。數(shù)據(jù)低操作點(diǎn)322與數(shù)據(jù)高操作點(diǎn)324之間的電壓差分被說明為對應(yīng)于第一單端輸出電壓的d_outl 249。將第一單端輸出電壓d_outl 249作為輸入電壓而提供到第二級放大器(在圖2中被說明為增益電路250)。轉(zhuǎn)移曲線302指示，在參考電壓326下，在使d_outl 249電壓范圍在數(shù)據(jù)高值與數(shù)據(jù)低值之間分離的情況下，第二放大器級(例如，増益電路250)具有
11平衡點(diǎn)336。平衡點(diǎn)336在第二單端輸出電壓d_out2 259的高電壓電平與低電壓電平之間的大約一半處，其范圍為從大致上接地(例如，O伏持)到供應(yīng)電壓(例如，Vdd)。類似地，增益電路250的轉(zhuǎn)移曲線302指示，在數(shù)據(jù)低操作點(diǎn)322處，d_out2 259在操作點(diǎn)332處處于接地電壓，而在數(shù)據(jù)高操作點(diǎn)324處，增益電路250的輸出在操作點(diǎn)334處處于供應(yīng)電壓。因而，由增益電路250將第一單端輸出電壓d_outl 249從小電壓差放大到較大第ニ單端輸出電壓d_out2 259，其范圍為從接地電壓到供應(yīng)電壓。另外，從增益電路250的轉(zhuǎn)移曲線302可看出，從操作點(diǎn)326的小偏差導(dǎo)致第二單端輸出電壓d_out2 259的大放大，從而導(dǎo)致基于數(shù)據(jù)電流感測電路240的操作點(diǎn)的小增量改變而將第二單端輸出電壓259在兩個(gè)方向上快速地驅(qū)動(dòng)到軌。因此，圖2的感測電路200提供用于電阻式存儲(chǔ)器裝置的高速感測。參看圖4，描繪將差分放大電路的時(shí)序信號與單端放大電路的時(shí)序信號進(jìn)行比較的時(shí)序圖的特定說明性實(shí)施例。第一信號集合400描繪差分放大電路的時(shí)序信號，且第二信號集合401描繪非差分放大系統(tǒng)(例如，圖I的第二放大器級130或圖2的増益電路250)的時(shí)序信號。對于兩個(gè)信號集合400及401，時(shí)鐘信號402被說明為周期性時(shí)序信號。讀取線啟用信號404被說明為在時(shí)鐘信號402已從低轉(zhuǎn)變到高(即，從對應(yīng)于邏輯低值的電壓轉(zhuǎn)變到對應(yīng)于邏輯高值的電壓)之后從低值轉(zhuǎn)變到高值。參考電壓406被說明為在高電壓電平下開始，且在讀取線啟用信號404轉(zhuǎn)變到高之后下降到穩(wěn)固穩(wěn)定電壓電平408，穩(wěn)固穩(wěn)定電壓電平408指示流動(dòng)通過參考電流感測電路202的數(shù)據(jù)O參考元件226及數(shù)據(jù)I參考元件216的平均電流。第一級放大器輸出409 (例如，圖I的第一單端輸出電壓120或圖2的第一單端輸出電壓d_outl 249)被說明為處于初始電壓，其響應(yīng)于時(shí)鐘402從低到高的轉(zhuǎn)變且響應(yīng)于讀取線啟用信號404轉(zhuǎn)變到高而開始轉(zhuǎn)變到較高電壓。響應(yīng)于存儲(chǔ)器単元具有邏輯低值而將第一級放大器輸出409驅(qū)動(dòng)到低邏輯電平410，或響應(yīng)于數(shù)據(jù)單元具有邏輯高值而將第ー級放大器輸出409驅(qū)動(dòng)到高邏輯電平412。應(yīng)注意，對應(yīng)于跡線410及412的邏輯高及邏輯低電壓電平不應(yīng)被解譯為系統(tǒng)接地及系統(tǒng)高供應(yīng)電壓電平，且替代地，跡線410與412之間的電壓差可為對應(yīng)于在MTJ的兩種不同數(shù)據(jù)狀態(tài)下通過MTJ的電流的窄電壓差分。第一級放大器輸出409在電流感測分歧時(shí)間418處開始可測量地分岐。在描繪差分放大系統(tǒng)的第一信號集合400中，與第一級放大器輸出(對于高數(shù)據(jù)值410或?qū)τ诘蛿?shù)據(jù)值412)相比較，感測放大器啟用信號414將從低轉(zhuǎn)變到高以啟用參考信號408的差分放大。感測放大器啟用信號414在時(shí)間420處從低轉(zhuǎn)變到高。在感測放大器啟用414轉(zhuǎn)變到高值之后的時(shí)間處，產(chǎn)生感測放大器輸出416，且感測放大器輸出416被說明為在時(shí)間422處從低值轉(zhuǎn)變到高值。因而，感測放大器啟用414直到形成第一級放大器輸出409與參考電壓408之間的差分之后才在時(shí)間420處轉(zhuǎn)變到高值，使得參考電壓408與第一級放大器輸出409的比較不會(huì)產(chǎn)生寄生信號，寄生信號將導(dǎo)致感測放大器的輸出416的錯(cuò)誤值。相反地，在描繪非差分放大系統(tǒng)的第二信號集合401中，參考電壓406及第ー級放大器輸出409被說明為并置，其中增益輸出低電壓428及增益輸出高電壓426對應(yīng)于圖I的第二放大器級130的第二單端輸出電壓140或圖2的増益電路250的第二單端輸出電壓259。如所說明，在第一級放大器輸出409與參考電壓406之間產(chǎn)生差分時(shí)的時(shí)間420處,在無與差分感測放大器相關(guān)聯(lián)的延遲(由在時(shí)間422處在感測放大器啟用414的轉(zhuǎn)變與感測放大器輸出416的轉(zhuǎn)變之間的時(shí)間At 424說明)的情況下放大第二放大器級130的輸出以接近高電平426或低電平428。因此，與差分應(yīng)用方案的輸出d_0ut (感測)相比，在増益操作期間的較早階段處發(fā)生在時(shí)間420處的數(shù)據(jù)輸出d_0ut (増益)。
圖5為所描繪且大體上表示為500的感測電路的另一特定說明性實(shí)施例的框圖，所述感測電路使用級聯(lián)增益電路以響應(yīng)于傳遞通過電阻式存儲(chǔ)器元件的電流而產(chǎn)生輸出電壓。感測電路500包括耦合到第一増益電路或第二放大器級530的第一放大器級或數(shù)據(jù)電流感測電路110。如參看圖I所描述，第一放大器級110經(jīng)配置以將通過存儲(chǔ)器単元(圖5中未展不)的第一電阻式存儲(chǔ)器兀件的第一電流轉(zhuǎn)換成第一單端輸出電壓120。第二放大器級530經(jīng)配置以放大第一放大器級110的第一單端輸出電壓120以產(chǎn)生第二單端輸出電壓140。第二増益電路或第三放大器級550可經(jīng)配置以接收第二單端輸出電壓140且以放大第二單端輸出電壓140。當(dāng)未鎖存第二單端輸出電壓140 (例如，通過如在圖2中的鎖存器274)時(shí)，使額外放大器級(例如，第三放大器級550)級聯(lián)可用以通過進(jìn)ー步放大單端輸出信號從參考電壓的分歧而進(jìn)一步增加在讀取數(shù)據(jù)值時(shí)的速度。舉例來說，進(jìn)ー步放大第一單端輸出電壓120進(jìn)ー步放大了第一單端輸出電壓120與參考電壓之間的差，進(jìn)而增加數(shù)據(jù)信號的檢測速度?？墒诡~外放大級級聯(lián)以進(jìn)ー步放大單端輸出電壓。圖6為放大第一單端輸出電壓以產(chǎn)生第二單端輸出電壓的方法600的特定說明性實(shí)施例的流程圖?？墒褂脠DI的感測電路100、圖2的感測電路200、圖5的感測電路500、通過ー個(gè)或ー個(gè)以上其它系統(tǒng)或其任何組合來執(zhí)行方法600。在602處，可將負(fù)載施加到電流以產(chǎn)生第一單端輸出電壓。舉例來說，可基于參考電阻對(例如，參考對208)的平均電流而偏置針對電流的P溝道金屬氧化物半導(dǎo)體(PMOS)負(fù)載裝置(例如，圖2的PMOS負(fù)載裝置242)。參考電阻對中的第一電阻元件(例如，圖2的電阻元件226)可經(jīng)配置以表示低邏輯數(shù)據(jù)值，且參考電阻對中的第二電阻元件(例如，電阻元件216)可經(jīng)配置以表示高邏輯數(shù)據(jù)值。第一單端輸出電壓(例如，圖I的第一單端輸出電壓120)對應(yīng)于表不所存儲(chǔ)數(shù)據(jù)值的通過電阻式存儲(chǔ)器元件的電流，例如通過電阻式存儲(chǔ)器元件114的電流116。電阻式存儲(chǔ)器元件可表示磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)或自旋轉(zhuǎn)移カ矩MRAM (STT-MRAM)的單元中的所存儲(chǔ)數(shù)據(jù)值。在604處，放大第一單端輸出電壓以產(chǎn)生第二單端輸出電壓。舉例來說，由第二放大器級130放大圖I的第一單端輸出電壓120以產(chǎn)生第二單端輸出電壓140。第二單端輸出電壓指示所存儲(chǔ)數(shù)據(jù)值。放大第一單端輸出電壓可包括基于所存儲(chǔ)數(shù)據(jù)值而放大第一單端輸出電壓以產(chǎn)生接地電壓或供應(yīng)電壓?？身憫?yīng)于電阻式存儲(chǔ)器元件具有第一電阻而在大致上等于接地電壓的第一電壓電平下呈現(xiàn)第二單端輸出電壓?？身憫?yīng)于電阻式存儲(chǔ)器元件具有第二電阻而在大致上等于供應(yīng)電壓的第二電壓電平下呈現(xiàn)第二單端輸出電壓?？稍诎哂袑Φ谝粏味溯敵鲭妷鹤鞒鲰憫?yīng)的柵極的η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管的放大器級處執(zhí)行放大第一單端輸出電壓。舉例來說，圖2的第一 NMOS晶體管260具有對第一單端輸出電壓d_outl 249作出響應(yīng)的柵極。當(dāng)啟用讀取線時(shí)，可在NMOS晶體管的漏極處讀取第二單端輸出電壓。舉例來說，當(dāng)啟用讀取線227時(shí)，可在第一 NMOS晶體管260的漏極處讀取圖2的第二單端輸出電壓d_out2 259。電流的初始改變可起始從第二單端輸出電壓的平衡點(diǎn)的立即改變，例如關(guān)于圖3的平衡點(diǎn)336所描述?？涉i存第二單端輸出電壓。舉例來說，可在鎖存器270處鎖存圖2的第二單端輸出電壓d_out2 259?？煞糯蟮诙味溯敵鲭妷?。為了說明，可由ー個(gè)或ー個(gè)以上額外增益電路(例如，圖5的第二增益電路550)放大第二單端輸出電壓140。如參看圖7所描述，可將經(jīng)配置以執(zhí)行第一單端輸出電壓的放大的存儲(chǔ)器感測電路集成到電子裝置700中。圖7為包括基于電阻的存儲(chǔ)器的無線通信裝置700的特定實(shí)施例的框圖，基于電阻的存儲(chǔ)器具有對單端輸出電壓作出響應(yīng)的放大器。系統(tǒng)700可實(shí)施于便攜式電子裝置中，且包括耦合到存儲(chǔ)計(jì)算機(jī)可讀指令(例如，軟件766)的計(jì)算機(jī)可讀媒體(例如，存儲(chǔ)器732)的處理器710 (例如，數(shù)字信號處理器(DSP))。存儲(chǔ)器732為基于電阻的存儲(chǔ)器，且包括對單端輸出電壓作出響應(yīng)的放大器。在說明性實(shí)例中，存儲(chǔ)器732包括對第一單端輸出電壓(例如，圖I及5的第一單端輸出電壓120以及圖2的d_outl 249)作出響應(yīng)的ー個(gè)或ー個(gè)以上級聯(lián)增益電路(例如，圖I的第二放大器級130、圖2的增益電路250，或圖5的第一増益電路(第二放大器級)530及第ニ増益電路(第三放大器級550))。顯示器控制器726耦合到處理器710且耦合到顯示裝置728。編碼器/解碼器(編解碼器)734也可耦合到處理器710。揚(yáng)聲器736及麥克風(fēng)738可耦合到編解碼器734。無線接ロ 740可耦合到處理器710且耦合到無線天線742。在特定實(shí)施例中，處理器710、顯示器控制器726、存儲(chǔ)器732、編解碼器734及無線接ロ 740包括于系統(tǒng)級封裝或芯片上系統(tǒng)裝置722中。在特定實(shí)施例中，輸入裝置730及電カ供應(yīng)器744耦合到芯片上系統(tǒng)裝置722。此外，在特定實(shí)施例(如圖7所說明)中，顯示裝置728、輸入裝置730、揚(yáng)聲器736、麥克風(fēng)738、無線天線742及電カ供應(yīng)器744在芯片上系統(tǒng)裝置722外部。然而，顯示裝置728、輸入裝置730、揚(yáng)聲器736、麥克風(fēng)738、無線天線742及電カ供應(yīng)器744中的每ー者可耦合到芯片上系統(tǒng)裝置722的組件(例如，接ロ或控制器)?？蓪η笆鏊鶔魇狙b置及功能性(例如，圖1、2、5或7的裝置、圖6的方法，或其任何組合)進(jìn)行設(shè)計(jì)且將其配置成存儲(chǔ)于計(jì)算機(jī)可讀媒體上的計(jì)算機(jī)文件(例如，RTL、⑶SII、GERBER,等等)?？蓪ⅸ`些或所有這些文件提供到基于這些文件而制作裝置的制作處置者。所得產(chǎn)品包括半導(dǎo)體晶片，接著將半導(dǎo)體晶片切割成半導(dǎo)體裸片且封裝成半導(dǎo)體芯片。接著在電子裝置中使用半導(dǎo)體芯片。圖8描繪電子裝置制造過程800的特定說明性實(shí)施例。在制造過程800中(例如，在研究計(jì)算機(jī)806處)接收物理裝置信息802。物理裝置信息802可包括表示半導(dǎo)體裝置(例如，圖1、2、5或7的系統(tǒng)，或其任何組合)的至少ー個(gè)物理性質(zhì)的設(shè)計(jì)信息。舉例來說，物理裝置信息802可包括經(jīng)由耦合到研究計(jì)算機(jī)806的用戶接ロ 804輸入的物理參數(shù)、材料特性及結(jié)構(gòu)信息。研究計(jì)算機(jī)806包括耦合到計(jì)算機(jī)可讀媒體(例如，存儲(chǔ)器810)的處理器808 (例如，ー個(gè)或ー個(gè)以上處理核心)。存儲(chǔ)器810可存儲(chǔ)計(jì)算機(jī)可讀指令，所述計(jì)算機(jī)可讀指令可執(zhí)行以致使處理器808變換物理裝置信息802以符合文件格式且產(chǎn)生庫文件812。在特定實(shí)施例中，庫文件812包括至少ー個(gè)數(shù)據(jù)文件，所述至少一個(gè)數(shù)據(jù)文件包括經(jīng)變換設(shè)計(jì)信息。舉例來說，庫文件812可包括半導(dǎo)體裝置的庫，所述半導(dǎo)體裝置包括圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組
14合，所述庫經(jīng)提供以供電子設(shè)計(jì)自動(dòng)化(EDA)工具820使用?？稍谠O(shè)計(jì)計(jì)算機(jī)814處結(jié)合EDA工具820來使用庫文件812,設(shè)計(jì)計(jì)算機(jī)814包括耦合到存儲(chǔ)器818的處理器816 (例如，ー個(gè)或ー個(gè)以上處理核心)。EDA工具820可作為處理器可執(zhí)行指令存儲(chǔ)于存儲(chǔ)器818處，以使設(shè)計(jì)計(jì)算機(jī)814的用戶能夠設(shè)計(jì)庫文件812的電路，所述電路使用圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合。舉例來說，設(shè)計(jì)計(jì)算機(jī)814的用戶可經(jīng)由耦合到設(shè)計(jì)計(jì)算機(jī)814的用戶接ロ 824輸入電路設(shè)計(jì)信息822。電路設(shè)計(jì)信息822可包括表示半導(dǎo)體裝置(例如，圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722，或其任何組合)的至少ー個(gè)物理性質(zhì)的設(shè)計(jì)信息。為了說明，電路設(shè)計(jì)性質(zhì)可包括特定電路的識別及與電路設(shè)計(jì)中的其它元件的關(guān)系、定位信息、特征大小信息、互連信息，或表示半導(dǎo)體裝置的物理性質(zhì)的其它信息。設(shè)計(jì)計(jì)算機(jī)814可經(jīng)配置以變換包括電路設(shè)計(jì)信息822的設(shè)計(jì)信息以符合文件格式。為了說明，文件格式可包括以分級格式表示平面幾何形狀、文本標(biāo)簽及關(guān)于電路布局的其它信息的數(shù)據(jù)庫ニ進(jìn)制文件格式，例如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式。設(shè)計(jì)計(jì)算機(jī)814可經(jīng)配置以產(chǎn)生包括經(jīng)變換設(shè)計(jì)信息的數(shù)據(jù)文件，例如包括描述圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合的信息以及其它電路或信息的GDSII文件826。為了說明，數(shù)據(jù)文件可包括對應(yīng)于芯片上系統(tǒng)(SOC)的信息，所述SOC包括圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合，且還包括在SOC內(nèi)的額外電子電路及組件?？稍谥谱鬟^程828處接收⑶SII文件826以根據(jù)⑶SII文件826中的經(jīng)變換信息而制造圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合。舉例來說，裝置制造過程可包括將⑶SII文件826提供到掩模制造者830以產(chǎn)生被說明為代表性掩模832的ー個(gè)或ー個(gè)以上掩模(例如，待用于光刻處理的掩模)?？稍谥谱鬟^程期間使用掩模832以產(chǎn)生ー個(gè)或ー個(gè)以上晶片834，可測試所述ー個(gè)或ー個(gè)以上晶片834且將其分離成裸片(例如，代表性裸片836)。裸片836包括電路，所述電路包括圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合?？蓪⒙闫?36提供到封裝過程838，在封裝過程838處，將裸片836并入到代表性封裝840中。舉例來說，封裝840可包括單ー裸片836或多個(gè)裸片，例如系統(tǒng)級封裝(SiP)布置。封裝840可經(jīng)配置以遵守ー種或ー種以上標(biāo)準(zhǔn)或規(guī)范，例如電子裝置工程聯(lián)合委員會(huì)(JEDEC)標(biāo)準(zhǔn)?？蓪㈥P(guān)于封裝840的信息例如經(jīng)由存儲(chǔ)于計(jì)算機(jī)846處的組件庫而散布到各個(gè)產(chǎn)品設(shè)計(jì)者。計(jì)算機(jī)846可包括耦合到存儲(chǔ)器850的處理器848 (例如，ー個(gè)或ー個(gè)以上處理核心)。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令存儲(chǔ)于存儲(chǔ)器850處，以處理經(jīng)由用戶接ロ 844從計(jì)算機(jī)846的用戶所接收的PCB設(shè)計(jì)信息842。PCB設(shè)計(jì)信息842可包括電路板上的封裝半導(dǎo)體裝置的物理定位信息，封裝半導(dǎo)體裝置對應(yīng)于包括圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合的封裝840。計(jì)算機(jī)846可經(jīng)配置以變換PCB設(shè)計(jì)信息842以產(chǎn)生數(shù)據(jù)文件，例如GERBER文件852,GERBER文件852具有包括電路板上的封裝半導(dǎo)體裝置的物理定位信息以及電連接(例如，跡線及通孔)的布局的數(shù)據(jù)，其中封裝半導(dǎo)體裝置對應(yīng)于包括圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合的封裝840。在其它實(shí)施例中，由經(jīng)變換PCB設(shè)計(jì)信息產(chǎn)生的數(shù)據(jù)文件可具有除了 GERBER格式以外的格式?？稍诎褰M裝過程854處接收GERBER文件852，且使用GERBER文件852以產(chǎn)生根據(jù)存儲(chǔ)于GERBER文件852內(nèi)的設(shè)計(jì)信息所制造的PCB，例如代表性PCB 856。舉例來說，可將GERBER文件852上載到ー個(gè)或ー個(gè)以上機(jī)器以用于執(zhí)行PCB生產(chǎn)過程的各種步驟。PCB856可經(jīng)填入有包括封裝840的電子組件以形成代表性印刷電路組合件(PCA) 858?？稍诋a(chǎn)品制造過程860處接收PCA 858且將PCA 858集成到ー個(gè)或ー個(gè)以上電子裝置(例如，第一代表性電子裝置862及第ニ代表性電子裝置864)中。作為說明性非限制性實(shí)例，第一代表性電子裝置862、第二代表性電子裝置864或兩者可選自機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元及計(jì)算機(jī)的群組。作為另ー說明性非限制性實(shí)例，電子裝置862及864中的一者或ー者以上可為例如移動(dòng)電話等遠(yuǎn)程單元、手持式個(gè)人通信系統(tǒng)(PCS)単元、例如個(gè)人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元、具備全球定位系統(tǒng)(GPS)功能的裝置、導(dǎo)航裝置、例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元，或存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其它裝置，或其任何組合。盡管圖7到8可說明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說明單元。本發(fā)明的實(shí)施例可合適地用于包括有源集成電路(其包括存儲(chǔ)器及芯片上電路)的任何裝置中。因此，可制作、處理圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合，且將其并入到電子裝置中，如在說明性過程800中所描述?？稍诟鞣N處理階段處包括關(guān)于圖I的感測電路100、圖2的感測電路200、圖5的感測電路500、圖7的裝置722或其任何組合所掲示的實(shí)施例的ー個(gè)或ー個(gè)以上方面(例如，在庫文件812、⑶SII文件826及GERBER文件852內(nèi))，以及將其存儲(chǔ)于研究計(jì)算機(jī)806的存儲(chǔ)器810、設(shè)計(jì)計(jì)算機(jī)814的存儲(chǔ)器818、計(jì)算機(jī)846的存儲(chǔ)器850、在各種階段處(例如，在板組裝過程854處)所使用的ー個(gè)或ー個(gè)以上其它計(jì)算機(jī)或處理器(未圖示)的存儲(chǔ)器處，且還將其并入到ー個(gè)或ー個(gè)以上其它物理實(shí)施例(例如，掩模832、裸片836、封裝840、PCA858、例如原型電路或裝置等其它產(chǎn)品(未圖示)，或其任何組合)中。盡管描繪了從物理裝置設(shè)計(jì)到最終產(chǎn)品的各種代表性生產(chǎn)階段，但在其它實(shí)施例中，可使用較少階段或可包括額外階段。類似地，可由單ー實(shí)體或由執(zhí)行過程800的各種階段的ー個(gè)或ー個(gè)以上實(shí)體執(zhí)行過程800。技術(shù)人員將進(jìn)一歩了解，結(jié)合本文中所掲示的實(shí)施例而描述的各種說明性邏輯塊、配置、模塊、電路及方法步驟可實(shí)施為電子硬件、由處理單元執(zhí)行的計(jì)算機(jī)軟件，或兩者的組合。各種說明性組件、塊、配置、模塊、電路及步驟已在上文中大體上按照其功能性予以描述。將此功能性實(shí)施為硬件還是可由處理裝置執(zhí)行的可執(zhí)行處理指令取決于特定應(yīng)用及強(qiáng)加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。熟練的技術(shù)人員可針對每一特定應(yīng)用以變化的方式實(shí)施所描述的功能性，但這些實(shí)施方案決策不應(yīng)被解釋為引起脫離本發(fā)明的范圍。結(jié)合本文中所掲示的實(shí)施例而描述的方法或算法的步驟可直接以硬件、以由處理器執(zhí)行的軟件模塊或以所述兩者的組合來體現(xiàn)。軟件模塊可駐留于隨機(jī)存取存儲(chǔ)器(RAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、自旋カ矩轉(zhuǎn)移MRAM(STT-MRAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、寄存器、硬盤、可裝卸式磁盤、壓縮光盤只讀存儲(chǔ)器(CD-ROM)或此項(xiàng)技術(shù)中已知的任何其它形式的非暫時(shí)存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息且將信息寫入到存儲(chǔ)媒體。在替代方案中，存儲(chǔ)媒體可與處理器成一體式。處理器及存儲(chǔ)媒體可駐留于專用集成電路(ASIC)中。ASIC可駐留于計(jì)算裝置或用戶終端中。在替代方案中，處理器及存儲(chǔ)媒體可作為離散組件駐留于計(jì)算裝置或用戶終端中。提供所掲示實(shí)施例的先前描述以使所屬領(lǐng)域的技術(shù)人員能夠制造或使用所掲示的實(shí)施例。對這些實(shí)施例的各種修改對于所屬領(lǐng)域的技術(shù)人員來說將是容易顯而易見的，且可在不脫離本發(fā)明的范圍的情況下將本文中所定義的原理應(yīng)用于其它實(shí)施例。因此，本發(fā)明不希望限于本文中所展示的實(shí)施例，而是應(yīng)被賦予與如由所附權(quán)利要求書定義的原理及新穎特征相一致的可能最廣范圍。
權(quán)利要求
1.一種設(shè)備，其包含 感測電路，其包含 第一放大器級，其經(jīng)配置以將通過存儲(chǔ)器単元的第一電阻式存儲(chǔ)器元件的第一電流轉(zhuǎn)換成第一單端輸出電壓；及 第二放大器級，其經(jīng)配置以放大所述第一放大器級的所述第一單端輸出電壓以產(chǎn)生第ニ單端輸出電壓。
2.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述第一電阻式存儲(chǔ)器元件表示存儲(chǔ)于所述存儲(chǔ)器単元中的數(shù)據(jù)值，且所述第二單端輸出電壓指示所述第一電阻式存儲(chǔ)器元件的所述數(shù)據(jù)值。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述第一電阻式存儲(chǔ)器元件表示存儲(chǔ)于磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元或自旋轉(zhuǎn)移カ矩MRAM STT-MRAM單元中的所述數(shù)據(jù)值。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述第二放大器級具有在所述第二單端輸出電壓的高電壓電平與所述第二單端輸出電壓的低電壓電平之間的大約一半的平衡點(diǎn)。
5.根據(jù)權(quán)利要求4所述的設(shè)備，其中 所述第二單端輸出電壓的數(shù)據(jù)低操作點(diǎn)處于當(dāng)所述第一單端輸出電壓的第一值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第一數(shù)據(jù)值時(shí)供應(yīng)到所述第二放大器級的接地電壓；且 所述第二單端輸出電壓的數(shù)據(jù)高操作點(diǎn)處于當(dāng)所述第一單端輸出電壓的第二值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第二數(shù)據(jù)值時(shí)供應(yīng)到所述第二放大器級的供應(yīng)電壓。
6.根據(jù)權(quán)利要求4所述的設(shè)備，其進(jìn)ー步包含第三放大器級，所述第三放大器級經(jīng)配置以接收所述第二單端輸出電壓且以產(chǎn)生第三單端輸出電壓，其中 所述第三單端輸出電壓的數(shù)據(jù)低操作點(diǎn)處于當(dāng)所述第一單端輸出電壓的第一值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第一數(shù)據(jù)值時(shí)供應(yīng)到所述第三放大器級的接地電壓；且 所述第三單端輸出電壓的數(shù)據(jù)高操作點(diǎn)處于當(dāng)所述第一單端輸出電壓的第二值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第二數(shù)據(jù)值時(shí)供應(yīng)到所述第三放大器級的供應(yīng)電壓。
7.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述第二放大器級及所述第三放大器級中的每ー者在不大致上多于ー個(gè)柵極延遲的時(shí)間間隔處產(chǎn)生輸出。
8.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述第二放大器級未經(jīng)配置以執(zhí)行差分放大。
9.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述第一電流的改變起始從所述第二單端輸出電壓的平衡點(diǎn)的立即改變。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中 所述第一單端輸出電壓的第一值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第一數(shù)據(jù)值； 所述第一單端輸出電壓的第二值對應(yīng)于存儲(chǔ)于所述第一電阻式存儲(chǔ)器元件處的第二數(shù)據(jù)值；且 所述第一電流的所述改變起始從所述平衡點(diǎn)的所述立即改變在差分小于隨著過程按比例縮放而増加的差分放大電壓偏移時(shí)啟用所述第二放大器級的操作。
11.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述第二放大器級包含耦合于電壓供應(yīng)器與接地之間的增益裝置。
12.根據(jù)權(quán)利要求11所述的設(shè)備，其中所述增益裝置包含第一η溝道金屬氧化物半導(dǎo)體NMOS晶體管，所述第一 NMOS晶體管包含對所述第一單端輸出電壓作出響應(yīng)的柵極。
13.根據(jù)權(quán)利要求12所述的設(shè)備，其中所述第二單端輸出電壓為當(dāng)啟用讀取線時(shí)在所述第一 NMOS晶體管的漏極處所讀取的電壓。
14.根據(jù)權(quán)利要求13所述的設(shè)備，其中所述增益裝置進(jìn)ー步包含 P溝道金屬氧化物半導(dǎo)體PMOS晶體管，其包含對參考電壓作出響應(yīng)的柵極、耦合到所述電壓供應(yīng)器的漏極及耦合到所述第一 NMOS晶體管的所述漏極的源極 '及 第二NMOS晶體管，其包含對所述讀取線作出響應(yīng)的柵極、耦合到所述第一NMOS晶體管的源極的漏極及耦合到所述接地的源扱。
15.根據(jù)權(quán)利要求12所述的設(shè)備,其中響應(yīng)于第一電阻式存儲(chǔ)器兀件具有第一電阻,所述第二單端輸出電壓大致上等于接地電壓，且其中響應(yīng)于所述第一電阻式存儲(chǔ)器元件具有第二電阻，所述第二單端輸出電壓大致上等于供應(yīng)電壓。
16.根據(jù)權(quán)利要求12所述的設(shè)備，其中所述第一NMOS晶體管的所述柵極直接耦合到第一電阻負(fù)載，且其中對應(yīng)于所述第一電流的初始值的所述第一單端輸出電壓的初始電壓由所述第二放大器級放大。
17.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述第一放大器級的操作電流為參考電阻對的平均電流，其中所述參考電阻對中的第一電阻元件經(jīng)配置以表示低邏輯數(shù)據(jù)值，且所述參考電阻對中的第二電阻元件經(jīng)配置以表示高邏輯數(shù)據(jù)值。
18.根據(jù)權(quán)利要求I所述的設(shè)備，其進(jìn)ー步包含用以存儲(chǔ)所述第二單端輸出電壓的鎖存器。
19.根據(jù)權(quán)利要求I所述的設(shè)備，其中所述感測電路集成于至少一個(gè)半導(dǎo)體裸片中。
20.根據(jù)權(quán)利要求19所述的設(shè)備，其進(jìn)ー步包含選自由機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航裝置、通信裝置、個(gè)人數(shù)字助理PDA、固定位置數(shù)據(jù)單元及計(jì)算機(jī)組成的群組的裝置，所述感測電路集成到所述裝置中。
21.ー種感測電路，其包含 第一放大器裝置，其用于基于傳遞通過電阻式存儲(chǔ)器単元的第一電流而產(chǎn)生第一單端輸出電壓；及 第二放大器裝置，其用于放大所述第一單端輸出電壓以產(chǎn)生第二單端輸出電壓，其中所述第二單端輸出電壓表示所述電阻式存儲(chǔ)器単元的數(shù)據(jù)輸出。
22.根據(jù)權(quán)利要求21所述的感測電路，其中所述電阻式存儲(chǔ)器単元包括磁阻式隨機(jī)存取存儲(chǔ)器MRAM単元，且其中所述第一電流表示存儲(chǔ)于所述MRAM単元中的數(shù)據(jù)值。
23.根據(jù)權(quán)利要求21所述的感測電路，其中所述用于放大所述第一單端輸出電壓的第ニ放大器裝置包含耦合于電壓供應(yīng)器與接地之間的増益裝置。
24.根據(jù)權(quán)利要求23所述的感測電路，其中所述增益裝置包括η溝道金屬氧化物半導(dǎo)體NMOS晶體管，所述NMOS晶體管具有對所述第一單端輸出電壓作出響應(yīng)的柵極。
25.根據(jù)權(quán)利要求24所述的感測電路，其中所述第二單端輸出電壓為當(dāng)啟用讀取線時(shí)在所述NMOS晶體管的漏極處所讀取的電壓。
26.根據(jù)權(quán)利要求23所述的感測電路，其中響應(yīng)于傳遞通過所述電阻式存儲(chǔ)器単元的所述第一電流具有第一值，所述第二單端輸出電壓大致上等于接地電壓，且其中響應(yīng)于傳遞通過所述電阻式存儲(chǔ)器単元的所述第一電流具有第二值，所述第二單端輸出電壓大致上等于供應(yīng)電壓。
27.根據(jù)權(quán)利要求21所述的感測電路，其進(jìn)ー步包含用以存儲(chǔ)所述第二單端輸出電壓的裝置。
28.根據(jù)權(quán)利要求21所述的感測電路，其進(jìn)ー步包含用于放大所述第二單端輸出電壓的裝置。
29.—種方法,其包含 放大對應(yīng)于表示所存儲(chǔ)數(shù)據(jù)值的通過電阻式存儲(chǔ)器元件的電流的第一單端輸出電壓以產(chǎn)生第二單端輸出電壓，其中所述第二單端輸出電壓指示所述所存儲(chǔ)數(shù)據(jù)值。
30.根據(jù)權(quán)利要求29所述的方法，其中所述電流的初始改變起始從所述第二單端輸出電壓的平衡點(diǎn)的立即改變。
31.根據(jù)權(quán)利要求29所述的方法，其中放大所述第一單端輸出電壓包含基于所述所存儲(chǔ)數(shù)據(jù)值而將所述第一單端輸出電壓放大到接地電壓或放大到供應(yīng)電壓。
32.根據(jù)權(quán)利要求31所述的方法，其中在包含具有對所述第一單端輸出電壓作出響應(yīng)的柵極的η溝道金屬氧化物半導(dǎo)體NMOS晶體管的放大器級處執(zhí)行放大所述第一單端輸出電壓。
33.根據(jù)權(quán)利要求32所述的方法，其進(jìn)ー步包含當(dāng)啟用讀取線時(shí)在所述NMOS晶體管的漏極處讀取所述第二單端輸出電壓。
34.根據(jù)權(quán)利要求33所述的方法，其進(jìn)ー步包含響應(yīng)于所述電阻式存儲(chǔ)器元件具有第一電阻而在大致上等于所述接地電壓的第一電壓電平下呈現(xiàn)所述第二單端輸出電壓，以及響應(yīng)于所述電阻式存儲(chǔ)器元件具有第二電阻而在大致上等于所述供應(yīng)電壓的第二電壓電平下呈現(xiàn)所述第二單端輸出電壓。
35.根據(jù)權(quán)利要求29所述的方法，其中所述電阻式存儲(chǔ)器元件表示磁阻式隨機(jī)存取存儲(chǔ)器MRAM或自旋轉(zhuǎn)移カ矩MRAM STT-MRAM的單元中的所述所存儲(chǔ)數(shù)據(jù)值。
36.根據(jù)權(quán)利要求29所述的方法，其進(jìn)ー步包含基于參考電阻對的平均電流而偏置針對所述電流的P溝道金屬氧化物半導(dǎo)體PMOS負(fù)載裝置，其中所述參考電阻對中的第一電阻元件經(jīng)配置以表示低邏輯數(shù)據(jù)值，且所述參考電阻對中的第二電阻元件經(jīng)配置以表示高邏輯數(shù)據(jù)值。
37.根據(jù)權(quán)利要求29所述的方法，其進(jìn)ー步包含鎖存所述第二單端輸出電壓。
38.根據(jù)權(quán)利要求29所述的方法，其進(jìn)ー步包含放大所述第二單端輸出電壓。
39.根據(jù)權(quán)利要求38所述的方法，其中在集成到電子裝置中的存儲(chǔ)器感測電路處執(zhí)行所述放大。
40.ー種方法，其包含 第一步驟，其用于將第一電阻負(fù)載施加到電流以產(chǎn)生第一單端輸出電壓，其中所述第一單端輸出電壓表示在電阻式存儲(chǔ)器元件處的所存儲(chǔ)數(shù)據(jù)值；及 第二步驟，其用于放大所述第一單端輸出電壓以產(chǎn)生第二單端輸出電壓，其中所述第ニ單端輸出電壓指示所述所存儲(chǔ)數(shù)據(jù)值。
41.根據(jù)權(quán)利要求40所述的方法，其中在集成到電子裝置中的放大器電路處執(zhí)行所述第一步驟及所述第二步驟。
42.ー種方法，其包含 接收包括對應(yīng)于半導(dǎo)體裝置的設(shè)計(jì)信息的數(shù)據(jù)文件；及 根據(jù)所述設(shè)計(jì)信息來制作所述半導(dǎo)體裝置，其中所述半導(dǎo)體裝置包含 數(shù)據(jù)單元，其包括基于電阻的存儲(chǔ)器元件； 第一放大器級，其耦合到所述數(shù)據(jù)単元，其中所述第一放大器級將通過所述基于電阻的存儲(chǔ)器元件的電流轉(zhuǎn)換成第一單端輸出電壓；及 第二放大器級，其放大所述第一放大器級的所述第一單端電壓以產(chǎn)生第二單端輸出電壓。
43.根據(jù)權(quán)利要求42所述的方法，其中所述數(shù)據(jù)文件具有GDSII格式。
44.根據(jù)權(quán)利要求42所述的方法，其中所述數(shù)據(jù)文件包括GERBER格式。
全文摘要
本發(fā)明的實(shí)施例使用一個(gè)或一個(gè)以上增益級以產(chǎn)生輸出電壓，所述輸出電壓表示數(shù)據(jù)單元的電阻式存儲(chǔ)器元件是存儲(chǔ)高數(shù)據(jù)值還是存儲(chǔ)低數(shù)據(jù)值。在特定實(shí)施例中，一種設(shè)備包括感測電路。所述感測電路包括第一放大器級，所述第一放大器級經(jīng)配置以將通過存儲(chǔ)器單元的第一電阻式存儲(chǔ)器元件的第一電流轉(zhuǎn)換成第一單端輸出電壓。第二放大器級經(jīng)配置以放大所述第一放大器級的所述第一單端輸出電壓以產(chǎn)生第二單端輸出電壓。
文檔編號G11C7/06GK102918596SQ201180026444
公開日2013年2月6日 申請日期2011年5月31日 優(yōu)先權(quán)日2010年6月1日
發(fā)明者哈里·M·拉奧 申請人:高通股份有限公司