專利名稱：半導體存儲器件及其測試電路和測試操作方法
技術領域：
本發(fā)明的示例性實施例涉及一種半導體存儲器件，更具體而言涉及一種半導體存儲器件及其測試電路和測試操作方法。
背景技術：
存儲器件中被廣泛應用的動態(tài)隨機存取存儲器(DRAM)包括用于儲存數(shù)據(jù)的多個存儲器單元。隨著集成在半導體器件中的存儲器單元的數(shù)目增加，測試半導體存儲器件中的存儲器單元要花費更多的時間和金錢。因此，開發(fā)和采用了并行測試方案來測試晶片級或封裝級的半導體存儲器件中的存儲器單元。根據(jù)并行測試方案，將測試數(shù)據(jù)輸入到半導體存儲器件的存儲體中的兩個或更多個存儲器單元中。存儲器單元儲存并輸出測試數(shù)據(jù)。輸出的測試數(shù)據(jù)被比較，以確定存儲器單元是否具有缺陷?，F(xiàn)有的半導體存儲器件包括設置在測試芯片上的另外的引腳，以輸出比較結果即測試結果。另外，在半導體存儲器件用作其中模塊化了多個芯片的存儲器模塊的情況下，需要一種能夠測試模塊狀態(tài)下的半導體存儲器件的電路。當對安裝在系統(tǒng)上的半導體存儲器件執(zhí)行這種測試時，稱這種測試為安裝測試。另外，現(xiàn)有的半導體存儲器件包括設置在芯片上的用來輸出比較結果即測試結果的另外的測試引腳。為了減小芯片尺寸，需要一種能夠在不具有另外的測試引腳的情況下測試半導體存儲器件并且減少測試時間的電路。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種能夠減少多個單位單元的測試時間的半導體存儲器件。根據(jù)本發(fā)明的一個示例性實施例，一種半導體存儲器件包括多個存儲體，所述多個存儲體每個都包括多個第一存儲器單元和多個第二存儲器單元；第一輸入/輸出單元， 所述第一輸入/輸出單元被配置成在所述第一存儲器單元與多個第一數(shù)據(jù)焊盤之間傳送第一數(shù)據(jù)；第二輸入/輸出單元，所述第二輸入/輸出單元被配置成在所述第二存儲器單元與多個第二數(shù)據(jù)焊盤之間傳送第二數(shù)據(jù)；路徑選擇單元，所述路徑選擇單元被配置成在測試模式期間，將經(jīng)由所述第一數(shù)據(jù)焊盤輸入的所述第一數(shù)據(jù)傳送至所述第一存儲器單元和所述第二存儲器單元；以及測試模式控制單元，所述測試模式控制單元被配置成在所述測試模式期間，將所述所述第一存儲器單元的第一數(shù)據(jù)與所述第二存儲器單元的第一數(shù)據(jù)進行比較，以基于比較結果來控制所述第一數(shù)據(jù)焊盤中的至少一個以表示故障狀態(tài)，其中，所述測試模式控制單元在讀取操作期間將所述第一數(shù)據(jù)焊盤中的所述一個控制為高阻狀態(tài)。根據(jù)本發(fā)明的另一個示例性實施例，一種半導體存儲器件的測試方法包括以下步驟將經(jīng)由數(shù)據(jù)焊盤輸入的數(shù)據(jù)傳送至存儲體的第一存儲器單元和第二存儲器單元；將所述第一存儲器單元的數(shù)據(jù)與所述第二存儲器單元的數(shù)據(jù)進行比較以基于比較結果輸出故障檢測信號；通過響應于在所述測試模式期間被激活的測試模式信號和當讀取命令輸入時被觸發(fā)的選通信號而將所述故障檢測信號鎖存來產(chǎn)生故障鎖存信號；基于所述故障鎖存信號和所述測試模式信號來產(chǎn)生故障信號；以及基于所述故障信號，將所述數(shù)據(jù)焊盤中的至少一個驅動為表示故障狀態(tài)，其中，所述數(shù)據(jù)在讀取操作期間被驅動為高阻狀態(tài)。


圖1是說明根據(jù)本發(fā)明的一個示例性實施例的半導體存儲器件的框圖。圖2是說明圖1所示的測試模式控制單元、輸出驅動器和管道鎖存器單元的框圖。圖3是說明圖2所示的比較單元的電路圖。圖4A是說明圖2所示的鎖存器單元的電路圖。圖4B是說明根據(jù)本發(fā)明的一個示例性實施例的鎖存器單元的操作的時序圖。圖5是說明圖2所示的測試信號發(fā)生單元的框圖。圖6是說明圖2所示的故障信號輸出單元和輸出驅動器的電路圖。圖7A和圖7B是說明根據(jù)本發(fā)明的一個示例性實施例的半導體存儲器件的操作的時序圖。
具體實施例方式下面將參照附圖更加詳細地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式來實施，并且不應當被理解為限于本文所提出的實施例。確切地說，提供這些實施例是為了使本說明書清楚且完整，并且將會向本領域技術人員完全傳達本發(fā)明的范圍。在本說明書中，相同的附圖標記在本發(fā)明的各個附圖和實施例中表示相同的部件。圖1是說明根據(jù)本發(fā)明的一個實施例的半導體存儲器件的框圖。參見圖1，半導體存儲器件包括多個存儲體例如四個存儲體110至140、全局輸入 /輸出(GIO)線驅動器112至144、寫入驅動器150和161、管道鎖存器單元151和169、多路復用器162、輸入/輸出(I/O)驅動器172和174、以及測試模式控制單元200。I/O驅動器172和174被配置成分別對從數(shù)據(jù)焊盤LDQ和數(shù)據(jù)焊盤UDQ輸入/輸出的數(shù)據(jù)進行驅動。更具體地，I/O驅動器172和174分別被提供有輸入緩沖器IM和輸出驅動器158以及輸入緩沖器164和輸出驅動器168。輸入緩沖器IM和164分別接收從數(shù)據(jù)焊盤LDQ和UDQ輸入的數(shù)據(jù)。輸入緩沖器IM將接收的數(shù)據(jù)輸出至寫入驅動器150和多路復用器162。輸入緩沖器164將接收的輸出數(shù)據(jù)至多路復用器162。另外，輸出驅動器 158和168分別接收從管道鎖存器單元151和169輸出的數(shù)據(jù)，并且將數(shù)據(jù)分別輸出至數(shù)據(jù)焊盤LDQ和UDQ。根據(jù)本發(fā)明的本示例性實施例，在測試模式下，輸出驅動器158響應于故障斷開(fail-off)信號FAIL_0FFD，將數(shù)據(jù)焊盤LDQ驅動到高阻狀態(tài)(high-impedance state)0寫入驅動器150和161將數(shù)據(jù)傳送至存儲體110和140的相應的存儲器單元。管道鎖存器單元151和169分別經(jīng)由輸出驅動器158和168將相應的GIO線GI0_L和GI0_U 的數(shù)據(jù)輸出至數(shù)據(jù)焊盤LDQ和UDQ。存儲體110至140中所包括的存儲器單元儲存數(shù)據(jù)，并經(jīng)由相應的GIO線GI0_L和GI0_U輸出所儲存的數(shù)據(jù)。根據(jù)本發(fā)明的本示例性實施例，在測試模式下，多路復用器162響應于測試模式信號TDRM選擇寫入驅動器161和輸入緩沖器巧4之間的路徑。這里，測試模式信號TDRM是在半導體存儲器件的測試模式期間被激活的信號。結果，當寫入驅動器150將從數(shù)據(jù)焊盤 LDQ輸入的測試數(shù)據(jù)傳送至與GIO線GI0_L耦接的存儲器單元時，寫入驅動器161也將從數(shù)據(jù)焊盤LDQ輸入的同一測試數(shù)據(jù)傳送至與GIO線GI0_U耦接的存儲器單元。也就是說， 寫入驅動器150和161兩者都從數(shù)據(jù)焊盤LDQ接收測試數(shù)據(jù)，并將測試數(shù)據(jù)傳送至存儲體 110至140中的各個存儲器單元。在正常模式下，多路復用器162響應于在正常模式期間被去激活的測試模式信號 TDRM，選擇寫入驅動器161與輸入緩沖器164之間的路徑。結果，寫入驅動器150將從數(shù)據(jù)焊盤LDQ輸入的數(shù)據(jù)傳送至與寫入驅動器150相對應的存儲器單元，即，與GIO線GI0_L相耦接的存儲器單元；且寫入驅動器161將從數(shù)據(jù)焊盤UDQ輸入的數(shù)據(jù)傳送至與寫入驅動器 161相對應的存儲器單元，即，與GIO線GI0_U相耦接的存儲器單元。也就是說，寫入驅動器 150和161每個都將數(shù)據(jù)焊盤LDQ和UDQ的相應數(shù)據(jù)傳送至存儲體110至140中的存儲器單元。測試模式控制單元200接收從GIO線GI0_L和GI0_U輸出的數(shù)據(jù)。在測試模式下， 測試模式控制單元200響應于測試模式信TDRM將GIO線GI0_U的數(shù)據(jù)與GIO線GI0_L的數(shù)據(jù)進行比較，并且基于比較結果輸出故障斷開信號FAIL_0FFD。圖2是說明圖1所示的測試模式控制單元200、輸出驅動器158和管道鎖存器單元151的框圖。在下文，為了簡便起見，將描述一種提供了 8個GIO線GI0_U和8個GIO線 GI0_L,以及提供了 8個數(shù)據(jù)焊盤LDQ和8個數(shù)據(jù)焊盤UDQ的示例性情況。參見圖2，測試模式控制單元200包括故障檢測單元210和鎖存器單元220、測試信號發(fā)生單元240和故障信號輸出單元250。故障檢測單元210將GIO線GI0_U的數(shù)據(jù)UDQ χ GI0<0 7>與GIO線GI0_L的數(shù)據(jù)LDQ χ GI0<0:7>進行比較以輸出故障檢測信號GI0128SUM。在GIO線GI0_U的數(shù)據(jù)UDQ χ GI0<0:7>中的任何一個與GIO線GI0_L的數(shù)據(jù)LDQ χ GI0<0 7>中的對應一個不同時，故障檢測信號GI0128SUM被去激活。鎖存器單元220響應于測試模式信號TDRM和選通信號GI0STRB，將故障檢測信號 GI0128SUM鎖存以輸出故障鎖存信號GI0A。選通信號GI0STRB可以基于管道鎖存器單元 151和169中使用的與讀取命令同步的管道輸入選通信號PINSTB而產(chǎn)生。根據(jù)本發(fā)明的本示例性實施例，在模塊測試模式期間，鎖存器單元220通過與選通信號GI0STRB同步地鎖存故障檢測信號GI0U8SUM，來輸出故障鎖存信號GI0A，所述選通信號GI0STRB每當讀取命令輸入時被觸發(fā)。測試信號發(fā)生單元240基于故障鎖存信號GI0A、測試模式信號TDRM、CAS潛伏時間信號LATENCY2D、內(nèi)部時鐘ICLK、管道鎖存器輸入控制信號PIN<0: i>和管道鎖存器輸出控制信號P0UT<0 i>，來產(chǎn)生測試信號FAIL_0FF。故障信號輸出單元250響應于斷開驅動器信號(off-driver signal) OUTOFF接收測試信號FAIL_0FF以輸出故障斷開信號FAIL_0FFD。這里，斷開驅動器信號0UT0FF是基于反相的輸出使能信號而產(chǎn)生的，所述反相的輸出使能信號在讀取操作期間被激活為邏輯低電平而在讀取操作完成之后被去激活為邏輯高電平。這里，故障信號輸出單元250輸出故障斷開信號FAIL_0FFD，以將第一數(shù)據(jù)焊盤LDQO驅動為高阻狀態(tài)。如上所述，在正常模式下，管道鎖存器單元151從GIO線GI0_L接收數(shù)據(jù)LDQxGICKO 7>，并輸出數(shù)據(jù)DATA<0 7>至輸出驅動器158。結果，輸出驅動器158將數(shù)據(jù) DATA<0 7>輸出至第一至第八數(shù)據(jù)焊盤LDQO至LDQ7之中的相應的數(shù)據(jù)焊盤，因而讀取操作正常執(zhí)行。相反地，在測試模式下，測試模式控制單元200將GIO線GI0_U的數(shù)據(jù)UDQ xGI0<0:7>與GIO線GI0_L的數(shù)據(jù)LDQ χ GI0<0:7>進行比較，并響應于比較結果輸出故障斷開信號FAIL_0FFD。結果，當出現(xiàn)故障時，輸出驅動器158響應于故障斷開信號FAIL_0FFD 將第一數(shù)據(jù)焊盤LDQO驅動至高阻狀態(tài)，因而第一數(shù)據(jù)焊盤LDQO表示半導體存儲器件的故障。在圖2中，故障斷開信號FAIL_0FFD被輸入至驅動第一數(shù)據(jù)焊盤LDQO的輸出驅動器158。然而，在一個優(yōu)選實施例中，故障斷開信號FAIL_0FFD可以被輸入至驅動第一至第八數(shù)據(jù)焊盤LDQO至LDQ7的所有輸出驅動器158，使得所有的數(shù)據(jù)焊盤LDQO至LDQ7都可以表示半導體存儲器件的故障。在另一個實施例中，可以在故障信號輸出單元250與驅動第二至第八數(shù)據(jù)焊盤LDQl至LDQ7的輸出驅動器158中的每個之間設置開關單元。開關單元可以將故障斷開信號FAIL_0FFD提供給任何數(shù)目的選中的輸出驅動器158，以控制數(shù)據(jù)焊盤LDQO至LDQ7中的哪個焊盤來表示半導體器件的故障。另外，可以由外部命令來控制開關單元，或者可以用金屬選項部件(metal option)來實現(xiàn)開關單元。圖3是說明圖2所示的故障檢測單元210的電路圖。參見圖3，故障檢測單元210包括比較單元212和求和單元214。比較單元212包括多個例如異或非門212_1至212_64，所述多個異或非門212_1至212_64被配置成接收各個數(shù)據(jù)UDQ χ GICKO :7>和LDQ χ GI0<0:7>。求和單元214包括例如與門216，所述與門 216被配置成接收所述多個異或非門212_1至212_64的輸出。異或非門212_1至212_64中的每個都在相應的數(shù)據(jù)UDQ χ GI0<0:7>與數(shù)據(jù)LDQ xGI0<0:7>彼此相同時，將其輸出信號激活。與門216在異或非門212_1至212_64的輸出信號全部被激活時，將故障檢測信號GI0128SUM激活，而在異或非門212_1至212_64的輸出信號中的任何一個被去激活時將故障檢測信號GI0128SUM去激活。因此，故障檢測單元210在數(shù)據(jù)UDQ χ GI0<07>中的任何一個與數(shù)據(jù)LDQ xGI0<0:7>的相應的一個不同時，就將故障檢測信號GI0128SUM去激活。圖4A是說明圖2所示的鎖存器單元220的電路圖。參見圖4A，鎖存器單元220包括延遲控制單元221、D觸發(fā)器227、和反相器228。延遲控制單元221響應于測試模式信號TDRM被使能，且將選通信號GI0STRB延遲以輸出延遲的選通信號GI0STRBD。作為參考，延遲控制單元221將選通信號GI0STRB延遲與故障檢測單元210產(chǎn)生故障檢測信號GI0128SUM所花費的時間相對應的延遲量。結果， 延遲的選通信號GI0STRBD與故障檢測信號GI0128SUM同步。這里，選通信號GI0STRB是基于與讀取命令同步產(chǎn)生的管道輸入選通信號PINSTB而產(chǎn)生的。D觸發(fā)器227與延遲的選通信號GI0STRBD同步地鎖存故障檢測信號GI0128SUM。這里，D觸發(fā)器227響應于測試模式信號TDRM而被復位。最終，反相器2 通過將D觸發(fā)器227的輸出信號反相來輸出故障鎖存信號GI0A。在下文，將參照圖4A和圖4B詳細說明鎖存器單元220的操作。圖4B是說明鎖存器單元220的操作的時序圖。
在測試模式下，測試數(shù)據(jù)從數(shù)據(jù)焊盤LDQ輸入且被傳送到存儲體中的各個存儲體單元。在讀取命令輸入之后，儲存在存儲體中的各個存儲體單元中的測試數(shù)據(jù)被加載在相應的GIO線GIOJ^P GI0_U上作為數(shù)據(jù)UDQ χ GI0<0:7>和LDQ χ GI0<0 7>。鎖存器單元 220的延遲控制單元221響應于測試模式信號TDRM而被使能，并通過將選通信號GI0STRB 延遲來輸出延遲的選通信號GIOSTRBD。D觸發(fā)器227與延遲的選通信號GI0STRBD同步地鎖存故障檢測信號GI0U8SUM。最終，反相器2 通過將D觸發(fā)器227的輸出信號反相來輸出故障鎖存信號GI0A。假設故障檢測信號GI0128SUM在模塊測試模式下被去激活。此時，每當讀取命令輸入時，D觸發(fā)器227就鎖存故障檢測信號GI0128SUM。因此，在模塊測試模式下，鎖存器單元220通過與延遲的選通信號GIOSTRBD同步地實時檢測故障狀態(tài)來輸出故障鎖存信號 GI0A，所述延遲的選通信號GIOSTRBD在每次讀取操作處連續(xù)地觸發(fā)。圖5是說明圖2所示的測試信號發(fā)生單元240的框圖。參見圖5，測試信號發(fā)生單元240包括第一延遲控制單元和第二延遲控制單元Ml 和M7、管道鎖存器單元M5、輸出使能信號發(fā)生單元M6以及組合單元M4。第一延遲控制單元241響應于測試模式信號TDRM被使能，并且將管道鎖存器輸入控制信號PIN<0:4>延遲以將延遲的管道鎖存器輸入控制信號PIND<0:4>輸出至管道鎖存器單元M5。第二延遲控制單元247響應于測試模式信號TDRM被使能，并且將管道鎖存器輸出控制信號P0UT<0:4>延遲以將延遲的管道鎖存器輸出控制信號P0UTD<0:4>輸出至管道鎖存器單元對5。這里，管道鎖存器輸入控制信號PIN<0:4>是用于接收圖1所示的管道鎖存器單元151和169中的正常數(shù)據(jù)的信號，而管道鎖存器輸出控制信號P0UT<0:4>是用于輸出圖1所示的管道鎖存器單元151和169中的正常數(shù)據(jù)的信號。作為參考，第一延遲控制單元和第二延遲控制單元241和M7的延遲量分別與用來使故障鎖存信號GIOA與管道鎖存器輸入控制信號PIN<0:4>和管道鎖存器輸出控制信號P0UT<0:4>同步所花費的時間相對應。管道鎖存器單元245與延遲的管道鎖存器輸入控制信號PIND<0:4>和延遲的管道鎖存器輸出控制信號P0UTD<0:4>同步地鎖存故障鎖存信號GI0A，并輸出管道輸出數(shù)據(jù) PDATA。更具體而言，管道鎖存器單元245包括對齊單元242和反相器鎖存單元M3。對齊單元242包括多個延遲單元至對2_5，所述多個延遲單元至M2_5每個響應于各個延遲的管道鎖存器輸入控制信號PIND<0:4>而順序地接收故障鎖存信號GI0A，而響應于各個延遲的管道鎖存器輸出控制信號P0UTD<0:4>而順序地輸出接收的數(shù)據(jù)。反相器鎖存單元243包括兩個反相器，并且將對齊單元M2的輸出反相并鎖存以輸出管道輸出數(shù)據(jù) PDATA0輸出使能信號發(fā)生單元246在模塊測試模式下，通過將CAS潛伏時間信號 LATENCY2D移位成與內(nèi)部時鐘ICLK同步來產(chǎn)生管道鎖存器輸出使能信號P0UTEN。更具體而言，輸出使能信號發(fā)生單元246包括移位單元248和使能信號輸出單元M9。移位單元 248響應于測試模式信號TDRM而被使能，并且與內(nèi)部時鐘ICLK同步地將CAS潛伏時間信號 LATENCY2D移位。使能信號輸出單元249接收移位單元248的輸出信號以輸出管道鎖存器輸出使能信號P0UTEN。
在本優(yōu)選實施例中，移位單元248包括多個D觸發(fā)器至對8_5，所述多個D 觸發(fā)器對8_1至M8_5每個都響應于測試模式信號TDRM而被復位。第一 D觸發(fā)器與內(nèi)部時鐘ICLK同步地鎖存CAS潛伏時間信號LATENCY2D，并且第二至第五D觸發(fā)器M8_2 至M8_5與內(nèi)部時鐘ICLK同步地鎖存前一級的D觸發(fā)器的輸出。這里，CAS潛伏時間信號 LATENCY2D在讀取命令輸入之后響應于CAS潛伏時間而被激活。在本優(yōu)選實施例中，使能信號輸出單元249接收第二 D觸發(fā)器M8_2的輸出L4和第三D觸發(fā)器M8_3的輸出L5以產(chǎn)生在輸出L4與輸出L5的激活定時之間的持續(xù)時間期間保持激活的邏輯電平的管道鎖存器輸出使能信號P0UTEN。盡管本優(yōu)選實施例使用輸出L4和輸出L5，但是本發(fā)明不限于此結構。例如，使能信號輸出單元可以使用輸出L3和L4或者輸出L5和L6。組合單元244接收管道輸出數(shù)據(jù)PDATA和管道鎖存器輸出使能信號P0UTEN，并輸出測試信號FAIL_0FF。具體地，組合單元244包括第一反相器和第二反相器和M4_2 以及或非門對4_3。第一反相器接收管道輸出數(shù)據(jù)PDATA，第二反相器M4_2接收管道鎖存器輸出使能信號P0UTEN。或非門M4_3對第一和第二反相器的輸出執(zhí)行“或非”運算。因此，組合單元244在管道鎖存器輸出使能信號POUTEN的激活持續(xù)時間期間當管道輸出數(shù)據(jù)PDATA被激活時，將測試信號FAIL_0FF激活。如上所述，在本發(fā)明的本實施例中，用圖1所示的管道鎖存器單元151和169中使用的管道鎖存器單元實質(zhì)相同的管道鎖存器單元來實現(xiàn)測試信號發(fā)生單元MO。因此，輸出測試信號FAIL_0FF的定時可以與經(jīng)由DQ焊盤LDQ和UDQ輸出數(shù)據(jù)的定時同步。圖6是說明圖2所示的故障信號輸出單元250和輸出驅動器158的電路圖。參見圖6，故障信號輸出單元250包括故障斷開信號輸出單元254。故障斷開信號輸出單元2M響應于斷開驅動器信號0UT0FF接收測試信號FAIL_0FF并輸出故障斷開信號 FAIL_0FFD。作為參考，斷開驅動器信號0UT0FF在讀取操作期間被激活為邏輯低電平而在讀取操作完成之后被去激活為邏輯高電平。故障斷開信號輸出單元2M包括第一或非門254_1和第一反相器252_2。第一或非門254_1和第一反相器252_2對測試信號FAIL_0FF和斷開驅動器信號OUTOFF執(zhí)行“或”運算。也就是說，故障斷開信號輸出單元254在測試信號FAIL_0FF和斷開驅動器信號0UT0FF 中的任何一個被激活時輸出故障斷開信號FAIL_0FFD。另外，輸出驅動器158包括傳輸門158_2、與非門158_3、或非門158_6、反相器 158_5和158_8、上拉驅動器158_4和下拉驅動器158_7。傳輸門158_2響應于時鐘信號CLK_D0接收輸入的數(shù)據(jù)DATA。反相器158_8通過將故障斷開信號FAIL_0FFD反相來輸出故障斷開信號FAIL_0FFD的反相信號，且反相器 158_5將反相器158_8的輸出反相以輸出與故障斷開信號FAIL_0FFD具有實質(zhì)相同的相位的信號。與非門158_3對傳輸門158_2的輸出和故障斷開信號FAIL_0FFD的反相信號執(zhí)行 “與非”運算?；蚍情T158_6對傳輸門158_2的輸出和反相器158_5的輸出執(zhí)行“或非”運算。上拉驅動器158_4和下拉驅動器158_7分別響應于與非門158_3和或非門158_6的輸出而被導通/關斷。在正常模式下，測試信號FAIL_0FF被去激活。在讀取操作期間，輸出驅動器158 響應于時鐘信號CLK_D0，將輸入數(shù)據(jù)DATA進行上拉或下拉驅動。在完成讀取操作之后，由于斷開驅動器信號OUTOFF被激活，故障斷開信號FAIL_0FFD被激活，因而上拉驅動器158_4和下拉驅動器158_7兩者都被關斷。結果，數(shù)據(jù)焊盤LDQ在讀取操作完成之后處于高阻狀態(tài)。在模塊測試模式下，故障斷開信號輸出單元2M基于測試信號FAIL_0FF和斷開驅動器信號0UT0FF輸出故障斷開信號FAIL_0FFD。當故障斷開信號FAIL_0FFD因故障而被激活時，上拉驅動器158_4和下拉驅動器158_7都被關斷。因此，數(shù)據(jù)焊盤LDQ處于高阻狀態(tài)。下面參照圖1至圖7B更加詳細說明半導體存儲器件的操作。圖7A和圖7B是說明根據(jù)本發(fā)明的一個示例性實施例的半導體存儲器件的操作的時序圖。更具體而言，圖7A是說明在正常模式下的操作的時序圖，而圖7B是說明模塊測試模式的操作的時序圖。參見圖7A，在正常模式下，當讀取命令輸入時，存儲體中的各個存儲器單元中所儲存的數(shù)據(jù)被加載到相應的GIO線GI0_L和GI0_U。管道鎖存器單元151和169響應于管道鎖存輸入控制信號PIN<0 4>接收并鎖存GIO線GI0_L和GI0_U的數(shù)據(jù)，并響應于管道鎖存輸出控制信號P0UT<0:4>將數(shù)據(jù)輸出至數(shù)據(jù)焊盤LDQ和UDQ。作為參考，斷開驅動器信號 0UT0FF在每個讀取操作期間被去激活為邏輯低電平而在每個讀取操作完成之后被激活為邏輯高電平。故障斷開信號輸出單元2M在每個讀取操作完成之后響應于斷開驅動器信號 OUTOFF而輸出故障斷開信號FAIL_0FFD。因此，上拉驅動器158_4和下拉驅動器158_7兩者都被關斷，因而在每當每個讀取操作完成時數(shù)據(jù)焊盤LDQ處于高阻狀態(tài)。參見圖7B，在模塊測試模式下，當讀取命令輸入時，儲存在存儲體的各個存儲器單元中的數(shù)據(jù)被加載到相應的GIO線GI0_L和GI0_U上。故障檢測單元210將GIO線GI0_U 的數(shù)據(jù)UDQ χ GI0<0:7>與GIO線GI0_L的數(shù)據(jù)LDQ χ GI0<0:7>進行比較以輸出故障檢測信號GI0128SUM。鎖存器單元220響應于與每個讀取命令同步激活的選通信號GI0STRB來鎖存故障檢測信號GI0128SUM。當GIO線GI0_U的數(shù)據(jù)UDQ χ GI0<0 7>中的任何一個與GIO線GI0_L的數(shù)據(jù)LDQ χ GI0<0:7>中的相應一個不同時，故障檢測信號GI0U8SUM被去激活而故障鎖存信號GIOA 被激活。此時，每當讀取命令輸入時，D觸發(fā)器227就鎖存故障檢測信號GI0128SUM。因此， 在模塊測試模式下，鎖存器單元220通過實時檢測故障狀態(tài)來輸出故障鎖存信號GI0A。另外，測試信號發(fā)生單元MO響應于CAS潛伏時間信號LATENCY2D、內(nèi)部時鐘 ICLK、管道鎖存器輸入控制信號PIN<0:4>和管道鎖存器輸出控制信號P0UT<0:4>，來產(chǎn)生測試信號FAIL_0FF。更具體而言，測試信號發(fā)生單元240的管道鎖存器單元245與延遲的管道鎖存器輸入控制信號PIND<0:4>和延遲的管道鎖存器輸出控制信號POUT D<0:4>同步地鎖存故障鎖存信號GI0A，并輸出管道輸出數(shù)據(jù)PDATA。輸出使能信號發(fā)生單元246與內(nèi)部時鐘ICLK 同步地將CAS潛伏時間信號LATENCY2D移位，并且輸出管道鎖存器輸出使能信號P0UTEN。 這里，管道輸出數(shù)據(jù)PDATA以與輸出管道鎖存器單元151和169的數(shù)據(jù)的定時同步的定時被輸出，且管道鎖存輸出使能信號POUTEN在管道鎖存輸出控制信號P0UT<0 4>中的相應一個被激活之后被激活某個持續(xù)時間。組合單元2M在管道鎖存器輸出信號POUTEN的激活持續(xù)時間期間當管道輸出數(shù)據(jù)PDATA被激活時，將測試信號FAIL_0FF激活。故障斷開信號輸出單元254響應于測試信號FAIL_0FF或斷開驅動器信號0UT0FF的激活而將故障斷開信號FAIL_0FFD激活。在讀取操作期間，當故障斷開信號FAIL_0FFD 因故障響應于測試信號FAIL_0FF而被激活時，上拉驅動器158_4和下拉驅動器158_7被關斷。結果，當模塊測試模式下出現(xiàn)故障時，在各個讀取操作期間數(shù)據(jù)焊盤LDQ實時地處于高阻狀態(tài)。另外，在每個讀取操作完成時，故障斷開信號FAIL_0FFD響應于斷開驅動器信號 OUTOFF而被激活，所述斷開驅動器信號0UT0FF每當讀取操作完成時就被激活。因此，上拉驅動器158_4和下拉驅動器158_7兩者都被關斷，因而每當每個讀取操作完成時數(shù)據(jù)焊盤 LDQ處于高阻狀態(tài)。根據(jù)本發(fā)明的一個示例性實施例，在測試模式下，從數(shù)據(jù)焊盤LDQ輸入的數(shù)據(jù)被同時傳送至與存儲體中的多個單位單元耦接的GIO線GI0_L和GI0_U，且測試模式控制單元將GIO線GI0_U的數(shù)據(jù)與GIO線GI0_L的數(shù)據(jù)進行比較以基于比較結果輸出故障信號。因此，可以減少/降低用于測試存儲體中的多個單位單元的時間。另外，根據(jù)本發(fā)明的一個示例性實施例，在測試模塊諸如模塊測試下提供了各種用于表示故障狀態(tài)的方法。例如，在模塊測試模式下，每當讀取操作輸入和每當檢測具有缺陷的存儲器單元時，測試模式控制單元就通過檢測存儲器單元的缺陷而實時地輸出故障信號，當各個數(shù)據(jù)輸出時，輸出驅動器同時將DQ焊盤LDQ驅動到高阻狀態(tài)。盡管已經(jīng)參照本發(fā)明的示例性實施例來特別示出和描述了本發(fā)明，本領域技術人員將會理解的是，在不脫離所附權利要求所限定的精神和范圍的前提下，可以在形式上和細節(jié)上進行各種變化。因此，前述僅僅是示例性的，且并不是限制性的。例如，本文所圖示和描述的任何數(shù)目僅僅是示例性的。本發(fā)明僅僅由所附權利要求及其等同物來限定。
權利要求
1.一種半導體存儲器件，包括多個存儲體，所述多個存儲體每個都包括多個第一存儲器單元和多個第二存儲器單元；第一輸入/輸出單元，所述第一輸入/輸出單元被配置成在所述第一存儲器單元與多個第一數(shù)據(jù)焊盤之間傳送第一數(shù)據(jù)；第二輸入/輸出單元，所述第二輸入/輸出單元被配置成在所述第二存儲器單元與多個第二數(shù)據(jù)焊盤之間傳送第二數(shù)據(jù)；路徑選擇單元，所述路徑選擇單元被配置成在測試模式期間，將經(jīng)由所述第一數(shù)據(jù)焊盤輸入的所述第一數(shù)據(jù)傳送至所述第一存儲器單元和所述第二存儲器單元；以及測試模式控制單元，所述測試模式控制單元被配置成在所述測試模式期間，將所述所述第一存儲器單元的第一數(shù)據(jù)與所述第二存儲器單元的第一數(shù)據(jù)進行比較，以基于比較結果來控制所述第一數(shù)據(jù)焊盤中的至少一個以表示故障狀態(tài)，其中，所述測試模式控制單元在讀取操作期間將所述第一數(shù)據(jù)焊盤中的所述一個控制為高阻狀態(tài)。
2.如權利要求1所述的半導體存儲器件，其中，所述測試模式控制單元包括故障檢測單元，所述故障檢測單元被配置成將所述第一存儲器單元的所述第一數(shù)據(jù)與所述第二存儲器單元的所述第一數(shù)據(jù)進行比較，以基于比較結果輸出故障檢測信號；鎖存器單元，所述鎖存器單元被配置成響應于在所述測試模式下被激活的測試模式信號和在讀取命令輸入時被觸發(fā)的選通信號，來鎖存所述故障檢測信號并輸出故障鎖存信號；測試信號發(fā)生單元，所述測試信號發(fā)生單元基于故障鎖存信號和所述測試模式信號來產(chǎn)生測試信號；以及故障信號輸出單元，所述故障信號輸出單元被配置成響應于所述測試信號和在讀取操作期間被去激活的斷開驅動器信號，來輸出故障信號。
3.如權利要求2所述的半導體存儲器件，還包括輸入/輸出驅動器，所述輸入/輸出驅動器被配置成響應于所述故障信號將所述第一數(shù)據(jù)焊盤中的一個驅動為表示故障狀態(tài)。
4.如權利要求2所述的半導體存儲器件，其中，所述故障檢測單元包括多個比較單元，所述多個比較單元將所述第一存儲器單元的所述第一數(shù)據(jù)與所述第二存儲器單元的所述第一數(shù)據(jù)進行比較；以及求和單元，所述求和單元被配置成基于所述比較單元的輸出來輸出所述故障檢測信號。
5.如權利要求4所述的半導體存儲器件，其中，所述比較單元每個都包括異或非門，所述異或非門每個都在相應的第一數(shù)據(jù)彼此相等時輸出其輸出信號。
6.如權利要求4所述的半導體存儲器件，其中，所述求和單元包括邏輯門，以對所述比較單元的輸出執(zhí)行“與”運算。
7.如權利要求2所述的半導體存儲器件，其中，所述鎖存器單元通過與所述選通信號同步地鎖存所述故障檢測信號，來輸出所述故障鎖存信號。
8.如權利要求2所述的半導體存儲器件，其中，所述鎖存器單元包括延遲控制單元，所述延遲控制單元被配置成將所述選通信號延遲并輸出延遲的選通信號；以及D觸發(fā)器，所述D觸發(fā)器被配置成通過與所述延遲的選通信號同步地鎖存所述故障檢測信號來輸出所述故障鎖存信號。
9.如權利要求8所述的半導體存儲器件，其中，所述延遲控制單元具有與所述故障檢測單元產(chǎn)生所述故障檢測信號所花費的時間相對應的延遲量，以便將所述延遲的選通信號與所述故障檢測信號同步。
10.如權利要求8所述的半導體存儲器件，其中，所述延遲控制單元和所述D觸發(fā)器響應于所述測試模式信號被使能。
11.如權利要求2所述的半導體存儲器件，其中，所述測試信號發(fā)生單元通過將所述故障鎖存信號同步化到經(jīng)由所述第一數(shù)據(jù)焊盤和所述第二數(shù)據(jù)焊盤的數(shù)據(jù)的輸出定時，來產(chǎn)生所述測試信號。
12.如權利要求2所述的半導體存儲器件，其中，所述測試信號發(fā)生單元包括延遲控制單元，所述延遲控制單元被配置成將管道鎖存器控制信號延遲并輸出延遲的管道鎖存器控制信號；管道鎖存器單元，所述管道鎖存器單元被配置成與所述延遲的管道鎖存器控制信號同步地順序地鎖存所述故障鎖存信號，并輸出管道輸出數(shù)據(jù)；輸出使能信號發(fā)生單元，所述輸出使能信號發(fā)生單元被配置成通過與內(nèi)部時鐘信號同步地將CAS潛伏時間移位來產(chǎn)生管道鎖存器輸出使能信號；以及組合單元，所述組合單元被配置成基于所述管道輸出數(shù)據(jù)和所述管道鎖存器輸出使能信號來輸出所述測試信號。
13.如權利要求12所述的半導體存儲器件，其中，所述延遲控制單元具有與使所述故障鎖存信號與所述管道鎖存器控制信號同步而花費的時間相對應的延遲量。
14.如權利要求12所述的半導體存儲器件，其中，所述延遲控制單元和所述輸出使能信號發(fā)生單元響應于所述測試模式信號被使能。
15.如權利要求12所述的半導體存儲器件，其中，所述管道鎖存器單元包括對齊單元，所述對齊單元被配置成與所述延遲的管道鎖存器控制信號同步地將所述故障鎖存信號對齊；以及反相器鎖存單元，所述反相器鎖存單元被配置成將所述對齊單元的輸出反相并鎖存以輸出所述管道輸出數(shù)據(jù)。
16.如權利要求15所述的半導體存儲器件，其中，所述對齊單元包括多個延遲單元，所述多個延遲單元中的每個響應于各個延遲的管道鎖存器控制信號，來順序地接收所述故障鎖存信號，并且順序地輸出所接收的數(shù)據(jù)。
17.如權利要求12所述的半導體存儲器件，其中，所述輸出使能信號發(fā)生單元包括移位單元，所述移位單元被配置成與所述內(nèi)部時鐘信號同步地將所述CAS潛伏時間信號移位；以及使能信號輸出單元，所述使能信號輸出單元被配置成基于所述移位單元的輸出信號來輸出所述管道鎖存器輸出使能信號。
18.如權利要求17所述的半導體存儲器件，其中，所述移位單元包括多個D觸發(fā)器，其中，第一 D觸發(fā)器與所述內(nèi)部時鐘信號同步地鎖存所述CAS潛伏時間信號，而其它的D觸發(fā)器與所述內(nèi)部時鐘信號同步地鎖存前一級的D觸發(fā)器的輸出。
19.如權利要求18所述的半導體存儲器件，其中，所述使能信號輸出單元產(chǎn)生具有以相鄰的D觸發(fā)器之間的持續(xù)時間被激活的邏輯電平的所述管道鎖存器輸出使能信號。
20.如權利要求12所述的半導體存儲器件，其中，所述組合單元包括第一邏輯門和第二邏輯門，所述第一邏輯門和所述第二邏輯門被配置成分別將所述管道輸出數(shù)據(jù)和所述管道鎖存器輸出使能信號反相；以及第三邏輯門，所述第三邏輯門被配置成對所述第一邏輯門和所述第二邏輯門的輸出執(zhí)行“或非”運算以輸出所述第二測試模式信號。
21.如權利要求2所述的半導體存儲器件，其中，所述故障信號輸出單元包括 第一邏輯門，所述第一邏輯門被配置成對所述測試信號和所述斷開驅動器信號執(zhí)行“或非”運算；以及第二邏輯門，所述第二邏輯門被配置成將所述第一邏輯門的輸出反相并輸出所述故障信號。
22.—種半導體存儲器件的測試方法，所述方法包括以下步驟將經(jīng)由數(shù)據(jù)焊盤輸入的數(shù)據(jù)傳送至存儲體的第一存儲器單元和第二存儲器單元； 將所述第一存儲器單元的數(shù)據(jù)與所述第二存儲器單元的數(shù)據(jù)進行比較，以基于比較結果輸出故障檢測信號；通過響應于在所述測試模式期間被激活的測試模式信號和當讀取命令輸入時被觸發(fā)的選通信號而將所述故障檢測信號鎖存，來產(chǎn)生故障鎖存信號；基于所述故障鎖存信號和所述測試模式信號來產(chǎn)生故障信號；以及基于所述故障信號，將所述數(shù)據(jù)焊盤中的至少一個驅動為表示故障狀態(tài)，其中，所述數(shù)據(jù)在讀取操作期間被驅動為高阻狀態(tài)。
23.如權利要求22所述的方法，其中，通過與所述選通信號同步地鎖存所述故障檢測信號來產(chǎn)生所述故障鎖存信號。
24.如權利要求22所述的方法，其中，產(chǎn)生所述故障鎖存信號的步驟包括以下步驟 將所述選通信號延遲以輸出延遲的選通信號；以及通過與所述延遲的選通信號同步地鎖存所述故障檢測信號來輸出所述故障鎖存信號。
25.如權利要求M所述的方法，其中，延遲量是基于使所述延遲的選通信號與所述故障檢測信號同步所花費的時間來確定的。
26.如權利要求22所述的方法，其中，產(chǎn)生所述故障信號的步驟包括以下步驟 通過將所述故障鎖存信號與經(jīng)由所述數(shù)據(jù)焊盤的數(shù)據(jù)的輸出定時同步來產(chǎn)生測試信號；以及基于所述測試信號和在讀取操作期間被去激活的斷開驅動器信號，來輸出所述故障信號。
全文摘要
本發(fā)明公開了一種半導體存儲器件，包括多個存儲體，所述多個存儲體每個都包括多個第一存儲器單元和多個第二存儲器單元；第一輸入/輸出單元，被配置成在所述第一存儲器單元與多個第一數(shù)據(jù)焊盤之間傳送第一數(shù)據(jù)；第二輸入/輸出單元，被配置成在所述第二存儲器單元與多個第二數(shù)據(jù)焊盤之間傳送第二數(shù)據(jù)；路徑選擇單元，被配置成在測試模式期間，將經(jīng)由所述第一數(shù)據(jù)焊盤輸入的所述第一數(shù)據(jù)傳送至所述第一存儲器單元和所述第二存儲器單元；以及測試模式控制單元，被配置成在所述測試模式期間，將所述所述第一存儲器單元的第一數(shù)據(jù)與所述第二存儲器單元的第一數(shù)據(jù)進行比較，以基于比較結果來控制所述第一數(shù)據(jù)焊盤中的至少一個以表示故障狀態(tài)。
文檔編號G11C29/08GK102543206SQ20111045413
公開日2012年7月4日 申請日期2011年12月30日 優(yōu)先權日2010年12月30日
發(fā)明者丁臺衡, 康卜文, 都昌鎬 申請人:海力士半導體有限公司