專利名稱：向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法以及半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及向半導(dǎo)體存儲(chǔ)裝置的副存儲(chǔ)區(qū)域的基準(zhǔn)數(shù)據(jù)的寫(xiě)入方法以及寫(xiě)入了該基準(zhǔn)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù)：
如果對(duì)處理數(shù)字信息的各種電子裝置中所使用的存儲(chǔ)器進(jìn)行大致區(qū)分，則能夠分類為硬盤(pán)驅(qū)動(dòng)器、DVD、CD這樣的需要物理動(dòng)作的存儲(chǔ)裝置和使用了不需要物理動(dòng)作的半導(dǎo)體存儲(chǔ)器的存儲(chǔ)裝置。并且，根據(jù)存儲(chǔ)保持方法，能夠?qū)雽?dǎo)體存儲(chǔ)器分為兩種。具體地說(shuō)，能夠分類為當(dāng)切斷電源時(shí)存儲(chǔ)信息丟失的易失性半導(dǎo)體存儲(chǔ)器和即使將電源切斷存儲(chǔ)信息也被保存的非易失性存儲(chǔ)器。
關(guān)于非易失性存儲(chǔ)器，在一個(gè)存儲(chǔ)單元中具有一個(gè)電荷蓄積部，使在該電荷蓄積部未蓄積電荷的狀態(tài)或者蓄積了小于預(yù)定量的電荷的狀態(tài)(未寫(xiě)入狀態(tài))為“1”、使在該電荷蓄積部蓄積了預(yù)定量以上的電荷的狀態(tài)(寫(xiě)入狀態(tài))為“0”，由此，保存存儲(chǔ)信息。在這樣的存儲(chǔ)單元中，例如存在具有η型的M0SFET(Metal-0xide4emiconductor Field-Effect Transistor)結(jié)構(gòu)并且在MOSFET的柵極氧化膜中埋入有由與其他部分電絕緣的多晶硅構(gòu)成的浮置柵極(TO floating Gate)的存儲(chǔ)單元。此外，作為其他的存儲(chǔ)單元，存在具有η型 MOSFET結(jié)構(gòu)并且MOSFET的柵極氧化膜具有氮化膜被氧化膜夾著(即，將氧化膜、氮化膜、氧化膜依次層疊)的結(jié)構(gòu)。特別是，這樣的結(jié)構(gòu)被稱為MONOS(Metal Oxide Nitride Oxide Silicon)結(jié)構(gòu)或者 S0N0S(Silicon Oxide Nitride Oxide Silicon)結(jié)構(gòu)。并且，該浮置柵極以及氮化膜相當(dāng)于電荷蓄積部。關(guān)于向這樣的存儲(chǔ)單元的數(shù)據(jù)寫(xiě)入、讀出以及擦除，以下，以M0N0S結(jié)構(gòu)的存儲(chǔ)單元為例進(jìn)行說(shuō)明。并且，在以下的數(shù)據(jù)寫(xiě)入、讀出以及擦除中， 關(guān)于漏極(漏極端子以及漏極區(qū)域)以及源極(源極端子以及源極區(qū)域)，在進(jìn)行所存儲(chǔ)的數(shù)據(jù)的讀出時(shí)所決定的漏極以及源極在寫(xiě)入以及擦除中也定義為漏極以及源極。即，在數(shù)據(jù)寫(xiě)入、讀出以及擦除中，在進(jìn)行所存儲(chǔ)的數(shù)據(jù)的讀出時(shí)所決定的漏極以及源極始終恒定， 在數(shù)據(jù)寫(xiě)入以及擦除中也不將漏極與源極反過(guò)來(lái)定義。
在將數(shù)據(jù)“0”寫(xiě)入到氮化膜中的情況下，對(duì)源極端子以及柵極端子施加正電壓， 使漏極端子為接地電壓。由此，在溝道中從漏極區(qū)域向源極區(qū)域移動(dòng)的電子在源極區(qū)域附近獲得較高的動(dòng)能而成為熱電子，該熱電子被施加在柵極上的正電壓提拉到柵極端子正下方，該被提拉的電子被氮化膜保持。在氮化膜中保持預(yù)定量以上的熱電子，由此，寫(xiě)入數(shù)據(jù) “0”。
在讀出存儲(chǔ)在氮化膜中的數(shù)據(jù)的情況下，將正電壓施加到漏極端子以及柵極端子上，使源極端子為接地電壓。此時(shí)，在氮化膜中未蓄積電荷的情況或者蓄積了小于預(yù)定量的電荷的情況(即，氮化膜存儲(chǔ)數(shù)據(jù)“1”的情況)下，得到比較大的讀出電流。另一方面，在氮化膜中蓄積了預(yù)定量以上的電荷的情況(即，氮化膜存儲(chǔ)數(shù)據(jù)“0”的情況)下，由于所蓄積的電荷的影響，讀出電流比存儲(chǔ)數(shù)據(jù)“ 1 ”的狀態(tài)小。這樣，根據(jù)氮化膜內(nèi)有無(wú)電荷，讀出電流的大小產(chǎn)生差異，所以，通過(guò)判定讀出電流的大小，能夠進(jìn)行數(shù)據(jù)讀出。作為判定讀出電流的大小的詳細(xì)方法，在非易失性存儲(chǔ)器的預(yù)定的存儲(chǔ)單元中，以蓄積有存儲(chǔ)了數(shù)據(jù)“ 1” 的存儲(chǔ)單元的氮化膜中所蓄積的電荷量和存儲(chǔ)了數(shù)據(jù)“0”的存儲(chǔ)單元的氮化膜中所蓄積的電荷量的中間的電荷量(即，上述的預(yù)定量)的方式預(yù)先進(jìn)行數(shù)據(jù)的寫(xiě)入。并且，對(duì)在該預(yù)先進(jìn)行了寫(xiě)入的存儲(chǔ)單元(以下，也稱為副存儲(chǔ)區(qū)域、參照單元或者參考單元)中流過(guò)的電流和在其他存儲(chǔ)單元(即，讀出對(duì)象的存儲(chǔ)單元(以下，也稱為主存儲(chǔ)區(qū)域))中流過(guò)的電流進(jìn)行比較，在其他存儲(chǔ)單元中流過(guò)的電流比在參照單元中流過(guò)的電流大的情況下，判定為在該其他存儲(chǔ)單元中存儲(chǔ)有數(shù)據(jù)“0”，在其他存儲(chǔ)單元中流過(guò)的電流比在參照單元中流過(guò)的電流小的情況下，判定為在該其他存儲(chǔ)單元中存儲(chǔ)有數(shù)據(jù)“ 1 ”。
在將氮化膜中存儲(chǔ)的數(shù)據(jù)擦除的情況下，將正電壓施加到源極端子，將接地電壓或者負(fù)電壓施加到柵極端子，使漏極端子為開(kāi)放(open)狀態(tài)。由此，在源極區(qū)域附近產(chǎn)生的熱空穴注入到氮化膜，在氮化膜中蓄積的電荷被中和，由此，進(jìn)行數(shù)據(jù)的擦除。
在專利文獻(xiàn)1中公開(kāi)了具有如下結(jié)構(gòu)的存儲(chǔ)單元在柵極電極的漏極端子側(cè)以及源極端子側(cè)設(shè)置有氮化膜被氧化膜夾著而形成的電荷蓄積部。
[專利文獻(xiàn)1]日本特開(kāi)2005-64295號(hào)公報(bào)。
但是，在使用MONOS結(jié)構(gòu)的存儲(chǔ)單元中，當(dāng)使用上述方法在參照單元中蓄積預(yù)定的電荷時(shí)，電荷被蓄積在氮化膜的源極端子側(cè)，在氮化膜的漏極端子側(cè)不蓄積電荷，所以， 在針對(duì)參照單元的讀出動(dòng)作時(shí)，存在由于電場(chǎng)應(yīng)力而在氮化膜的漏極端子側(cè)蓄積電荷或者由于向其他存儲(chǔ)單元的寫(xiě)入動(dòng)作而在參照單元的氮化膜的漏極端子側(cè)蓄積電荷的情況。這樣，當(dāng)參照單元的氮化膜中所蓄積的電荷量發(fā)生變化時(shí)，參照單元的讀出電流從初始設(shè)定下降，在對(duì)讀出對(duì)象的存儲(chǔ)單元和參照單元的讀出電流進(jìn)行比較并判定時(shí)，產(chǎn)生誤判定。在引用文獻(xiàn)1中所記載的存儲(chǔ)單元的情況下也產(chǎn)生這樣的誤判定。發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況而提出的，提供一種向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法以及半導(dǎo)體存儲(chǔ)裝置，能夠抑制成為半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的參照單元的副存儲(chǔ)區(qū)域的讀出電流的變動(dòng)，減少存儲(chǔ)單元的讀出電流的判定時(shí)的誤判定。
為了解決上述課題，本發(fā)明提供一種向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法，該半導(dǎo)體存儲(chǔ)裝置在多個(gè)存儲(chǔ)單元內(nèi)具有主存儲(chǔ)區(qū)域和存儲(chǔ)用于對(duì)所述主存儲(chǔ)區(qū)域的主數(shù)據(jù)進(jìn)行判定的基準(zhǔn)數(shù)據(jù)的副存儲(chǔ)區(qū)域并且用于在所述副存儲(chǔ)區(qū)域?qū)懭胨龌鶞?zhǔn)數(shù)據(jù)，所述存儲(chǔ)單元在夾著溝道區(qū)域設(shè)置第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域的半導(dǎo)體基板上具有柵極電極，并且在所述第一雜質(zhì)區(qū)域與所述柵極電極之間具有第一電荷蓄積部、在所述第二雜質(zhì)區(qū)域和所述柵極電極之間具有第二電荷蓄積部，其特征在于，具有第一寫(xiě)入步驟，對(duì)所述第一雜質(zhì)區(qū)域以及所述柵極電極施加正電壓，對(duì)所述第二雜質(zhì)區(qū)域施加比所述正電壓低的電壓，在所述第一電荷蓄積部蓄積電荷；第二寫(xiě)入步驟，對(duì)所述第二雜質(zhì)區(qū)域以及所述柵極電極施加正電壓，對(duì)所述第一雜質(zhì)區(qū)域施加比所述正電壓低的電壓，在所述第二電荷蓄積部蓄積電荷。
此外，為了解決上述課題，本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置，在多個(gè)存儲(chǔ)單元內(nèi)具有主存儲(chǔ)區(qū)域和存儲(chǔ)用于對(duì)該主存儲(chǔ)區(qū)域的主數(shù)據(jù)進(jìn)行判定的基準(zhǔn)數(shù)據(jù)的副存儲(chǔ)區(qū)域，所述存儲(chǔ)單元在夾著溝道區(qū)域設(shè)置第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域的半導(dǎo)體基板上具有柵極電極，并且在所述第一雜質(zhì)區(qū)域與所述柵極電極之間具有第一電荷蓄積部、在所述第二雜質(zhì)區(qū)域和所述柵極電極之間具有第二電荷蓄積部，其特征在于，在所述副存儲(chǔ)區(qū)域的所述第一電荷蓄積部以及所述第二電荷蓄積部分別蓄積電荷。
根據(jù)本發(fā)明的向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法，利用對(duì)存儲(chǔ)單元的第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域施加的電壓的大小關(guān)系彼此不同的兩個(gè)數(shù)據(jù)寫(xiě)入步驟，在存儲(chǔ)單元中寫(xiě)入數(shù)據(jù)。由此，提供向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法以及半導(dǎo)體存儲(chǔ)裝置，電荷被蓄積在所述第一電荷蓄積部以及所述第二電荷蓄積部，能夠抑制半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的讀出電流的變動(dòng)，減少存儲(chǔ)單元的讀出電流的判定時(shí)的誤判定。


圖1是本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的示意結(jié)構(gòu)圖。
圖2是構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的剖面圖。
圖3是示出向構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的參照單元的數(shù)據(jù)的寫(xiě)入方法的流程圖。
圖4是示出向構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的參照單元的數(shù)據(jù)的寫(xiě)入方法的各步驟的剖面圖。
圖5是示出向構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的參照單元的數(shù)據(jù)的寫(xiě)入方法的各步驟的剖面圖。
圖6是用于對(duì)使用了本實(shí)施例的向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入方法與使用了以往的向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)寫(xiě)入方法的情況下的參照單元的讀出時(shí)的電流劣化量進(jìn)行比較的圖表。
圖7是作為構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的其他例子的剖面圖。
附圖標(biāo)記說(shuō)明 10半導(dǎo)體存儲(chǔ)裝置 11存儲(chǔ)器陣列12電壓生成電路 13第一開(kāi)關(guān)元件組 14第一列譯碼器 15行譯碼器 16第二開(kāi)關(guān)元件組 17第二列譯碼器 18讀出放大器 20存儲(chǔ)單元 21 ρ型的硅基板 22隧道氧化膜 23電荷蓄積膜 23a第一電荷蓄積部 23b第二電荷蓄積部 24絕緣膜25柵極電極 26第一雜質(zhì)區(qū)域 27第二雜質(zhì)區(qū)域 30參照單元。
具體實(shí)施方式
以下，參照附圖詳細(xì)地對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
首先，參照?qǐng)D1對(duì)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置進(jìn)行說(shuō)明。圖1是本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的示意結(jié)構(gòu)圖。
如圖1所示，半導(dǎo)體存儲(chǔ)裝置10由如下部分構(gòu)成由多個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)器陣列11 ；用于生成供給到存儲(chǔ)器陣列11的電壓的電壓生成電路12 ；設(shè)置在存儲(chǔ)器陣列11 和電壓生成電路12之間的第一開(kāi)關(guān)元件組13 ；將驅(qū)動(dòng)信號(hào)供給到第一開(kāi)關(guān)元件組13的第一列譯碼器14 ；將驅(qū)動(dòng)信號(hào)供給到存儲(chǔ)器陣列11的行譯碼器15 ；與存儲(chǔ)器陣列11連接的第二開(kāi)關(guān)元件組16 ；將驅(qū)動(dòng)信號(hào)供給到第二開(kāi)關(guān)元件組16的第二列譯碼器17 ；與第二開(kāi)關(guān)元件組16連接的讀出放大器18。
在存儲(chǔ)器陣列11中，設(shè)置有P根(P 1以上的整數(shù))的位線BLpBL2.....BLp和以與位線BL^ BL2.....BLp正交的方式配置的Q根⑴1以上的整數(shù))的字線WL^ WL2.....WLQ。此處，定義為位線見(jiàn)1、81^2、...、81^在列方向設(shè)置、字線札1、札2、...、11^在行方向設(shè)置。以下，在不指定任意一條位線BLpBL2.....BLp的情況下僅稱為位線BL，在不指定任意一條字線WL^ WL2.....WLq的情況下僅稱為字線WL。
此外，在位線BL與字線WL的各交叉部具有MONOS (Metal Oxide Nitride OxideSilicon)結(jié)構(gòu)。配置有(SXT)個(gè)(S以及T :1以上的整數(shù))的存儲(chǔ)單元20(^).....20(1_s)、20(2-1) λ · · · λ 20(2-S) λ · · ·、20(^4)、· · · λ 20 (T_S)。 以下，在不指定任意一個(gè)存儲(chǔ)單元的情況下僅稱為存儲(chǔ)單元20。例如，存儲(chǔ)器陣列11由9根(P=9)位線BL、8根(Q=8)字線札、64個(gè) (SXT=SXS)存儲(chǔ)單元20構(gòu)成。各數(shù)量根據(jù)半導(dǎo)體存儲(chǔ)裝置10的存儲(chǔ)容量、同時(shí)寫(xiě)入數(shù)據(jù)的存儲(chǔ)單元20的數(shù)量適當(dāng)調(diào)整。
各存儲(chǔ)單元20的柵極端子與字線WLpWL2.....WLq連接，各存儲(chǔ)單元20的源極端子以及漏極端子與位線BLpBL2.....BLp連接。在圖1中，例如，當(dāng)使各存儲(chǔ)單元20的負(fù)行方向側(cè)為漏極端子、使正行方向側(cè)為源極端子時(shí)，存儲(chǔ)單元20(h)的柵極端子與字線W^1連接，漏極端子與位線BL1連接，源極端子與位線BL2連接。并且，對(duì)位線BL間供給寫(xiě)入電壓， 由此，對(duì)各存儲(chǔ)單元20的漏極-源極間供給該寫(xiě)入電壓。
能夠在存儲(chǔ)單元20中寫(xiě)入數(shù)據(jù)“0”和數(shù)據(jù)“1”這兩種數(shù)據(jù)(即，2值)。此外，在本實(shí)施例1中，在構(gòu)成存儲(chǔ)器陣列11的存儲(chǔ)單元20(T_S)中，預(yù)先寫(xiě)入預(yù)定的基準(zhǔn)數(shù)據(jù)(參照數(shù)據(jù))。參照數(shù)據(jù)是在從其他存儲(chǔ)單元20讀出數(shù)據(jù)的情況下為了判定該讀出的數(shù)據(jù)是數(shù)據(jù)“0”或者是數(shù)據(jù)“1”所使用的數(shù)據(jù)(即，比較用的數(shù)據(jù))。以下，也將存儲(chǔ)單元20(T_s)稱為參照單元(參考單元)30。即，存儲(chǔ)單元20(T_S)以外的存儲(chǔ)單元20為主存儲(chǔ)區(qū)域，存儲(chǔ)單元20(T_S)為副存儲(chǔ)區(qū)域。
并且，在本實(shí)施例中，僅將存儲(chǔ)單元20(T_S)作為參照單元，但是，也可以將多個(gè)存儲(chǔ)單元20設(shè)定為參照單元。例如，在存儲(chǔ)單元20中儲(chǔ)存多值數(shù)據(jù)的情況下，也可以使與相同的字線WL ( S卩，列方向)連接的多個(gè)存儲(chǔ)單元20為參照單元并使各參照單元的參照數(shù)據(jù)彼此不同。此外，不限于相同的字線WL，也可以使被相同的位線BL夾著(S卩，在行方向連接) 的多個(gè)存儲(chǔ)單元20為參照單元。
行譯碼器15經(jīng)由各字線WL與存儲(chǔ)器陣列11連接。行譯碼器15基于從控制電路 (未圖示)供給的控制信號(hào)來(lái)選擇字線WL的任意一個(gè)，對(duì)所選擇的一個(gè)字線供給柵極信號(hào)。例如，在選擇了字線WL1的情況下，對(duì)存儲(chǔ)單元20(h).....20(1_s)的柵極端子供給柵極信號(hào)(預(yù)定的電壓)。并且，在本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置10的寫(xiě)入處理中，與存儲(chǔ)數(shù)據(jù)的值無(wú)關(guān)地對(duì)各存儲(chǔ)單元20的柵極端子供給共用的柵極信號(hào)。
第一開(kāi)關(guān)元件組13 由具有 η 型的 MOSFET (Metal-Oxide-kmiconductor Field-Effect Transistor)結(jié)構(gòu)的P個(gè)選擇器元件13 、13ει2、. . .、13ειΡ構(gòu)成。以下，在不指定任意一個(gè)選擇器元件13 、13 .....13aP的情況下，僅稱為選擇器元件13a。各選擇器元件13a經(jīng)由位線BL與存儲(chǔ)單元20的漏極端子或者源極端子連接。具體地說(shuō)，選擇器元件13 的漏極端子經(jīng)由位線BL1與存儲(chǔ)單元20(^20^.....20(t_d的各自的漏極端子連接。并且，選擇器13 的漏極端子經(jīng)由位線BL2與存儲(chǔ)單元20(1_2)、20(2_2).....20(t_2)的各自的源極端子以及存儲(chǔ)單元20(1_3)、20(2_3).....20(t_3)的各自的漏極端子連接。
此外，選擇器元件13a的各自的源極端子經(jīng)由連接點(diǎn)I\、T2.....T3以及電壓供給線VL與電壓生成電路12連接。并且，選擇器元件13a的各自的柵極端子利用柵極信號(hào)供給線GLn、GL12.....GLip連接到第一列譯碼器14。以下，在不指定任意一個(gè)柵極信號(hào)供給線GLn、GL12.....GLip的情況下，也僅稱為柵極信號(hào)供給線GL115
第一列譯碼器14基于從控制電路(未圖示)供給的控制信號(hào)來(lái)選擇柵極信號(hào)供給線GL1的任意一個(gè)，對(duì)所選擇的一個(gè)柵極信號(hào)供給線供給柵極信號(hào)。對(duì)所選擇的一個(gè)柵極信號(hào)供給線GL1供給柵極信號(hào)，由此，從電壓生成電路12供給的預(yù)定的電壓被施加到位線 BL,該位線BL與連接到所選擇的一個(gè)柵極信號(hào)供給線GL1的選擇器元件13a連接。并且， 對(duì)與該位線BL連接的存儲(chǔ)單元20的漏極端子或者源極端子供給(施加)預(yù)定的電壓。具體地說(shuō)，當(dāng)柵極信號(hào)供給線GL11被選擇時(shí)，選擇器元件13 轉(zhuǎn)移到導(dǎo)通狀態(tài)，經(jīng)由位線BLl 對(duì)存儲(chǔ)單元 20 (η)、20 (2-d、…λ 20 (Η) 的漏極端子施加預(yù)定的電壓。
第二開(kāi)關(guān)元件組16由具有η型的MOSFET結(jié)構(gòu)的P個(gè)選擇器元件16 、16 .....16 構(gòu)成。以下，在不指定任意一個(gè)選擇器元件16 、16 .....16aP的情況下，僅稱為選擇器元件16a。各選擇器元件16a經(jīng)由位線BL與存儲(chǔ)單元20的漏極端子或者源極端子連接。具體地說(shuō)，選擇器元件16 的源極端子經(jīng)由位線BL1與存儲(chǔ)單元20(^,20(^.....20(t_d的各自的漏極端子連接。并且，選擇器16 的源極端子經(jīng)由位線BL2與存儲(chǔ)單元20(1_2)、 20(2-2)、· · · Λ 20(Τ_2) 的各自的源極端子以及存儲(chǔ)單元20(1-3) Λ 20 (2-3) Λ - · ·、20(τ—3) 的各自的漏極端子連接。
此外，選擇器元件16a的各自的漏極端子與讀出放大器18連接。并且，選擇器元件16a的各自的柵極端子利用柵極信號(hào)供給線GL21、GL22.....GL2p與第二列譯碼器17連接。以下，在不指定任意一個(gè)柵極信號(hào)供給線GL21、GL22.....GL2p的情況下，僅稱為柵極信號(hào)供給線GL2。
第二列譯碼器17基于從控制電路(未圖示)供給的控制信號(hào)來(lái)選擇柵極信號(hào)供給線GL2的任意一個(gè)，對(duì)所選擇的一個(gè)柵極信號(hào)供給線供給柵極信號(hào)。此處，讀出放大器18與接地電位(地電位)連接，所以，對(duì)所選擇的一個(gè)柵極信號(hào)供給線GL2供給柵極信號(hào)，由此，與連接到所選擇的一個(gè)柵極信號(hào)供給線GL1的選擇器元件13a連接的位線BL的電位成為接地電位。并且，與該位線BL連接的存儲(chǔ)單元20的漏極端子或者源極端子的電位成為接地電位。具體地說(shuō)，當(dāng)柵極信號(hào)供給線GL21被選擇時(shí)，選擇器元件16 轉(zhuǎn)移到導(dǎo)通狀態(tài)， 經(jīng)由位線BL1，存儲(chǔ)單元20^^20(^).....20(t_d的漏極端子的電位成為接地電位。
讀出放大器18與選擇器元件16a的漏極端子連接。在讀出時(shí)，根據(jù)由第一列譯碼器14、行譯碼器15、第二列譯碼器17選擇的存儲(chǔ)單元20的狀態(tài)而產(chǎn)生的讀出電流被供給到讀出放大器18、并且從由第一列譯碼器14、行譯碼器15、第二列譯碼器17選擇的參照單元30向讀出放大器18供給參照用的讀出電流時(shí)，讀出放大器對(duì)該兩個(gè)讀出電流的大小進(jìn)行比較，判別被寫(xiě)入到存儲(chǔ)單元20中的數(shù)據(jù)。具體地說(shuō)，讀出放大器18在從參照單元供給的電流比讀出對(duì)象的存儲(chǔ)單元20的電流大的情況下，將在該存儲(chǔ)單元20中存儲(chǔ)的數(shù)據(jù)判定為為“1”，在從參照單元供給的電流比讀出對(duì)象的存儲(chǔ)單元20的電流小的情況下，將在該存儲(chǔ)單元20中存儲(chǔ)的數(shù)據(jù)判定為“0”。
然后，參照?qǐng)D2對(duì)構(gòu)成半導(dǎo)體存儲(chǔ)裝置10的存儲(chǔ)單元20的結(jié)構(gòu)以及向存儲(chǔ)單元 20的數(shù)據(jù)的寫(xiě)入、讀出、擦除的原理進(jìn)行說(shuō)明。圖2是構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置10 的存儲(chǔ)單元20的剖面圖。
如圖2所示，存儲(chǔ)單元20具有在ρ型的硅基板21的上表面層疊了由SW2構(gòu)成的隧道氧化膜22、由SiN構(gòu)成的電荷蓄積膜23、由SiO2構(gòu)成的絕緣膜M、由多晶硅構(gòu)成的柵極電極25的結(jié)構(gòu)。在硅基板21的表面上的夾著隧道氧化膜22的位置形成有含有高濃度的η型雜質(zhì)的第一雜質(zhì)區(qū)域沈以及第二雜質(zhì)區(qū)域27。隧道氧化膜22正下方的硅基板21 的表面區(qū)域是在η型的MOSFET的動(dòng)作時(shí)形成電流路徑的溝道區(qū)域28。以包圍第一雜質(zhì)區(qū)域沈、第二雜質(zhì)區(qū)域27以及溝道區(qū)域觀的方式在硅基板21的內(nèi)部設(shè)置有元件隔離氧化層四。并且，參照單元30也與上述存儲(chǔ)單元20的結(jié)構(gòu)相同。
此外，由隧道氧化膜22、電荷蓄積膜23以及絕緣膜M構(gòu)成電荷蓄積結(jié)構(gòu)40。并且，將電荷蓄積膜23的一端即位于第二雜質(zhì)區(qū)域27上的部分稱為第一電荷蓄積部23a、將電荷蓄積膜23的一端即位于第一雜質(zhì)區(qū)域沈上的部分稱為第二電荷蓄積部23b。
然后，對(duì)向這樣的結(jié)構(gòu)的存儲(chǔ)單元20的數(shù)據(jù)的寫(xiě)入、讀出、擦除的動(dòng)作進(jìn)行說(shuō)明。 此處，在以下的數(shù)據(jù)寫(xiě)入、讀出以及擦除中，關(guān)于漏極(漏極端子以及漏極區(qū)域)以及源極 (源極端子以及源極區(qū)域)，將進(jìn)行所存儲(chǔ)的數(shù)據(jù)的讀出時(shí)決定的漏極以及源極在寫(xiě)入以及擦除中也定義為漏極以及源極。即，在數(shù)據(jù)寫(xiě)入、讀出以及擦除中，進(jìn)行所存儲(chǔ)的數(shù)據(jù)的讀出時(shí)決定的漏極以及源極始終恒定，在數(shù)據(jù)寫(xiě)入以及擦除中也不將漏極與源極反過(guò)來(lái)定義。并且，在本實(shí)施例中，使第一雜質(zhì)區(qū)域沈?yàn)槁O區(qū)域，使第二雜質(zhì)區(qū)域?yàn)樵礃O區(qū)域。
首先，在將數(shù)據(jù)寫(xiě)入到存儲(chǔ)單元20中的情況下，對(duì)柵極電極25施加正電壓(例如，+5V)，對(duì)作為漏極區(qū)域的第二雜質(zhì)區(qū)域27也施加正電壓(例如，+5V)，使作為源極區(qū)域的第一雜質(zhì)區(qū)域26以及硅基板21為接地電位(OV)。由此，在溝道區(qū)域觀中從第一雜質(zhì)區(qū)域沈向第二雜質(zhì)區(qū)域27進(jìn)行移動(dòng)的電子在第二雜質(zhì)區(qū)域27的附近獲得較高的動(dòng)能而成為熱電子。并且，對(duì)柵極電極25施加較高的電壓，由此，該熱電子的一部分越過(guò)隧道氧化膜 22被提拉到電荷蓄積膜23 ( S卩，該熱電子蓄積到電荷蓄積膜2 。此處，被提拉到電荷蓄積膜23的熱電子蓄積在電荷蓄積膜23的第二雜質(zhì)區(qū)域27側(cè)部分(即，第一電荷蓄積部23a)而不蓄積在第一雜質(zhì)區(qū)域26側(cè)部分(即，第二電荷蓄積部23b)。即，熱電子被蓄積到電荷蓄積膜23的源極區(qū)域側(cè)部分而不蓄積到漏極區(qū)域側(cè)部分。并且，第一電荷蓄積部23a所蓄積的電荷量為預(yù)定量以上的狀態(tài)成為數(shù)據(jù)“0”被寫(xiě)入到存儲(chǔ)單元20中的狀態(tài)，第一電荷蓄積部23a所蓄積的電荷量小于預(yù)定值的狀態(tài)成為數(shù)據(jù)“1”被寫(xiě)入到存儲(chǔ)單元20中的狀態(tài)。 并且，參照單元30中的數(shù)據(jù)的寫(xiě)入與上述的方法不同，所以后述。
然后，在對(duì)存儲(chǔ)單元20中所存儲(chǔ)的數(shù)據(jù)進(jìn)行讀出的情況下，對(duì)柵極電極25施加正電壓(例如，+3V)，對(duì)作為漏極區(qū)域的第一雜質(zhì)區(qū)域沈施加作為讀出電壓的正電壓(例如， +1.5V)，使作為源極區(qū)域的第二雜質(zhì)區(qū)域27以及硅基板21為接地電位(OV)。由此，從第一雜質(zhì)區(qū)域沈向第二雜質(zhì)區(qū)域27流過(guò)讀出電流。讀出電流的大小根據(jù)在第一電荷蓄積部 23a中蓄積的電荷量而發(fā)生變化。即，在第一電荷蓄積部23a中蓄積的電荷量越多，讀出電流越變低。此外，關(guān)于參照單元30，也利用同樣的讀出方法，讀出與在參照單元30中蓄積的電荷量對(duì)應(yīng)的讀出電流。并且，讀出放大器18對(duì)從讀出對(duì)象的存儲(chǔ)單元20供給的讀出電流與從參照單元30供給的讀出電流進(jìn)行比較，由此，判定在讀出對(duì)象的存儲(chǔ)單元20中存儲(chǔ)數(shù)據(jù)“0”或者數(shù)據(jù)“ 1，，的哪一個(gè)。
然后，在擦除存儲(chǔ)單元20中所存儲(chǔ)的數(shù)據(jù)的情況下，對(duì)作為源極區(qū)域的第二雜質(zhì)區(qū)域27施加正電壓(例如，+5V)，對(duì)柵極電極25施加OV或者負(fù)電壓(例如，-5V)，使作為漏極區(qū)域的第一雜質(zhì)區(qū)域沈以及硅基板21為接地電位(OV)。由此，在第二雜質(zhì)區(qū)域27 的周邊產(chǎn)生的熱空穴被注入到電荷蓄積膜23。其結(jié)果是，在第一電荷蓄積部23a中保持的電荷(電子)被中和，能夠進(jìn)行數(shù)據(jù)的擦除。
并且，在將電荷蓄積到電荷蓄積膜23的第一雜質(zhì)區(qū)域沈側(cè)的情況下，將應(yīng)該施加到第一雜質(zhì)區(qū)域沈的電壓和應(yīng)該施加到第二雜質(zhì)區(qū)域27側(cè)的電壓交換，由此，能夠進(jìn)行數(shù)據(jù)的擦除。
然后，參照?qǐng)D3以及圖4，對(duì)向構(gòu)成本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器陣列內(nèi)的參照單元的數(shù)據(jù)寫(xiě)入方法進(jìn)行說(shuō)明。圖3是示出向存儲(chǔ)器陣列中的參照單元的數(shù)據(jù)寫(xiě)入的流程圖。此外，圖4是向存儲(chǔ)器陣列中的參照單元的數(shù)據(jù)寫(xiě)入時(shí)的參照單元的剖面圖。
首先，作為在參照單元30中未寫(xiě)入數(shù)據(jù)的狀態(tài)，使N=O (步驟Si)。
然后，以電荷被蓄積在參照單元30的電荷蓄積膜23的第二雜質(zhì)區(qū)域27側(cè)部分 (即，第一電荷蓄積部23a)的方式進(jìn)行參照數(shù)據(jù)的第一寫(xiě)入(步驟S2，第一寫(xiě)入步驟)。具體地說(shuō)，對(duì)柵極電極25施加正電壓(例如，+5V)，對(duì)作為漏極區(qū)域的第二雜質(zhì)區(qū)域27也施加正電壓(例如，+5V)，使作為源極區(qū)域的第一雜質(zhì)區(qū)域沈以及硅基板21為接地電位(OV) (圖4(a))。由此，在溝道區(qū)域觀中從第一雜質(zhì)區(qū)域26向第二雜質(zhì)區(qū)域27移動(dòng)的電子在第二雜質(zhì)區(qū)域27附近獲得較高的動(dòng)能而成為熱電子。并且，對(duì)柵極電極25施加較高的電壓，由此，該熱電子的一部分越過(guò)隧道氧化膜22，被提拉到電荷蓄積膜23的第二雜質(zhì)區(qū)域 27側(cè)部分(即，第一電荷蓄積部23a)(圖4(b))。并且，圖4(b)是示意性的圖，所以，以兩個(gè)電子被蓄積在第一電荷蓄積部23a的方式示出，但是，實(shí)際上更多的電子被蓄積在第一電荷蓄積部23a。
然后，判別N的值(步驟S； )，在不是N>0的情況下，進(jìn)入步驟S4，在N>0的情況下，進(jìn)入步驟S5。在步驟S4中，在當(dāng)前的N的值上加1，成為N=l。在進(jìn)行了步驟S4后，進(jìn)入步驟S6。此處，進(jìn)入步驟S4的情況是指，上述的第一寫(xiě)入以及后述的第二寫(xiě)入分別一次也不進(jìn)行。
然后，在步驟S3中，在N>0(即，N=I)的情況下，將在參照單元30中寫(xiě)入的參照數(shù)據(jù)讀出，判定讀出時(shí)流過(guò)的讀出電流是否為預(yù)定值(寫(xiě)入設(shè)定值)以上(步驟S5)。具體地說(shuō)，對(duì)柵極電極25施加正電壓(例如，+3V)，對(duì)作為漏極區(qū)域的第一雜質(zhì)區(qū)域沈施加作為讀出電壓的正電壓(例如，+1. 5V)，使作為源極區(qū)域的第二雜質(zhì)區(qū)域27以及硅基板21為接地電位(OV)(圖4(c))。由此，讀出電流從第一雜質(zhì)區(qū)域沈向第二雜質(zhì)區(qū)域27流過(guò)。此處，寫(xiě)入設(shè)定值是在存儲(chǔ)單元20中完全沒(méi)有蓄積電荷的狀態(tài)(即，存儲(chǔ)有數(shù)據(jù)“1”的狀態(tài)) 下流過(guò)的讀出電流的值和在存儲(chǔ)單元20中蓄積有大量的電荷的狀態(tài)(即，存儲(chǔ)有數(shù)據(jù)“0” 的狀態(tài))下流過(guò)的讀出電流的值的中間的電流值。并且，該寫(xiě)入設(shè)定值能夠進(jìn)行適當(dāng)調(diào)整， 通過(guò)所述調(diào)整，能夠變更用于對(duì)寫(xiě)入了數(shù)據(jù)“0”的狀態(tài)和寫(xiě)入了數(shù)據(jù)“1”的狀態(tài)進(jìn)行區(qū)別的邊界。
然后，在步驟S4之后或者在對(duì)被寫(xiě)入到參照單元30中的參照數(shù)據(jù)進(jìn)行讀出時(shí)流過(guò)的讀出電流小于寫(xiě)入設(shè)定值的情況下，以電荷被蓄積在參照單元30的電荷蓄積膜23的第一雜質(zhì)區(qū)域沈側(cè)部分(即，第二電荷蓄積部23b)的方式進(jìn)行參照數(shù)據(jù)的第二寫(xiě)入(步驟S6，第二寫(xiě)入步驟)。具體地說(shuō)，對(duì)柵極電極25施加正電壓(例如，+5V)，對(duì)作為漏極區(qū)域的第一雜質(zhì)區(qū)域26也施加正電壓(例如，+5V)，使作為源極區(qū)域的第二雜質(zhì)區(qū)域27以及硅基板21為接地電位(OV)(圖5(a))。由此，在溝道區(qū)域觀中從第二雜質(zhì)區(qū)域27向第一雜質(zhì)區(qū)域沈移動(dòng)的電子在第一雜質(zhì)區(qū)域沈的附近獲得較高的動(dòng)能而成為熱電子。并且， 對(duì)柵極電極25施加較高的電壓，由此，該熱電子的一部分越過(guò)隧道氧化膜22，被提拉到電荷蓄積膜23的第一雜質(zhì)區(qū)域沈側(cè)部分(即，第二電荷蓄積部23b)(圖5(b))。另一方面， 在步驟S5中，在對(duì)寫(xiě)入到參照單元30中的參照數(shù)據(jù)進(jìn)行讀出時(shí)流過(guò)的讀出電流為寫(xiě)入設(shè)定值以上的情況下，向參照單元30的參照數(shù)據(jù)的寫(xiě)入處理結(jié)束。
當(dāng)步驟S6結(jié)束后，將寫(xiě)入到參照單元30中的參照數(shù)據(jù)再次讀出，判定讀出時(shí)流過(guò)的讀出電流是否為預(yù)定值(寫(xiě)入設(shè)定值)以上(步驟S7(判定步驟))。具體地說(shuō)，對(duì)柵極電極25施加正電壓(例如，+3V)，對(duì)第一雜質(zhì)區(qū)域沈施加作為讀出電壓的正電壓(例如， +1. 5V)，使第二雜質(zhì)區(qū)域27以及硅基板21為接地電位(OV)(圖5 (c))。由此，讀出電流從第一雜質(zhì)區(qū)域沈向第二雜質(zhì)區(qū)域27流過(guò)。在步驟S7中，在將寫(xiě)入到參照單元30中的參照數(shù)據(jù)讀出時(shí)流過(guò)的讀出電流小于寫(xiě)入設(shè)定值的情況下，返回到步驟Si，再度進(jìn)行參照數(shù)據(jù)的寫(xiě)入(即，進(jìn)行重復(fù)執(zhí)行第一以及第二寫(xiě)入的重復(fù)步驟)，以使電荷蓄積在參照單元 30的電荷蓄積膜23的第二雜質(zhì)區(qū)域27側(cè)部分(即，第一電荷蓄積部23a)。并且，在再度進(jìn)行參照數(shù)據(jù)的寫(xiě)入的情況下，成為N=l，所以，成為從步驟S3經(jīng)由步驟S5的流程。S卩，在再度進(jìn)行參照數(shù)據(jù)的寫(xiě)入的情況下，第一寫(xiě)入后對(duì)讀出電流值是否為寫(xiě)入設(shè)定值以上進(jìn)行判定。另一方面，在步驟S4中，在將寫(xiě)入到參照單元30中的參照數(shù)據(jù)讀出時(shí)流過(guò)的讀出電流為寫(xiě)入設(shè)定值以上的情況下，向參照單元30的參照數(shù)據(jù)的寫(xiě)入處理結(jié)束。
如以上那樣，根據(jù)本實(shí)施例的向參照單元30的參照數(shù)據(jù)的寫(xiě)入方法，以電荷蓄積膜23的第一雜質(zhì)區(qū)域沈側(cè)部分(即，第二電荷蓄積部23b)和電荷蓄積膜23的第二雜質(zhì)區(qū)域27側(cè)部分(S卩，第一電荷蓄積部23a)交替地蓄積電荷的方式進(jìn)行參照數(shù)據(jù)的寫(xiě)入，所以，在電荷蓄積膜23中，電荷蓄積在第一電荷蓄積部23a以及第二電荷蓄積部23b。這樣， 當(dāng)電荷蓄積在電荷蓄積膜23的一端以及另一端(S卩，兩端)時(shí)，參照單元30的讀出時(shí)的電場(chǎng)應(yīng)カ引起的熱電子的向柵極電極方向的侵入被該電荷蓄積膜23所蓄積的電荷抑制。此外，向其他存儲(chǔ)單元30的寫(xiě)入動(dòng)作等引起的向參照單元30的電荷蓄積膜23的電荷的侵入也被抑制。因此，利用參照數(shù)據(jù)的寫(xiě)入動(dòng)作以外的動(dòng)作，電荷不被注入到參照單元30的電荷蓄積膜23，參照單元30的讀出電流發(fā)生變化的情況被抑制。在上述的寫(xiě)入流程中，優(yōu)選以將應(yīng)該寫(xiě)入的參照數(shù)據(jù)(即，應(yīng)該蓄積的電荷量)分為多次進(jìn)行寫(xiě)入的方式使一次寫(xiě)入中的寫(xiě)入量(即，蓄積的電荷量)為少量。由此，能夠謀求在第一電荷蓄積部23a以及第ニ電荷蓄積部23b中蓄積的電荷量均勻化，容易謀求參照単元30的讀出電流的變化的抑制。并且，為了效率良好地對(duì)參照単元30的讀出時(shí)的電場(chǎng)應(yīng)カ所引起的熱電子的向柵極電極方向的侵入進(jìn)行抑制，在本實(shí)施例中，也可以使在參照単元30的電荷蓄積膜ぬ的第二電荷蓄積部2 所蓄積的電荷量比在參照單元30的電荷蓄積膜23的第一電荷蓄積部23a所蓄積的電荷量多。這是因?yàn)椋诒緦?shí)施例的參照單元30 的讀出吋，電荷容易侵入到電荷蓄積膜ぬ的第二電荷蓄積部Mb。此外，使用上述的數(shù)據(jù)的寫(xiě)入方法，由此，半導(dǎo)體存儲(chǔ)裝置10能夠具有電荷被蓄積在電荷蓄積膜23的兩端的參照單元30。此外，將向參照単元30的參照數(shù)據(jù)的寫(xiě)入分為多次，由此，半導(dǎo)體存儲(chǔ)裝置10能夠具有兩端的電荷的蓄積量相等的參照單元30。并且，在上述的流程中，在第一以及第二寫(xiě)入步驟中的數(shù)據(jù)的寫(xiě)入量預(yù)先決定了的情況下，也可以不設(shè)置步驟S5、S7的判定步驟。此外，也可以在利用第一以及第二寫(xiě)入步驟進(jìn)行了參照數(shù)據(jù)的寫(xiě)入后，測(cè)定在電荷蓄積膜23的兩端蓄積的電荷量，進(jìn)行上述的判定 (即，也可以是不設(shè)置步驟S5的流程)。然后，參照?qǐng)D6，在使用了本實(shí)施例的向參照單元30的參照數(shù)據(jù)的寫(xiě)入方法的情況下和在使用了以往的向參照單元30的參照數(shù)據(jù)寫(xiě)入方法的情況下，對(duì)在各情況下參照単元的讀出時(shí)的讀出電流的劣化量進(jìn)行比較，對(duì)本實(shí)施例的向參照單元30的參照數(shù)據(jù)的寫(xiě)入方法的效果進(jìn)行說(shuō)明。圖6的橫軸是參照數(shù)據(jù)的讀出時(shí)間(秒)，縱軸是讀出電流的劣化量(μΑ)。并且，橫軸是對(duì)數(shù)表示。如圖6所示，在參照單元30的參照數(shù)據(jù)的讀出時(shí)間為100秒?yún)?，如果使用?shí)施例的數(shù)據(jù)寫(xiě)入方法，則能夠?qū)⒄諈g元的讀出電流的劣化量降低到以往的約1成左右。此外， 即使進(jìn)行1000秒的參照數(shù)據(jù)的讀出，也推定為讀出電流的劣化量為約0. 5 μ Α，估計(jì)能夠降低到以往的約2成左右。并且，在上述的實(shí)施例中，存儲(chǔ)單元20的結(jié)構(gòu)是MONOS結(jié)構(gòu)，但是，不限于此，例如，即使是在各個(gè)側(cè)壁部設(shè)置有電荷蓄積部的結(jié)構(gòu)，也能夠應(yīng)用本發(fā)明的數(shù)據(jù)寫(xiě)入方法。參照?qǐng)D7，對(duì)具有側(cè)壁結(jié)構(gòu)的存儲(chǔ)單元100的結(jié)構(gòu)進(jìn)行說(shuō)明。如圖7所示，存儲(chǔ)單元100具有如下結(jié)構(gòu)在ρ型的硅基板101的上表面，隔著由 SiO2構(gòu)成的柵極氧化膜102形成有由多晶硅構(gòu)成的柵極電極103。在硅基板101的表面上的夾著柵極電極103的位置，形成有含有高濃度的η型雜質(zhì)的第一雜質(zhì)區(qū)域104以及第二雜質(zhì)區(qū)域105。柵極電極103正下方的硅基板101的表面區(qū)域是在η型的MOSFET的動(dòng)作時(shí)形成電流路徑的溝道區(qū)域110。在溝道區(qū)域110與第一雜質(zhì)區(qū)域104之間以及溝道區(qū)域 60與第二雜質(zhì)區(qū)域105之間，與第一雜質(zhì)區(qū)域104以及第ニ雜質(zhì)區(qū)域105相鄰地形成有雜質(zhì)濃度比較低的η型的擴(kuò)展區(qū)域106、107。在擴(kuò)展區(qū)域107的上部設(shè)置有第一電荷蓄積部108，在擴(kuò)展區(qū)域106的上部設(shè)置有第二電荷蓄積部109。第一以及第二電荷蓄積部108、109由ONO層疊絕緣膜構(gòu)成，該ONO 層疊絕緣膜由硅氧化膜111、硅氮化膜112、硅氧化膜113構(gòu)成。第一以及第二電荷蓄積部 108、109分別從擴(kuò)展區(qū)域106、107開(kāi)始在柵極電極103的側(cè)壁延伸。由此，能夠可靠地進(jìn)行電荷的蓄積以及保持。此外，第一以及第二電荷蓄積部108、109彼此隔開(kāi)形成，所以，能夠相對(duì)于各電荷蓄積部分別獨(dú)立地蓄積保持電荷。
權(quán)利要求
1.一種向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法，該半導(dǎo)體存儲(chǔ)裝置在多個(gè)存儲(chǔ)單元內(nèi)具有主存儲(chǔ)區(qū)域和存儲(chǔ)用于對(duì)所述主存儲(chǔ)區(qū)域的主數(shù)據(jù)進(jìn)行判定的基準(zhǔn)數(shù)據(jù)的副存儲(chǔ)區(qū)域并且用于在所述副存儲(chǔ)區(qū)域?qū)懭胨龌鶞?zhǔn)數(shù)據(jù)，所述存儲(chǔ)單元在夾著溝道區(qū)域設(shè)置第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域的半導(dǎo)體基板上具有柵極電極，并且在所述第一雜質(zhì)區(qū)域與所述柵極電極之間具有第一電荷蓄積部、在所述第二雜質(zhì)區(qū)域和所述柵極電極之間具有第二電荷蓄積部，其特征在于，具有第一寫(xiě)入步驟，對(duì)所述第一雜質(zhì)區(qū)域以及所述柵極電極施加正電壓，對(duì)所述第二雜質(zhì)區(qū)域施加比所述正電壓低的電壓，在所述第一電荷蓄積部蓄積電荷；第二寫(xiě)入步驟，對(duì)所述第二雜質(zhì)區(qū)域以及所述柵極電極施加正電壓，對(duì)所述第一雜質(zhì)區(qū)域施加比所述正電壓低的電壓，在所述第二電荷蓄積部蓄積電荷。
2.如權(quán)利要求1所述的寫(xiě)入方法，其特征在于，具有判定步驟，在所述第一以及第二寫(xiě)入步驟后，對(duì)在所述第一電荷蓄積部蓄積的電荷量進(jìn)行測(cè)定，判定在所述第一電荷蓄積部蓄積的電荷量的測(cè)定值是否為預(yù)定值以上；重復(fù)步驟，在所述判定步驟中判定為在所述第一電荷蓄積部蓄積的電荷量的測(cè)定值小于所述預(yù)定值的情況下，重復(fù)執(zhí)行所述第一以及第二寫(xiě)入步驟。
3.如權(quán)利要求2所述的寫(xiě)入方法，其特征在于，在所述重復(fù)步驟中，在所述第一寫(xiě)入步驟后對(duì)在所述第一電荷蓄積部蓄積的電荷量進(jìn)行測(cè)定，判定在所述第一電荷蓄積部蓄積的電荷量的測(cè)定值是否為預(yù)定值以上，在判定為在所述第一電荷蓄積部蓄積的電荷量的測(cè)定值為所述預(yù)定值以上的情況下，停止所述重復(fù)步驟。
4.如權(quán)利要求1至3的任意一項(xiàng)所述的寫(xiě)入方法，其特征在于，使利用所述第一寫(xiě)入步驟所蓄積的電荷量與利用所述第二寫(xiě)入步驟所蓄積的電荷量相等。
5.如權(quán)利要求1至3中任意一項(xiàng)所述的寫(xiě)入方法，其特征在于，使利用所述第一寫(xiě)入步驟所蓄積的電荷量比利用所述第二寫(xiě)入步驟所蓄積的電荷量
6.一種半導(dǎo)體存儲(chǔ)裝置，在多個(gè)存儲(chǔ)單元內(nèi)具有主存儲(chǔ)區(qū)域和存儲(chǔ)用于對(duì)該主存儲(chǔ)區(qū)域的主數(shù)據(jù)進(jìn)行判定的基準(zhǔn)數(shù)據(jù)的副存儲(chǔ)區(qū)域，所述存儲(chǔ)單元在夾著溝道區(qū)域設(shè)置第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域的半導(dǎo)體基板上具有柵極電極，并且在所述第一雜質(zhì)區(qū)域與所述柵極電極之間具有第一電荷蓄積部、在所述第二雜質(zhì)區(qū)域與所述柵極電極之間具有第二電荷蓄積部，其特征在于，在所述副存儲(chǔ)區(qū)域的所述第一電荷蓄積部以及所述第二電荷蓄積部分別蓄積電荷。
7.如權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在所述副存儲(chǔ)區(qū)域的所述第一電荷蓄積部和所述第二電荷蓄積部蓄積的電荷量彼此相等。
全文摘要
本發(fā)明提供一種向半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)的寫(xiě)入方法以及半導(dǎo)體存儲(chǔ)裝置，能夠?qū)Τ蔀榘雽?dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元的參照單元的副存儲(chǔ)區(qū)域的讀出電流的變動(dòng)進(jìn)行抑制，減少存儲(chǔ)單元的讀出電流的判定時(shí)的誤判定。利用對(duì)存儲(chǔ)單元的第一雜質(zhì)區(qū)域以及第二雜質(zhì)區(qū)域施加的電壓的大小關(guān)系彼此不同的兩個(gè)數(shù)據(jù)寫(xiě)入步驟，在存儲(chǔ)單元中寫(xiě)入數(shù)據(jù)。
文檔編號(hào)G11C16/14GK102543191SQ20111044616
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年12月28日 優(yōu)先權(quán)日2010年12月28日
發(fā)明者佐伯勝利 申請(qǐng)人:拉碧斯半導(dǎo)體株式會(huì)社