專利名稱：高速低功耗wta靈敏放大器的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，特別涉及一種高速低功耗WTA靈敏放大器。
背景技術：
靈敏放大器是靜態(tài)隨機訪問存儲器(SRAM)外圍電路的重要部分，它的性能極大的影響整個SRAM的性能。由于集成度的提高，增大的位線負載電容成為限制靈敏放大器性能的一個主要障礙。傳統(tǒng)的電壓型靈敏放大器要在OUT和·端建立差分電壓往往需要位線BL和瓦端建立同樣的差分電壓，增大的位線負載電容將導致建立位線差分電壓的時間增大，使得性能降低。由于，在尺寸逐漸縮小的趨勢下，位線電容逐漸增大，所以位線建立差分電壓的時間越來越大，很大限度上制約了傳統(tǒng)電壓型靈敏放大器的速度。一種可行的解決方案是通過WTA(Wirmer-Take-All)靈敏放大器檢測位線上的電流，由于WTA靈敏放大器采用電流檢測模式，OUT和^端差分電壓的建立不需要位線BL和瓦端有同樣的差分電壓，也就是說，當該種該靈敏放大器在OUT和端建立足夠的差分電壓時，位線BL和瓦端電壓差仍然保持在很小的范圍內，這樣便解決了位線電容對靈敏放大器速度的制約問題，電流檢測并不依賴于大負載位線的充放電，因此可以明顯的改善速度。WTA靈敏放大器就是利用電流檢測原理設計的一種高速靈敏放大器。傳統(tǒng)WTA靈敏放大器的電路結構如圖1所示，它的結構主要可分為三個部分一、 由PMOS晶體管Pl P4所組成的電流傳送電路，其作用是探測位線上的差分電流；二、由 NMOS晶體管m N5所組成的放大觸發(fā)電路，其作用是感應位線上的差分電流，觸發(fā)正反饋，將位線上的差分電流放大為電壓信號輸出；三、分別與OUT和^端連接的放大電路， 其作用是實現(xiàn)軌至軌(rail-to-rail)的輸出。傳統(tǒng)的WTA靈敏放大器的工作原理如下準備階段，信號端SAen(即圖中“N5”的柵極)置為0，C點(即圖中“N5”的漏極) 電壓被充至Vdd-Vth (其中Vdd為電源電壓，Vth為閾值電壓)，使Nl，N2截止。假設SRAM讀1， ^Vbl>VTl，電路傳送電路檢測出差分電流Ip3 > IP4(其中，Ip3為經過圖中“P3”的電流，Ip4 為經過圖中“P4”的電流)，即In3 > IN4(其中，In3為經過圖中“N3”的電流，In4為經過圖中 “N4”的電流)。C點電位高，N3、N4管工作于線性區(qū)，由In = unC。x(Vgs-Vth) Vds (其中，Un是遷移率，Cox是單位面積氧化層電容，Vgs是柵源電壓，Vth是閾值電壓，Vds是源漏電壓，此處引用此公式是為說明In與Vds間的正相關關系)，故Vds3 > Vds4，即。放大階段可簡要看作兩個步驟1、由m N5電路觸發(fā)一個ΔνΑ> ΔνΒ(其中， AVa為點A的電壓變化量，Δ Vb為點B的電壓變化量，點A為圖中“Ρ2”的柵極，點B位圖中 “Ρ1”的柵極)的初始效果。2、AVA > ΔνΒ弓丨起了 Pl Ρ4電路內部的競爭，放大了位線的電流差，實現(xiàn)輸出電壓的放大。步驟1 信號端SAen置為1，Ν5管開啟，Ν3、Ν4管柵壓Nc下降導致流過的電流下降，由公式 In = unC。x (Vgs-Vth) Vds 可知，下降的電流 I ΔΙΝ3| > I Δ In4I。又 Ip3 > Ip4，故 Ip3-In3
3> Ip4-In4 > 0，即輸出節(jié)點的充電電流更大，所以A Vou > A G。p3、p4管的漏極電壓上升， 導致源極電壓上升，因而有ΔνΑ> AVB。步驟2 為了簡化分析過程，我們粗略的假設AVa > 0，AVb = 0，這并不影響最終的結果。由于乂4是？2管的柵壓，Va的上升減小了 Ιρ2，使得Vb下降。％是？1管的柵壓，Vb 的下降增加了 ΙΡ1，又使得Va上升，這是一個正反饋。其結果是Va >> Vb，Ρ2管關斷而Pl管導通。最后，^會回落到一個較低的值，而V。ut穩(wěn)定在一個較高的值，從而實現(xiàn)了靈敏放大的功能；雖然傳統(tǒng)的WTA靈敏放大器解決了位線電容對靈敏放大器速度的制約問題，但傳統(tǒng)的WTA靈敏放大器的本身存在著耗電量大、放大速度慢的缺陷，而現(xiàn)有技術中卻未能對其作出改進。

發(fā)明內容
(一)要解決的技術問題本發(fā)明要解決的技術問題是如何降低WTA靈敏放大器的耗電量、并提高放大速度。(二)技術方案為解決上述技術問題，本發(fā)明提供了一種高速低功耗WTA靈敏放大器，包括依次連接的電流傳送電路、放大觸發(fā)電路、以及放大電路，所述放大觸發(fā)電路包括第一 NMOS 管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管，所述第一 NMOS 管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第二 NMOS管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第一 NMOS管的漏漏極和所述第二 NMOS管的漏極與電源連接，所述第一 NMOS管的源極與所述第四NMOS管的柵極和所述第五NMOS管的漏極連接，所述第二 NMOS管的源極與所述第，所述第二 NMOS管的源極與所述第三NMOS管的柵極和所述第六NMOS關的漏極連接，所述第五NMOS管的源極和所述第六NMOS管的源極連接、且連接點接地，所述第三NMOS管的漏極與所述第一 NMOS管的柵極連接，所述第四 NMOS管的漏極與所述第二 NMOS管的柵極連接，所述第三NMOS管的源極和所述第四NMOS管的源極連接、且連接點接地。優(yōu)選地，所述第三NMOS管的柵極和第四NMOS管的柵極之間設有PMOS管，所述 PMOS管的漏極與所述第三NMOS管的柵極連接，所述PMOS管的源極與所述第四NMOS管的柵極連接。優(yōu)選地，所述電流傳送電路包括第一 PMOS管、第二 PMOS管、第三PMOS管、以及第四PMOS管，所述第一 PMOS管的源極與所述第三PMOS管的漏極和所述第二 PMOS管的柵極分別連接，所述第二 PMOS管的源極與所述第一 PMOS管的柵極和所述第三PMOS管的漏極分別連接，所述第三PMOS管的源極與所述第一 NMOS管的柵極連接，所述第四PMOS管的源極與所述第二 NMOS管的柵極連接。優(yōu)選地，所述放大電路包括第五PMOS管、第六PMOS管、第七NMOS管、第八NMOS 管、第一電容以及第二電容，所述第五PMOS管的漏極與電源連接，所述第五PMOS管的柵極與所述第一 NMOS管的柵極連接，所述第五PMOS管的源極與所述第一電容的一端和所述第七NMOS管的漏極分別連接，所述第一電容的另一端接地，所述第七NMOS管的柵極與所述第一 NMOS管的柵極連接，所述第七NMOS管的源極接地，所述第六PMOS管的漏極與電源連接， 所述第六PMOS管的柵極與所述第二 NMOS管的柵極連接，所述第六PMOS管的源極與所述第二電容的一端和所述第八NMOS管的漏極分別連接，所述第二電容的另一端接地，所述第六 PMOS管的源極與所述第八NMOS管的漏極連接，所述第八NMOS管的柵極與所述第二 NMOS管的柵極連接，所述第八NMOS管的源極接地。(三)有益效果本發(fā)明通過設置兩個偽電流源，降低了 WTA靈敏放大器的耗電量、并提高了放大速度。


圖1是傳統(tǒng)的WTA靈敏放大器的結構示意圖；圖2是按照本發(fā)明的一種實施方式的高速低功耗WTA靈敏放大器的結構示意圖。
具體實施例方式下面結合附圖和實施例，對本發(fā)明的具體實施方式
作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。圖2是按照本發(fā)明的一種實施方式的高速低功耗WTA靈敏放大器的結構示意圖； 參照圖2，本實施方式的放大器包括依次連接的電流傳送電路、放大觸發(fā)電路、以及放大電路，其中，所述放大觸發(fā)電路包括第一 NMOS管(即圖中的“m”)、第二 NMOS管(即圖中的“N2”)、第三NMOS管(即圖中的“N3”)、第四匪OS管(即圖中的“N4”)、第五NMOS管(即圖中的“N5”)、以及第六NMOS管(即圖中的“N6”)，所述第一 NMOS管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第二 NMOS管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第一 NMOS管的漏極和所述第二 NMOS管的漏極與電源連接，所述第一 NMOS管的源極與所述第四NMOS管的柵極和所述第五NMOS管的漏極連接，所述第二 NMOS管的源極與所述第，所述第二匪OS管的源極與所述第三NMOS管的柵極和所述第六NMOS關的漏極連接，所述第五NMOS管的源極和所述第六NMOS管的源極連接、且連接點接地，所述第三NMOS管的漏極與所述第一匪OS管的柵極連接，所述第四NMOS管的漏極與所述第二 NMOS 管的柵極連接，所述第三NMOS管的源極和所述第四NMOS管的源極連接、且連接點接地。本實施方式的放大器的結構與傳統(tǒng)WTA靈敏放大器的不同之處在于傳統(tǒng)WTA靈敏放大器只有一個偽電流源，即圖1中的“N5”，其漏極是N3、N4管的柵極，而本實施方式的放大器的結構有兩個偽電流源，即圖2中的“N5”和“N6” (寬度是圖1中“N5”的一半)，它們的漏極分別是N3、N4管的柵極，從而使N3、N4管的柵壓能夠獨立變化。為使N3、N4管的初始柵壓相同，參照圖2，在C(即圖中“N3”的柵極)、D (即圖中 “N4”的柵極)兩點之間有一個平衡管，優(yōu)選地，所述第三NMOS管的柵極和第四NMOS管的柵極之間設有PMOS管，所述PMOS管的漏極與所述第三NMOS管的柵極連接，所述PMOS管的源極與所述第四NMOS管的柵極連接。優(yōu)選地，所述電流傳送電路包括第一 PMOS管(即圖中的“P1”)、第二PMOS管(即圖中的“P2”)、第三PMOS管(即圖中的“P3”)、以及第四PMOS管(即圖中的“P4”)，所述第一 PMOS管的源極與所述第三PMOS管的漏極和所述第二 PMOS管的柵極分別連接，所述第二 PMOS管的源極與所述第一 PMOS管的柵極和所述第三PMOS管的漏極分別連接，所述第三 PMOS管的源極與所述第一 NMOS管的柵極連接，所述第四PMOS管的源極與所述第二 NMOS管的柵極連接。優(yōu)選地，所述放大電路包括第五PMOS管(即圖中的“P5”)、第六PMOS管(即圖中的“P6”)、第七NMOS管(即圖中的“N7”)、第八NMOS管(即圖中的“N8”)、第一電容(即圖中的“Cl”)以及第二電容(即圖中的“C2”)，所述第五PMOS管的漏極與電源連接，所述第五PMOS管的柵極與所述第一 NMOS管的柵極連接，所述第五PMOS管的源極與所述第一電容的一端和所述第七NMOS管的漏極分別連接，所述第一電容的另一端接地，所述第七NMOS 管的柵極與所述第一 NMOS管的柵極連接，所述第七NMOS管的源極接地，所述第六PMOS管的漏極與電源連接，所述第六PMOS管的柵極與所述第二 NMOS管的柵極連接，所述第六PMOS 管的源極與所述第二電容的一端和所述第八NMOS管的漏極分別連接，所述第二電容的另一端接地，所述第六PMOS管的源極與所述第八NMOS管的漏極連接，所述第八NMOS管的柵極與所述第二 NMOS管的柵極連接，所述第八NMOS管的源極接地。本實施方式的放大器的工作原理為準備階段與傳統(tǒng)WTA靈敏放大器相同，此外，P5導通，VC = VD。放大階段，該結構有兩個反饋機制。第一種反饋機制與傳統(tǒng)WTA靈敏放大器原理完全相同。步驟(1)信號端SAen(即圖中“N5”和“N6”的柵極)拉到高電平，Vc、Vd下降，觸發(fā)Δ1>Δ ^，和AVa> ΔνΒ(其中，AVa為點A的電壓變化量，AVb為點B的電壓變化量，點A為圖中“Ρ2”的柵極，點B位圖中“Ρ1”的柵極)的初始效果。步驟O) :AVa> AVb引起了 Pl Ρ4電路內部的競爭，放大了位線的電流差，實現(xiàn)輸出電壓的放大。但新結構還有另外一個提高放大速度的反饋機制步驟(1)的分析，我們知道放大階段將先產生一個Δ Vout>A ^的初始效果。為了簡化分析過程，我們粗略的假設AV。ut > 0，Δ F。=0，這并不影響最終的結果。根據(jù)假設， G不變，N2管關斷，Vc持續(xù)下降；Vout的上升會使m管導通，抑制了 Vd的下降。由于Vc、Vd 分別是N3、N4管的柵壓，所以In3 < IN4。從而進一步促使^ Kut>A V。。實際上，與傳統(tǒng)的靈敏放大器中N3、N4的柵壓Vc的下降相比。在本實施方式的放大器中N3管柵壓V。下降得更快，幅度也更大，最終下降至0，而N4管柵壓Vd的下降受阻， 甚至會回升。柵壓的差分變化導致了 IN3、In4的差異，引入了新的反饋機制從而使放大速度更快。另外，速度優(yōu)化另一點原因在于在放大穩(wěn)定之后，傳統(tǒng)的WTA靈敏放大器中N3管處于飽和區(qū)，而本實施方式的放大器中N3管處于截止區(qū)，顯然，本實施方式的V。ut穩(wěn)定值更高。這影響了后極反相器的翻轉速度。本實施方式的放大器不僅在速度上有優(yōu)勢，還在功耗上有三處優(yōu)化1、降低了靈敏放大器內置電源的功耗；2、降低了位線電容充放電的功耗；3、降低了輸出緩沖反相器的功耗在傳統(tǒng)WTA靈敏放大器中，放大穩(wěn)定后，N3管處于飽和區(qū)，N4管處于線性區(qū)，N5管處于飽和區(qū)，穩(wěn)定后的電流為IN3+IN5。在本實施方式的放大器中，放大穩(wěn)定后，N3管處于截止區(qū)(V。= 0V)，N4管處于線性區(qū)，N5管處于飽和區(qū)，N6管處于線性區(qū)。穩(wěn)定后的電流約為0. 5*IN5(N5管的寬度是原結構的一半)。顯然，本實施方式的放大器的內置電源功耗更低， 且在放大穩(wěn)定后能掐斷位線電容的放電，進而減小位線電容充放電功耗；此外本實施方式的放大器的V。ut的穩(wěn)定值更高，降低了輸出反相器的功耗。 以上實施方式僅用于說明本發(fā)明，而并非對本發(fā)明的限制，有關技術領域的普通技術人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護范圍應由權利要求限定。
權利要求
1.一種高速低功耗WTA靈敏放大器，包括依次連接的電流傳送電路、放大觸發(fā)電路、 以及放大電路，其特征在于，所述放大觸發(fā)電路包括第一 NMOS管、第二 NMOS管、第三NMOS 管、第四NMOS管、第五NMOS管、以及第六NMOS管，所述第一 NMOS管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第二 NMOS管的柵極與所述電路傳送電路和所述放大電路分別連接，所述第一 NMOS管的漏漏極和所述第二 NMOS管的漏極與電源連接，所述第一 NMOS管的源極與所述第四NMOS管的柵極和所述第五NMOS管的漏極連接，所述第二 NMOS管的源極與所述第，所述第二 NMOS管的源極與所述第三NMOS管的柵極和所述第六NMOS關的漏極連接，所述第五NMOS管的源極和所述第六NMOS管的源極連接、且連接點接地，所述第三NMOS管的漏極與所述第一 NMOS管的柵極連接，所述第四NMOS管的漏極與所述第二 NMOS 管的柵極連接，所述第三NMOS管的源極和所述第四NMOS管的源極連接、且連接點接地。
2.如權利要求1所述的放大器，其特征在于，所述第三NMOS管的柵極和第四NMOS管的柵極之間設有PMOS管，所述PMOS管的漏極與所述第三NMOS管的柵極連接，所述PMOS管的源極與所述第四NMOS管的柵極連接。
3.如權利要求1所述的放大器，其特征在于，所述電流傳送電路包括第一PMOS管、第二 PMOS管、第三PMOS管、以及第四PMOS管，所述第一 PMOS管的源極與所述第三PMOS管的漏極和所述第二 PMOS管的柵極分別連接，所述第二 PMOS管的源極與所述第一 PMOS管的柵極和所述第三PMOS管的漏極分別連接，所述第三PMOS管的源極與所述第一 NMOS管的柵極連接，所述第四PMOS管的源極與所述第二 NMOS管的柵極連接。
4.如權利要求3所述的放大器，其特征在于，所述放大電路包括第五PMOS管、第六 PMOS管、第七NMOS管、第八NMOS管、第一電容以及第二電容，所述第五PMOS管的漏極與電源連接，所述第五PMOS管的柵極與所述第一 NMOS管的柵極連接，所述第五PMOS管的源極與所述第一電容的一端和所述第七NMOS管的漏極分別連接，所述第一電容的另一端接地， 所述第七NMOS管的柵極與所述第一 NMOS管的柵極連接，所述第七NMOS管的源極接地，所述第六PMOS管的漏極與電源連接，所述第六PMOS管的柵極與所述第二 NMOS管的柵極連接，所述第六PMOS管的源極與所述第二電容的一端和所述第八NMOS管的漏極分別連接，所述第二電容的另一端接地，所述第六PMOS管的源極與所述第八NMOS管的漏極連接，所述第八NMOS管的柵極與所述第二 NMOS管的柵極連接，所述第八NMOS管的源極接地。
全文摘要
本發(fā)明公開了一種高速低功耗WTA靈敏放大器，涉及集成電路技術領域，特別涉及一種包括依次連接的電流傳送電路、放大觸發(fā)電路、以及放大電路，所述放大觸發(fā)電路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管。本發(fā)明通過設置兩個偽電流源，降低了WTA靈敏放大器的耗電量、并提高了放大速度。
文檔編號G11C7/06GK102522106SQ201110415399
公開日2012年6月27日 申請日期2011年12月13日 優(yōu)先權日2011年12月13日
發(fā)明者張洵, 王源, 賈嵩 申請人:北京大學