專利名稱：P型一次性可編程器件結(jié)構的制作方法
技術領域：
本發(fā)明涉及半導體技術,特別涉及一種P型一次性可編程(One TimeProgram,OTP)器件結(jié)構。
背景技術：
現(xiàn)有P型OTP器件是由兩個PMOS晶體管串聯(lián)形成的一次性可編程器件，第一個PMOS晶體管作為選通晶體管，在N型阱中用P型擴散區(qū)形成該第一個PMOS晶體管的源極和漏極，所述第一個PMOS晶體管柵極作為整個器件的字線，所述第一個PMOS晶體管源極作為整個器件的源極；第二個PMOS晶體管作為所述OTP器件的存儲單元，所述第二個PMOS晶體管柵極浮空，在N型阱中用P型擴散區(qū)形成所述第二個PMOS晶體管的源極和漏極，所述第二個PMOS晶體管的漏極作為整個器件的位線，所述第二個PMOS晶體管的源極與所述PMOS第一個晶體管的漏極共用一個P型擴散區(qū)?，F(xiàn)有P型OTP器件與邏輯工藝完全兼容，不需要增加任何的額外的光罩，所以被廣泛的使用。但是組成P型OTP器件的兩個PMOS晶體管的源漏極與柵極的耦合電容較小，導致該器件的編程效率較低，即該器件在編程前后可區(qū)分的電流范圍很小，如圖1所示?，F(xiàn)有的P型OTP器件在讀的狀態(tài)下，通常在N型阱(襯底)上加比源端高的電壓，以增加編程前后可區(qū)分的電流范圍，圖2所示為OTP單元襯底加IV偏置電壓時的編程前后的導通電流隨柵源電壓的變化曲線。但是這個襯底電壓如果過高會引起讀取電流過低，讀取電路無法區(qū)別編程后的OTP單元的電流；這個襯底電壓如果過低，則編程前的OTP單元初始電流過大，也無法區(qū)分OTP單元的狀態(tài)。所以通常要很復雜的外圍讀取電路來實現(xiàn)同時提供兩個精確的電壓給襯底和源端，這將會消耗大量的OTP外圍電路的面積。雖然P型OTP器件的每個單元面積很小，但較多的外圍電路將該類器件的應用限制在需要高密度容量的應用場合下。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種P型一次性可編程器件結(jié)構，能提高編程完之后整個器件的導通電流，并增加器件在編程前后可區(qū)分的電流范圍。為解決上述技術問題，本發(fā)明的P型一次性可編程器件結(jié)構，在硅片上形成有N型阱，在N型阱上從左到右依序形成有第一 P型重摻雜區(qū)、第二 P型重摻雜區(qū)、第三P型重摻雜區(qū)，第一 P型重摻雜區(qū)同第二 P型重摻雜區(qū)之間的N型阱上及第二 P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的N型阱上分別形成有柵氧，第一 P型重摻雜區(qū)同第二 P型重摻雜區(qū)之間的柵氧之上形成有存儲管柵極多晶硅，第二 P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的柵氧之上形成有選通管柵極多晶硅，其特征在于，所述存儲管柵極多晶硅上方形成有一導電層，所述導電層同所述存儲管柵極多晶硅之間有介質(zhì)層。所述導電層可以是多晶硅層或金屬層。所述介質(zhì)層可以為氧化物、氮氧化物或氮化物。
所述柵氧及其上的柵極多晶硅兩側(cè)有氧化物或氮氧化物側(cè)墻。第一 P型重摻雜區(qū)、第二 P型重摻雜區(qū)、第三P型重摻雜區(qū)同相鄰的柵氧之間的N型阱中分別形成有P型輕摻雜區(qū)。所述導電層可以通過通孔和金屬同第二 P型重摻雜區(qū)相短接后電位懸空，所述第三P型重摻雜區(qū)通過通孔和金屬引出作為器件的源極，所述選通管柵極多晶硅通過通孔和金屬引出作為器件的字線，所述第一 P型重摻雜區(qū)通過通孔和金屬引出作為器件的位線?；蛘咚鰧щ妼涌梢酝ㄟ^通孔和金屬同第一 P型重摻雜區(qū)相短接，所述第三P型重摻雜區(qū)通過通孔和金屬引出作為器件的源極，所述選通管柵極多晶硅通過通孔和金屬引出作為器件的字線，所述第一 P型重摻雜區(qū)通過通孔和金屬引出作為器件的位線。本發(fā)明的P型一次性可編程器件結(jié)構，在傳統(tǒng)的由兩個PMOS串聯(lián)形成的P型一次性可編程器件結(jié)構基礎上增加一個電容，第一個PMOS作為選通管101，第二個PMOS作為存儲管102，在常規(guī)一次性可編程器件通孔工藝制作之前，通過一張光罩定義所述電容上極板，所述電容上極板為導電層(可以為多晶硅或為金屬層)，所增加的電容的下極板為存儲管102的柵極多晶硅，所述電容上極板通過通孔和金屬與存貯管PMOS源極短接或者與存貯管漏極短接，通過上所述電容103來控制存儲管102柵極電位，通過調(diào)節(jié)所述電容103大小來滿足存貯管102在編程時達到最佳熱電子注入條件，編程前的OTP單元初始電流小，讀取時N型阱上不需要加任何額外的襯偏電壓，從而使P型一次性可編程器件編程性能得到大幅提高，并能提高編程完之后整個器件的導通電流，增加了器件在編程前后可區(qū)分的電流范圍。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明。圖1是現(xiàn)有的P型OTP器件不加襯偏電壓時的編程前后電流示意圖；圖2是現(xiàn)有的P型OTP器件加IV襯偏電壓時的編程前后電流示意圖；圖3是本發(fā)明的P型一次性可編程器件結(jié)構第一實施例示意圖；圖4是本發(fā)明的P型一次性可編程器件結(jié)構第一實施例的等效電路示意圖；圖5是本發(fā)明的P型一次性可編程器件結(jié)構第二實施例示意圖；圖6是本發(fā)明的P型一次性可編程器件結(jié)構第二實施例的等效電路示意；圖7是本發(fā)明的P型一次性可編程器件結(jié)構不加襯偏電壓時的編程前后電流示意圖。
具體實施例方式本發(fā)明的P型一次性可編程器件結(jié)構第一實施例如圖3所示，在硅片10上形成有N型阱11，在N型阱11上從左到右依序形成有第一 P型重摻雜區(qū)192、第二 P型重摻雜區(qū)193、第三P型重摻雜區(qū)194，第一 P型重摻雜區(qū)192同第二 P型重摻雜區(qū)193之間的N型阱11上及第二 P型重摻雜區(qū)193同第三P型重摻雜區(qū)194之間的N型阱11上分別形成有柵氧13，第一 P型重摻雜區(qū)192同第二 P型重摻雜區(qū)193之間的柵氧13之上形成有存儲管柵極多晶硅14，第二 P型重摻雜區(qū)193同第三P型重摻雜區(qū)194之間的柵氧13之上形成有選通管柵極多晶硅17，柵氧13及其上的柵極多晶硅兩側(cè)有(氮)氧化物側(cè)墻15，第一P型重摻雜區(qū)192、第二 P型重摻雜區(qū)193、第三P型重摻雜區(qū)194同相鄰的柵氧13之間的N型阱11中分別形成有P型輕摻雜區(qū)191，所述存儲管柵極多晶硅14上方形成有一導電層(可以是多晶硅層或金屬層)18，所述導電層18同所述存儲管柵極多晶硅14之間有介質(zhì)層16，介質(zhì)層16可以為氧化物、氮氧化物、氮化物等，所述導電層18同所述存儲管柵極多晶硅14之間有介質(zhì)層16厚度、材料的選擇方法為保證所述PMOS存貯管102的源極與浮柵之間的耦合電容大小滿足PMOS存貯管102在編程時達到最佳熱電子注入條件。所述第三P型重摻雜區(qū)194通過通孔19和金屬20引出作為器件的源極，所述選通管柵極多晶硅17通過通孔19和金屬20引出作為器件的字線，所述導電層18通過通孔19和金屬20同第二 P型重摻雜區(qū)193相短接后電位懸空，所述第一 P型重摻雜區(qū)192通過通孔19和金屬20引出作為器件的位線。第一實施例的等效電路如圖4所示，包括選通管101、存貯管102兩個PMOS管，以及一由存儲管柵極多晶硅14同導電層18構成的電容103。選通管101的柵極17作為整個器件的字線，源極194作為整個器件的源極，漏極193與存貯管102源極共接；存儲管柵極多晶硅14作為電容103的下極板，導電層18作為電容103的上極板，與存貯管源極193短接，存貯管的漏極192作為整個器件的位線。本發(fā)明的P型一次性可編程器件結(jié)構第二實施例如圖5所示，在硅片10上形成有N型阱11，在N型阱11上從左到右依序形成有第一 P型重摻雜區(qū)192、第二 P型重摻雜區(qū)193、第三P型重摻雜區(qū)194，第一 P型重摻雜區(qū)192同第二 P型重摻雜區(qū)193之間的N型阱11上及第二 P型重摻雜區(qū)193同第三P型重摻雜區(qū)194之間的N型阱11上分別形成有柵氧13，第一 P型重摻雜區(qū)192同第二 P型重摻雜區(qū)193之間的柵氧13之上形成有存儲管柵極多晶硅14，第二 P型重摻雜區(qū)193同第三P型重摻雜區(qū)194之間的柵氧13之上形成有選通管柵極多晶硅17，柵氧13及其上的柵極多晶硅兩側(cè)有(氮)氧化物側(cè)墻15，第一P型重摻雜區(qū)192、第二 P型重摻雜區(qū)193、第三P型重摻雜區(qū)194同相鄰的柵氧13之間的N型阱11中分別形成有P型輕摻雜區(qū)191，所述存儲管柵極多晶硅14上方形成有一導電層(可以是多晶硅層或金屬層)18，所述導電層18同所述存儲管柵極多晶硅14之間有介質(zhì)層16，介質(zhì)層16可以為氧化物、氮氧化物、氮化物等，所述導電層18同所述存儲管柵極多晶硅14之間有介質(zhì)層16厚度、材料的選擇方法為保證所述PMOS存貯管102的源極與浮柵之間的耦合電容大小滿足PMOS存貯管102在編程時達到最佳熱電子注入條件。所述第三P型重摻雜區(qū)194通過通孔19和金屬20引出作為器件的源極，所述選通管柵極多晶硅17通過通孔19和金屬20引出作為器件的字線，所述第一 P型重摻雜區(qū)192通過通孔19和金屬20同導電層18相短接引出作為器件的位線。第二實施例的等效電路如圖6所示，包括選通管101、存貯管102兩個PMOS管，以及一由存儲管柵極多晶硅14同導電層18構成的電容103。選通管101的柵極17作為整個器件的字線，源極194作為整個器件的源極，漏極193與存貯管102源極共接；存儲管柵極多晶硅14作為電容103的下極板，導電層18作為電容103的上極板，與存貯管漏極192短接，存貯管的漏極192作為整個器件的位線。本發(fā)明的P型一次性可編程器件結(jié)構，在傳統(tǒng)的由兩個PMOS串聯(lián)形成的P型一次性可編程器件結(jié)構基礎上增加一個電容，第一個PMOS作為選通管101，第二個PMOS作為存儲管102，在常規(guī)一次性可編程器件通孔工藝制作之前，通過一張光罩定義所述電容上極板，所述電容上極板為導電層(可以為多晶硅或為金屬層)，所增加的電容的下極板為存儲管102的柵極多晶硅，所述電容上極板通過通孔和金屬與存貯管PMOS源極短接或者與存貯管漏極短接，通過上所述電容103來控制存儲管102柵極電位，通過調(diào)節(jié)所述電容103大小來滿足存貯管102在編程時達到最佳熱電子注入條件，從而使P型一次性可編程器件編程性能得到大幅提高，并能提高編程完之后整個器件的導通電流，增加了器件在編程前后可區(qū)分的電流范圍。本發(fā)明的P型一次性可編程器件結(jié)構，襯底上不需要任何額外的電壓，即可增加編程前后可區(qū)分的電流范圍，如圖7所示，這樣整個OTP控制/讀取電路設計時只需提供一個精確電壓，大大的減小整個芯片的面積，使得這類OTP器件的應用范圍能拓展到低密度容量的應用下。
權利要求
1.一種P型一次性可編程器件結(jié)構，在硅片上形成有N型阱，在N型阱上從左到右依序形成有第一 P型重摻雜區(qū)、第二 P型重摻雜區(qū)、第三P型重摻雜區(qū)，第一 P型重摻雜區(qū)同第二 P型重摻雜區(qū)之間的N型阱上及第二 P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的N型阱上分別形成有柵氧，第一 P型重摻雜區(qū)同第二 P型重摻雜區(qū)之間的柵氧之上形成有存儲管柵極多晶硅，第二 P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的柵氧之上形成有選通管柵極多晶硅，其特征在于，所述存儲管柵極多晶硅上方形成有一導電層，所述導電層同所述存儲管柵極多晶硅之間有介質(zhì)層。
2.根據(jù)權利要求1所述的P型一次性可編程器件結(jié)構，其特征在于，所述導電層是多晶娃層或金屬層。
3.根據(jù)權利要求1所述的P型一次性可編程器件結(jié)構，其特征在于，所述介質(zhì)層為氧化物、氮氧化物或氮化物。
4.根據(jù)權利要求1所述的P型一次性可編程器件結(jié)構，其特征在于，所述柵氧及其上的柵極多晶硅兩側(cè)有氧化物或氮氧化物側(cè)墻。
5.根據(jù)權利要求1所述的P型一次性可編程器件結(jié)構，其特征在于，第一P型重摻雜區(qū)、第二 P型重摻雜區(qū)、第三P型重摻雜區(qū)同相鄰的柵氧之間的N型阱中分別形成有P型輕慘雜區(qū)。
6.根據(jù)權利要求1至5任一項所述的P型一次性可編程器件結(jié)構，其特征在于，所述導電層通過通孔和金屬同第二 P型重摻雜區(qū)相短接后電位懸空。
7.根據(jù)權利要求6所述的P型一次性可編程器件結(jié)構，其特征在于，所述第三P型重摻雜區(qū)通過通孔和金屬引出作為器件的源極，所述選通管柵極多晶硅通過通孔和金屬引出作為器件的字線，所述第一 P型重摻雜區(qū)通過通孔和金屬引出作為器件的位線。
8.根據(jù)權利要求6所述的P型一次性可編程器件結(jié)構，其特征在于，所述導電層通過通孔和金屬同第一 P型重摻雜區(qū)相短接。
9.根據(jù)權利要求8所述的P型一次性可編程器件結(jié)構，其特征在于，所述第三P型重摻雜區(qū)通過通孔和金屬引出作為器件的源極，所述選通管柵極多晶硅通過通孔和金屬引出作為器件的字線，所述第一 P型重摻雜區(qū)通過通孔和金屬引出作為器件的位線。
全文摘要
本發(fā)明公開了一種P型一次性可編程器件結(jié)構，在硅片上形成有N型阱，在N型阱上從左到右依序形成有第一P型重摻雜區(qū)、第二P型重摻雜區(qū)、第三P型重摻雜區(qū)，第一P型重摻雜區(qū)同第二P型重摻雜區(qū)之間的N型阱上及第二P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的N型阱上分別形成有柵氧，第一P型重摻雜區(qū)同第二P型重摻雜區(qū)之間的柵氧之上形成有存儲管柵極多晶硅，第二P型重摻雜區(qū)同第三P型重摻雜區(qū)之間的柵氧之上形成有選通管柵極多晶硅，所述存儲管柵極多晶硅上方形成有一導電層，所述導電層同所述存儲管柵極多晶硅之間有介質(zhì)層。本發(fā)明的P型一次性可編程器件結(jié)構，提高了編程完之后整個器件的導通電流，并增加器件在編程前后可區(qū)分的電流范圍。
文檔編號G11C17/08GK103094282SQ20111033505
公開日2013年5月8日 申請日期2011年10月28日 優(yōu)先權日2011年10月28日
發(fā)明者劉梅, 黃景豐 申請人:上海華虹Nec電子有限公司