專利名稱：8-bit半導(dǎo)體存儲單元、制作方法及其存儲單元陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器領(lǐng)域，尤其涉及一種8-bit半導(dǎo)體存儲單元、制作方法及其存儲單元陣列。
背景技術(shù)：
作為半導(dǎo)體存儲器的一種，多晶娃浮柵存儲單元結(jié)構(gòu)(Floating Gate)已被廣泛的應(yīng)用。一般的，Ι-bit多晶硅浮柵存儲單元結(jié)構(gòu)I包括半導(dǎo)體襯底2、半導(dǎo)體襯底上形成包括源極3及漏極4的有源區(qū)，在有源區(qū)上依次構(gòu)成阻擋氧化層5、浮柵6、隧穿氧化層7及控制柵8，阻擋氧化層5、浮柵6、隧穿氧化層7構(gòu)成電荷存儲復(fù)合層9，如圖1所示。進行編程時，漏極4和控制柵8都加上較高的編程電壓，源極3則接地。這樣大量電子從源極3流向漏極4，形成相當大的電流，產(chǎn)生大量熱電子，并從襯底2中俘獲電子，由于電子的密度大，有的電子就到達了襯底2與浮柵6之間，這時由于控制柵8加有高電壓，在電場作用下，這些電子通過隧穿氧化層7到達浮柵6，并在浮柵6上形成電子團。浮柵6上的電子團即使在掉電的情況下，仍然會存留在浮柵6上，所以信息能夠長期保存。隨著半導(dǎo)體存儲器件的小型化、微型化，由于多晶硅浮柵存儲結(jié)構(gòu)因為疊層厚度過大，對隧穿氧化層絕緣性要求過高而難以適應(yīng)未來存儲器的發(fā)展要求?；诮^緣性能優(yōu)異的氮化娃的SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)非易失性存儲器件(Non-volatile memory),以其相對于傳統(tǒng)多晶娃浮柵存儲器更強的電荷存儲能力、易于實現(xiàn)小型化和工藝簡單等特性而重新受到重視。常規(guī)的1-bit SONOS存儲單元的結(jié)構(gòu)參考圖2所示，SONOS存儲單元包括P型半導(dǎo)體襯底10和設(shè)置在該P型半導(dǎo)體襯底10的預(yù)定區(qū)域上的柵疊層11。源區(qū)12和漏區(qū)14形成在P型半導(dǎo)體襯底10中柵疊層11的側(cè)面處，向其注入N型導(dǎo)電雜質(zhì)。源區(qū)12和漏區(qū)14在柵疊層11的下面延伸。在柵疊層11的下面，溝道區(qū)16形成在源區(qū)12和漏極14之間。柵疊層11包括形成在包括P型半導(dǎo)體襯底10的溝道區(qū)16在內(nèi)的預(yù)定區(qū)域上的電荷存儲復(fù)合層24和形成在該電荷存儲復(fù)合層24上的柵導(dǎo)電層26，即控制柵。該存儲節(jié)點24包括形成在包括P型半導(dǎo)體襯底10的溝道區(qū)16在內(nèi)的預(yù)定區(qū)域上的隧道氧化物層18、形成在隧道氧化物層18上的氮化物層20和形成在該氮化物層20上的阻擋氧化物層22。該氮化物層20用于俘獲隧穿進入隧道氧化物層18內(nèi)的電子，并在其內(nèi)具有俘獲位置，形成俘獲在氮化物層20中的電子28。阻擋氧化層22用來防止俘獲的氮化物層20中的電子28移動到柵導(dǎo)電層26。盡管浮柵以及SONOS結(jié)構(gòu)的存儲單元都有著優(yōu)異的存儲性能，但是常規(guī)的1-bit存儲單元在存儲容量上已不能滿足人們對存儲器小型化、大存儲容量的要求，為了更好的適應(yīng)實際應(yīng)用，圍繞半導(dǎo)體存儲器存儲性能的改進，尤其是提高其存儲密度一直為研究者所關(guān)注。LEE Y K, et al.Twin-Bit Silicon-Oxide-Nitride-Oxide-Silicon (SONOS)Memory by Inverted Sidewall Patterning(TSM-1SP) IEEE T Nanotechnology,2003,2(4):246_252，以及LEE Y K, et al.Twin SONOS Memory with 30nmStorage Nodes undera Merged Gate Fabricated with Inverted Sidewall and Damascene Process, IEEEElectr Device L, 2004, 25 (5):317-319 都公開了一種 2_bit SONOS 存儲單元，其利用倒轉(zhuǎn)邊墻成形(Inverted Side-wallPatterning, ISP),通過邊墻形成門柵，阻止兩邊電荷的橫向位移，防止寫入的電荷相互影響，實現(xiàn)了 2-bit的存儲。同時，亦有通過發(fā)展多電平(multilevel)技術(shù)，通過精確控制控制柵上電壓，實現(xiàn)在浮柵結(jié)構(gòu)上一個單元存儲多個數(shù)據(jù)。由于FinFET (FinField-effecttransistor,鰭式場效晶體管)結(jié)構(gòu)的發(fā)明，引起了將FinFET應(yīng)用在存儲領(lǐng)域的探索，如CN1751392A公開了一種鰭式場效應(yīng)晶體管存儲單元、鰭式場效應(yīng)晶體管存儲單元配置及制造鰭式場效應(yīng)晶體管存儲單元的方法，其將鰭式場效應(yīng)晶體管為基礎(chǔ)的存儲單元的電荷存儲層配置在柵極區(qū)域與該柵極區(qū)域上的字線區(qū)域間，利用源極側(cè)或漏極側(cè)注入的方式進行對電荷存儲層編程。再者，SunyeongLee, et al.Nonvolatile Memory Cell With T-Gate and1-shaped FinFET Structure, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.57，N0.8，AUGUST 2010，也公開了一種利用FinFET結(jié)構(gòu)形成的4_bit存儲單元，其通過構(gòu)造I型有源區(qū)及T型柵極，實現(xiàn)了 4-bit的存儲單元。

發(fā)明內(nèi)容
本發(fā)明提供了一種8-bit半導(dǎo)體存儲單元及形成方法、存儲單元陣列，以實現(xiàn)存儲單元的8-bit存儲，并進一步提高存儲單元的存儲密度。本發(fā)明采用的技術(shù)手段如下:一種8-bit半導(dǎo)體存儲單元，包括設(shè)置在半導(dǎo)體襯底上的源極區(qū)和漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)，以及在所述有源區(qū)和柵極區(qū)之間的、具有電荷俘獲層的電荷存儲復(fù)合層，其特征在于，所述半導(dǎo)體存儲單元包括一個源極區(qū)、四個漏極區(qū)、四個柵極區(qū)、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層；其中，所述四個漏極在所述源極外側(cè)對稱設(shè)置，且每個所述漏極與所述源極之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物；所述四個柵極的每一個設(shè)置在每兩個相鄰的所述帶狀半導(dǎo)體鰭狀物之間，并且所述柵極通過所述具有電荷俘獲層的電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸。進一步，所述柵極區(qū)成直角折彎狀，且所述直角折彎狀柵極的兩端通過所述電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸。進一步，所述電荷存儲復(fù)合層包括從所述半導(dǎo)體鰭狀物溝道區(qū)側(cè)至柵極區(qū)依次設(shè)置的隧道氧化物層、氮化物層和阻擋氧化物層。進一步，所述電荷存儲復(fù)合層包括從源極區(qū)至柵極依次設(shè)置的隧道氧化物層、浮柵層和阻擋氧化物層。進一步，所述襯底為P型半導(dǎo)體襯底，所述氮化物層由Si3N4構(gòu)成。進一步，所述襯底為P型半導(dǎo)體襯底，所述浮柵層由多晶硅構(gòu)成。進一步，所述存儲單元還包括設(shè)置在半導(dǎo)體襯底上的場氧化層，所述源極區(qū)和漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)，以及電荷存儲復(fù)合層設(shè)置于所述場氧化層之上。
進一步，所述漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)和電荷存儲復(fù)合層外側(cè)設(shè)置有氧化層。本發(fā)明還提供了一種8-bit半導(dǎo)體存儲單元的形成方法，包括:提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上刻蝕形成四條半導(dǎo)體鰭狀物；其中，所述四條半導(dǎo)體鰭狀物具有一個公共端區(qū)域，且所述四條半導(dǎo)體鰭狀物成帶狀，并以所述公共%5區(qū)域為中心對稱；氧化所述半導(dǎo)體鰭狀物，在所述半導(dǎo)體鰭狀物上形成第一氧化層；在所述任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅，并刻蝕形成柵極區(qū)；氧化所述柵極區(qū)，在所述柵極區(qū)上形成第二氧化層；在所述柵極區(qū)與其兩側(cè)相鄰帶狀半導(dǎo)體鰭狀物之間沉積形成電荷俘獲層；對所述帶狀半導(dǎo)體鰭狀物摻雜在所述公共端區(qū)形成源極區(qū)、在所述帶狀半導(dǎo)體鰭狀物異于公共端區(qū)的一端形成漏極區(qū)，并在所述源極區(qū)與漏極區(qū)之間形成溝道區(qū)。進一步，所述形成四條半導(dǎo)體鰭狀物的步驟包括:在所述襯底上形成圖案化的硬掩膜，所述圖案化的硬掩膜呈十字型，對稱的設(shè)置有四條帶狀區(qū)；以所述硬掩膜對所述襯底進行刻蝕，形成具有公共端區(qū)且以所述公共端區(qū)域為中心對稱的四條帶狀半導(dǎo)體鰭狀物；去除所述硬掩膜，在襯底上形成包圍所述四條帶狀半導(dǎo)體鰭狀物的場氧化層。進一步，所述場氧化層厚度小于所述半導(dǎo)體鰭狀物厚度。進一步，所述形成柵極的步驟包括:在場氧化層上、且在所述任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅；在所述多晶硅上形成圖案化光刻膠，并以圖案化光刻膠為掩膜刻蝕所述多晶硅，形成直角折彎狀柵極區(qū)，且所述柵極區(qū)折彎的兩端成凹形，所述凹形端包括突起部和中空部，并通過凹形柵極的突起部與所述柵極區(qū)兩側(cè)帶狀半導(dǎo)體鰭狀物接觸。進一步，所述氧化柵極包括將所述凹形柵極的突起部完全氧化的步驟。進一步，所述形成電荷俘獲層的步驟包括在所述柵極區(qū)凹形端中空部沉積電荷俘獲層材料。進一步，所述電荷俘獲層材料為多晶硅或氮化物。進一步，所述襯底為P型半導(dǎo)體襯底,所述氮化物為Si3N4。進一步，通過離子注入摻雜所述帶狀半導(dǎo)體鰭狀物的所述公共端區(qū)、異于公共端區(qū)的一端及上述兩端之間的區(qū)域分別形成源極區(qū)、形成漏極區(qū)及形成溝道區(qū)進一步，在形成源極和漏極后，還包括對所得到的半導(dǎo)體結(jié)構(gòu)表面進行化學(xué)機械拋光的步驟，以及在化學(xué)機械拋光后在拋光面生成氧化層的步驟。本發(fā)明還提供了一種8-bit半導(dǎo)體存儲單元陣列，包括多個成橫縱陣列排布的8-bit半導(dǎo)體存儲單元、多個位線及多個字線，其特征在于，半導(dǎo)體存儲單元包括一個源極、四個漏極、四個柵極、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層；其中，所述四個漏極在所述源極外側(cè)對稱設(shè)置，且每個所述漏極與所述源極之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物；所述四個柵極的每一個設(shè)置在每兩個相鄰的所述帶狀半導(dǎo)體鰭狀物之間，并且所述柵極通過所述具有電荷俘獲層的電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸；所述半導(dǎo)體存儲單元，第一漏極與第三漏極相對設(shè)置，第二漏極與第四漏極相對設(shè)置，第一柵極與第三柵極相對設(shè)置，第二柵極與第四柵極相對設(shè)置；每橫列存儲單元的第二漏極與該橫列存儲單元的第二漏極形成一個位線，第四漏極與該橫列存儲單元的第四漏極形成一個位線；每縱列存儲單元的第一漏極與該縱列存儲單元的第一漏極形成一個位線，第三漏極與該縱列存儲單元的第三漏極形成一個位線；每縱列存儲單元中第一和第三柵極形成一個字線，且每縱列存儲單元中第二和第四柵極形成一個字線。本發(fā)明通過結(jié)構(gòu)上的改變，使在一個半導(dǎo)體存儲單元中實現(xiàn)了 8-bit存儲，且其制造方法能與現(xiàn)有工藝相適應(yīng)，在不增加過多工藝成本的基礎(chǔ)上實現(xiàn)了高密度存儲。


圖1為現(xiàn)有多晶硅浮柵存儲單元結(jié)構(gòu)示意圖；圖2為現(xiàn)有1-bit SONOS存儲單元結(jié)構(gòu)示意圖；圖3為本發(fā)明8-bit半導(dǎo)體存儲單元結(jié)構(gòu)俯視圖；圖4為本發(fā)明8-bit半導(dǎo)體存儲單元形成方法流程圖；圖5a 圖5g為本發(fā)明8_bit半導(dǎo)體存儲單元形成方法示意圖；圖6為本發(fā)明8-bit半導(dǎo)體存儲單元陣列示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明作進一步詳細說明。為了清楚描述本發(fā)明的結(jié)構(gòu)及方法，在此定義如下詞匯含義:“相對”是指兩者以對稱點中心對稱，“相鄰”則是指兩者相臨近。本發(fā)明提供了一種8-bit存儲單元，包括設(shè)置在半導(dǎo)體襯底上的源極區(qū)和漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)，以及在所述有源區(qū)和柵極之間的、具有電荷俘獲層的電荷存儲
復(fù)合層。圖3為本發(fā)明半導(dǎo)體存儲單元的俯視圖，如圖3所示的半導(dǎo)體存儲單元，包括一個源極區(qū)S、四個漏極區(qū)Dl D4、四個柵極區(qū)Gl G4、四條帶狀半導(dǎo)體鰭狀物AAl AA4以及八個電荷存儲復(fù)合層BI B8。其中，帶狀半導(dǎo)體鰭狀物AAl AA4共用一個源極區(qū)S，四個漏極區(qū)Dl D4設(shè)置在帶狀半導(dǎo)體鰭狀物AAl AA4異于源極區(qū)S的一端，且對稱設(shè)置，每個漏極區(qū)Dl D4與源極區(qū)S之間形成有溝道區(qū)(未示出)；四個柵極區(qū)Gl G4均設(shè)置在每兩個相鄰的帶狀半導(dǎo)體鰭狀物AAl AA4之間，并且柵極區(qū)Gl G4與其兩側(cè)半導(dǎo)體鰭狀物AAl AA4之間分別設(shè)置有具有電荷俘獲層的電荷存儲復(fù)合層BI B8。柵極區(qū)Gl G4都成直角折彎狀，其折彎的兩端與柵極區(qū)Gl G4兩側(cè)的半導(dǎo)體鰭狀物AAl AA4通過具有電荷俘獲層的電荷存儲復(fù)合層BI B8與半導(dǎo)體鰭狀物AAl AA4的溝道區(qū)接觸。以柵極區(qū)Gl為例進一步說明本發(fā)明的半導(dǎo)體存儲單元結(jié)構(gòu)。柵極區(qū)Gl的一端Gla通過電荷俘獲復(fù)合層BI與漏極區(qū)D2與源極區(qū)S及半導(dǎo)體鰭狀物AA2形成的有源區(qū)相接觸，并Gla對應(yīng)的設(shè)置在該有源區(qū)的溝道區(qū)處，柵極區(qū)Gl的另一端Glb通過電荷存儲復(fù)合層B8與漏極區(qū)Dl與源極區(qū)S及半導(dǎo)體鰭狀物AAl形成的有源區(qū)相接觸，且Glb對應(yīng)的設(shè)置在該有源區(qū)的溝道區(qū)處?；谏鲜龅臉?gòu)造，柵極區(qū)G1、電荷存儲復(fù)合層BI以及其對應(yīng)的有源區(qū)構(gòu)成了一個完整的ι-bit半導(dǎo)體存儲單元結(jié)構(gòu)，等同于將以往在半導(dǎo)體襯底上層疊設(shè)置的ι-bit半導(dǎo)體存儲單元結(jié)構(gòu)放倒平置于半導(dǎo)體襯底上。同理，柵極區(qū)G1、電荷存儲復(fù)合層B8以及其對應(yīng)的有源區(qū)也構(gòu)成了一個完整的Ι-bit半導(dǎo)體存儲單元結(jié)構(gòu)。進一步的，柵極區(qū)G2 G4也分別都對應(yīng)的構(gòu)成了兩個l_bit半導(dǎo)體存儲單元結(jié)構(gòu)。所以，本發(fā)明提供的該半導(dǎo)體存儲結(jié)構(gòu)，通過巧妙的結(jié)構(gòu)涉及和布局，利用一個源極區(qū)S、四個漏極區(qū)Dl D4、四個柵極區(qū)Gl G4、四條帶狀半導(dǎo)體鰭狀物AAl AA4以及八個電荷存儲復(fù)合層BI B8便即構(gòu)成了 8-bit半導(dǎo)體存儲器結(jié)構(gòu)。作為優(yōu)選的，電荷存儲復(fù)合層BI B8可以包括從半導(dǎo)體鰭狀物AAl AA4溝道區(qū)側(cè)至柵極區(qū)Gl G4依次設(shè)置的隧道氧化物層、氮化物層(優(yōu)選Si3N4)和阻擋氧化物層，進而形成的ONO結(jié)構(gòu)的存儲器；亦可以包括從源極區(qū)至柵極依次設(shè)置的隧道氧化物層、浮柵層(優(yōu)選的多晶硅)和阻擋氧化物層，進而形成的浮柵結(jié)構(gòu)的存儲器。本發(fā)明提供了上述8-bit半導(dǎo)體存儲單元的制造方法，其流程如圖4所示，包括步驟:提供半導(dǎo)體襯底，并在半導(dǎo)體襯底上刻蝕形成四條半導(dǎo)體鰭狀物；其中，四條半導(dǎo)體鰭狀物具有一個公共端區(qū)域，且四條半導(dǎo)體鰭狀物成帶狀，并以公共端區(qū)域為中心對稱；氧化半導(dǎo)體鰭狀物，在半導(dǎo)體鰭狀物上形成第一氧化層；在任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅，并刻蝕形成柵極區(qū)；氧化柵極區(qū)，在柵極區(qū)上形成第二氧化層；在柵極區(qū)與其兩側(cè)相鄰帶狀半導(dǎo)體鰭狀物之間沉積形成電荷俘獲層；對帶狀半導(dǎo)體鰭狀物摻雜在公共端區(qū)形成源極區(qū)、在帶狀半導(dǎo)體鰭狀物異于公共端區(qū)的一端形成漏極區(qū)，并在源極區(qū)與漏極區(qū)之間形成溝道區(qū)。參照圖5a 圖5g，以下詳細描述本發(fā)明8_bit半導(dǎo)體存儲單元的制造方法流程。提供半導(dǎo)體襯底，在半導(dǎo)體襯底I上形成圖案化的硬掩膜，圖案化的硬掩膜呈十字型，對稱設(shè)置有四條帶狀區(qū)；以硬掩膜對襯底進行刻蝕，形成具有公共端區(qū)且以公共端區(qū)域為中心對稱的四條帶狀半導(dǎo)體鰭狀物a d,如圖5a所示；去除所述硬掩膜，在襯底上形成包圍所述四條帶狀半導(dǎo)體鰭狀物的場氧化層31，場氧化層31的厚度小于半導(dǎo)體鰭狀物厚度，如圖5b所示，圖5b為圖5a所示結(jié)構(gòu)形成場氧化層31以后，沿A-A方向的截面如圖5c所示，氧化半導(dǎo)體鰭狀物a d，形成第一氧化層(未示出)；在場氧化層31上的任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅32 ；如圖5d所示，在多晶硅32上形成圖案化光刻膠(未示出)，并以圖案化光刻膠為掩膜刻蝕多晶硅32，形成四個直角折彎狀柵極區(qū)Gl G4，其中，柵極區(qū)折彎的兩端成凹形，以柵極區(qū)Gl為例說明其具體形狀，圖5e為圖5d中柵極區(qū)Gl的局部放大圖，Gl折彎的兩凹形端(33a、33b)包括突起部(34a,34b)和中空部(35a、35b)，Gl的突起部(34a,34b)與柵極區(qū)Gl兩側(cè)帶狀半導(dǎo)體鰭狀物a和b接觸。氧化柵極區(qū)Gl G4形成第二氧化層36b，并完全氧化凹形柵極的突起部，如圖5f所示；在柵極區(qū)Gl G4凹形端中空部沉積電荷俘獲材料，為清楚描述，仍以局部放大的柵極區(qū)Gl為例進行描述，如圖5g所示:在Gl凹形端中空部沉積電荷俘獲材料36c，這樣一來，氧化半導(dǎo)體鰭狀物時形成的第一氧化層36a、沉積的電荷俘獲材料36c及氧化柵極區(qū)形成的第二氧化層36b就堆疊成了的電荷存儲復(fù)合層，其中，以第一氧化層36a為隧穿氧化層，第二氧化層36b為阻擋氧化層，電荷俘獲材料36c可通過選擇多晶硅或氮化物(如Si3N4)，進而形成浮柵結(jié)構(gòu)或SONOS結(jié)構(gòu)。通過離子注入摻雜所述帶狀半導(dǎo)體鰭狀物的公共端區(qū)、異于公共端區(qū)的一端及上述兩端之間的區(qū)域分別形成源極區(qū)S、形成漏極區(qū)Dl D4及在源極區(qū)S后漏極區(qū)Dl D4之間分別形成溝道；最后對所得到的半導(dǎo)體結(jié)構(gòu)表面進行化學(xué)機械拋光，以及在化學(xué)機械拋光后在拋光面生成氧化層，便得到如圖3所示的本發(fā)明8-bit半導(dǎo)體存儲單元結(jié)構(gòu)。對于本領(lǐng)域技術(shù)人員所知曉的，襯墊氧化層、半導(dǎo)體鰭狀物上的氧化層、柵極區(qū)氧化層和化學(xué)機械研磨后生成的氧化層除半導(dǎo)體鰭狀物上的氧化層和柵極區(qū)氧化層的一部分作為了隧穿氧化層和阻擋氧化層外，其他的氧化層部分在本發(fā)明的8-bit半導(dǎo)體存儲單元結(jié)構(gòu)上其表面氧化層的作用，用于提高存儲單元的表面擊穿電壓。進一步，作為本發(fā)明中方法的一種具體實施例，且只對核心工藝流程進行了記載，對本領(lǐng)域技術(shù)人員熟知的必然執(zhí)行的工藝過程并沒有完全記錄于本案；再者，其中各工藝的描述只限于定性闡述，對工藝數(shù)值不做限制，本領(lǐng)域技術(shù)人員可根據(jù)具體條件和經(jīng)驗進行選擇，此也應(yīng)屬于本發(fā)明方法保護的范圍。本發(fā)明還提供了一種8-bit半導(dǎo)體存儲單元陣列，包括多個成橫縱陣列排布的8-bit半導(dǎo)體存儲單元、多個位線及多個字線；半導(dǎo)體存儲單元包括一個源極、四個漏極、四個柵極、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層；其中，四個漏極在源極外側(cè)對稱設(shè)置，且每個漏極與源極之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物；四個柵極的每一個設(shè)置在每兩個相鄰的帶狀半導(dǎo)體鰭狀物之間，并且柵極通過具有電荷俘獲層的電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸；半導(dǎo)體存儲單元，第一漏極與第三漏極相對設(shè)置，第二漏極與第四漏極相對設(shè)置，第一柵極與第三柵極相對設(shè)置，第二柵極與第四柵極相對設(shè)置；每橫列存儲單元的第二漏極與該橫列存儲單元的第二漏極形成一個位線，第四漏極與該橫列存儲單元的第四漏極形成一個位線；
每縱列存儲單元的第一漏極與該縱列存儲單元的第一漏極形成一個位線，第三漏極與該縱列存儲單元的第三漏極形成一個位線；每縱列存儲單元中第一和第三柵極形成一個字線，且每縱列存儲單元中第二和第四柵極形成一個字線。如圖6所示的2X2列陣，對8-bit半導(dǎo)體存儲單元陣列進行詳細描述:存儲單元與存儲單元成橫縱陣列排布；陣列中的每個存儲單元，定義左上角的柵極為第一柵極，并順時針依次定義第二、第三、第四柵極，定義左邊的漏極為第一漏極，并順時針依次定義第二、第三、第四漏極；共有四根字線wil wi4,8根位線bil bi8,其中:字線wil是由第一縱列存儲單元的第一柵極和第三柵極(與第一柵極中心對稱)連接而成的，同理，字線wi3是由第二縱列存儲單元的第一柵極和第三柵極連接而成的；字線wi2是由第一縱列存儲單元的第二柵極和第四柵極連接而成的，同理字線wi4 ；位線bil是由第一縱列存儲單元的第一漏極連接而成的，位線bi2是由第一縱列存儲單元的第三漏極連接而成的，同理，位線bi3和bi4是由第二縱列存儲單元的第一和第三漏極連接而成的；位線bi5是由第一橫列存儲單元的第二漏極連接而成的，位線bi6是由第一橫列存儲單元的第四漏極連接而成，同理，位線bi7和bi8也類似設(shè)置。每個存儲單元中的每個柵極分別與其相鄰的兩個有源區(qū)有兩個存儲位置，以第二行第二列第一柵極為例，當選擇位線bi7和字線wi3時，可對其第二漏極與源極形成的有源區(qū)和第一柵極之間的存儲位置進行編程，當選擇位線bi3和字線wi3時，可對其第一漏極與源極形成的有源區(qū)和第一柵極之間的存儲位置進行編程，同理，如此設(shè)置的位線和字線電路結(jié)構(gòu)可對存儲列陣內(nèi)的各個8-bit存儲單元進行編程，實現(xiàn)存儲和擦除。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明保護的范圍之內(nèi)。
權(quán)利要求
1.一種8-bit半導(dǎo)體存儲單元，包括設(shè)置在半導(dǎo)體襯底上的源極區(qū)和漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)，以及在所述有源區(qū)和柵極區(qū)之間的、具有電荷俘獲層的電荷存儲復(fù)合層，其特征在于，所述半導(dǎo)體存儲單元包括一個源極區(qū)、四個漏極區(qū)、四個柵極區(qū)、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層； 其中，所述四個漏極區(qū)在所述源極區(qū)外側(cè)對稱設(shè)置，且每個所述漏極區(qū)與所述源極區(qū)之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物； 所述四個柵極區(qū)的每一個設(shè)置在每兩個相鄰的所述帶狀半導(dǎo)體鰭狀物之間，并且所述柵極區(qū)通過所述具有電荷俘獲層的電荷存儲復(fù)合層與該柵極區(qū)兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸。
2.根據(jù)權(quán)利要求1所述的存儲單元，其特征在于，所述柵極區(qū)成直角折彎狀，且所述直角折彎狀柵極區(qū)的兩端通過所述電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸。
3.根據(jù)權(quán)利要求1或2所述的存儲單元，其特征在于，所述電荷存儲復(fù)合層包括從所述半導(dǎo)體鰭狀物溝道區(qū)側(cè)至柵極區(qū)依次設(shè)置的隧道氧化物層、氮化物層和阻擋氧化物層。
4.根據(jù)權(quán)利要求1或2所述的存儲單元，其特征在于，所述電荷存儲復(fù)合層包括從源極區(qū)至柵極依次設(shè)置的隧道氧化物層、浮柵層和阻擋氧化物層。
5.根據(jù)權(quán)利要求3所述的存儲單元，其特征在于，所述襯底為P型半導(dǎo)體襯底，所述氮化物層由Si3N4構(gòu)成。
6.根據(jù)權(quán)利要求4所述的存儲單元，其特征在于，所述襯底為P型半導(dǎo)體襯底，所述浮柵層由多晶娃構(gòu)成。
7.根據(jù)權(quán)利要求1或2所述的存儲單元，其特征在于，所述存儲單元還包括設(shè)置在半導(dǎo)體襯底上的場氧化層，所述 源極區(qū)和漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)，以及電荷存儲復(fù)合層設(shè)置于所述場氧化層之上。
8.根據(jù)權(quán)利要求1或2所述的存儲單元，其特征在于，所述漏極區(qū)、半導(dǎo)體鰭狀物、柵極區(qū)和電荷存儲復(fù)合層外側(cè)設(shè)置有氧化層。
9.一種8-bit半導(dǎo)體存儲單元的形成方法，包括: 提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上刻蝕形成四條半導(dǎo)體鰭狀物；其中，所述四條半導(dǎo)體鰭狀物具有一個公共端區(qū)域，且所述四條半導(dǎo)體鰭狀物成帶狀，并以所述公共端區(qū)域為中心對稱； 氧化所述半導(dǎo)體鰭狀物，在所述半導(dǎo)體鰭狀物上形成第一氧化層； 在所述任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅，并刻蝕形成柵極區(qū)； 氧化所述柵極區(qū)，在所述柵極區(qū)上形成第二氧化層； 在所述柵極區(qū)與其兩側(cè)相鄰帶狀半導(dǎo)體鰭狀物之間沉積形成電荷俘獲層； 對所述帶狀半導(dǎo)體鰭狀物摻雜在所述公共端區(qū)形成源極區(qū)、在所述帶狀半導(dǎo)體鰭狀物異于公共端區(qū)的一端形成漏極區(qū)，并在所述源極區(qū)與漏極區(qū)之間形成溝道區(qū)。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述形成四條半導(dǎo)體鰭狀物的步驟包括: 在所述襯底上形成圖案化的硬掩膜，所述圖案化的硬掩膜呈十字型，對稱的設(shè)置有四條帶狀區(qū)；以所述硬掩膜對所述襯底進行刻蝕，形成具有公共端區(qū)且以所述公共端區(qū)域為中心對稱的四條帶狀半導(dǎo)體鰭狀物； 去除所述硬掩膜，在襯底上形成包圍所述四條帶狀半導(dǎo)體鰭狀物的場氧化層。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述場氧化層厚度小于所述半導(dǎo)體鰭狀物厚度。
12.根據(jù)權(quán)利要求10或11所述的方法，其特征在于，所述形成柵極的步驟包括: 在場氧化層上、且在所述任兩條相鄰帶狀半導(dǎo)體鰭狀物之間沉積多晶硅； 在所述多晶硅上形成圖案化光刻膠，并以圖案化光刻膠為掩膜刻蝕所述多晶硅，形成直角折彎狀柵極區(qū)，且所述柵極區(qū)折彎的兩端成凹形，所述凹形端包括突起部和中空部，并通過凹形柵極的突起部與所述柵極區(qū)兩側(cè)帶狀半導(dǎo)體鰭狀物接觸。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述氧化柵極包括將所述凹形柵極的突起部完全氧化的步驟。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述形成電荷俘獲層的步驟包括在所述柵極區(qū)凹形端中空部沉積電荷俘獲層材料。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述電荷俘獲層材料為多晶硅或氮化物。
16.根據(jù)權(quán)利要求15所述的方法，其特征在于，所述襯底為P型半導(dǎo)體襯底，所述氮化物為Si3N4。
17.根據(jù)權(quán)利要求9所述的方法，其特征在于，通過離子注入摻雜所述帶狀半導(dǎo)體鰭狀物的所述公共端區(qū)、異于公共端區(qū)的一端及上述兩端之間的區(qū)域分別形成源極區(qū)、形成漏極區(qū)及形成溝道區(qū)。
18.根據(jù)權(quán)利要求9所述的方法，其特征在于，在形成源極和漏極后，還包括對所得到的半導(dǎo)體結(jié)構(gòu)表面進行化學(xué)機械拋光的步驟，以及在化學(xué)機械拋光后在拋光面生成氧化層的步驟。
19.一種8-bit半導(dǎo)體存儲單元陣列，包括多個成橫縱陣列排布的8-bit半導(dǎo)體存儲單元、多個位線及多個字線，其特征在于，半導(dǎo)體存儲單元包括一個源極、四個漏極、四個柵極、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層； 其中，所述四個漏極在所述源極外側(cè)對稱設(shè)置，且每個所述漏極與所述源極之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物； 所述四個柵極的每一個設(shè)置在每兩個相鄰的所述帶狀半導(dǎo)體鰭狀物之間，并且所述柵極通過所述具有電荷俘獲層的電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸； 所述半導(dǎo)體存儲單元，第一漏極與第三漏極相對設(shè)置，第二漏極與第四漏極相對設(shè)置，第一柵極與第三柵極相對設(shè)置，第二柵極與第四柵極相對設(shè)置； 每橫列存儲單元的第二漏極與該橫列存儲單元的第二漏極形成一個位線，第四漏極與該橫列存儲單元的第四漏極形成一個位線； 每縱列存儲單元的第一漏極與該縱列存儲單元的第一漏極形成一個位線，第三漏極與該縱列存儲單元的第三漏極形成一個位線； 每縱列存儲單元中第一和第三柵極形成一個字線，且每縱列存儲單元中第二和第四柵極形成一個 字線。
全文摘要
本發(fā)明提供了一種8-bit半導(dǎo)體存儲單元及形成方法、存儲單元陣列。8-bit半導(dǎo)體存儲單元包括一個源極區(qū)、四個漏極區(qū)、四個柵極區(qū)、四條帶狀半導(dǎo)體鰭狀物以及八個電荷存儲復(fù)合層；其中，四個漏極在源極外側(cè)對稱設(shè)置，且每個漏極與源極之間設(shè)置有具有溝道區(qū)域的帶狀半導(dǎo)體鰭狀物；四個柵極的每一個設(shè)置在每兩個相鄰的帶狀半導(dǎo)體鰭狀物之間，并且柵極通過具有電荷俘獲層的電荷存儲復(fù)合層與該柵極兩側(cè)半導(dǎo)體鰭狀物之間的溝道區(qū)接觸。因此，利用該嶄新的結(jié)構(gòu)，巧妙的實現(xiàn)了存儲單元的8-bit存儲，并進一步提高存儲單元的存儲密度。
文檔編號G11C11/413GK103094283SQ20111033229
公開日2013年5月8日 申請日期2011年10月27日 優(yōu)先權(quán)日2011年10月27日
發(fā)明者凌龍, 張傳寶, 陳榮堂, 鄧霖, 黃軍 申請人:中芯國際集成電路制造(上海)有限公司