專利名稱：消除ddr3負(fù)載差異影響的傳輸線結(jié)構(gòu)及形成方法、內(nèi)存結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)存技術(shù)領(lǐng)域，特別涉及一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)及形成方法、內(nèi)存結(jié)構(gòu)。
背景技術(shù)：
內(nèi)存是計(jì)算機(jī)中重要的部件之一，計(jì)算機(jī)中所有程序的運(yùn)行都在內(nèi)存中進(jìn)行，因此內(nèi)存的性能好壞對(duì)于計(jì)算機(jī)的影響很大。內(nèi)存一般采用半導(dǎo)體存儲(chǔ)單元，包括隨機(jī)存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)以及高速緩存(Cache)。其中，隨機(jī)存儲(chǔ)器是最重要的存儲(chǔ)器，計(jì)算機(jī)的CPU可以從中讀取數(shù)據(jù)，也可以寫入數(shù)據(jù)，但當(dāng)計(jì)算機(jī)關(guān)閉時(shí)，存于其中的數(shù)據(jù)就會(huì)丟失。隨著技術(shù)的發(fā)展，隨機(jī)存儲(chǔ)器的存取速度在不斷提高、其容量也在不斷增大?，F(xiàn)如今，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SynchronousDynamic Random Access Memory,SDRAM)在計(jì)算機(jī)、個(gè)人通信、消費(fèi)電子產(chǎn)品(智能卡、數(shù)碼相機(jī)、多媒體播放器)等領(lǐng)域廣泛應(yīng)用，其中同步是指存儲(chǔ)器工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以同步時(shí)鐘為基準(zhǔn)；動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫。目前，SDRAM已發(fā)展到了第四代，即通常所說的DDR3 SDRAM，相比于前一代產(chǎn)品DDR2 SDRAM,DDR3 SDRAM具有更高的運(yùn)行效能和更低的電壓。但是現(xiàn)有技術(shù)中，隨著DDR3 SDRAM高速接口信號(hào)的頻率不斷增加，對(duì)接口信號(hào)的時(shí)序完整性(即上文所述的存儲(chǔ)器工作需要同步時(shí)鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以同步時(shí)鐘為基準(zhǔn))的要求越來越嚴(yán)格。通常在DDR3的地址/命令/控制/時(shí)鐘信號(hào)的傳輸中，采用的是一種串推形式的傳輸線結(jié)構(gòu)將內(nèi)存控制器發(fā)出的信號(hào)傳輸?shù)絻?nèi)存模組中，但是由于不同種類的信號(hào)驅(qū)動(dòng)的信號(hào)負(fù)載個(gè)數(shù)(即存儲(chǔ)器的個(gè)數(shù))不同，例如，地址/命令信號(hào)驅(qū)動(dòng)的負(fù)載較多，而控制/時(shí)鐘信號(hào)驅(qū)動(dòng)的負(fù)載較少，這樣的負(fù)載差異將導(dǎo)致信號(hào)傳輸延遲偏斜的差異。更多關(guān)于內(nèi)存以及傳輸線結(jié)構(gòu)的技術(shù)方案可以參考公開號(hào)為US2007263475A1的美國專利申請(qǐng)文件使用共模差分的DDR2 SDRAM的數(shù)據(jù)信號(hào)控制信號(hào)的傳輸(UsingCommon Mode Differential Data Signals Of DDR2 SDRAM For Control SignalTransmi ss ion),但同樣沒有解決上述問題。

發(fā)明內(nèi)容
本發(fā)明解決的問題是在內(nèi)存控制器向內(nèi)存模組傳輸信號(hào)過程中，消除傳輸線上由于不同種類信號(hào)驅(qū)動(dòng)的負(fù)載差異而引起的傳輸延遲偏斜差異，提高信號(hào)傳輸中信號(hào)的時(shí)序完整性。為解決上述問題，本發(fā)明實(shí)施例提供一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)的形成方法，所述傳輸線結(jié)構(gòu)包括第一類傳輸線和第二類傳輸線，分別適于在第一負(fù)載和第二負(fù)載下傳輸信號(hào)，所述第一負(fù)載大于所述第二負(fù)載；包括確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)；基于所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)；基于所述第二類傳輸線的本征參數(shù)和所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參；根據(jù)所述第一等效參數(shù)確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲；調(diào)整所述第二等效參數(shù)至第三等效參數(shù)，以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配；分別基于所述第一等效參數(shù)和所述第三等效參數(shù)形成基本傳輸線和特殊傳輸線，所述基本傳輸線和特殊傳輸線構(gòu)成所述傳輸線結(jié)構(gòu)?？蛇x地，所述確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)包括根據(jù)所述第一類傳輸線的單位電感值和單位電容值確定所述第一類傳輸線的本征參數(shù)；根據(jù)所述第二類傳輸線的單位電感值和單位電容值確定所述第二類傳輸線的本征參數(shù)?？蛇x地，基于所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)包括根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)?？蛇x地，基于所述第二類傳輸線的本征參數(shù)和所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)包括根據(jù)所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)。可選地，所述根據(jù)所述第一等效參數(shù)確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲包括根據(jù)所述第一類傳輸線的長(zhǎng)度以及信號(hào)在所述第一類傳輸線上的傳輸速度確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲?？蛇x地，所述調(diào)整所述第二等效參數(shù)至第三等效參數(shù)，以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配包括調(diào)整所述第二類傳輸線的參數(shù)以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配?？蛇x地，所述調(diào)整所述第二類傳輸線的參數(shù)調(diào)整所述第二類傳輸線的線長(zhǎng)或者線寬或者線厚，以使所述第二等效參數(shù)變化成第三等效參數(shù)?？蛇x地，所述調(diào)整所述第二類傳輸線的參數(shù)包括改變印制板的基材的材料，以使所述第二等效參數(shù)變化成第三等效參數(shù)，其中所述印制板承載所述第二類傳輸線?？蛇x地，所述分別基于所述第一等效參數(shù)和所述第三等效參數(shù)形成基本傳輸線和特殊傳輸線具體包括在第一負(fù)載下，根據(jù)所述第一等效參數(shù)形成基本傳輸線；在第二負(fù)載下，根據(jù)所述第三等效參數(shù)形成特殊傳輸線?？蛇x地，所述第一類傳輸線用于向DDR3 SDRAM傳輸?shù)刂沸盘?hào)和命令信號(hào)、所述第二類傳輸線用于向DDR3 SDRAM傳輸時(shí)鐘信號(hào)和控制信號(hào)。本發(fā)明實(shí)施例還提供了一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)，所述傳輸線結(jié)構(gòu)包括第一類傳輸線和第二類傳輸線，分別適于在第一負(fù)載和第二負(fù)載下傳輸信號(hào)，所述第一負(fù)載大于所述第二負(fù)載；在所述傳輸線結(jié)構(gòu)中，在第一負(fù)載下，所述第一類傳輸線為基于第一等效參數(shù)形成的基本傳輸線；在第二負(fù)載下，所述第二類傳輸線為基于第三等效參數(shù)形成的特殊傳輸線，其中所述特殊傳輸線在第二負(fù)載下傳輸信號(hào)的等效延遲與所述基本傳輸線在第一負(fù)載下傳輸信號(hào)的目標(biāo)延遲相匹配。
可選地，所述基本傳輸線的第一等效參數(shù)是根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定的?？蛇x地，所述特殊傳輸線的第三等效參數(shù)是根據(jù)調(diào)整后的所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定的。本發(fā)明實(shí)施例還提供了一種內(nèi)存結(jié)構(gòu)，包括內(nèi)存控制器、內(nèi)存模組以及上述傳輸線結(jié)構(gòu)；其中所述內(nèi)存控制器通過所述傳輸線結(jié)構(gòu)中的第一類傳輸線和第二類傳輸線控制管理所述內(nèi)存模組?？蛇x地，所述內(nèi)存控制器通過所述第一類傳輸線向所述內(nèi)存模組傳輸?shù)刂沸盘?hào)和命令信號(hào)；所述內(nèi)存控制器通過所述第二類傳輸線向所述內(nèi)存模組傳輸時(shí)鐘信號(hào)和控制信號(hào)?？蛇x地，所述內(nèi)存模組包括多個(gè)存儲(chǔ)器，其中所述存儲(chǔ)器是同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者動(dòng)態(tài)隨機(jī)存儲(chǔ)器。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下有益效果針對(duì)分別在第一負(fù)載和第二負(fù)載下傳輸信號(hào)的第一類傳輸線和第二類傳輸線，其中第一負(fù)載大于第二負(fù)載；根據(jù)所述第一負(fù)載下傳輸信號(hào)的第一類傳輸線的第一等效參數(shù)確定其傳輸信號(hào)的傳輸延遲，并作為目標(biāo)延遲；調(diào)整在所述第二負(fù)載下傳輸信號(hào)的第二類傳輸線的第二等效參數(shù)至第三等效參數(shù)，使得傳輸信號(hào)的等效延遲與所述目標(biāo)延遲相匹配；根據(jù)第一等效參數(shù)設(shè)置基本傳輸線，根據(jù)第三等效參數(shù)設(shè)置特殊傳輸線，形成傳輸線結(jié)構(gòu)，從而消除傳輸線上由于不同種類信號(hào)驅(qū)動(dòng)的負(fù)載差異而引起的傳輸延遲偏斜差異。


圖1是本發(fā)明的一種內(nèi)存結(jié)構(gòu)的具體實(shí)施例的結(jié)構(gòu)示意圖；圖2是本發(fā)明的一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)的形成方法的具體實(shí)施方式
的流程示意圖；圖3是本發(fā)明的消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)中第一類傳輸線或第二類傳輸線的RLCG參數(shù)模型的具體實(shí)施例的示意圖。
具體實(shí)施例方式發(fā)明人發(fā)現(xiàn)在現(xiàn)有技術(shù)中，通常在DDR3 SDRAM的地址/命令/控制/時(shí)鐘信號(hào)的傳輸中，采用的是一種串推形式的傳輸線結(jié)構(gòu)，將內(nèi)存控制器發(fā)出的信號(hào)傳輸?shù)絻?nèi)存模組中，但是由于不同種類的信號(hào)驅(qū)動(dòng)的信號(hào)負(fù)載個(gè)數(shù)(即存儲(chǔ)器的個(gè)數(shù))不同，例如，地址/命令信號(hào)驅(qū)動(dòng)的負(fù)載較多，而控制/時(shí)鐘信號(hào)驅(qū)動(dòng)的負(fù)載較少，這樣的負(fù)載差異將導(dǎo)致信號(hào)傳輸延遲偏斜的差異。針對(duì)上述問題，發(fā)明人經(jīng)過研究，提供了一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)及形成方法，通過本技術(shù)方案的傳輸線結(jié)構(gòu)可以消除傳輸線上由于不同種類信號(hào)驅(qū)動(dòng)的負(fù)載差異而引起的傳輸延遲偏斜差異。在此基礎(chǔ)上，還提供了一種內(nèi)存結(jié)構(gòu)，包括內(nèi)存控制器、內(nèi)存以及上述傳輸線結(jié)構(gòu)；其中，所述內(nèi)存控制器通過所述傳輸線結(jié)構(gòu)中的第一類傳輸線和第二類傳輸線控制管理所述內(nèi)存模組，從而消除傳輸線上由于不同種類信號(hào)驅(qū)動(dòng)的負(fù)載差異而引起的傳輸延遲偏斜差異。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。如圖1所示的本發(fā)明的一種內(nèi)存結(jié)構(gòu)的具體實(shí)施例的結(jié)構(gòu)示意圖。如圖1所示，所述內(nèi)存結(jié)構(gòu)包括內(nèi)存控制器21、內(nèi)存模組22a、22b以及第一類傳輸線23a和第二類傳輸線23b。在本實(shí)施例中，所述內(nèi)存模組22a包括N個(gè)存儲(chǔ)器(例如，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者動(dòng)態(tài)隨機(jī)存儲(chǔ)器)、所述內(nèi)存模組22b也包括N個(gè)存儲(chǔ)器(例如同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者動(dòng)態(tài)隨機(jī)存儲(chǔ)器)。在實(shí)際應(yīng)用中，通常N取值為9。具體地，所述內(nèi)存控制器21向內(nèi)存模組22a、22b發(fā)出不同種類的信號(hào)，這些信號(hào)至少包括地址信號(hào)、控制信號(hào)、命令信號(hào)以及時(shí)鐘信號(hào)。其中，由所述第一類傳輸線23a向所述內(nèi)存模組22a、22b傳輸?shù)刂沸盘?hào)和命令信號(hào)，由所述第二類傳輸線23b向所述內(nèi)存模組22a傳輸控制信號(hào)和時(shí)鐘信號(hào)?？梢钥闯?，所述第一類傳輸線23a在傳輸信號(hào)(地址/命令信號(hào))過程中的負(fù)載為2N個(gè)存儲(chǔ)器，而所述第二類傳輸線23b在傳輸信號(hào)(控制/時(shí)鐘信號(hào))過程中的負(fù)載為N個(gè)存儲(chǔ)器。本領(lǐng)域技術(shù)人員可以理解，由于第一類傳輸線23a和第二類傳輸線23b是在不同的負(fù)載下傳輸信號(hào)的，這樣會(huì)造成信號(hào)到達(dá)內(nèi)存模組22a、22b上同一位置上的存儲(chǔ)器(例如存儲(chǔ)器I和存儲(chǔ)器n+1)時(shí)產(chǎn)生不同的延遲偏斜，從而影響了信號(hào)傳輸中信號(hào)時(shí)序完整性。為此在本發(fā)明實(shí)施中，針對(duì)傳輸線在傳輸信號(hào)過程中承載的不同負(fù)載，分別設(shè)置不同的傳輸線，即將所述第一類傳輸線23a作為基本傳輸線、傳輸?shù)刂?控制信號(hào)，將所述第二類傳輸線23b作為特殊傳輸線，傳輸命令/時(shí)鐘信號(hào)，以避免不同種類的信號(hào)達(dá)到內(nèi)存模組上同一位置上的存儲(chǔ)器的延遲偏斜。具體設(shè)置不同的傳輸線的方法將在圖2所述的實(shí)施例中作描述。如圖2所示的本發(fā)明的一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)的形成方法的具體實(shí)施方式
的流程示意圖。參考圖2，所述傳輸線結(jié)構(gòu)的形成方法包括步驟S1:確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)。具體地，結(jié)合參考圖3所示的消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)中第一類傳輸線或第二類傳輸線的RLCG參數(shù)模型的具體實(shí)施例的示意圖。該參考模型包括電阻11 (R)、電感12 (L)、電容13(C)以及電導(dǎo)14(G)，所述電阻Il(R)和電感12 (L)是傳輸線本身的電阻和電感，所述電容13(C)和電導(dǎo)14(G)是傳輸線對(duì)地的電容和電導(dǎo)；其中所述電阻Il(R)和電感12(L)串聯(lián)、所述電容13(C)和電導(dǎo)14(G)并聯(lián)。進(jìn)一步地，本領(lǐng)域技術(shù)人員可以理解，傳輸線也可以僅用電容(C)和電感(L)來建模,例如理想傳輸線。所述理想傳輸線是一種無損耗的傳輸線，其能量只是在電感/電容(L/C)之間進(jìn)行轉(zhuǎn)換，傳輸線上傳播的信號(hào)沒有畸變，并且信號(hào)在傳輸過程中不被衰減。在本實(shí)施例中，以理想傳輸線為例，所述確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)包括1)根據(jù)所述第一類傳輸線的單位電感值和單位電容值確定所述第一類傳輸線的本征參數(shù)；2)根據(jù)所述第二類傳輸線的單位電感值和單位電容值確定所述第二類傳輸線的本征參數(shù)。需要說明的是，在本發(fā)明實(shí)施例中，所述第一類傳輸線或第二類傳輸線的單位電感值和單位電容值是根據(jù)上述RLCG參數(shù)模型所確定第一類傳輸線或第二類傳輸線的電感值和電容值以及所述第一類傳輸線或第二類傳輸線的長(zhǎng)度所確定的。換句話說，將所述第一類傳輸線或第二類傳輸線的電感值和電容值平均分配到第一類傳輸線或第二類傳輸線的長(zhǎng)度上，即可得到所述第一類傳輸線或第二類傳輸線的單位電感值和單位電容值。在實(shí)際應(yīng)用中，若所述第一類傳輸線和第二類傳輸線不是理想傳輸線，即傳輸線的參考模型包括電阻、電感、電容以及電導(dǎo)時(shí)，那么確定所述第一類傳輸線的本征參數(shù)將根據(jù)第一類傳輸線的單位電阻值、單位電感值、單位電容值以及單位電導(dǎo)值確定；相應(yīng)地，確定所述第二類傳輸線和第二類傳輸線的本征參數(shù)將根據(jù)第二類傳輸線的單位電阻值、單位電感值、單位電容值以及單位電導(dǎo)值確定。需要說明的是，其中所述第一類傳輸線或第二類傳輸線的單位電阻值和單位電導(dǎo)值也可以根據(jù)上述確定所述第一類傳輸線或第二類傳輸線的單位電感值和單位電容值的方法來得到，在此不予贅述。步驟S2 :基于所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)。具體地，在本實(shí)施例中，由于所述第一類傳輸線適于在第一負(fù)載下傳輸信號(hào)，因此，在確定所述第一類傳輸線的本征參數(shù)的基礎(chǔ)上，還需要確定在所述第一負(fù)載的負(fù)載容值下，所述第一類傳輸線的第一等效參數(shù)。其中，所述第一負(fù)載的負(fù)載容值是指所述第一類
傳輸線在傳輸信號(hào)過程中所承載的存儲(chǔ)器(例如圖1中所示的存儲(chǔ)器1、存儲(chǔ)器2.....存
儲(chǔ)器n+1.....存儲(chǔ)器2n)的容值。同樣，以理想傳輸線為例，本步驟包括根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)。具體地，如上述步驟SI所述，根據(jù)所述第一類傳輸線的單位電感值和單位電容值可以確定所述第一類傳輸線的本征參數(shù) ；進(jìn)一步地，根據(jù)所述第一類傳輸線的長(zhǎng)度，還需要確定將所述第一負(fù)載的負(fù)載容值在所述第一類傳輸線的長(zhǎng)度上的平均負(fù)載容值，即確定單位長(zhǎng)度的第一類傳輸線上承載的第一負(fù)載的負(fù)載容值?；谏鲜龃_定的所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)。步驟S3 :基于所述第二類傳輸線的本征參數(shù)和所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)。其中，所述第二負(fù)載的負(fù)載容值是指所述第二類傳輸線
在傳輸信號(hào)過程中所承載的存儲(chǔ)器(例如圖1中所示的存儲(chǔ)器1、存儲(chǔ)器2.....存儲(chǔ)器η)
的容值。具體地，在本實(shí)施例中，同樣以理想傳輸線為例，根據(jù)所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)。本步驟的具體實(shí)現(xiàn)可以參照上述步驟S2的實(shí)施過程，在此不作贅述。步驟S4 :根據(jù)所述第一等效參數(shù)確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲。具體地，在本實(shí)施例中，本步驟包括根據(jù)所述第一類傳輸線的長(zhǎng)度以及信號(hào)在所述第一類傳輸線上的傳輸速度確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲。其中，信號(hào)在所述第一類傳輸線上的傳輸速度可以根據(jù)所述第一類傳輸線的第一等效參數(shù)來確定，然后將所述第一類傳輸線的長(zhǎng)度除以該傳輸速度就能得到所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲。步驟S5 :調(diào)整所述第二等效參數(shù)至第三等效參數(shù)，以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配。具體地，在本實(shí)施例中，首先，根據(jù)所述第二等效參數(shù)確定所述第二類傳輸線在第二負(fù)載下的等效延遲。具體可以是根據(jù)所述第二類傳輸線的長(zhǎng)度以及信號(hào)在所述第二類傳輸線上的傳輸速度確定所述第二類傳輸線在第二負(fù)載下的目標(biāo)延遲。其中，信號(hào)在所述第二類傳輸線上的傳輸速度可以根據(jù)所述第二類傳輸線的第二等效參數(shù)來確定，然后將所述第二類傳輸線的長(zhǎng)度除以該傳輸速度就能得到所述第二類傳輸線在第二負(fù)載下的等效延遲。然后，調(diào)整所述第二類傳輸線的參數(shù)以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配。具體地，調(diào)整所述第二類傳輸線的參數(shù)包括調(diào)整所述第二類傳輸線的線長(zhǎng)、線寬、線厚，以使所述第二等效參數(shù)變化成第三等效參數(shù)。在本發(fā)明實(shí)施例中，由于所述第二負(fù)載的負(fù)載容值小于所述第一負(fù)載的負(fù)載容值，并且該負(fù)載容值都是確定值。因此，通過調(diào)整所述第二類傳輸線的線長(zhǎng)、線寬、線厚中的一種參數(shù)或多種參數(shù)，使得所述第二等效參數(shù)變化成第三等效參數(shù)，所述第三等效參數(shù)和所述第一等效參數(shù)是相匹配的，這樣基于所述第三等效參數(shù)確定的所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配。進(jìn)一步地，本領(lǐng)域技術(shù)人員理解，實(shí)際應(yīng)用中，承載所述傳輸線結(jié)構(gòu)的不同印制板的基材對(duì)于傳輸線在不同負(fù)載下的等效參數(shù)也會(huì)產(chǎn)生影響。因此，還可以通過改變所述基材的材料使得所述第二類傳輸線在所述第二負(fù)載下的第二等效參數(shù)與所述第一類傳輸線在第一負(fù)載下的第一等效參數(shù)相匹配，從而所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配。步驟S6 :分別基于所述第一等效參數(shù)和所述第三等效參數(shù)形成基本傳輸線和特殊傳輸線，所述基本傳輸線和特殊傳輸線構(gòu)成所述傳輸線結(jié)構(gòu)。具體地，在本實(shí)施例中，本步驟包括1)在第一負(fù)載下，根據(jù)所述第一等效參數(shù)形成基本傳輸線；2)在第二負(fù)載下，根據(jù)所述第三等效參數(shù)形成特殊傳輸線。與現(xiàn)有技術(shù)相t匕，本技術(shù)方案針對(duì)不同的負(fù)載容值，分別設(shè)置基本傳輸線和特殊傳輸線，其中所述基本傳輸線在第一負(fù)載下的第一等效參數(shù)與所述特殊傳輸線在第二負(fù)載下的第三等效參數(shù)相匹配，從而使得所述基本傳輸線和特殊傳輸線在傳輸信號(hào)過程中的傳輸延遲相匹配，提高了信號(hào)傳輸中信號(hào)的時(shí)序完整性。根據(jù)上述形成傳輸線結(jié)構(gòu)的方法，本發(fā)明實(shí)施例還提供了一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)，所述傳輸線結(jié)構(gòu)包括第一類傳輸線和第二類傳輸線，分別適于在第一負(fù)載和第二負(fù)載下傳輸信號(hào)，所述第一負(fù)載大于所述第二負(fù)載；在所述傳輸線結(jié)構(gòu)中，在第一負(fù)載下，所述第一類傳輸線為基于第一等效參數(shù)形成的基本傳輸線；在第二負(fù)載下，所述第二類傳輸線為基于第三等效參數(shù)形成的特殊傳輸線，其中所述特殊傳輸線在第二負(fù)載下傳輸信號(hào)的等效延遲與所述基本傳輸線在第一負(fù)載下傳輸信號(hào)的目標(biāo)延遲相匹配。其中，所述基本傳輸線的第一等效參數(shù)是根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定的；所述特殊傳輸線的第三等效參數(shù)是根據(jù)調(diào)整后的所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定的。具體形成過程可以參考圖2所述的實(shí)施例，在此不作贅述。
綜上所述，根據(jù)本技術(shù)方案提供的內(nèi)存結(jié)構(gòu)、傳輸線結(jié)構(gòu)以及形成方法，可以消除傳輸線上由于不同種類信號(hào)驅(qū)動(dòng)的負(fù)載差異而引起的傳輸延遲偏斜差異，提高了信號(hào)傳輸中信號(hào)的時(shí)序完整性。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)的形成方法，所述傳輸線結(jié)構(gòu)包括第一類傳輸線和第二類傳輸線，分別適于在第一負(fù)載和第二負(fù)載下傳輸信號(hào)，所述第一負(fù)載大于所述第二負(fù)載；其特征在于，包括 確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)； 基于所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)； 基于所述第二類傳輸線的本征參數(shù)和所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)； 根據(jù)所述第一等效參數(shù)確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲； 調(diào)整所述第二等效參數(shù)至第三等效參數(shù)，以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配； 分別基于所述第一等效參數(shù)和所述第三等效參數(shù)形成基本傳輸線和特殊傳輸線，所述基本傳輸線和特殊傳輸線構(gòu)成所述傳輸線結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述確定所述第一類傳輸線和第二類傳輸線的本征參數(shù)包括 根據(jù)所述第一類傳輸線的單位電感值和單位電容值確定所述第一類傳輸線的本征參數(shù)； 根據(jù)所述第二類傳輸線的單位電感值和單位電容值確定所述第二類傳輸線的本征參數(shù)。
3.根據(jù)權(quán)利要求2所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，基于所述第一類傳輸線的本征參數(shù)和所述第一負(fù)載的負(fù)載容值確定所述傳輸線的第一等效參數(shù)包括根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定所述第一類傳輸線的第一等效參數(shù)。
4.根據(jù)權(quán)利要求2所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，基于所述第二類傳輸線的本征參數(shù)和所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)包括根據(jù)所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定所述第二類傳輸線的第二等效參數(shù)。
5.根據(jù)權(quán)利要求3所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述根據(jù)所述第一等效參數(shù)確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲包括根據(jù)所述第一類傳輸線的長(zhǎng)度以及信號(hào)在所述第一類傳輸線上的傳輸速度確定所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲。
6.根據(jù)權(quán)利要求1所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述調(diào)整所述第二等效參數(shù)至第三等效參數(shù)，以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配包括調(diào)整所述第二類傳輸線的參數(shù)以使所述第二類傳輸線在第二負(fù)載下的等效延遲與所述第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配。
7.根據(jù)權(quán)利要求6所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述調(diào)整所述第二類傳輸線的參數(shù)包括調(diào)整所述第二類傳輸線的線長(zhǎng)或者線寬或者線厚，以使所述第二等效參數(shù)變化成第三等效參數(shù)。
8.根據(jù)權(quán)利要求6所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述調(diào)整所述第二類傳輸線的參數(shù)包括改變印制板的基材的材料，以使所述第二等效參數(shù)變化成第三等效參數(shù)，其中所述印制板承載所述第二類傳輸線。
9.根據(jù)權(quán)利要求1所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述分別基于所述第一等效參數(shù)和所述第三等效參數(shù)形成基本傳輸線和特殊傳輸線具體包括 在第一負(fù)載下，根據(jù)所述第一等效參數(shù)形成基本傳輸線； 在第二負(fù)載下，根據(jù)所述第三等效參數(shù)形成特殊傳輸線。
10.根據(jù)權(quán)利要求1所述的傳輸線結(jié)構(gòu)的形成方法，其特征在于，所述第一類傳輸線用于向DDR3 SDRAM傳輸?shù)刂沸盘?hào)和命令信號(hào)、所述第二類傳輸線用于向DDR3 SDRAM傳輸時(shí)鐘信號(hào)和控制信號(hào)。
11.一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu),所述傳輸線結(jié)構(gòu)包括第一類傳輸線和第二類傳輸線，分別適于在第一負(fù)載和第二負(fù)載下傳輸信號(hào)，所述第一負(fù)載大于所述第二負(fù)載；其特征在于，在所述傳輸線結(jié)構(gòu)中，在第一負(fù)載下，所述第一類傳輸線為基于第一等效參數(shù)形成的基本傳輸線；在第二負(fù)載下，所述第二類傳輸線為基于第三等效參數(shù)形成的特殊傳輸線，其中所述特殊傳輸線在第二負(fù)載下傳輸信號(hào)的等效延遲與所述基本傳輸線在第一負(fù)載下傳輸信號(hào)的目標(biāo)延遲相匹配。
12.根據(jù)權(quán)利要求11所述的傳輸線結(jié)構(gòu)，其特征在于，所述基本傳輸線的第一等效參數(shù)是根據(jù)所述第一類傳輸線的單位電感值和單位電容值以及所述第一負(fù)載的負(fù)載容值確定的。
13.根據(jù)權(quán)利要求11所述的傳輸線結(jié)構(gòu)，其特征在于，所述特殊傳輸線的第三等效參數(shù)是根據(jù)調(diào)整后的所述第二類傳輸線的單位電感值和單位電容值以及所述第二負(fù)載的負(fù)載容值確定的。
14.一種內(nèi)存結(jié)構(gòu)，其特征在于，包括內(nèi)存控制器、內(nèi)存模組以及如權(quán)利要求11至13中任一項(xiàng)所述傳輸線結(jié)構(gòu)；其中所述內(nèi)存控制器通過所述傳輸線結(jié)構(gòu)中的第一類傳輸線和第二類傳輸線控制管理所述內(nèi)存模組。
15.根據(jù)權(quán)利要求14所述的內(nèi)存結(jié)構(gòu)，其特征在于，所述內(nèi)存控制器通過所述第一類傳輸線向所述內(nèi)存模組傳輸?shù)刂沸盘?hào)和命令信號(hào)；所述內(nèi)存控制器通過所述第二類傳輸線向所述內(nèi)存模組傳輸時(shí)鐘信號(hào)和控制信號(hào)。
16.根據(jù)權(quán)利要求14所述的內(nèi)存結(jié)構(gòu)，其特征在于，所述內(nèi)存模組包括多個(gè)存儲(chǔ)器，其中所述存儲(chǔ)器是同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者動(dòng)態(tài)隨機(jī)存儲(chǔ)器。
全文摘要
一種消除DDR3負(fù)載差異影響的傳輸線結(jié)構(gòu)及形成方法、內(nèi)存結(jié)構(gòu)，所述形成方法包括確定第一類傳輸線和第二類傳輸線的本征參數(shù)；基于第一類傳輸線的本征參數(shù)和第一負(fù)載的負(fù)載容值確定第一類傳輸線的第一等效參數(shù)；基于第二類傳輸線的本征參數(shù)和第二負(fù)載的負(fù)載容值確定第二類傳輸線的第二等效參數(shù)；根據(jù)第一等效參數(shù)確定第一類傳輸線在第一負(fù)載下的目標(biāo)延遲；調(diào)整第二等效參數(shù)至第三等效參數(shù)，以使第二類傳輸線在第二負(fù)載下的等效延遲與第一類傳輸線在第一負(fù)載下的目標(biāo)延遲相匹配；分別基于第一等效參數(shù)和第三等效參數(shù)形成基本傳輸線和特殊傳輸線，基本傳輸線和特殊傳輸線構(gòu)成所述傳輸線結(jié)構(gòu)。本技術(shù)方案提高了信號(hào)傳輸中信號(hào)的時(shí)序完整性。
文檔編號(hào)G11C7/10GK103035279SQ20111030202
公開日2013年4月10日 申請(qǐng)日期2011年9月30日 優(yōu)先權(quán)日2011年9月30日
發(fā)明者高劍剛, 王彥輝, 劉耀, 丁亞軍, 王玲秋, 李滔, 賈福楨 申請(qǐng)人:無錫江南計(jì)算技術(shù)研究所