專利名稱：三維存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種高密度的三維存儲器陣列。
背景技術(shù)：
電子元件的進(jìn)步增加了對更大存儲能力的需要。為了增加存儲能力，存儲器元件變得更小且更緊密。因此，高密度的三維存儲器陣列已受到業(yè)界的高度關(guān)注。圖I為公知的三維交叉點(diǎn)(cross point)存儲器陣列的立體示意圖。公知的三維交叉點(diǎn)存儲器陣列10包括多條以第一方向排列的第一電極12、多條以第二方向排列的第二電極16以及多個第一存儲器構(gòu)件14,其中第二方向垂直于第一方向。第二電極16配置 在第一電極12上。第一存儲器構(gòu)件14配置于第二電極16與第一電極12的交叉點(diǎn)處。當(dāng)工藝的特征尺寸(featuresize)為F,此三維存儲器陣列的記憶胞的最小尺寸為4F2。此三維交叉點(diǎn)存儲器陣列10可以還包括配置在第二電極16上的多條以第一方向排列的第三電極20以及配置在第三電極與第二電極的交叉點(diǎn)處的第二存儲器構(gòu)件18。如此一來，此三維存儲器陣列的記憶胞的等效(equivalent)最小尺寸為2F2。以此類推，當(dāng)此三維存儲器陣列具有N層堆疊的記憶胞時，記憶胞的等效最小尺寸為4F2/N。雖然公知的三維交叉點(diǎn)存儲器陣列可以有效減少記憶胞的最小尺寸，但仍存在以下缺點(diǎn)使其可行性無法提升。首先，每增加一層記憶胞的堆疊，就必須至少增加一個圖案化步驟(包含沉積、光刻、蝕刻等)，工藝成本昂貴。此外，由于每一層記憶胞是在不同圖案化步驟形成，因此其大小、組成無法完全相同，增加元件特性的變動。再者，下層的存儲器層(如第一存儲器構(gòu)件14)比上層的存儲器層(如第二存儲器構(gòu)件)受到的更多的熱預(yù)算(thermalbudget),因此下層的存儲器層的可靠度及效能均會下降。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種三維存儲器陣列，可以解決上述問題，且具有較公知三維存儲器陣列更小的記憶胞尺寸。本發(fā)明提供一種三維存儲器陣列，包括多個字元線層、第一位元線層、第一導(dǎo)電柱陣列、第二位元線層及第二導(dǎo)電柱陣列。每一個字元線層具有沿第一方向交替排列的多條字元線及多個間隙，這些間隙包括交替排列的第一群間隙與第二群間隙。第一位元線層配置在這些字元線層的上方且具有沿第二方向排列的多條位元線，第二方向與第一方向垂直。第一導(dǎo)電柱陣列延伸穿過這些字元線層并與第一位元線層電性連接。第一導(dǎo)電柱陣列包括多個第一導(dǎo)電柱，這些第一導(dǎo)電柱配置在第一群間隙中，且每一個第一導(dǎo)電柱與一字元線層中與該第一導(dǎo)電柱鄰接的一字元線之間配置有一第一存儲器構(gòu)件。第二位元線層配置在這些字元線層的下方且具有沿第二方向排列的多條第二位元線。第二導(dǎo)電柱陣列延伸穿過這些字元線層并與第二位元線層電性連接。第二導(dǎo)電柱陣列包括多個第二導(dǎo)電柱，這些第二導(dǎo)電柱配置在第二群間隙中，且每一個第二導(dǎo)電柱與一字元線層中與該第二導(dǎo)電柱鄰接的一字元線之間配置有一第二存儲器構(gòu)件。在本發(fā)明的一實施例中，上述三維存儲器陣列還包括多個導(dǎo)電插塞，每一個導(dǎo)電插塞配置在對應(yīng)的第一導(dǎo)電柱與第一位元線層之間，該第一導(dǎo)電柱陣列通過這些導(dǎo)電插塞與該第一位元線層電性連接。在本發(fā)明的一實施例中，上述每一個導(dǎo)電插塞是由導(dǎo)電層以及環(huán)繞導(dǎo)電層的側(cè)壁及底部的阻障層所構(gòu)成。 在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件為單層或多層結(jié)構(gòu)。 在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件的材料相同。在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件的材料包括介電材料。在本發(fā)明的一實施例中，上述介電材料包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。在本發(fā)明的一實施例中，上述各第一存儲器構(gòu)件環(huán)繞對應(yīng)的第一導(dǎo)電柱而配置，且各第二存儲器構(gòu)件環(huán)繞對應(yīng)的第二導(dǎo)電柱而配置。在本發(fā)明的一實施例中，上述三維存儲器陣列還包括絕緣層，其配置在字元線層、第一位元線層、第二位元線層、第一導(dǎo)電柱陣列與第二導(dǎo)電柱陣列之間的剩余空間中。在本發(fā)明的一實施例中，上述三維存儲器陣列的記憶胞的最小尺寸為2F2。本發(fā)明另提供一種三維存儲器陣列，包括多個字元線層、第一位元線層、第一導(dǎo)電柱陣列、第二位元線層及第二導(dǎo)電柱陣列。每一個字元線層具有沿第一方向交替排列的多條字元線及多個間隙，這些間隙包括交替排列的第一群間隙與第二群間隙。第一位元線層配置在這些字元線層的上方且具有沿第二方向排列的多條位元線，第二方向與第一方向垂直。第一導(dǎo)電柱陣列延伸穿過這些字元線層并與第一位元線層電性連接。第一導(dǎo)電柱陣列包括多個第一導(dǎo)電柱，這些第一導(dǎo)電柱配置在第一群間隙中，且每一個第一導(dǎo)電柱與一字元線層中與該第一導(dǎo)電柱鄰接的一字元線之間配置有一第一存儲器構(gòu)件。第二位元線層配置在第一位元線層的上方且具有沿第二方向排列的多條第二位元線，其中第一位元線與第二位元線交替排列。第二導(dǎo)電柱陣列延伸穿過這些字元線層并與第二位元線層電性連接。第二導(dǎo)電柱陣列包括多個第二導(dǎo)電柱，這些第二導(dǎo)電柱配置在第二群間隙中，且每一個第二導(dǎo)電柱與一字元線層中與該第二導(dǎo)電柱鄰接的一字元線之間配置有一第二存儲器構(gòu)件，其中第一導(dǎo)電柱與第二導(dǎo)電柱交錯排列。在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件為單層或多層結(jié)構(gòu)。在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件的材料相同或不同。在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件的材料包括介電材料。在本發(fā)明的一實施例中，上述介電材料包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。在本發(fā)明的一實施例中，上述第一存儲器構(gòu)件與第二存儲器構(gòu)件為包括第一介電層、第二介電層及位于第一介電層與第二介電層之間的導(dǎo)電層的三明治結(jié)構(gòu)。在本發(fā)明的一實施例中，上述第一介電層與第二介電層的材料各自包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦或氧化鉿，且導(dǎo)電層的材料包括鈦、鎳或銅。在本發(fā)明的一實施例中，上述各第一存儲器構(gòu)件環(huán)繞對應(yīng)的第一導(dǎo)電柱而配置，且各第二存儲器構(gòu)件環(huán)繞對應(yīng)的第二導(dǎo)電柱而配置。在本發(fā)明的一實施例中，上述三維存儲器陣列還包括絕緣層，其配置在字元線層、第一位元線層、第二位元線層、第一導(dǎo)電柱陣列與第二導(dǎo)電柱陣列之間的剩余空間中。在本發(fā)明的一實施例中，上述三維存儲器陣列的記憶胞的最小尺寸為2F2。本發(fā)明的有益效果在于，基于上述，由于本發(fā)明的多個導(dǎo)電柱是在同一個圖案化步驟(或至多兩個圖案化步驟)中完成，因此導(dǎo)電柱、存儲器構(gòu)件及對應(yīng)的字元線形成的多 個記憶胞具有相同的特性。下層字元線的記憶胞與上層字元線的記憶胞受到相同的熱預(yù)算，因此下層的存儲器層的可靠度及效能不會下降。另外，本發(fā)明的三維存儲器陣列的記憶胞的最小尺寸可以降低至2F2，因此可以大幅提高存儲器元件的密度。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。


圖I為公知的三維交叉點(diǎn)存儲器陣列的立體示意圖。圖2為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的俯視視示意圖。圖2A至圖2C為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的制造方法的俯視不意圖。圖3為圖2中沿Ι-Γ線所繪示的剖面示意圖。圖4為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的剖視示意圖。圖5為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的立體示意圖。圖6為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的俯視示意圖。圖6A至圖6D為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的制造方法的俯視不意圖。圖7為圖6中沿Ι-Γ線所繪示的剖面示意圖。圖8為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的立體示意圖。圖9為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的俯視示意圖。圖9A至圖9C為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的制造方法的俯視不意圖。圖10為圖9中沿Ι-Γ線所繪示的剖面示意圖。圖11為圖9中沿ΙΙ-ΙΓ線所繪示的剖面示意圖。圖12為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的立體示意圖。其中，附圖標(biāo)記說明如下10 :公知的三維交叉點(diǎn)存儲器陣列12:第一電極14:第二電極
16 :第一存儲器構(gòu)件18 :第三電極20 :第二存儲器構(gòu)件IOOUOOa,200,300 :三維存儲器陣列101、101b、101c、101d、103 :絕緣層IOla :圖案化蝕刻終止層的圖案102 :基底104、108 :導(dǎo)電柱陣列
105、109:導(dǎo)電柱106、110 :存儲器構(gòu)件106a:第一介電層106b:導(dǎo)電層106c:第二介電層120:導(dǎo)電插塞120a:導(dǎo)電層120b:阻障層122 :氮化硅圖案124 :氮化硅間隙壁BLl BL4 :位元線TBLL :頂位元線層BBLL :底位元線層G、G1、G2:間隙0P、0P1、0P2 :開口T、T1、T2:溝渠WLl WL4 :字元線IstWLL 4thWLL :字元線層
具體實施例方式第一實施例圖2為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的俯視示意圖。為清楚及方便說明起見，圖2未繪示最上層的絕緣層及其下方的存儲器構(gòu)件。圖3為圖2中沿Ι-Γ線所繪示的剖面示意圖。圖5為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的立體示意圖。為清楚及方便說明起見，圖5未繪示絕緣層101。請參照圖2、圖3及圖5，第一實施例的三維存儲器陣列100包括多個字元線層IstWLL 4thWLL、一位元線層BLL、一導(dǎo)電柱陣列104、一存儲器構(gòu)件106以及一絕緣層101。字元線層IstWLLdndWLL^riWLLdthWLL依序配置在基底102上。每一個字元線層WLL具有沿第一方向交替排列的多條字元線WLl WL4及多個間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL具有沿第一方向依序排列的 WL1、G1、WL2、G2、WL3、G1、WL4、G2.......
位元線層BLL配置在字元線層4thWLL的上方且具有沿第二方向排列的多條位元線BLl BL4。第二方向與第一方向垂直。導(dǎo)電柱陣列104延伸穿過字元線層IstWLL 4thWLL并與位元線層BLL電性連接。導(dǎo)電柱陣列104包括多個導(dǎo)電柱105,這些導(dǎo)電柱105配置在第一群間隙Gl中，且每一個導(dǎo)電柱105與一字元線層WLL中與其鄰接的一字元線WL之間配置有一存儲器構(gòu)件106。在一實施例中，存儲器構(gòu)件106為單層或多層結(jié)構(gòu)。存儲器構(gòu)件106的材料包括介電材料，例如是氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。在另一實施例中，存儲器構(gòu)件106為包括第一介電層106a、第二介電層106c及位于第一介電層106a與第二介電層106c之間的導(dǎo)電層106 b的三明治結(jié)構(gòu)，從而形成三維存儲器陣列100a,如圖4所不。第一介電層106a與第二介電層106c的材料各自包括氧化娃、氮化硅、氮氧化硅、氧化鋁、氧化鈦或氧化鉿，且導(dǎo)電層106b的材料包括鈦、鎳、鈷或銅。絕緣層101配置在字元線層IstWLLJndWLUSlrdWLLdthWLU位元線層BLL與導(dǎo)電柱陣列104之間的剩余空間中。具體而言，絕緣層101包括絕緣層103、字元線材料層之間的絕緣材料層，其將會在以下制造方法中詳述。特別要注意的是，存儲器構(gòu)件106實質(zhì)上環(huán)繞對應(yīng)的導(dǎo)電柱105而配置，且更延伸配置在對應(yīng)的導(dǎo)電柱105的底面以及位元線層BLL與絕緣層101的頂面之間。在第一實施例中，導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A (two terminalmemory cell)。本發(fā)明的三維存儲器陣列100的記憶胞A的最小尺寸為4F2,如圖2所示。此外，在上述實施例中，是以包括四層字元線層IstWLL 4thWLL(每一層字元線層WLL具有四條字元線WLl WL4)、四條位元線BLl BL4及四個導(dǎo)電柱105的三維存儲器陣列100為例來說明之，但不用以限制本發(fā)明。本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)了解，本發(fā)明并不對字元線層、字元線、位元線及導(dǎo)電柱的數(shù)目做限制。以下，將說明第一實施例的三維存儲器陣列100的制造方法。圖2A至圖2C為根據(jù)本發(fā)明第一實施例所繪示的三維存儲器陣列的制造方法的俯視示意圖。為清楚及方便說明起見，于部分附圖中省略部分構(gòu)件。首先，請參照圖2A(未繪示最上層的絕緣層)及圖3，于基底102上依序形成交替排列的多個字元線材料層及絕緣材料層(未繪示)。然后，形成延伸穿過上述字元線材料層及絕緣材料層的沿第一方向排列的多個溝渠T(Tl、T2)，以形成字元線層IstWLL 4thWLL。每一個字元線層WLL具有沿第一方向交替排列的多條字元線WLl WL4及多條間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL
具有沿第一方向依序排列的WL1、G1、WL2、G2、WL3、Gl、WL4.......接著，以絕緣層103填
滿這些間隙G(或溝渠T)。之后，請參照圖2B(未繪示最上層的絕緣層及其下方的存儲器構(gòu)件)及圖3，于對應(yīng)于第一群間隙Gl的位置的絕緣層中形成多個與對應(yīng)的WL連接的開口 0P。繼之，于基底102上形成存儲器構(gòu)件106，以覆蓋開口 OP的表面(即底面及側(cè)壁)及最上層絕緣層的表面。然后，使用導(dǎo)電材料(例如鎢)填滿開口 0P，以形成具有多個導(dǎo)電柱105的導(dǎo)電柱陣列104。接著，請參照圖2C(未繪示最上層的絕緣層及其下方的存儲器構(gòu)件)及圖3，于基底102上形成位元線層BLL，其中位元線層BLL具有沿第二方向排列的多條位元線BLl BL4。導(dǎo)電柱陣列104與位元線層BLL電性連接。在第一實施例中，多個導(dǎo)電柱105是在同一個圖案化步驟中完成。也就是說，導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成的多個記憶胞A是在同一個圖案化步驟中完成，因此可以大幅節(jié)省工藝成本，避免公知技術(shù)中每增加一層記憶胞的堆疊，就必須增加一個圖案化步驟的缺點(diǎn)。此外，由于本發(fā)明的三維存儲器陣列100的記憶胞A是在同一個圖案化步驟中完成，因此記憶胞A具有相同的功效。下層的記憶胞與上層的記憶胞受到相同的熱預(yù)算，因此下層的存儲器層的可靠度及效能不會下降。第二實施例圖6為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的俯視示意圖。為清楚及方便說明起見，圖6未繪示字元線4thWLL上的絕緣層。圖7為圖6中沿Ι-Γ線所繪示的剖面示意圖。圖8為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的立體示意圖。為清 楚及方便說明起見，圖8未繪示絕緣層101。請參照圖6、圖7及圖8，第二實施例的三維存儲器陣列200包括多個字元線層IstWLL 4thWLL、一底位兀線層BBLL(bottom bit line layer)、一頂位兀線層TBLL(top bitline layer)、一導(dǎo)電柱陣列104、一存儲器構(gòu)件106、一導(dǎo)電柱陣列108、一存儲器構(gòu)件110以及一絕緣層101。字元線層IstWLLdndWLL^riWLLdthWLL依序配置在基底102上。每一個字元線層WLL具有沿第一方向交替排列的字元線WLl WL4及多個間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL具有沿第一方向依序排列的 WLI、GI、WL2、G2、WL3、GI、WL4、G2.......底位元線層BBLL配置在字元線層IstWLL的下方且具有沿第二方向排列的多條位元線BLl BL4，其中第二方向與第一方向垂直。頂位元線層TBLL配置在字元線層4thWLL的上方且具有沿第二方向排列的多條第二位元線BLl BL4。導(dǎo)電柱陣列108延伸穿過字元線層IstWLL 4thWLL并與底位元線層BBLL電性連接。導(dǎo)電柱陣列108包括多個導(dǎo)電柱109，這些導(dǎo)電柱109配置在第二群間隙G2中，且每一個導(dǎo)電柱109與一字元線層WLL中與其鄰接的一字元線WL之間配置有一存儲器構(gòu)件110。導(dǎo)電柱陣列104延伸穿過字元線層IstWLL 4thWLL并與頂位元線層TBLL電性連接。導(dǎo)電柱陣列104包括多個導(dǎo)電柱105,這些導(dǎo)電柱105配置在第一群間隙Gl中，且每一個導(dǎo)電柱105 —字元線層WLL中與其鄰接的一字元線WL之間配置有一存儲器構(gòu)件106。此外，第二實施例的三維存儲器陣列200還包括配置在對應(yīng)的導(dǎo)電柱104上的導(dǎo)電插塞120。導(dǎo)電插塞120例如是由導(dǎo)電層120a以及環(huán)繞導(dǎo)電層120a的側(cè)壁及底部的阻障層120b所構(gòu)成。導(dǎo)電層120a的材料例如是鶴，阻障層120b的材料例如是氮化鈦。導(dǎo)電柱陣列104實質(zhì)上通過導(dǎo)電插塞120與頂位元線層TBLL電性連接。在一實施例中，存儲器構(gòu)件110與存儲器構(gòu)件106為單層或多層結(jié)構(gòu)。存儲器構(gòu)件110與存儲器構(gòu)件106的材料包括介電材料，例如是氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。絕緣層101配置在字元線層IstWLL 4thWLL、底位元線層BBLL、頂位元線層TBLL、導(dǎo)電柱陣列108與導(dǎo)電柱陣列104之間的剩余空間中。具體而言，絕緣層101包括絕緣層103、圖案化蝕刻終止層的圖案101a、絕緣層101b、絕緣層IOlc及字元線材料層之間的絕緣材料層，將會在以下制造方法中詳述。特別要注意的是，存儲器構(gòu)件110實質(zhì)上環(huán)繞對應(yīng)的導(dǎo)電柱109而配置。類似地，存儲器構(gòu)件106實質(zhì)上環(huán)繞對應(yīng)的導(dǎo)電柱105而配置。在第二實施例中，導(dǎo)電柱109、存儲器構(gòu)件110及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A'，且導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A。由于存儲器構(gòu)件110與存儲器構(gòu)件106可設(shè)計為具有相同的材料，且導(dǎo)電柱109與導(dǎo)電柱105可設(shè)計為具有相同的材料，因此記憶胞A與記憶胞A'可完全相同。本發(fā)明的三維存儲器陣列200的記憶胞A(或A')的最小尺寸為2F2，如圖6所示。以下，將說明第二實施例的三維存儲器陣列200的制造方法。圖6A至圖6D為根據(jù)本發(fā)明第二實施例所繪示的三維存儲器陣列的制造方法的俯視示意圖。為清楚及方便說明起見，于部分附圖中省略部分構(gòu)件。 首先，請參照圖6A及圖7，于基底102上形成底位元線層BBLL，其中底位元線層BBLL具有沿第二方向排列的多條位元線BLl BL4。然后，請參照圖6B(未繪示字元線4thWLL上的絕緣層)及圖7，形成圖案化蝕刻終止層于底位元線層BBLL上，其中圖案化蝕刻終止層具有沿第一方向排列的多條圖案101a，以曝露出部分的底位元線層BBLL。之后，于圖案化蝕刻終止層上形成絕緣層101b，且絕緣層IOlb填滿圖案化蝕刻終止層的圖案IOla之間的間隙。圖案化蝕刻終止層的材料相對于絕緣層IOlb的材料具有蝕刻選擇性。舉例來說，圖案化蝕刻終止層的材料例如是氮化硅，而絕緣層IOlb的材料例如是氧化硅。繼之，于絕緣層IOlb上依序形成交替排列的多個字元線材料層及絕緣材料層(未繪示)。然后，形成延伸穿過上述字元線材料層及絕緣材料層的沿第一方向排列的多個溝渠T(Tl、T2)，以形成字元線層IstWLL 4thWLL。每一個字元線層WLL具有沿第一方向交替排列的多條字元線WLl WL4及多條間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL具有沿第一方向依序排列的WL1、Gl、WL2、G2、WL3、G1、WL4、G2.......接著，以絕緣層103填滿這些間隙G(或溝渠T)。之后，請參照圖6C(未繪示字元線4thWLL上的絕緣層)及圖7，于對應(yīng)于第一群間隙Gl的位置的絕緣層中形成多個與對應(yīng)的字元線WL連接的開口 0P1，且于對應(yīng)于第二群間隙G2的位置的絕緣層中形成多個與對應(yīng)的字元線WL連接的開口 0P2。特別要注意的是，開口 0P2對應(yīng)于圖案化蝕刻終止層的圖案IOla之間的間隙，而開口 OPl對應(yīng)于圖案化蝕刻終止層的圖案101a。也就是說，由于圖案化蝕刻終止層的材料相對于絕緣層IOlb的材料具有蝕刻選擇性，形成開口 0P2的蝕刻工藝會停在底位元線層BBLL上，而形成開口 OPl的同一蝕刻工藝會停在圖案化蝕刻終止層的圖案IOla上，如圖7所示。繼之，于基底102上形成存儲器層，以覆蓋開口 OPl及0P2的表面(即底面及側(cè)壁)及最上層絕緣層的表面。然后，移除位于開口 OPl及0P2的底面及最上層絕緣層上的存儲器層，以于開口 OPl的側(cè)壁上形成存儲器構(gòu)件106以及于開口 0P2的側(cè)壁上形成存儲器構(gòu)件110。接著，使用導(dǎo)電材料(例如鎢)填滿開口 OPl及0P2，由此形成具有多個導(dǎo)電柱105的導(dǎo)電柱陣列104以及具有多個導(dǎo)電柱109的導(dǎo)電柱陣列108。導(dǎo)電柱陣列108與底位元線層BBLL電性連接。之后，請參照圖6D(未繪示字元線4thWLL上的絕緣層)及圖7，于基底102上形成絕緣層101c。繼之，于絕緣層IOlc中形成對應(yīng)于導(dǎo)電柱105的導(dǎo)電插塞120。導(dǎo)電插塞120例如是由導(dǎo)電層120a以及環(huán)繞導(dǎo)電層120a的側(cè)壁及底部的阻障層120b所構(gòu)成。導(dǎo)電層120a的材料例如是鎢，阻障層120b的材料例如是氮化鈦。繼之，于基底102上形成頂位元線層TBLL，其中頂位元線層TBLL具有沿第二方向排列的多條位元線BLl BL4。導(dǎo)電柱陣列104實質(zhì)上通過導(dǎo)電插塞120與頂位元線層TBLL電性連接。在第二實施例中，由于多個導(dǎo)電柱105及多個導(dǎo)電柱109是在同一個圖案化步驟中完成，因此導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成的多個記憶胞A，或?qū)щ娭?09、存儲器構(gòu)件110及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A'具有相同的功效。下層的記憶胞與上層的記憶胞受到相同的熱預(yù)算，因此下層的存儲器層的可靠度及效能不會下 降。第三實施例圖9為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的俯視示意圖。為清楚及方便說明起見，圖9未繪示字元線層4thWLL、底位元線層BBLL及頂位元線層TBLL之間的絕緣層等構(gòu)件。圖10為圖9中沿Ι-Γ線所繪示的剖面示意圖。圖11為圖9中沿II-II'線所繪示的剖面示意圖。圖12為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的立體示意圖。為清楚及方便說明起見，圖12未繪示絕緣層101。請參照圖9、圖10、圖11及圖12，本發(fā)明的三維存儲器陣列300包括多個字元線層IstWLL 4thWLL、一底位元線層BBLL、一頂位元線層TBLL、一導(dǎo)電柱陣列104、一存儲器構(gòu)件106、一導(dǎo)電柱陣列108、一存儲器構(gòu)件110以及一絕緣層101。字元線層IstWLLdndWLL^riWLLdthWLL依序配置在基底102上。每一個字元線層WLL具有沿第一方向交替排列的字元線WLl WL4及多個間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL具有沿第一方向依序排列的 WLI、GI、WL2、G2、WL3、GI、WL4、G2.......底位元線層BBLL配置在字元線層4thWLL的上方且具有沿第二方向排列的多條位元線BLl BL4，其中第二方向與第一方向垂直。頂位元線層TBLL配置在底位元線層BBLL的上方且具有沿第二方向排列的多條第二位元線BLl BL4。導(dǎo)電柱陣列104延伸穿過字元線層IstWLL 4thWLL并與底位元線層BBLL電性連接。導(dǎo)電柱陣列104包括多個導(dǎo)電柱105,這些導(dǎo)電柱105配置在第一群間隙Gl中，且每一個導(dǎo)電柱105與一字元線層WLL中與其鄰接的一字元線WL之間配置有一存儲器構(gòu)件106。導(dǎo)電柱陣列108延伸穿過字元線層IstWLL 4thWLL并與頂位元線層TBLL電性連接。導(dǎo)電柱陣列108包括多個導(dǎo)電柱109，這些導(dǎo)電柱109配置在第二群間隙G2中，且每一個導(dǎo)電柱109與一字元線層WLL中與其鄰接的一字元線WL之間配置有一存儲器構(gòu)件110。特別要注意的是，導(dǎo)電柱105與導(dǎo)電柱109交錯排列。在一實施例中，存儲器構(gòu)件106與存儲器構(gòu)件110為單層或多層結(jié)構(gòu)。存儲器構(gòu)件106與存儲器構(gòu)件110的材料包括介電材料，例如是氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。在另一實施例中，存儲器構(gòu)件106與存儲器構(gòu)件110為包括第一介電層、第二介電層及位于第一介電層與第二介電層之間的導(dǎo)電層的三明治結(jié)構(gòu)(未繪示)。第一介電層與第二介電層的材料各自包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦或氧化鉿，且導(dǎo)電層的材料包括鈦、鎳、鈷或銅。絕緣層101配置 在字元線層IstWLL 4thWLL、底位元線層BBLL、頂位元線層TBLL、導(dǎo)電柱陣列104與導(dǎo)電柱陣列108之間的剩余空間中。具體而言，絕緣層101包括絕緣層103、絕緣層IOld及字元線材料層之間的絕緣材料層，將會在以下制造方法中詳述。特別要注意的是，存儲器構(gòu)件106實質(zhì)上環(huán)繞對應(yīng)的導(dǎo)電柱105而配置。類似地，存儲器構(gòu)件110實質(zhì)上環(huán)繞對應(yīng)的導(dǎo)電柱109而配置。在第三實施例中，導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A，且導(dǎo)電柱109、存儲器構(gòu)件110及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A'。由于存儲器構(gòu)件106與存儲器構(gòu)件110可設(shè)計為具有相同的材料，且導(dǎo)電柱105與導(dǎo)電柱109可設(shè)計為具有相同的材料，因此記憶胞A與記憶胞A'可完全相同。本發(fā)明的三維存儲器陣列300的記憶胞A(或A')的最小尺寸為2F2，如圖9所示。當(dāng)然，存儲器構(gòu)件106與存儲器構(gòu)件110也可設(shè)計為具有不同的材料。以下，將說明第三實施例的三維存儲器陣列300的制造方法。圖9A至圖9C為根據(jù)本發(fā)明第三實施例所繪示的三維存儲器陣列的制造方法的俯視示意圖。為清楚及方便說明起見，于部分附圖中省略部分構(gòu)件。首先，請參照圖9A(未繪示最上層的絕緣層)及圖10，于基底102上依序形成交替排列的多個字元線材料層及絕緣材料層(未繪示)。然后，形成延伸穿過上述字元線材料層及絕緣材料層的沿第一方向排列的多個溝渠T(Tl、T2)，以形成字元線層IstWLL 4thWLL。每一個字元線層WLL具有沿第一方向交替排列的多條字元線WLl WL4及多條間隙G，且這些間隙G包括交替排列的第一群間隙Gl與第二群間隙G2。具體言之，每一個字元線層WLL
具有沿第一方向依序排列的WL1、G1、WL2、G2、WL3、Gl、WL4.......接著，以絕緣層103填
滿這些間隙G(或溝渠T)。之后，請參照圖9B (未繪示最上層的絕緣層及其下方的存儲器構(gòu)件)及圖10，于對應(yīng)于第一群間隙Gl的位置的絕緣層中形成多個與對應(yīng)的WL連接的開口 0P1。繼之，于基底102上形成存儲器構(gòu)件106，以覆蓋開口 OPl的表面(即底面及側(cè)壁)及最上層絕緣層的表面。然后，使用導(dǎo)電材料(例如鎢)填滿開口 0P1，以形成具有多個第一導(dǎo)電柱105的第一導(dǎo)電柱陣列104。接著，請參照圖9C(未繪示字元線層4thWLL、底位元線層BBLL及頂位元線層TBLL之間的絕緣層等構(gòu)件)及圖10，于基底102上形成底位元線層BBLL，其中底位元線層BBLL具有沿第二方向排列的多條位元線BLl BL4。導(dǎo)電柱陣列104與底位元線層BBLL電性連接。在一實施例中，形成底位元線層BBLL的方法包括于于基底102上依序形成底位元線材料層(未繪示)及氮化硅圖案122，然后，以氮化硅圖案122為蝕刻掩模對底位元線材料層進(jìn)行圖案化。因此，所形成的底位元線層BBLL的位元線BLl BL4的上方配置有氮化硅圖案122。接著，于底位元線層BBLL的位元線BLl BL4的側(cè)壁上形成氮化硅間隙壁124。此時，具體而言，底位元線層BBLL的位元線BLl BL4中每一條的頂面及側(cè)壁上均被氮化硅層所保護(hù)，如圖11的另一個ιι-ιγ剖面所示。之后，于基底102上形成絕緣層101d(例如氧化硅層)，以覆蓋底位元線層BBLL。繼之，請參照圖9C及圖10，于對應(yīng)于第二群間隙G2的位置的絕緣層中形成多個與對應(yīng)的WL連接的開口 0P2。由于底位元線層BBLL的位元線BLl BL4中每一條的頂面及側(cè)壁上均被氮化硅層所保護(hù)，且氮化硅層相對于氧化硅層具有蝕刻選擇性，因此形成開口0P2的蝕刻工藝并不會破壞底位元線層BBLL的位元線BLl BL4，而導(dǎo)致頂位元線與底位元線互相導(dǎo)通。特別要注意的是，開口 OPl與開口 0P2交錯排列。繼之，于基底102上形成存儲器構(gòu)件110，以覆蓋開口 0P2的表面(即底面及側(cè)壁)及絕緣層IOld的表面。然后，使用導(dǎo)電材料(例如鎢)填滿開口 0P2，以形成具有多個導(dǎo)電柱109的導(dǎo)電柱陣列108。 接著，繼續(xù)參照圖9C及圖10，于基底102上形成頂位元線層TBLL，其中頂位元線層TBLL具有沿第二方向排列的多條位元線BLl BL4。導(dǎo)電柱陣列108與頂位元線層TBLL電性連接。在第三實施例中，多個導(dǎo)電柱105是在同一個圖案化步驟中完成，而多個導(dǎo)電柱109是在另一個圖案化步驟中完成。也就是說，導(dǎo)電柱105、存儲器構(gòu)件106及對應(yīng)的字元線WL形成的多個記憶胞A可具有相同的功效。類似地，導(dǎo)電柱109、存儲器構(gòu)件110及對應(yīng)的字元線WL形成兩端點(diǎn)記憶胞A'可具有相同的功效。綜上所述，由于本發(fā)明的多個導(dǎo)電柱是在同一個圖案化步驟(或至多兩個圖案化步驟)中完成，因此導(dǎo)電柱、存儲器構(gòu)件及對應(yīng)的字元線形成的多個記憶胞具有相同的功效。下層的記憶胞與上層的記憶胞受到相同的熱預(yù)算，因此下層的存儲器層的可靠度及效能不會下降。另外，本發(fā)明的三維存儲器陣列的記憶胞的最小尺寸可以降低至2F2，因此可以大幅提高存儲器元件的密度。雖然本發(fā)明已以實施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種三維存儲器陣列，包括 多個字元線層，每一個字元線層具有沿一第一方向交替排列的多條字元線及多個間隙，所述多個間隙包括交替排列的一第一群間隙與一第二群間隙； 一第一位元線層，配置在所述多個字元線層的上方且具有沿一第二方向排列的多條位兀線，該第二方向與該第一方向垂直； 一第一導(dǎo)電柱陣列，延伸穿過所述多個字元線層并與該第一位元線層電性連接，該第一導(dǎo)電柱陣列包括多個第一導(dǎo)電柱，所述多個第一導(dǎo)電柱配置在該第一群間隙中，且每一個第一導(dǎo)電柱與一字元線層中與該第一導(dǎo)電柱鄰接的一字元線之間配置有一第一存儲器構(gòu)件； 一第二位元線層，配置在所述多個字元線層的下方且具有沿該第二方向排列的多條第二位元線；以及 一第二導(dǎo)電柱陣列，延伸穿過所述多個字元線層并與該第二位元線層電性連接，該第二導(dǎo)電柱陣列包括多個第二導(dǎo)電柱，所述多個第二導(dǎo)電柱配置在該第二群間隙中，且每一個第二導(dǎo)電柱與一字元線層中與該第二導(dǎo)電柱鄰接的一字元線之間配置有一第二存儲器構(gòu)件。
2.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該三維存儲器陣列還包括多個導(dǎo)電插塞，每一個導(dǎo)電插塞配置在對應(yīng)的該第一導(dǎo)電柱與該第一位元線層之間，該第一導(dǎo)電柱陣列通過所述多個導(dǎo)電插塞與該第一位元線層電性連接。
3.如權(quán)利要求2所述的三維存儲器陣列，其特征在于，每一個導(dǎo)電插塞是由一導(dǎo)電層以及環(huán)繞該導(dǎo)電層的側(cè)壁及底部的一阻障層所構(gòu)成。
4.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該第二存儲器構(gòu)件為單層或多層結(jié)構(gòu)。
5.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該第二存儲器構(gòu)件的材料相同。
6.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該第二存儲器構(gòu)件的材料包括一介電材料。
7.如權(quán)利要求6所述的三維存儲器陣列，其特征在于，該介電材料包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。
8.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，各該第一存儲器構(gòu)件環(huán)繞對應(yīng)的該第一導(dǎo)電柱而配置，且各該第二存儲器構(gòu)件環(huán)繞對應(yīng)的該第二導(dǎo)電柱而配置。
9.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該三維存儲器陣列還包括一絕緣層，配置在所述多個字元線層、該第一位元線層、該第二位元線層、該第一導(dǎo)電柱陣列與該第二導(dǎo)電柱陣列之間的剩余空間中。
10.如權(quán)利要求I所述的三維存儲器陣列，其特征在于，該三維存儲器陣列的記憶胞的最小尺寸為2F2。
11.一種三維存儲器陣列，包括 多個字元線層，每一個字元線層具有沿一第一方向交替排列的多條字元線及多個間隙，所述多個間隙包括交替排列的一第一群間隙與一第二群間隙； 一第一位元線層，配置在所述多個字元線層的上方且具有沿一第二方向排列的多條位兀線，該第二方向與該第一方向垂直； 一第一導(dǎo)電柱陣列，延伸穿過所述多個字元線層并與該第一位元線層電性連接，該第一導(dǎo)電柱陣列包括多個第一導(dǎo)電柱，所述多個第一導(dǎo)電柱配置在該第一群間隙中，且每一個第一導(dǎo)電柱與一字元線層中與該第一導(dǎo)電柱鄰接的一字元線之間配置有一第一存儲器構(gòu)件； 一第二位元線層，配置在該第一位元線層的上方且具有沿該第二方向排列的多條第二位元線，其中所述多個第一位元線與所述多個第二位元線交替排列；以及 一第二導(dǎo)電柱陣列，延伸穿過所述多個字元線層并與該第二位元線層電性連接，該第二導(dǎo)電柱陣列包括多個第二導(dǎo)電柱，所述多個第二導(dǎo)電柱配置在該第二群間隙中，且每一個第二導(dǎo)電柱與一字元線層中與該第二導(dǎo)電柱鄰接的一字元線之間配置有一第二存儲器構(gòu)件，其中所述多個第一導(dǎo)電柱與所述多個第二導(dǎo)電柱交錯排列。
12.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該二存儲器構(gòu)件為單層或多層結(jié)構(gòu)。
13.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該第二存儲器構(gòu)件的材料相同或不同。
14.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該第二存儲器構(gòu)件的材料包括一介電材料。
15.如權(quán)利要求14所述的三維存儲器陣列，其特征在于，該介電材料包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦、氧化鉿或其組合。
16.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該第一存儲器構(gòu)件與該二存儲器構(gòu)件為包括一第一介電層、一第二介電層及位于該第一介電層與該第二介電層之間的一導(dǎo)電層的三明治結(jié)構(gòu)。
17.如權(quán)利要求16所述的三維存儲器陣列,其特征在于,該第一介電層與該第二介電層的材料各自包括氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鈦或氧化鉿，且該導(dǎo)電層的材料包括鈦、鎳、鈷或銅。
18.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，各該第一存儲器構(gòu)件環(huán)繞對應(yīng)的該第一導(dǎo)電柱而配置，且各該第二存儲器構(gòu)件環(huán)繞對應(yīng)的該第二導(dǎo)電柱而配置。
19.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該三維存儲器陣列還包括一絕緣層，配置在所述多個字元線層、該第一位元線層、該第二位元線層、該第一導(dǎo)電柱陣列與該第二導(dǎo)電柱陣列之間的剩余空間中。
20.如權(quán)利要求11所述的三維存儲器陣列，其特征在于，該三維存儲器陣列的記憶胞的最小尺寸為2F2。
全文摘要
本發(fā)明公開了一種三維存儲器陣列。各字元線層具有沿第一方向交替排列的多條字元線及多個間隙，間隙包括交替排列的第一群間隙與第二群間隙。第一位元線層在字元線層上且具有沿第二方向的多條位元線。第一導(dǎo)電柱陣列穿過字元線層并連接第一位元線層，其包括在第一群間隙中的多個第一導(dǎo)電柱。各第一導(dǎo)電柱與鄰接的字元線間配置有第一存儲器構(gòu)件。第二位元線層在字元線層下且具有沿第二方向的多條第二位元線。第二導(dǎo)電柱陣列穿過字元線層并連接第二位元線層，其包括在第二群間隙中的多個第二導(dǎo)電柱。各第二導(dǎo)電柱與鄰接的字元線間配置有第二存儲器構(gòu)件。本發(fā)明的三維存儲器陣列的下層的存儲器層的可靠度及效能不會下降。
文檔編號G11C5/02GK102881317SQ20111020473
公開日2013年1月16日 申請日期2011年7月13日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者張文岳 申請人:華邦電子股份有限公司