專利名稱：可變電阻存儲(chǔ)器件和其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本公開涉及可變電阻存儲(chǔ)器件和其驅(qū)動(dòng)方法。該可變電阻存儲(chǔ)器件采用了每一個(gè)均包括存儲(chǔ)元件和串聯(lián)連接至存儲(chǔ)元件的存取晶體管的存儲(chǔ)單元。存儲(chǔ)元件具有根據(jù)施加至存儲(chǔ)元件的電壓而變化的電阻。
背景技術(shù)：
已知這樣的可變電阻存儲(chǔ)器件其具有根據(jù)在通過絕緣層(其用作可變電阻存儲(chǔ)器件的存儲(chǔ)層)彼此分離的電極之間施加的電壓而變化的電阻。諸如“!(.Tsimoda 等人的'Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3 V,' 2007 IEEE, pp. 267—270，，禾口 “K. Aratani 等人 的'A Novel Resistance Memory with High Scalability and Nanosecond Switching, 'Technical Digest IEDM 2007，pp. 783_786”(下文稱為非專利文獻(xiàn) 1 和 2)之類的文獻(xiàn)中描述了有關(guān)這種可變電阻存儲(chǔ)器件的更多信息。具體地，非專利文獻(xiàn)1公開了利用過渡金屬氧化物制作絕緣層的存儲(chǔ)器。另一方面，非專利文獻(xiàn)2公開了通過在用作兩個(gè)電極之間的存儲(chǔ)層的絕緣層上疊層導(dǎo)電離子供給層以形成存儲(chǔ)器。存儲(chǔ)器采用這樣的存儲(chǔ)單元其每一個(gè)均具有存儲(chǔ)元件和在第一和第二公共線(其可通過采用有源矩陣驅(qū)動(dòng)法加以驅(qū)動(dòng))之間串聯(lián)連接至存儲(chǔ)元件的存取晶體管。由于這種存儲(chǔ)單元由此具有一個(gè)晶體管T和存儲(chǔ)元件的可變電阻器R，因此該存儲(chǔ)器是ITlR型的電流驅(qū)動(dòng)存儲(chǔ)器中的一種。這種存儲(chǔ)器稱為ReRAM。在ReRAM中，存儲(chǔ)元件的電阻的量值指示數(shù)據(jù)是已經(jīng)寫入至存儲(chǔ)元件還是從存儲(chǔ)元件中刪除。具有納秒量級(jí)的短持續(xù)時(shí)間的脈沖可用于進(jìn)行用以將數(shù)據(jù)寫入至存儲(chǔ)元件或者將數(shù)據(jù)從存儲(chǔ)元件中擦除的操作。由此，用作能夠高速工作的像RAM (Random Access Memory,隨機(jī)存取存儲(chǔ)器)這樣的NVM(nonvolatile memory,非易失性存儲(chǔ)器)，ReRAM引起了許多關(guān)注。然而，為了使ReRAM能夠用作閃存(其為現(xiàn)今的!^(Floating Gate，浮空柵極)_ NAND NVM)的替換物，存在某些要克服的的障礙。一種障礙是這樣的事實(shí)ReRAM的存儲(chǔ)單元的數(shù)據(jù)寫入/擦除特性依賴于存儲(chǔ)單元中已經(jīng)進(jìn)行的數(shù)據(jù)重寫操作的數(shù)量。為此原因， 根據(jù)已經(jīng)執(zhí)行的數(shù)據(jù)重寫操作的數(shù)量，改變用于將電壓施加至存儲(chǔ)單元的適當(dāng)工作條件。也就是說，如果諸如數(shù)據(jù)重寫操作的頻率之類的工作條件被改變，則數(shù)據(jù)重寫電流/電壓引起的、作為對(duì)于存儲(chǔ)單元而言需要的和充足的應(yīng)力(stress)的應(yīng)力也同樣改變。數(shù)據(jù)重寫電流/電壓引起的過大應(yīng)力增大了泄漏，并且改變了可容許數(shù)據(jù)重寫操作的數(shù)量(或者更確切地，減小了可容許數(shù)據(jù)重寫操作的數(shù)量)。由此，過大的應(yīng)力是不期望的。換言之，倘若將數(shù)據(jù)重寫電流/電壓引起的、作為時(shí)常需要和充足的應(yīng)力的應(yīng)力給予存儲(chǔ)單元，則ReRAM既能夠保證數(shù)據(jù)重寫操作的數(shù)量的上限，也能夠維持?jǐn)?shù)據(jù)保持特性。
在ReRAM領(lǐng)域中，作為用于施加適當(dāng)?shù)碾娏骰螂妷旱募夹g(shù)，已知用于控制施加至存取晶體管的柵極電極的電壓的技術(shù)。非專利文獻(xiàn)1中描述了有關(guān)這種技術(shù)的更多信息。根據(jù)非專利文獻(xiàn)1提出的技術(shù)，調(diào)節(jié)施加至存取晶體管的柵極電極的電壓，以便控制流經(jīng)存儲(chǔ)元件的、作為用于使得存儲(chǔ)元件的電阻小或大的電流的電流的量值。還已知利用了 TMR (Tunnel Magneto Resistance，隧道磁阻)效應(yīng)的MRAM和采用了自旋注入法的可變磁存儲(chǔ)器?？勺兇糯鎯?chǔ)器利用了與ReRAM的物理現(xiàn)象不同的物理現(xiàn)象。另外，可變磁存儲(chǔ)器和ReRAM彼此類似之處在于，兩種存儲(chǔ)器都是具有其中由存儲(chǔ)元件和存取晶體管組成每一個(gè)存儲(chǔ)單元的ITlR型的電流驅(qū)動(dòng)存儲(chǔ)器。在MRAM和采用了自旋注入法的存儲(chǔ)器的領(lǐng)域中，已知用于通過利用寫線譯碼器 (line decoder)控制數(shù)據(jù)寫入和擦除操作中所施加的電流的技術(shù)。諸如PCT專利公開 No.W02007/015358(下文稱為專利文獻(xiàn)1)之類的文獻(xiàn)中公開了有關(guān)這種技術(shù)的更多信息。圖1是示出專利文獻(xiàn)1的圖4中所示的寫線譯碼器200的基本配置的圖。圖中所示的寫線譯碼器200具有六個(gè)NMOS晶體管附到N6和三個(gè)反相器INVl到 INV3。NMOS晶體管m和N2彼此串聯(lián)連接。NMOS晶體管N2的源極電極連接至地。同樣地，NMOS晶體管N3和N4彼此串聯(lián)連接。NMOS晶體管N4的源極電極連接至地。外部寫電流產(chǎn)生電路400能夠?qū)戨娏鱅W供給NMOS晶體管m和N3的漏極電極。將NMOS晶體管附連接至NMOS晶體管N2的點(diǎn)通過用作列開關(guān)的NMOS晶體管N5 連接至寫線210。同樣地，將NMOS晶體管N3連接至NMOS晶體管N4的點(diǎn)通過用作列開關(guān)的 NMOS晶體管N6連接至寫線220。磁阻元件MRE通過選擇晶體管(圖中未示出)連接在寫線210和220之間。流經(jīng)磁阻元件MRE的電流根據(jù)流動(dòng)的電流的方向，受控于具有自由磁域的層中的磁化的翻轉(zhuǎn)。 也就是說，磁阻元件MRE的電阻受到控制。根據(jù)寫線譯碼器200外部的源所提供的電流方向信號(hào)WR和反相器INVl到INV3 產(chǎn)生的邏輯，通過控制NMOS晶體管m到N4的柵極電極來改變寫電流IW的方向。通過進(jìn)行這種控制，在NMOS晶體管m和N4置入導(dǎo)通狀態(tài)而NMOS晶體管N2和N3 置入截止?fàn)顟B(tài)的時(shí)候，寫電流IWl流動(dòng)。另一方面，當(dāng)NMOS晶體管N2和N3置入導(dǎo)通狀態(tài)而NMOS晶體管附和N4置入截止?fàn)顟B(tài)的時(shí)候，寫電流IW2反向地流動(dòng)。如從上面的描述中顯而易見的，根據(jù)專利文獻(xiàn)1，在寫線譯碼器200的內(nèi)部，對(duì)于用作第一和第二公共線的每?jī)蓷l寫線，提供用作電流開關(guān)的路徑晶體管。寫線譯碼器200 控制路徑晶體管進(jìn)入導(dǎo)通或截止?fàn)顟B(tài)，以便控制用以停止和提供輸入至寫線譯碼器200的寫電流的操作。在這種配置中，存取晶體管的柵極電極可以由公共線控制，以任意工作而將數(shù)據(jù)寫入至任何的存儲(chǔ)單元(其布置為形成矩陣，用作每一個(gè)均包括存取晶體管的存儲(chǔ)單元)中所采用的存儲(chǔ)元件，或者將數(shù)據(jù)從存儲(chǔ)元件中擦除。

發(fā)明內(nèi)容
如上面給出的非專利文獻(xiàn)1中所描述的，如果將存取晶體管最小化，則具有大變化的極小晶體管的特性對(duì)于寫和擦除操作具有影響。結(jié)果，在非專利文獻(xiàn)1描述的電流控制方法中，寫和擦除特性的變化不可避免地大。
要注意的是，本公開的發(fā)明人已提出了日本專利No. 2009-012385中描述的公開， 作為用于消除非專利文獻(xiàn)1中描述的電流控制方法的缺陷的一種方法。本公開是用于通過調(diào)節(jié)施加至與位線連接的路徑晶體管的柵極電極的電壓來控制寫電壓、擦除電壓和電流的公開方法。根據(jù)此方法，通過代之升高施加至存取晶體管的柵極電極的電壓以便進(jìn)行低阻抗操作，施加至具有很大常數(shù)(大小)的路徑晶體管的柵極電極的電壓得到控制。由此，此方法具有的優(yōu)點(diǎn)在于，寫和擦除特性的變化可以得到降低。在之前專利申請(qǐng)中描述的方法中，寫和擦除操作共享路徑晶體管。由此，該方法仍具有待改善的區(qū)域，這是由于不能通過利用一行存儲(chǔ)單元的共享同一字線的多個(gè)存儲(chǔ)單元的多條位線來同時(shí)針對(duì)寫和擦除操作進(jìn)行電流驅(qū)動(dòng)。結(jié)果，需要在分時(shí)的基礎(chǔ)上實(shí)施此方法。然而，如果在分時(shí)的基礎(chǔ)上實(shí)施此方法，則針對(duì)增大速度的努力將會(huì)存在障礙。如果可以通過利用多條公共線(如，位線和源線)任意地控制流動(dòng)的單元電流的方向，則可以解決作為待改善的區(qū)域所描述的問題。然而，在ReRAM等中，為了控制單元電流的方向，不能統(tǒng)一地采用用于通過諸如專利文獻(xiàn)1中描述的電流開關(guān)之類的電流開關(guān)來供給電流的方法。如專利文獻(xiàn)1中所述，圖1所示的NMOS晶體管m或N3接收供給漏極電極的寫電流IW，并且從源極電極輸出該寫電流IW。由此，使用了 NMOS晶體管m或N3的漏極電流的飽和特性。據(jù)此，NMOS晶體管m或N3用作電壓限制器。由于自旋注入存儲(chǔ)器的電阻的變化相比于ReRAM的電阻的變化非常小，因此漏極電流特性的工作點(diǎn)(其定義為漏極電流曲線和負(fù)載直線的交叉點(diǎn))在漏極飽和區(qū)中進(jìn)行轉(zhuǎn)變。另一方面，諸如ReRAM之類的可變電阻存儲(chǔ)器的電阻的變化比自旋注入存儲(chǔ)器的電阻的變化要大若干數(shù)字。由此，當(dāng)諸如ReRAM之類的可變電阻存儲(chǔ)器中采用的存儲(chǔ)元件的電阻從小值變?yōu)榇笾禃r(shí)，工作點(diǎn)轉(zhuǎn)變到漏極電流曲線的不飽和區(qū)。由此，當(dāng)工作點(diǎn)在工作脈沖的開始階段轉(zhuǎn)變時(shí)，處于具有大電阻狀態(tài)的存儲(chǔ)元件在結(jié)束于工作脈沖的下降沿的時(shí)段期間暴露于大的電壓應(yīng)力。如先前說明的，ReRAM的特性尤其易于由于大電壓或電流應(yīng)力而改變。由此，不能按照原樣采用專利文獻(xiàn)1中描述的寫電流翻轉(zhuǎn)控制。本公開很好地適用于與行方向公共線(其稱為所謂的字線)及列方向公共線(其稱為第一和第二公共線)相連接的3線存儲(chǔ)單元的配置。另外，本公開提供了具有適于在可變電阻存儲(chǔ)器件中采用的3線存儲(chǔ)單元中并發(fā)驅(qū)動(dòng)置位和復(fù)位操作的驅(qū)動(dòng)電路的可變電阻存儲(chǔ)器件。除此之外，本公開提供了用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的方法。根據(jù)本公開實(shí)施例的可變電阻存儲(chǔ)器件具有存儲(chǔ)單元、第一路徑晶體管、第二路徑晶體管和驅(qū)動(dòng)電路。存儲(chǔ)單元包括存取晶體管和存儲(chǔ)元件，所述存儲(chǔ)元件根據(jù)在置位或復(fù)位操作中施加至所述存儲(chǔ)元件的外加電壓的極性而在電阻上可變。在存儲(chǔ)單元中，存取晶體管和存儲(chǔ)元件在第一和第二公共線之間以串聯(lián)方式彼此連接。第一路徑晶體管連接在用于供給第一電壓的第一供給線和第一公共線之間。第二路徑晶體管連接在用于供給第二電壓的第二供給線和第一公共線之間。
當(dāng)外加電壓施加至存儲(chǔ)元件以執(zhí)行置位操作時(shí)，所述驅(qū)動(dòng)電路驅(qū)動(dòng)第一路徑晶體管以進(jìn)行漏極輸出操作。另一方面，當(dāng)外加電壓施加至存儲(chǔ)元件以執(zhí)行復(fù)位操作時(shí)，所述驅(qū)動(dòng)電路驅(qū)動(dòng)第二路徑晶體管以進(jìn)行源極跟隨器操作。驅(qū)動(dòng)電路通過控制施加至所述第一路徑晶體管的柵極電極的電壓、施加至所述第二路徑晶體管的柵極電極的電壓和出現(xiàn)在所述第二公共線上的電壓，將存儲(chǔ)單元的操作從漏極輸出操作切換到源極跟隨器操作(反之亦然)。根據(jù)上述配置，驅(qū)動(dòng)電路能夠?qū)⒋鎯?chǔ)單元的操作從第一路徑晶體管針對(duì)第一公共線進(jìn)行的漏極輸出操作切換到第二路徑晶體管針對(duì)相同的第一公共線進(jìn)行的源極跟隨器操作(反之亦然)。驅(qū)動(dòng)電路將存儲(chǔ)單元的操作從第一路徑晶體管進(jìn)行的漏極輸出操作切換到第二路徑晶體管進(jìn)行的源極跟隨器操作(反之亦然)，以便將偏置設(shè)置從針對(duì)置位操作施加至存儲(chǔ)元件的偏置改變?yōu)獒槍?duì)復(fù)位操作施加至存儲(chǔ)元件的偏置(反之亦然)。上述配置適于具有同時(shí)受控的數(shù)個(gè)存取晶體管并且每一個(gè)均具有第一和第二公共線以及第一和第二路徑晶體管的多個(gè)存儲(chǔ)單元的陣列。在此配置中，針對(duì)由第一和第二公共線組成的每個(gè)公共線配對(duì)(或換言之，針對(duì)每個(gè)存儲(chǔ)單元)提供第一和第二路徑晶體管。由此，對(duì)于存儲(chǔ)單元陣列中的任何的任意存儲(chǔ)單元，均可以同時(shí)進(jìn)行置位和復(fù)位操作。用于根據(jù)本公開實(shí)施例驅(qū)動(dòng)具有存儲(chǔ)單元的可變電阻存儲(chǔ)器件的方法是用于驅(qū)動(dòng)如下存儲(chǔ)單元的方法，所述存儲(chǔ)單元每一個(gè)包括存儲(chǔ)元件和存取晶體管，所述存儲(chǔ)元件根據(jù)在置位或復(fù)位操作中施加至所述存儲(chǔ)元件的外加電壓的極性而在電阻上可變，所述存取晶體管在第一和第二公共線之間以串聯(lián)方式連接至所述存儲(chǔ)元件。在用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的方法中，所述第一公共線的驅(qū)動(dòng)路徑包括具有第一路徑晶體管的路徑和具有第二路徑晶體管的路徑。根據(jù)用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的此方法，控制施加至所述第一路徑晶體管的柵極電極的電壓、施加至所述第二路徑晶體管的柵極電極的電壓和出現(xiàn)在所述第二公共線上的電壓，以使得在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述置位操作時(shí)，所述第一路徑晶體管進(jìn)行漏極輸出操作，而在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述復(fù)位操作時(shí)，所述第二路徑晶體管進(jìn)行源極跟隨器操作。根據(jù)本公開，提供了具有適于在可變電阻存儲(chǔ)器件中包括的、作為使其存取晶體管同時(shí)受控的存儲(chǔ)單元的多個(gè)3線存儲(chǔ)單元中并發(fā)驅(qū)動(dòng)置位和復(fù)位操作的驅(qū)動(dòng)電路的可變電阻存儲(chǔ)器件(如，ReRAM)。另外，根據(jù)本公開，還提供了適于在使其存取晶體管同時(shí)受控的多個(gè)3線存儲(chǔ)單元中并發(fā)驅(qū)動(dòng)置位和復(fù)位操作的驅(qū)動(dòng)方法。


圖1是示出在說明現(xiàn)有技術(shù)的文獻(xiàn)中所描述的寫線譯碼器的基本配置的圖；圖2A和2B是每一個(gè)均示出對(duì)于各實(shí)施例公共的存儲(chǔ)單元的等效電路的多個(gè)圖；圖3是示出可變電阻存儲(chǔ)器件的兩個(gè)相鄰存儲(chǔ)單元的結(jié)構(gòu)的剖面圖；圖4A和4B是每一個(gè)均示出了流經(jīng)可變電阻存儲(chǔ)器件中采用的存儲(chǔ)元件的電流的方向和施加到該存儲(chǔ)元件的電壓的典型量值的多個(gè)模型圖；圖5是示出可變電阻存儲(chǔ)器件的框圖；圖6是示出X選擇器的邏輯電路的圖7是示出Y選擇器的邏輯電路的圖；圖8是示出WL驅(qū)動(dòng)器單元的邏輯電路的圖；圖9是示出YSW驅(qū)動(dòng)器單元的邏輯電路的圖；圖10是示出包括用于兩個(gè)存儲(chǔ)列的驅(qū)動(dòng)電路以便示出根據(jù)第一實(shí)施例的置位/ 復(fù)位驅(qū)動(dòng)器的配置的電路的圖；圖11是示出包括驅(qū)動(dòng)電路以便示出感測(cè)放大器的配置的電路的圖；圖12是示出包括與圖10所示的驅(qū)動(dòng)電路相同的驅(qū)動(dòng)電路以便示出電流路徑的電路的圖；圖13A1到13F4是示出對(duì)于第一和第二實(shí)施例公共的工作波形的圖；圖14是示出用于第一實(shí)施例中執(zhí)行的置位操作的等效電路的圖；圖15A和15B是示出第一實(shí)施例中置位操作剛開始之后和操作結(jié)束的負(fù)載特性的多個(gè)圖；圖16是示出用于第一實(shí)施例中執(zhí)行的復(fù)位操作的等效電路的圖；圖17A和17B是示出第一實(shí)施例中復(fù)位操作剛開始之后和操作結(jié)束的負(fù)載特性的多個(gè)圖；圖18是示出用于典型比較電路的復(fù)位操作的等效電路的圖；圖19A和19B是示出表明第一典型比較電路中存儲(chǔ)元件的高阻和低阻狀態(tài)的負(fù)載特性的多個(gè)圖；圖20是示出包括用于兩個(gè)存儲(chǔ)列的驅(qū)動(dòng)電路以便示出根據(jù)第二實(shí)施例的置位/ 復(fù)位驅(qū)動(dòng)器的配置的電路的圖；圖21是示出用于第二實(shí)施例中的置位操作的等效電路的圖；圖22A和22B是示出第二實(shí)施例中置位操作剛開始之后和操作結(jié)束的負(fù)載特性的多個(gè)圖；圖23是示出針對(duì)第二實(shí)施例中的復(fù)位操作的等效電路的圖；以及圖24A和24B是示出第二實(shí)施例中復(fù)位操作剛開始之后和操作結(jié)束的負(fù)載特性的多個(gè)圖。
具體實(shí)施例方式按照如下安排的章節(jié)，針對(duì)存儲(chǔ)元件是ReRAM中采用的存儲(chǔ)元件的典型情況說明本公開的實(shí)施例。1 第一實(shí)施例(其實(shí)施第一和第二路徑晶體管是NMOS晶體管的配置)2 第二實(shí)施例(其實(shí)施第一和第二路徑晶體管是PMOS晶體管的配置)1 第一實(shí)施例存儲(chǔ)單元的配置圖2A和2B是每一個(gè)均示出了對(duì)于本公開的各實(shí)施例公共的存儲(chǔ)單元的等效電路的圖。要注意，圖2A示出了寫電流，而圖2B示出了擦除電流。然而，圖中所示的存儲(chǔ)單元配置本身彼此一致。圖2A和2B中所示的存儲(chǔ)單元MC采用用作存儲(chǔ)元件的可變電阻元件Re和存取晶體管AT。
可變電阻元件Re的兩端之一連接到源線SL，而另一端連接到存取晶體管AT的源極電極。存取晶體管AT的漏極電極連接到位線BL，而存取晶體管AT的柵極電極連接到字線WL。位線BL和源線SL是分別是典型的第一公共線和典型的第二公共線。在圖2A和2B所示的配置中，位線BL和源線SL彼此平行。然而，要注意的是，位線BL和源線SL不必須彼此平行。不過，期望使得位線BL和源線SL彼此平行。這是由于， 如將會(huì)在稍后描述的那樣，施加至位線BL和源線SL的電壓受控于同一驅(qū)動(dòng)電路。在第一實(shí)施例中，在作為前提給出的3線配置中，如上所述，存儲(chǔ)單元MC連接到三條線，即用作第一公共線的位線BL、用作第二公共線的源線SL和用作用于控制存取晶體管 AT的公共線的字線WL。圖3是示出可變電阻存儲(chǔ)器件的兩個(gè)相鄰存儲(chǔ)單元MC的結(jié)構(gòu)的剖面圖。圖3是示出無陰影部分的模型剖面圖。圖3的空白部分是填滿了絕緣膜的部分或其它配置部分， 盡管圖中沒有示出這些。在圖3所示的存儲(chǔ)單元MC中，存儲(chǔ)單元MC的存取晶體管AT創(chuàng)建在襯底100上。具體而言，用作存取晶體管AT的源極電極S和存取晶體管AT的漏極電極D的兩個(gè)摻雜區(qū)域分別創(chuàng)建在襯底100上，而柵極電極G由多晶硅等創(chuàng)建在源極S和漏極D之間的襯底區(qū)域上。柵極電極G通過柵極絕緣膜與襯底100上的柵極區(qū)域分離。柵極電極G形成行方向(即，圖3中的水平方向)上帶陰影的字線WL。用作漏極電極D的摻雜區(qū)域置于字線WL的前側(cè)，而用作源極電極S的摻雜區(qū)域置于字線WL的后側(cè)。字線WL的前側(cè)是與示出該圖的頁面垂直的方向上的前側(cè)，而字線WL的后側(cè)是與示出該圖的頁面垂直的方向上的后側(cè)。在圖3中，用作漏極電極D的摻雜區(qū)域和用作源極電極S的摻雜區(qū)域的位置在水平方向上彼此移位，以便使得漏極電極D和源極電極S易于識(shí)別。然而，用作漏極電極D的摻雜區(qū)域和用作源極電極S的摻雜區(qū)域的位置也可以在與示出該圖的頁面垂直的方向上彼此重疊。漏極電極D經(jīng)由位線觸點(diǎn)BLC連接到由第一布線層(IM)創(chuàng)建的位線BL。在源極電極S上，通過重復(fù)堆積插頭(plug) 104和著陸墊(landing pad) 105來創(chuàng)建源線觸點(diǎn)SLC。著陸墊105每一個(gè)均從布線層創(chuàng)建。在源線觸點(diǎn)SLC上，創(chuàng)建可變電阻元件Re?？梢詮亩鄬硬季€結(jié)構(gòu)任意地選擇層，以用作要?jiǎng)?chuàng)建可變電阻元件Re的層。然而， 在這種情況下，選擇第四或第五層用作要?jiǎng)?chuàng)建可變電阻元件Re的層?？勺冸娮柙e在用作源線SL的頂電極和下電極101之間形成膜配置(或?qū)盈B體)。膜配置包括絕緣體膜102和導(dǎo)體膜103。用于制作絕緣體膜102的材料的典型示例通常包括SiN、SiO2和Gd203。用于制作導(dǎo)體膜103的材料的典型示例通常包括金屬膜、合金膜和金屬復(fù)合膜。 金屬膜包括選自Cu、Ag、^ 和Al的一個(gè)或多個(gè)元素。典型的合金膜是CuTe合金膜。要注意的是，用于制作金屬膜的元素也可以選自Cu、Ag、& 和Al以外的元素，只要該元素具有易于電離的性質(zhì)即可。另外，期望利用一個(gè)或多個(gè)元素S、Se和Te來用作要與一個(gè)或多個(gè)前面提到的元素Cu、Ag、^ 和Al相組合的元素。將導(dǎo)體膜103創(chuàng)建為導(dǎo)電離子供應(yīng)層。圖3示出了連接到不同源線SL的兩個(gè)可變電阻元件Re。各絕緣體膜102(其每一個(gè)均用作在與位線BL相同的方向上彼此分離的相鄰存儲(chǔ)單元MC的存儲(chǔ)層之一)創(chuàng)建在同一層上。同樣地，導(dǎo)電層103(其每一個(gè)均用作這些存儲(chǔ)單元MC的導(dǎo)電離子供應(yīng)層之一) 也創(chuàng)建在同一層上。以相同的方式，這些存儲(chǔ)單元MC的源線SL也創(chuàng)建在同一層上。另外， 作為另一配置，在與位線BL相同的方向上彼此分離的各存儲(chǔ)單元MC共享源線SL，而針對(duì)每一個(gè)存儲(chǔ)單元MC獨(dú)立地創(chuàng)建存儲(chǔ)層和導(dǎo)電離子供應(yīng)層。要注意的是，在第一實(shí)施例中，源線SL由位線BL上面的布線層創(chuàng)建。位線BL由第一布線層(IM)創(chuàng)建，而源線SL由第四或第五布線層創(chuàng)建。然而，源線SL可以由第一布線層(IM)創(chuàng)建，而位線BL可以由第四或第五布線層創(chuàng)建。另外，可以任意地選擇用于創(chuàng)建源線SL和位線BL的布線層。圖4A和4B是每一個(gè)均示出了流經(jīng)可變電阻存儲(chǔ)器件中采用的存儲(chǔ)元件的電流的方向和施加到該存儲(chǔ)元件的電壓的典型量值的多個(gè)模型圖。作為示例，圖4A和4B示出了從SW2創(chuàng)建絕緣體膜102而從基于Cu-Te的合金復(fù)合材料創(chuàng)建導(dǎo)體膜103的配置。絕緣體膜102具有與下電極101接觸的區(qū)域。接觸的區(qū)域由氮化物膜(或SiN膜)104上的孔徑限定。更確切地，圖4A示出這樣的情況在將絕緣體膜102置于負(fù)電極側(cè)且將導(dǎo)體膜 103置于正電極側(cè)的方向上，在下電極101和用作源線SL的上電極之間施加電壓。例如，通過這種電壓，位線BL連接到具有OV電位的地，而源線SL設(shè)置到+3V的典型電位。這種狀態(tài)引起了示出如下現(xiàn)象的性質(zhì)導(dǎo)電體膜103中包括的Cu、Ag、& 或Al被離子化，并且產(chǎn)生的離子被吸引到負(fù)電極側(cè)。金屬的這些導(dǎo)電離子被注入絕緣體膜102。由此，絕緣體膜102的絕緣能力降低，隨之，絕緣體膜102呈現(xiàn)導(dǎo)電特性。結(jié)果，具有圖4A所示的方向的寫電流Iw流動(dòng)。這種操作稱為寫操作或置位操作。與以上描述的相反，圖4B示出這樣的情況在將導(dǎo)體膜103置于負(fù)電極側(cè)并將絕緣體膜102置于正電極側(cè)的方向上，在下電極101和用作源線SL的上電極之間施加電壓。 例如，通過這種電壓，源線SL連接到具有OV電位的地，而位線BL設(shè)置到+1.7V的典型電位。這種狀態(tài)引起了這樣的現(xiàn)象注入到絕緣體膜102的導(dǎo)電離子返回到導(dǎo)體膜103， 使得電阻恢復(fù)到高的預(yù)寫值。這種操作稱為擦除操作或復(fù)位操作。在擦除或復(fù)位操作中， 具有圖4B所示的方向的擦除電流Ie流動(dòng)。要注意的是，在下列描述中，將置位操作定義為用以將充足的導(dǎo)電離子注入至絕緣體膜的操作，而將復(fù)位操作定義為用以從絕緣體膜提取充足的導(dǎo)電離子的操作。另一方面，置位操作可以任意地看作數(shù)據(jù)寫入操作，而復(fù)位操作可以任意地看作數(shù)據(jù)擦除操作，反之依然。在下列描述中，將置位操作看作數(shù)據(jù)寫入操作，而將復(fù)位操作看作數(shù)據(jù)擦除操作。 也就是說，將數(shù)據(jù)寫入操作或置位操作定義為用以降低絕緣體膜102的絕緣性質(zhì)以便將整個(gè)可變電阻元件Re的電阻降低至足夠低的程度的操作，而將數(shù)據(jù)擦除操作或復(fù)位操作定義為用以將絕緣體膜102的絕緣性質(zhì)恢復(fù)到原始的初始狀態(tài)以便將可變電阻元件Re的電阻增大到充分高的程度的操作。圖2A和4A中所示的箭頭指示的電流方向是在置位操作中流經(jīng)可變電阻元件Re 的寫電流Iw的方向，而圖2B和4B中所示的箭頭指示的電流方向是在復(fù)位操作中流經(jīng)可變電阻元件Re的擦除電流Ie的方向。
由此可以實(shí)施這樣的二進(jìn)制存儲(chǔ)器對(duì)于該二進(jìn)制存儲(chǔ)器重復(fù)地進(jìn)行上述的置位和復(fù)位操作以便以可逆的方式將可變電阻元件Re的電阻從大值改變到小值，反之亦然。除此之外，由于可變電阻元件Re即使在施加到可變電阻元件Re的電壓予以去除的情況下也維持其電阻或其中存儲(chǔ)的數(shù)據(jù)，因此該二進(jìn)制存儲(chǔ)器用作非易失性存儲(chǔ)器。然而，除了二進(jìn)制存儲(chǔ)器之外，本公開也可以應(yīng)用于多值存儲(chǔ)器，如能夠存儲(chǔ)三個(gè)或更多個(gè)值的存儲(chǔ)器。要注意的是，在置位操作中，絕緣體膜102的電阻實(shí)際上根據(jù)注入絕緣體膜102的金屬離子的數(shù)量而改變。由此，絕緣體膜102可以看作用于存儲(chǔ)和保持?jǐn)?shù)據(jù)的存儲(chǔ)層?？梢詫⒖勺冸娮璐鎯?chǔ)器件的存儲(chǔ)單元陣列配置為包括多個(gè)存儲(chǔ)單元MC，其每一個(gè)均采用可變電阻元件Re。可變電阻存儲(chǔ)器件自身配置為包括存儲(chǔ)單元陣列和驅(qū)動(dòng)電路(也稱為外圍電路)。IC芯片的配置圖5是示出作為IC芯片一般實(shí)施的可變電阻存儲(chǔ)器件的框圖。圖5中所示的可變電阻存儲(chǔ)器件采用集成在同一半導(dǎo)體芯片中的存儲(chǔ)單元陣列1 及其外圍電路。通過安置圖2A到4B中所示的存儲(chǔ)單元MC以形成由N行(其每一個(gè)包括安置在行方向上的M個(gè)存儲(chǔ)單元MC)和M列(其每一個(gè)包括安置在列方向上的N個(gè)存儲(chǔ)單元MC)構(gòu)成的矩陣來構(gòu)造存儲(chǔ)單元陣列1。在這種情況下，符號(hào)M和N均是可以任意設(shè)置為具體值的相對(duì)大的整數(shù)。安置在行方向上的M個(gè)存儲(chǔ)單元MC中的存取晶體管AT的柵極電極通過字線WL 彼此連接。由于在存儲(chǔ)單元陣列1中具有N行，因此使用了 Ν條字線mxo>到mxN-1〉。Ν 條字線mxo>到mxN-i>以預(yù)定間隔布置在列方向上。另外，安置在列方向上的N個(gè)存儲(chǔ)單元MC中的存取晶體管AT的漏極或源極電極通過位線BL彼此連接。由于在存儲(chǔ)單元陣列1中具有M列，因此使用了 M條位線BL<0>到 BL<M-1>。M條位線BL<0>到BL<M_1>以預(yù)定間隔布置在行方向上。以相同的方式，安置在列方向上的N個(gè)存儲(chǔ)單元MC中的可變電阻元件Re的特定端通過源線SL彼此連接。由于在存儲(chǔ)單元陣列1中具有M列，因此使用了 M條源線SL<0> 到SL<M-1>。M條源線SL<0>到SL<M-1>以預(yù)定間隔布置在行方向上。每一個(gè)存儲(chǔ)單元MC 中采用的可變電阻元件Re的特定端是與同一存儲(chǔ)單元MC中采用的存取晶體管AT相對(duì)一側(cè)的那端。位線BL和源線SL在行方向上交替地布置。用作第一公共線(其連接安置在列方向上的N個(gè)存儲(chǔ)單元MC)的位線BL與置于鄰近于位線BL的位置以用作第二公共線(其連接N個(gè)存儲(chǔ)單元MC)的源線SL—起形成線配對(duì)(line pair)。在下列描述中，由位線BL和與該位線BL相鄰的源線SL形成的線配對(duì)在某些情況下也稱為公共線配對(duì)。外圍電路具有置位/復(fù)位驅(qū)動(dòng)器10和感測(cè)放大器SA 7。每一個(gè)置位/復(fù)位驅(qū)動(dòng)器10驅(qū)動(dòng)公共線配對(duì)(BL<i>和SL<i> :i = 0到(M-I))中的一個(gè)。感測(cè)放大器SA 7從位線BL<i>讀出數(shù)據(jù)。置位/復(fù)位驅(qū)動(dòng)器10和SA (感測(cè)放大器)7形成列驅(qū)動(dòng)電路。列驅(qū)動(dòng)電路對(duì)應(yīng)于稱為根據(jù)本公開實(shí)施例的驅(qū)動(dòng)電路的主要部分。要注意的是，根據(jù)本公開實(shí)施例的驅(qū)動(dòng)電路包括置位/復(fù)位驅(qū)動(dòng)器10，但是可以不必包括SA(感測(cè)放大器)7。外圍電路還具有前置譯碼器3、行驅(qū)動(dòng)電路4和列開關(guān)電路6。前置譯碼器3是用于將輸入地址信號(hào)分成X體系的行地址和Y體系的列地址的電路。行驅(qū)動(dòng)電路4具有X地址主譯碼器、Y地址主譯碼器、列開關(guān)控制電路和WL (字線) 驅(qū)動(dòng)器。外圍電路還具有1/0(輸入/輸出)緩沖器9、控制電路11和邏輯塊16。邏輯塊16是用于控制用以輸入和輸出數(shù)據(jù)的操作、用以保存數(shù)據(jù)的操作和緩沖操作的控制系統(tǒng)的邏輯電路部分。如有必要，邏輯塊16也可以配置為針對(duì)存儲(chǔ)單元陣列1 的每一列進(jìn)行寫禁止?fàn)顟B(tài)的控制。要注意的是，圖5未示出諸如用于根據(jù)電源電壓產(chǎn)生多種電壓的電路和用于控制時(shí)鐘信號(hào)的產(chǎn)生的電路之類的其它電路。行驅(qū)動(dòng)電路4具有主譯碼器的功能。行驅(qū)動(dòng)電路4配置為包括X選擇器20和Y 選擇器30以便執(zhí)行此功能。行驅(qū)動(dòng)電路4還具有CSW(列開關(guān))的控制電路的功能。行驅(qū)動(dòng)電路4配置為包括多個(gè)YSW驅(qū)動(dòng)器單元6A以便執(zhí)行此功能。另外，行驅(qū)動(dòng)電路4還具有WL驅(qū)動(dòng)器的功能。行驅(qū)動(dòng)電路4配置為包括與字線WL 一樣多的WL驅(qū)動(dòng)單元4A以執(zhí)行此功能。如之前所述，字線的數(shù)量為N。X選擇器20、Y選擇器30、YSff驅(qū)動(dòng)器單元6A和WL驅(qū)動(dòng)器單元4A的典型具體電路將在稍后描述。如以上所述，前置譯碼器3是用于將輸入地址信號(hào)分為X地址信號(hào)(X0、X1等)和 Y地址信號(hào)(Y0、Y1等)的電路。X地址信號(hào)(Χ0、Χ1等)供給行驅(qū)動(dòng)電路4中采用的X選擇器20。X選擇器20對(duì) X地址信號(hào)進(jìn)行譯碼。作為譯碼結(jié)果，X選擇器20產(chǎn)生用于選擇WL驅(qū)動(dòng)器單元4Α的X選擇信號(hào)X_SEL<0>到<N-1>。也就是說，X選擇信號(hào)X_SEL<0>到<N_1>分別供給N個(gè)札驅(qū)動(dòng)器單元4A。另一方面，Y地址信號(hào)(Y0、Yl等)供給行驅(qū)動(dòng)電路4中采用的Y選擇器30。作為譯碼結(jié)果，Y選擇器30產(chǎn)生Y選擇信號(hào)Y_SEL。Y選擇信號(hào)Y_SEL的數(shù)量根據(jù)圖5中所示的列開關(guān)電路6的配置而變化。由此，用于基于Y選擇信號(hào)Y_SEL驅(qū)動(dòng)列開關(guān)電路6的 YSW驅(qū)動(dòng)器單元6A的數(shù)量也根據(jù)列開關(guān)電路6的配置而變化。據(jù)此，YSW驅(qū)動(dòng)器單元6A產(chǎn)生的信號(hào)的數(shù)量也根據(jù)列開關(guān)電路6的配置而變化。當(dāng)X選擇信號(hào)X_SEL選擇了 WL驅(qū)動(dòng)器單元4A時(shí)，WL驅(qū)動(dòng)器單元4A將預(yù)先確定的電壓施加到連接至WL驅(qū)動(dòng)器單元4A的輸出的字線WL。WL驅(qū)動(dòng)器單元4A的細(xì)節(jié)將在稍后描述。接下來，圖5中所示的列開關(guān)電路6的配置描述如下。此配置與稍后描述的詳細(xì)電路不同。然而，有意地在圖5中示出了列開關(guān)電路6的配置，以便表明也可以采用這種配置。如圖5中所示，列開關(guān)電路6具有公共線分離開關(guān)部分6B和放電開關(guān)部分6C。公共線分離開關(guān)部分6B是用于選擇每隔一個(gè)的公共線配對(duì)(BL<i>和SL<i> :i =0到(M-I))的NMOS開關(guān)的集合。由此，公共線分離開關(guān)部分6B將第奇數(shù)個(gè)存儲(chǔ)單元列或者第偶數(shù)個(gè)存儲(chǔ)單元列選擇性地連接至置位/復(fù)位驅(qū)動(dòng)器10。另一方面，放電開關(guān)部分6C進(jìn)行與公共線分離開關(guān)部分6B的操作相反的操作。在第奇數(shù)個(gè)存儲(chǔ)單元列的公共線配對(duì)通過公共線分離開關(guān)部分6B連接至置位/ 復(fù)位驅(qū)動(dòng)器10的情況下，第偶數(shù)個(gè)存儲(chǔ)單元列的公共線配對(duì)通過放電開關(guān)部分6C連接至地的電位。在第偶數(shù)個(gè)存儲(chǔ)單元列的公共線配對(duì)通過公共線分離開關(guān)部分6B連接至置位/ 復(fù)位驅(qū)動(dòng)器10的情況下，第奇數(shù)個(gè)存儲(chǔ)單元列的公共線配對(duì)通過放電開關(guān)部分6C連接至地的電位。通過采用上述配置，可以針對(duì)每?jī)蓚€(gè)存儲(chǔ)單元列提供一個(gè)置位/復(fù)位驅(qū)動(dòng)器10和一個(gè)SA (感測(cè)放大器)7。由此，對(duì)于為了提供置位/復(fù)位驅(qū)動(dòng)器10和SA (感測(cè)放大器)7 所需要的、作為與存儲(chǔ)單元MC的位置密度成比例的面積的大面積的情況，這種配置是有效的。這種配置對(duì)于行方向上這種面積的尺寸大的情況是尤其有效的。置位/復(fù)位驅(qū)動(dòng)器10能夠與進(jìn)行用以從存儲(chǔ)單元陣列1中包括的所有存儲(chǔ)單元 MC選擇字線的操作的部分(section)協(xié)同地選擇要被驅(qū)動(dòng)的任何的任意存儲(chǔ)單元MC。要注意，對(duì)于存儲(chǔ)單元陣列1等的電路規(guī)模小并且存在面積裕量等的狀況，可以針對(duì)每個(gè)公共線配對(duì)提供置位/復(fù)位驅(qū)動(dòng)器10和SA (感測(cè)放大器)7。在這種狀況下，置位/復(fù)位驅(qū)動(dòng)器10能夠與進(jìn)行用以從存儲(chǔ)單元陣列1中包括的所有存儲(chǔ)單元MC選擇字線的操作的部分協(xié)同地選擇要被驅(qū)動(dòng)的任何的任意存儲(chǔ)單元MC。 根據(jù)工作速度的觀點(diǎn)，期望針對(duì)每個(gè)公共線配對(duì)安放置位/復(fù)位驅(qū)動(dòng)器10，以使得任何對(duì)于所有存儲(chǔ)單元MC的任意訪問都是可能的。關(guān)于針對(duì)每個(gè)公共線配對(duì)安放置位/復(fù)位驅(qū)動(dòng)器10，將在稍后描述詳細(xì)的典型電路。可以提供與存儲(chǔ)列一樣多的置位/復(fù)位驅(qū)動(dòng)器10，或者作為替換，可以將所提供的置位/復(fù)位驅(qū)動(dòng)器10的數(shù)量設(shè)置為存儲(chǔ)列數(shù)量的一半。用于產(chǎn)生置位柵極電壓Vgset的置位柵極電壓產(chǎn)生電路12和用于產(chǎn)生復(fù)位柵極電壓Vgrst的復(fù)位柵極電壓產(chǎn)生電路13連接至數(shù)量與存儲(chǔ)列的數(shù)量的一半相等的置位/ 復(fù)位驅(qū)動(dòng)器10。置位柵極電壓Vgset和復(fù)位柵極電壓Vgrst是對(duì)于置位/復(fù)位驅(qū)動(dòng)器10 公共的電壓。置位柵極電壓產(chǎn)生電路12、復(fù)位柵極電壓產(chǎn)生電路13和置位/復(fù)位驅(qū)動(dòng)器 10包括在根據(jù)本公開實(shí)施例的驅(qū)動(dòng)電路中。置位柵極電壓產(chǎn)生電路12和復(fù)位柵極電壓產(chǎn)生電路13的典型具體電路將在稍后描述。控制電路11接收寫信號(hào)WRT、擦除信號(hào)ERS以及數(shù)據(jù)讀取信號(hào)RD，并且基于寫信號(hào)WRT、擦除信號(hào)ERS以及數(shù)據(jù)讀取信號(hào)RD，控制電路11產(chǎn)生各種信號(hào)和各種電壓?？刂齐娐?1具有下列四種功能。(1)在讀取時(shí)，控制電路11產(chǎn)生SA使能信號(hào)SAEN、鉗制電壓Vclamp和基準(zhǔn)電位 VREF，輸出SA使能信號(hào)SAEN、鉗制電壓Vclamp和基準(zhǔn)電位VREF以便啟動(dòng)和控制SA(感測(cè)放大器)7。(2)在置位或復(fù)位時(shí)，控制電路11控制置位/復(fù)位驅(qū)動(dòng)器10、置位柵極電壓產(chǎn)生電路12和復(fù)位柵極電壓產(chǎn)生電路13。控制電路11產(chǎn)生用于控制置位/復(fù)位驅(qū)動(dòng)器10、置位柵極電壓產(chǎn)生電路12和復(fù)位柵極電壓產(chǎn)生電路13的控制信號(hào)?？刂菩盘?hào)包括用于使得能夠進(jìn)行數(shù)據(jù)輸入操作的使能信號(hào)WEN和位線均衡信號(hào)BLEQ?？刂齐娐?1將數(shù)據(jù)輸入使能信號(hào)WEN和位線均衡信號(hào)BLEQ供給置位/復(fù)位驅(qū)動(dòng)器10。(3)在置位或復(fù)位時(shí)以及讀取時(shí)，控制電路11對(duì)前置譯碼器3、行驅(qū)動(dòng)電路4和列開關(guān)電路6進(jìn)行總體控制。(4)如有必要，控制電路11控制置位/復(fù)位驅(qū)動(dòng)器10和邏輯塊16，以便控制數(shù)據(jù)輸入/輸出操作和數(shù)據(jù)緩沖。I/O緩沖器9連接至SA (感測(cè)放大器)7、置位/復(fù)位驅(qū)動(dòng)器10和邏輯塊16?？刂齐娐?1控制邏輯塊16以便輸入來自外部源的數(shù)據(jù)，并且如有必要，緩沖I/O 緩沖器9中的數(shù)據(jù)。緩沖的數(shù)據(jù)稍后在預(yù)先確定的用于控制置位或復(fù)位操作的時(shí)刻供給置位/復(fù)位驅(qū)動(dòng)器10。另外，控制電路11控制邏輯塊16以便經(jīng)由I/O緩沖器9將SA (感測(cè)放大器)7通過置位/復(fù)位驅(qū)動(dòng)器10所讀出的數(shù)據(jù)輸出至外部接收方。控制系統(tǒng)電路接下來，下列描述說明X選擇器20、Y選擇器30、WL驅(qū)動(dòng)單元4A和YSW驅(qū)動(dòng)器單元6A的典型電路。圖6是示出X選擇器20的典型邏輯電路的圖。如圖6所示，X選擇器20采用在前級(jí)提供的四個(gè)反相器INVO到INV3、在中間級(jí)提供的四個(gè)NAND電路NANDO到NAND3、以及在后級(jí)提供的四個(gè)其它的反相器INV4到INV7。X選擇器20接收X地址信號(hào)位XO和Xl，譯碼X地址信號(hào)位XO和Xl。作為譯碼的結(jié)果，X選擇器20通過一般將四個(gè)X選擇信號(hào)X_SEL0到X_SEL3之一提高到高電平來啟動(dòng)四個(gè)X選擇信號(hào)X_SEL0到X_SEL3之一。圖6示出了典型的2位譯碼器的配置。然而，根據(jù)X地址信號(hào)位數(shù)，圖6中所示的配置可以擴(kuò)展到多位配置，其允許將更多位X地址信號(hào)供給譯碼器。也就是說，可以采用用于對(duì)多于兩個(gè)χ地址信號(hào)位進(jìn)行譯碼的配置。圖7是示出了 Y選擇器30的典型邏輯電路的圖。如圖7所示，Y選擇器30采用在前級(jí)提供的四個(gè)反相器INV8到INV11、在中間級(jí)提供的四個(gè)NAND電路NAND4到NAND7以及在后級(jí)提供的四個(gè)其它反相器INV12到INV15。Y選擇器30接收Y地址信號(hào)位YO和Yl，譯碼Y地址信號(hào)位YO和Yl。作為譯碼的結(jié)果，Y選擇器30通過一般將四個(gè)Y選擇信號(hào)Y_SEL0到Y(jié)_SEL3之一提高到高電平來啟動(dòng)四個(gè)Y選擇信號(hào)Y_SEL0到Y(jié)_SEL3之一。圖7示出了典型的2位譯碼器的配置。然而，根據(jù)Y地址信號(hào)位數(shù)，圖7中所示的配置可以擴(kuò)展到多位配置，其允許將更多位Y地址信號(hào)供給譯碼器。也就是說，可以采用用于對(duì)多于兩個(gè)Y地址信號(hào)位進(jìn)行譯碼的配置。圖8是示出兩個(gè)相鄰的WL驅(qū)動(dòng)器單元4A的典型邏輯電路的圖。行驅(qū)動(dòng)電路4實(shí)際上包括(N-I)個(gè)WL驅(qū)動(dòng)器單元4A，在圖中示出了其中的兩個(gè)。 數(shù)量(N-I)是每一列的列方向上布置的存儲(chǔ)單元的數(shù)量。通過圖6中所示的X選擇器20啟動(dòng)的X選擇信號(hào)X_SEL0或X_SEL1來選擇(N-I)個(gè)WL驅(qū)動(dòng)器單元4A之一以操作。然后， 所選擇的WL驅(qū)動(dòng)器單元4A啟動(dòng)分別與X選擇信號(hào)X_SEL0或X選擇信號(hào)X_SEL1對(duì)應(yīng)的字線WL<0>或字線WL<1>。
如圖8所示，每一個(gè)札驅(qū)動(dòng)器單元4A采用NAND電路(例如，NAND8)和反相器 (例如，INV16)。NAND電路NAND8的兩個(gè)輸入之一接收札選擇使能信號(hào)WLEN，而另一個(gè)輸入接收?qǐng)D6所示的X選擇器20所啟動(dòng)的X選擇信號(hào)X_SEL0或X_SEL1。NAND電路NAND8的輸出連接到反相器INV16的輸入。由此，連接到反相器INV16的輸出的字線WX0>或WX1>被啟動(dòng)或禁止。圖9是示出兩個(gè)相鄰的YSW驅(qū)動(dòng)器單元6A的典型邏輯電路的圖。如圖9所示，每個(gè)YSW驅(qū)動(dòng)器單元6A采用NAND電路(例如，NAND12)和反相器 (例如，INV21)。NAND電路NAND12的兩個(gè)輸入之一接收Y開關(guān)使能信號(hào)YSWEN，而另一個(gè)輸入接收?qǐng)D7所示的Y選擇器30所啟動(dòng)的Y選擇信號(hào)Y_SEL0或Y_SEL1。當(dāng)Y選擇信號(hào)Y_SEL0或Y_SEL1以及Y開關(guān)使能信號(hào)YSWEN兩者均設(shè)置到啟動(dòng)狀態(tài)的高電平時(shí)，使得NAND電路NAND12輸出的信號(hào)降至低電平。由此，連接到NAND電路 NAND12的輸出的反相器INV21所輸出的列選擇信號(hào)YSW<0>或YSW<1>轉(zhuǎn)變到啟動(dòng)電平(其在第一實(shí)施例的情況下為高電平)。列選擇信號(hào)YSW<0>、YSKl>等(其每一個(gè)在下文簡(jiǎn)稱為列選擇信號(hào)YSW)未用于圖5所示的配置中，但用于稍后描述的作為置位/復(fù)位驅(qū)動(dòng)器10的配置的詳細(xì)配置中。YSff驅(qū)動(dòng)器單元6A產(chǎn)生由用于控制列開關(guān)電路6的列選擇信號(hào)YSW_0和/YSW_0 組成的信號(hào)配對(duì)(如圖5所示)。YSW驅(qū)動(dòng)器單元6A通過利用與圖9所示的邏輯配置相同的邏輯配置，產(chǎn)生由列選擇信號(hào)YSW_0和/YSW_0組成的信號(hào)配對(duì)。由于列開關(guān)電路6基于由列選擇信號(hào)YSW_0和/YSW_0組成的信號(hào)配對(duì)進(jìn)行工作， 因此可以對(duì)連接至置位/復(fù)位驅(qū)動(dòng)器10的地和公共線配對(duì)(由BL和SL組成)之間的電位差執(zhí)行連接控制。置位/復(fù)位驅(qū)動(dòng)器接下來，下列描述說明具有用作本實(shí)施例的特征的配置的置位/復(fù)位驅(qū)動(dòng)器10的
詳細(xì)配置。圖10是示出包括用于兩個(gè)存儲(chǔ)列的驅(qū)動(dòng)電路以便示出根據(jù)第一實(shí)施例的置位/ 復(fù)位驅(qū)動(dòng)器10的配置的電路的圖。在這種情況下，存儲(chǔ)列是存儲(chǔ)單元的列。置位/復(fù)位驅(qū)動(dòng)器10包括除了存儲(chǔ)單元陣列1和列開關(guān)電路6以外的電路部分。 圖10示出具有相同配置的兩個(gè)置位/復(fù)位驅(qū)動(dòng)器10。如稍后詳細(xì)描述的，此電路部分具有這樣的配置在存儲(chǔ)單元陣列中的與同一字線WL連接的任何任意的存儲(chǔ)單元經(jīng)歷置位操作的同時(shí)，其它的存儲(chǔ)單元可以經(jīng)歷復(fù)位操作。首先，說明列開關(guān)電路6的配置。如圖10中所示，對(duì)于每個(gè)存儲(chǔ)器行，列開關(guān)電路6采用五個(gè)NMOS晶體管61、62、 63,64 和 65。NMOS晶體管61充當(dāng)針對(duì)用作第一公共線的位線BL<0>或BL<1>所提供的連接/ 斷開開關(guān)。另一方面，NMOS晶體管62充當(dāng)針對(duì)用作第二公共線的源線SL<0>或SL<1>所提供的連接/斷開開關(guān)。NMOS晶體管61和62的柵極電極接收由圖5所示的可變電阻存儲(chǔ)器件中采用的YSW驅(qū)動(dòng)單元6A所產(chǎn)生的列選擇信號(hào)YSW<0>或YSW<1>。YSff驅(qū)動(dòng)單元6A的細(xì)節(jié)示出在圖9中。這種配置是可以用圖5所示的可變電阻存儲(chǔ)器件中采用的公共線分離開關(guān)部分 6B替換的電路部分的配置。對(duì)于每個(gè)存儲(chǔ)列，列開關(guān)電路6具有三個(gè)剩余的NMOS晶體管63到65。三個(gè)剩余的NMOS晶體管63到65形成可以用圖5所示的可變電阻存儲(chǔ)器件中采用的放電開關(guān)部分 6C替換的電路部分。NMOS晶體管64是針對(duì)位線BL提供的放電開關(guān)，而NMOS晶體管65是針對(duì)源線SL 提供的放電開關(guān)。NMOS晶體管64和65具有與構(gòu)成圖5所示的可變電阻存儲(chǔ)器件中采用的放電開關(guān)部分6C的晶體管組的功能等效的功能。NMOS晶體管63是提供在位線BL<0>和源線SL<0>之間或者位線BL<1>和源線 SL<1>之間的短路開關(guān)。這種另外的NMOS晶體管63允許放電時(shí)間由于執(zhí)行了充電平衡而被縮短。五個(gè)NMOS晶體管61到65由對(duì)于存儲(chǔ)列公共的位線均衡信號(hào)BLEQ控制。位線均衡信號(hào)BLEQ源自圖5所示的可變電阻存儲(chǔ)器件中采用的控制電路11。接下來，置位/復(fù)位驅(qū)動(dòng)器10的配置說明如下。將每一個(gè)均針對(duì)一個(gè)存儲(chǔ)列提供的置位/復(fù)位驅(qū)動(dòng)器10均配置為包括四個(gè)NMOS 晶體管、兩個(gè)PMOS晶體管、兩個(gè)反相器和兩個(gè)NAND電路。由于每一個(gè)均針對(duì)一個(gè)存儲(chǔ)列提供的置位/復(fù)位驅(qū)動(dòng)器10具有統(tǒng)一的配置，因此下列描述說明圖10的左手側(cè)提供的置位/復(fù)位驅(qū)動(dòng)器10中采用的電路元件的連接。供給置位/復(fù)位驅(qū)動(dòng)器10的電壓和信號(hào)是根據(jù)本公開實(shí)施例的第一電壓VI、根據(jù)本公開實(shí)施例的第二電壓V2、置位柵極電壓Vgset、復(fù)位柵極電壓Vgrst和數(shù)據(jù)輸入使能信號(hào) WEN。在第一實(shí)施例中，稍后描述的第一和第二路徑晶體管每一個(gè)均是NMOS晶體管。由此，第一電壓Vl低于第二電壓V2。第一電壓Vl和第二電壓V2每一個(gè)均可以設(shè)置為任何的任意電平，只要要求第一電壓Vl低于第二電壓V2的條件以及只要第一電壓Vl和第二電壓 V2處于允許置位和復(fù)位存儲(chǔ)單元的范圍內(nèi)即可。然而，在圖10所示的典型示例的情況下， 第一電壓Vl設(shè)置為基準(zhǔn)電壓Vss，而第二電壓V2設(shè)置為電源電壓Vdd。兩個(gè)NMOS晶體管N04和NOl彼此串聯(lián)連接在節(jié)點(diǎn)附和用于供給用作第一電壓Vl 的基準(zhǔn)電壓Vss的節(jié)點(diǎn)之間。節(jié)點(diǎn)m是由NMOS晶體管61連接至用作第一公共線的位線 BL<0>的節(jié)點(diǎn)。NMOS晶體管N04對(duì)應(yīng)于本公開實(shí)施例提供的第三控制晶體管，而NMOS晶體管NOl對(duì)應(yīng)于本公開實(shí)施例提供的第一路徑晶體管。NMOS晶體管N02和PMOS晶體管P02彼此串聯(lián)連接在節(jié)點(diǎn)附和用于供給用作第二電壓V2的電源電壓Vdd的節(jié)點(diǎn)之間。NMOS晶體管N02對(duì)應(yīng)于本公開實(shí)施例提供的第二路徑晶體管，而PMOS晶體管P02對(duì)應(yīng)于本公開實(shí)施例提供的第四控制晶體管。NMOS晶體管N03連接在節(jié)點(diǎn)N2和用于供給用作第一電壓Vl的基準(zhǔn)電壓Vss的節(jié)點(diǎn)之間。節(jié)點(diǎn)N2是由NMOS晶體管62連接至用作第二公共線的源線SL<0>的節(jié)點(diǎn)。NMOS 晶體管N03對(duì)應(yīng)于本公開實(shí)施例提供的第二控制晶體管。PMOS晶體管POl連接在節(jié)點(diǎn)N2和用于供給用作第二電壓V2的電源電壓Vdd的節(jié)點(diǎn)之間。PMOS晶體管POl對(duì)應(yīng)于本公開實(shí)施例提供的第一控制晶體管。
反相器INV31和INV32以及NAND電路NAND21和NAND22形成本公開實(shí)施例提供的數(shù)據(jù)輸入部分。NAND電路NAND21和NAND22中的每一個(gè)的第二輸入接收數(shù)據(jù)輸入使能信號(hào)WEN。 NAND電路NAND21的第一輸入接收數(shù)據(jù)D<0>，而NAND電路NAND22的第一輸入接收通過數(shù)據(jù)D<0>的翻轉(zhuǎn)所獲得的翻轉(zhuǎn)數(shù)據(jù)/D<0>。這些數(shù)據(jù)從圖5所示的可變電阻存儲(chǔ)器件中采用的I/O緩沖器9獲得。NAND電路NAND21輸出的信號(hào)用于控制PMOS晶體管P02的柵極電極，并通過反相器INV31供給NMOS晶體管N03的柵極電極，作為用于控制NMOS晶體管N03的柵極電極的信號(hào)。另一方面，NAND電路NAND22輸出的信號(hào)用于控制PMOS晶體管POl的柵極電極，并通過反相器INV32供給NMOS晶體管N04的柵極電極，作為用于控制NMOS晶體管N04的柵極電極的信號(hào)。上述電路配置按照如下這樣工作。在3線陣列配置中，在置位操作時(shí)，進(jìn)行電流控制以便將用作第一路徑晶體管的NMOS晶體管NOl的漏極輸出連接至用作第一公共線的位線 BL<0>。另外，在復(fù)位操作時(shí)，進(jìn)行電壓控制以便將用作第二路徑晶體管的NMOS晶體管 N02的源極輸出連接至用作第一公共線的位線BL<0>。置位電流控制由作為施加至NMOS晶體管NOl的柵極電極的電壓的置位柵極電壓 Vgset控制。另一方面，復(fù)位電壓控制由作為施加至NMOS晶體管N02的柵極電極的電壓的復(fù)位柵極電壓Vgrst控制。另外，通過數(shù)據(jù)D的翻轉(zhuǎn)所獲得的翻轉(zhuǎn)數(shù)據(jù)/D以任意邏輯給予存儲(chǔ)列。由此，在存儲(chǔ)單元陣列中的連接至同一字線WL的任何的任意存儲(chǔ)單元經(jīng)歷復(fù)位操作的同時(shí)，其它任意的存儲(chǔ)單元可經(jīng)歷置位操作。要注意的是，這些驅(qū)動(dòng)電路操作將在稍后詳細(xì)說明。感測(cè)放大器圖11是示出圖5所示的可變電阻存儲(chǔ)器件中采用的SA(感測(cè)放大器)7的電路配置的圖。圖11中所示的SA(感測(cè)放大器)7以與圖10所示的置位/復(fù)位驅(qū)動(dòng)器10并聯(lián)地連接至同樣在圖10中所示的節(jié)點(diǎn)m和N2。建議讀者記住在存儲(chǔ)單元的陣列中，最好至少具有與據(jù)以可以并行讀出的數(shù)據(jù)位一樣多的感測(cè)放大器7。也就是說，不一定針對(duì)每個(gè)存儲(chǔ)列提供感測(cè)放大器7。如圖11所示，SA (感測(cè)放大器)7是配置為采用三個(gè)NMOS晶體管71、72和73、PMOS 晶體管74以及差分放大器75的單端感測(cè)放大器。NMOS晶體管71和73以及PMOS晶體管74相連接以在節(jié)點(diǎn)附和用于供給電源電壓Vdd的線之間形成串聯(lián)電路。如之前所述，節(jié)點(diǎn)m和位線BL之間的連接由NMOS晶體管 61控制。另外，NMOS晶體管72提供在節(jié)點(diǎn)N2和用于供給基準(zhǔn)電壓Vss的線之間。如之前所述，節(jié)點(diǎn)N2和源線SL之間的連接由NMOS晶體管62控制。NMOS晶體管71和72用作用于控制SA (感測(cè)放大器)7的連接的開關(guān)，而NMOS晶體管73用作鉗制晶體管。另一方面，PMOS晶體管74用作負(fù)載MOS 二極管。PMOS晶體管74的源極電極連接至用于供給電源電壓Vdd的線，而PMOS晶體管74的柵極和漏極電極連接至差分放大器75的同相(+)輸入。差分放大器75的反相(_)輸入接收從圖5所示的可變電阻存儲(chǔ)器件中采用的控制電路11接收到的基準(zhǔn)電位VREF。PMOS 晶體管74的柵極和漏極電極以及差分放大器75的同相(+)輸入連接至感測(cè)節(jié)點(diǎn)Ns。NMOS晶體管71和72的柵極電極從圖5所示的可變電阻存儲(chǔ)器件中采用的控制電路11接收SA使能信號(hào)SAEN。另一方面，NMOS晶體管73的柵極電極從圖5所示的可變電阻存儲(chǔ)器件中采用的控制電路11接收鉗制電壓Vclamp。當(dāng)SA使能信號(hào)SAEN設(shè)置為用作禁止電平的L電平時(shí)，感測(cè)節(jié)點(diǎn)Ns由以二極管方式連接的PMOS晶體管74上拉至比用作比較基準(zhǔn)的基準(zhǔn)電壓Vref更高的電位。由此，差分放大器75輸出的信號(hào)Dout也升至H電平。當(dāng)SA使能信號(hào)SAEN轉(zhuǎn)變至用作啟動(dòng)電平的H電平時(shí)，NMOS晶體管73的源極電極連接至位線BL。由此，NMOS晶體管73進(jìn)行源極跟隨器操作。鉗制電壓Vclamp被提前控制到(VR+Vgs)，其中參考符號(hào)VR表示期望的位線鉗制電壓，參考符號(hào)Vgs表示施加在NMOS晶體管73的柵極和源極電極之間的電壓。由此，位線鉗制電壓VR是相對(duì)低的電壓。由于SA使能信號(hào)SAEN也同時(shí)施加至未用作讀操作對(duì)象的未選位線BL上的感測(cè)放大器連接控制開關(guān)，因此在沒有這種鉗制機(jī)制的情況下，位線BL的電位增大而使得與未選位線BL連接的未選存儲(chǔ)單元的可變電阻元件Re經(jīng)歷引起了電壓應(yīng)力的讀干擾。由此，所執(zhí)行的用以通過利用NMOS晶體管73鉗制位線BL的電位的操作是這種讀干擾問題的解決方案。當(dāng)位線鉗制電壓VR施加至與所選位線BL連接的存儲(chǔ)單元時(shí)，電流流向用作充當(dāng)負(fù)載的PMOS 二極管的PMOS晶體管74。此時(shí)，差分放大器75將感測(cè)節(jié)點(diǎn)Ns上出現(xiàn)的電位 (其為感測(cè)節(jié)點(diǎn)Ns的上拉(pull up)和引起了單元電流的BL放電之間的平衡電壓)與基準(zhǔn)電壓VREF進(jìn)行比較。如果存儲(chǔ)單元中采用的可變電阻元件Re的電阻小，則在感測(cè)節(jié)點(diǎn)Ns上出現(xiàn)的電位低于基準(zhǔn)電壓Vref。由此，差分放大器75輸出的信號(hào)Dout反相。未由差分放大器75反相的信號(hào)Dout表示存儲(chǔ)單元中采用的可變電阻元件Re的電阻大。驅(qū)動(dòng)電路操作(置位/復(fù)位操作的概述)圖12是示出包括與圖10所示的驅(qū)動(dòng)電路相同的驅(qū)動(dòng)電路以便示出置位和復(fù)位操作中的電流路徑的電路的圖。圖13A1到13F4是示出對(duì)于第一和第二實(shí)施例公共的工作波形的圖。在左手側(cè)，圖12示出當(dāng)對(duì)與NMOS晶體管NOl和N02控制的位線BL相連接的存儲(chǔ)單元MC中采用的可變電阻元件Re<0>進(jìn)行復(fù)位操作時(shí)流動(dòng)的電流的路徑。另一方面，在右手側(cè)，圖12示出當(dāng)對(duì)與NMOS晶體管Nll和N12控制的位線BL相連接的存儲(chǔ)單元MC中采用的可變電阻元件Re<l>進(jìn)行置位操作時(shí)流動(dòng)的電流的路徑。在圖12中，與圖10所示的那些相同的參考數(shù)字和/或相同的參考符號(hào)均表示與圖10所示的那些相同的配置和相同的連接關(guān)系，但除了在圖12的右手側(cè)所示的置位/復(fù)位驅(qū)動(dòng)器10中，表示用作第一路徑晶體管的NMOS晶體管mi的參考符號(hào)Nll與表示用作第二路徑晶體管的NMOS晶體管m2的參考符號(hào)N12是通過將左手側(cè)所示的參考符號(hào)NOl 和N02的第二數(shù)字從0改變到1所獲得的。在進(jìn)行操作之前，置位/復(fù)位驅(qū)動(dòng)器10中采用的所有晶體管都置入截止?fàn)顟B(tài)。在此狀態(tài)下，節(jié)點(diǎn)附和N2由于列開關(guān)電路6進(jìn)行的操作而保持在地電壓。另外，位線均衡信號(hào)BLEQ已經(jīng)使得由位線BL和源線SL組成的公共線配對(duì)上出現(xiàn)的電壓均衡化至基準(zhǔn)電壓Vss。在時(shí)間T0，圖13C所示的波形代表的位線均衡信號(hào)BLEQ的電位下降，使得列開關(guān)電路6進(jìn)行放電操作并且中斷均衡化。此時(shí)，如果NMOS晶體管61和62處于選擇存儲(chǔ)列的導(dǎo)通狀態(tài)，則節(jié)點(diǎn)附連接至位線BL<0>，而節(jié)點(diǎn)N2連接至源線SL<0>。在時(shí)間T0，在大約與中斷均衡化的操作相同的時(shí)間，圖13A1所示的波形代表的字線mxo>的電位上升。在此情況下，存取晶體管AT只是個(gè)開關(guān)。由此，在置位和復(fù)位操作中，均可以將置入導(dǎo)通狀態(tài)的存取晶體管AT看作為低阻抗器件。因此，字線WL的電位通常上升了與電源電壓Vdd具有相同量值的電壓幅值。擁有不同于與電源電壓Vdd具有相同量值的電壓幅值的量值的模擬電壓受到驅(qū)動(dòng)的節(jié)點(diǎn)僅是置位柵極電壓Vgset施加到的晶體管柵極電極以及復(fù)位柵極電壓Vgrst施加到的晶體管柵極電極。下列描述說明數(shù)據(jù)邏輯、置位柵極電壓Vgset和復(fù)位柵極電壓Vgrst。圖12所示的配置的NAND電路NAND21的第一輸入接收數(shù)據(jù)D<0>，而同一配置的 NAND電路NAND22的第一輸入接收反相數(shù)據(jù)/D<0>。在此情況下，D<0> = L且/D<0> = H是置位操作的數(shù)據(jù)邏輯，而相反地，D<0> = H 和/D<0> = L是復(fù)位操作的數(shù)據(jù)邏輯。圖13D所示的波形代表的復(fù)位柵極電壓Vgrst和置位柵極電壓Vgset被分別控制到適于其操作的容許電壓。建議讀者參照?qǐng)D13A1到13F4。在字線WL<0>的電位已升高之后的時(shí)間Tl，施加圖13E所示的波形代表的數(shù)據(jù)輸入使能信號(hào)TON的脈沖。在施加了這種脈沖的情況下，根據(jù)輸入數(shù)據(jù)的邏輯，將復(fù)位脈沖施加至存儲(chǔ)單元MC的可變電阻元件Re<0>，而將置位脈沖施加至存儲(chǔ)單元MC的可變電阻元件Re<l>。更詳細(xì)地，數(shù)據(jù)輸入使能信號(hào)TON從代表禁止?fàn)顟B(tài)的L電平改變?yōu)榇韱?dòng)狀態(tài)的H電平。在數(shù)據(jù)輸入使能信號(hào)TON如上所述那樣改變的情況下，在圖12的右手側(cè)所示的作為接收反相數(shù)據(jù)/D<1>( = H)的配置的配置中，NAND電路NAND22輸出的信號(hào)從H改變?yōu)?L，使得將PMOS晶體管POl和NMOS晶體管N04中的每一個(gè)均置入導(dǎo)通狀態(tài)。此時(shí)，接收數(shù)據(jù)D<1>( = L)的NAND電路NAND21所輸出的信號(hào)不會(huì)導(dǎo)通控制晶體管。由此，在圖12的右手側(cè)所示的配置中，將用作第二電壓的電源電壓Vdd施加至圖 13F4所示的波形代表的源線SL<1>，而將用作第一電壓的基準(zhǔn)電壓Vss或地電壓施加至圖 13F3所示的波形代表的位線BL<1>。結(jié)果，置位電流Iset在圖12所示的方向上流動(dòng)，使得對(duì)存儲(chǔ)單元MC<1>進(jìn)行置位操作以便通常降低可變電阻元件Re<l>的電阻。圖12的左手側(cè)所示的用作關(guān)于復(fù)位側(cè)的配置的配置的操作與上述操作相反。具體而言，當(dāng)數(shù)據(jù)輸入使能信號(hào)WEN從代表禁止?fàn)顟B(tài)的L電平改變?yōu)榇韱?dòng)狀態(tài)的H電平時(shí)，在圖12的左手側(cè)所示的作為接收反相數(shù)據(jù)/D<0>( = H)的配置的配置中， NAND電路NAND21輸出的信號(hào)從H改變?yōu)長(zhǎng)，使得將PMOS晶體管P02和NMOS晶體管N03中的每一個(gè)均置入導(dǎo)通狀態(tài)。此時(shí)，接收反相數(shù)據(jù)/D<0>( = L)的NAND電路NAND22所輸出的信號(hào)不會(huì)導(dǎo)通控制晶體管。由此，在圖12的左手側(cè)所示的配置中，將用作第一電壓的基準(zhǔn)電壓Vss或地電壓施加至圖13F2所示的波形代表的源線SL<0>，而將用作第二電壓的電源電壓Vdd施加至圖 13F1所示的波形代表的位線BL<0>。結(jié)果，復(fù)位電流Ireset在與置位側(cè)的方向相反的方向上流動(dòng)，使得對(duì)存儲(chǔ)單元 MC<0>進(jìn)行復(fù)位操作以便通常增大可變電阻元件Re<0>的電阻。置位或復(fù)位時(shí)間由數(shù)據(jù)輸入使能信號(hào)TON的脈寬限定。然后，在時(shí)間T2，字線WL的電位降低并且位線均衡信號(hào)BLEQ的電位升高，以便再次將公共線配對(duì)連接至地并且再次進(jìn)行均衡操作以使得終止操作(如圖13A1和13C示出的波形所示)。要注意的是，圖13A1到13F4示出了在要求存儲(chǔ)單元MC<0>中采用的可變電阻元件Re<0>和存儲(chǔ)單元MC<1>中采用的可變電阻元件Re<l>中的每一個(gè)均在初始時(shí)間置入高阻狀態(tài)HRS的條件下所執(zhí)行的操作的波形圖。由此，如從圖13F3所示的波形中顯而易見的那樣，在經(jīng)歷置位操作的位線BL<1> 上出現(xiàn)的電壓等于基準(zhǔn)電壓Vss。其原因在利用了負(fù)載曲線的下列描述中說明。這種驅(qū)動(dòng)控制的特征在于，在復(fù)位操作中，驅(qū)動(dòng)NMOS晶體管進(jìn)行源極跟隨器操作以便控制位線BL上出現(xiàn)的電壓，而在置位操作中，驅(qū)動(dòng)NMOS晶體管產(chǎn)生漏極輸出以便控制流經(jīng)位線BLl的電流。建議讀者記住期望置位和復(fù)位操作如圖13A1到13F4示出的波形所示那樣彼此同步。然而，置位和復(fù)位操作也可以彼此異步地進(jìn)行或者以部分重疊的方式進(jìn)行。圖10所示的驅(qū)動(dòng)電路配置為使得可以進(jìn)行這種操作。置位操作的細(xì)節(jié)接下來，通過利用負(fù)載曲線，下列描述說明在置位操作期間進(jìn)行的電流控制中施加至存儲(chǔ)單元MC的電壓。圖14是示出用于第一實(shí)施例中的置位操作的等效電路的圖。在置位操作中，存取晶體管AT可以忽略，這是由于存取晶體管AT以充分低的阻抗工作。圖15A是示出在存儲(chǔ)單元MC仍處于高阻抗?fàn)顟B(tài)HRS時(shí)置位操作剛開始之后呈現(xiàn)的特性的圖。更確切地，該圖示出流經(jīng)NMOS晶體管的電流Imos的特性曲線以及單元電流 Icell的負(fù)載直線。由于存儲(chǔ)單元MC仍處于高阻抗?fàn)顟B(tài)HRS，因此電流控制路徑晶體管進(jìn)行線性區(qū)工作，不再用作電流鏡。此時(shí)，由下面給出的等式表示的比值所確定出的電壓V(cell)施加至存儲(chǔ)單元 MC。如從下列等式中顯而易見的，該比值以Rmos和Rcell表達(dá)，其中參考符號(hào)Rmos表示路徑晶體管的線性電阻，而參考符號(hào)Rcell表示存儲(chǔ)單元MC的電阻。V (cell) = VddX Reel 1/(Reel 1+Rmos)
上面等式表達(dá)的強(qiáng)電壓應(yīng)力施加至存儲(chǔ)單元MC。將電壓應(yīng)力施加至存儲(chǔ)單元MC 的狀態(tài)是在置位操作剛開始之后以瞬態(tài)方式將反相至低阻狀態(tài)LRS所需要的觸發(fā)電壓施加至存儲(chǔ)單元MC的狀態(tài)。由于通常在對(duì)可變電阻元件進(jìn)行的用以在假設(shè)范圍內(nèi)改變可變電阻元件的狀態(tài)的操作中進(jìn)行用以將瞬態(tài)應(yīng)力施加至存儲(chǔ)單元MC的操作，因此可變電阻元件的特性決不會(huì)由于瞬態(tài)應(yīng)力的施加而惡化。圖15B是示出在置位操作結(jié)束后存儲(chǔ)元件已反相至低阻狀態(tài)LRS的狀態(tài)的特性的圖。在置位操作結(jié)束之后，存儲(chǔ)單元MC處于低阻狀態(tài)LRS。此時(shí)，根據(jù)表示流經(jīng)NMOS 晶體管的漏極電極的電流的曲線的飽和特性，電流限制器起作用而將流向存儲(chǔ)單元MC的電流限制到置位電流Iset。此時(shí)，施加至存儲(chǔ)單元MC的電壓被限制到(IsetXRcell)的乘積，其中參考符號(hào)Rcell表示存儲(chǔ)單元MC的電阻。上述操作以加以組織的方式說明如下。在置位操作開始之前，公共線配對(duì)(由BL和SL組成)處于放電至諸如地電壓之類的基準(zhǔn)電壓的狀態(tài)。由此，沒有電壓應(yīng)力施加至置入了高阻狀態(tài)HRS的存儲(chǔ)單元MC。在連接至地的狀態(tài)終止之后，即，在圖13C示出的波形所代表的BLEQ脈沖的下降沿之后，圖13E示出的波形所代表的WEN脈沖上升以開始置位操作。在置位操作開始之后的非常短的時(shí)段中，工作點(diǎn)如圖15A所示那樣存在于NMOS線性區(qū)。由此，在某些情況下可能將大的電壓應(yīng)力施加至存儲(chǔ)單元MC。然而，由于此電壓應(yīng)力的施加時(shí)段是非常短的轉(zhuǎn)變時(shí)段，因此存儲(chǔ)單元MC的特性和可靠性的惡化均不會(huì)有問題。隨后，存儲(chǔ)單元MC的電阻從高阻狀態(tài)HRS反相至低阻狀態(tài)LRS。在這種狀態(tài)反相操作期間，工作點(diǎn)沿著表示NMOS晶體管的漏極的飽和特性的曲線移至飽和區(qū)，使得限制了流動(dòng)的電流。從高阻狀態(tài)HRS反相至低阻狀態(tài)LRS的狀態(tài)之后流動(dòng)的電流是置位電流Iset。由此，如圖15B所示那樣在可變電阻元件Re的兩端之間施加了由(RcellXIset)的乘積所代表的相對(duì)小的電壓。然而，通過這種小電壓，沒有形成電壓應(yīng)力。由此，同樣在反相至置位操作之后，確保了存儲(chǔ)單元MC中采用的可變電阻元件Re的可靠性的維持。復(fù)位操作的細(xì)節(jié)接下來，通過利用負(fù)載曲線，下列描述說明在復(fù)位操作中向經(jīng)歷電壓控制的存儲(chǔ)單元MC施加的電壓。圖16是示出用于第一實(shí)施例中的復(fù)位操作的等效電路的圖。在此時(shí)，存取晶體管AT以充分低的阻抗工作。由此，假設(shè)沿著存取晶體管AT的壓降可以予以忽略。圖17A是示出在存儲(chǔ)單元MC仍處于低阻抗?fàn)顟B(tài)LRS時(shí)復(fù)位操作剛開始之后呈現(xiàn)的負(fù)載特性的圖。在此圖中，將NMOS晶體管側(cè)看作負(fù)載。更確切地，該圖示出流經(jīng)NMOS晶體管的電流Imos的特性曲線以及單元電流Icell的負(fù)載直線。由于用作第二路徑晶體管的NMOS晶體管進(jìn)行源極跟隨器操作，因此，單元電流 Icell的負(fù)載直線示出單元電流Icell隨著柵源電壓Vgs增大。也就是說，由下面給出的等式表示的比值所確定的電壓V(cell)施加至存儲(chǔ)單元MC。如從下列等式中顯而易見的，該比值以Rmos和Rcell表達(dá)，其中參考符號(hào)Rmos表示第一路徑晶體管的線性電阻，而參考符號(hào)Rcell表示存儲(chǔ)單元MC的電阻。V (cell) = (Vgrst-Vgs)XRcell/(Rcell+Rmos)大電流施加至存儲(chǔ)單元MC作為電流應(yīng)力。將電流應(yīng)力施加至存儲(chǔ)單元MC的狀態(tài)是以瞬態(tài)方式將反相至高阻狀態(tài)HRS所需要的觸發(fā)電流施加至存儲(chǔ)單元MC的狀態(tài)。由于通常在對(duì)可變電阻元件進(jìn)行的用以在假設(shè)范圍內(nèi)改變可變電阻元件的狀態(tài)的操作中進(jìn)行用以將瞬態(tài)應(yīng)力施加至存儲(chǔ)單元MC的操作，因此可變電阻元件Re的特性決不會(huì)由于瞬態(tài)應(yīng)力的施加而惡化。圖17B是示出在復(fù)位操作結(jié)束后存儲(chǔ)元件已反相至高阻狀態(tài)HRS的狀態(tài)的負(fù)載曲線的圖。在復(fù)位操作結(jié)束之后，存儲(chǔ)單元MC處于高阻狀態(tài)HRS。此時(shí)，第二路徑晶體管用作限制源極電極上出現(xiàn)的電位的增大的電壓限制器。結(jié)果，施加至存儲(chǔ)單元MC的電壓 V(cell)由圖17B示出的等式表達(dá)，或者由與圖17A示出的等式相同的等式表達(dá)。電壓 V(cell)的量值不大于表達(dá)式(Vgrst-Vgs)所表達(dá)的上限，其中參考符號(hào)Vgrst表示復(fù)位柵極電壓，而參考符號(hào)Vgs表示出現(xiàn)在柵極和源極電極之間的電壓。通常，復(fù)位柵極電壓Vgrst是電源電壓Vdd的幾分之一。另外，即使將與表達(dá)式 (Vgrst-Vgs)對(duì)應(yīng)的電壓應(yīng)力施加至存儲(chǔ)單元MC，對(duì)于可變電阻元件Re的工作的可靠性也沒有問題。要注意的是，施加至圖16所示電路的第二路徑晶體管的柵極電極的復(fù)位柵極電壓Vgrst的量值和流入圖14所示電路的第一路徑晶體管的電流Imos的量值都可以改變。 由此，可以根據(jù)可變電阻元件Re的狀態(tài)和其它要求將復(fù)位柵極電壓Vgrst和電流Imos的量值均調(diào)節(jié)至最優(yōu)值。上述操作以加以組織的方式說明如下。在復(fù)位操作開始之前，公共線配對(duì)(由BL和SL組成)處于放電至諸如地電壓之類的基準(zhǔn)電壓的狀態(tài)。由此，沒有電壓應(yīng)力施加至置入了低阻狀態(tài)LRS的存儲(chǔ)單元MC。在連接至地的狀態(tài)終止之后，即，在圖13C示出的波形所代表的BLEQ脈沖的下降沿之后，圖13E示出的波形所代表的WEN脈沖上升以開始復(fù)位操作。在復(fù)位操作開始之后的非常短的時(shí)段中，工作點(diǎn)如圖17A所示那樣存在于位線BL 的低電位一側(cè)。由此，在某些情況下可能將大的電流應(yīng)力施加至存儲(chǔ)單元MC。然而，由于此電流應(yīng)力的施加時(shí)段是非常短的轉(zhuǎn)變時(shí)段，因此存儲(chǔ)單元MC的特性和可靠性的惡化均不會(huì)有問題。另外，此電流應(yīng)力是在用以反相存儲(chǔ)單元MC的電阻的操作從低阻狀態(tài)LRS反相至高阻狀態(tài)HRS的操作中所需要的觸發(fā)。由此，此電流應(yīng)力是對(duì)于經(jīng)歷電流驅(qū)動(dòng)的可變電阻元件Re的假定范圍內(nèi)的應(yīng)力。隨后，存儲(chǔ)單元MC的電阻的狀態(tài)從高阻狀態(tài)HRS反相至低阻狀態(tài)LRS。在這種狀態(tài)反相操作期間，工作點(diǎn)移至位線BL的高電位一側(cè)。然而，位線BL的高電位的上限受控于施加至第二路徑晶體管的柵極電極的電壓。除此之外，位線BL的高電位的上限可以設(shè)置為充分小于電源電壓Vdd的值。這種電壓施加不會(huì)導(dǎo)致使得失去可變電阻元件Re的可靠性的電壓應(yīng)力。由此，同樣在反相至復(fù)位操作之后，確保了存儲(chǔ)單元MC中采用的可變電阻元件Re的可靠性的維持。
要注意的是，圖14示出圖5中所示的、作為用于調(diào)節(jié)復(fù)位柵極電壓Vgrst以便將電流Imos設(shè)置為期望量值的電路的置位柵極電壓產(chǎn)生電路12的典型配置。如圖14所示，在置位柵極電壓產(chǎn)生電路12中，恒流源121和NMOS晶體管122彼此串聯(lián)連接在用于供給電源電壓Vdd的線和用于供給地電壓的線之間。恒流源121將電流供給NMOS晶體管122(其柵極電極連接至漏極電極)的漏極電極。NMOS晶體管122的柵極電極還連接至第一路徑晶體管的柵極電極。利用上述配置，如果在恒流源121中設(shè)置置位電流Iset，則可以將可變電阻降低之后作為鏡像電流流經(jīng)存儲(chǔ)單元MC的電流Imos設(shè)置為置位電流Iset。由此，通過調(diào)節(jié)恒流源121的置位電流，流經(jīng)存儲(chǔ)單元MC的電流和施加至存儲(chǔ)單元MC的電壓可以得到調(diào)節(jié)。即使要求這種電路具有高至某種程度的驅(qū)動(dòng)能力，這種電路也具有簡(jiǎn)單的配置。 由此在IC內(nèi)部實(shí)施這種電路是容易的。另外，一個(gè)電路對(duì)于存儲(chǔ)單元MC的陣列就足夠了。 由此，這種電路決不會(huì)是不期望地限制了存儲(chǔ)單元MC的布局密度的原因。另一方面，圖10和其它圖所示的可變電阻存儲(chǔ)器件中采用的置位/復(fù)位驅(qū)動(dòng)器10 的每列的配置也決不會(huì)是不期望地限制了存儲(chǔ)單元MC的布局密度的原因。建議讀者記住可以提供由朝向列方向并安放在行方向上彼此相鄰位置的兩個(gè)存儲(chǔ)列共享置位/復(fù)位驅(qū)動(dòng)器10的配置。典型比較電路接下來說明典型比較電路。通過參照?qǐng)D1所說明的現(xiàn)有技術(shù)的電流開關(guān)操作在如下這樣的配置中執(zhí)行，在所述配置中，對(duì)于置位和復(fù)位操作兩者，從NMOS晶體管的漏極電極流向晶體管的源極電極的電流被引向存儲(chǔ)單元MC。由于這種操作在速率上受限于流經(jīng)晶體管的漏極電極的電流的飽和特性，因此將這種操作看作與之前參照?qǐng)D14到16所說明的根據(jù)第一實(shí)施例的漏極輸出操作相等效的操作。由此，下列描述說明典型比較示例通過從晶體管的漏極電極輸出電流進(jìn)行復(fù)位操作的情況。然后，下列描述說明典型比較電路的缺點(diǎn)。缺點(diǎn)的不存在是對(duì)于用作本公開背景技術(shù)的現(xiàn)有技術(shù)的效果。圖18是示出用于典型比較電路的復(fù)位操作的等效電路的圖。通過利用具有與置位柵極電壓產(chǎn)生電路12—致的配置的電路從SL(源線)側(cè)執(zhí)行復(fù)位操作，作為用于結(jié)束早先通過參照?qǐng)D14所示的等效電路所說明的置位操作的存儲(chǔ)單元MC的操作。在圖18中，參考符號(hào)Vm表示ITlR存儲(chǔ)單元MC的中間節(jié)點(diǎn)，而參考符號(hào)V (cell) 表示施加至存儲(chǔ)單元MC的電位差。通過將復(fù)位電流Irst處理為電流鏡，流動(dòng)的電流受到控制。此時(shí)，流經(jīng)存儲(chǔ)單元 MC的電流是存儲(chǔ)單元MC電流Icell，而流經(jīng)受控于電流鏡的PMOS路徑晶體管的電流是電流 Imos ο由于操作是復(fù)位操作，因此初始狀態(tài)是低阻狀態(tài)LRS，而工作點(diǎn)是等式Icell = Imos保持成立的點(diǎn)。圖19A是示出針對(duì)在低阻狀態(tài)LRS下掃描(Sweep)SL電位的情況的負(fù)載特性的圖。此時(shí)，存取晶體管AT以充分低的阻抗工作。由此，假設(shè)沿著存取晶體管AT的壓降可以予以忽略。即使存儲(chǔ)單元MC處于低阻狀態(tài)LRS，復(fù)位電流Irst也受控于電流限制器，使得施加至存儲(chǔ)單元MC的電壓被限制到(IrstXRcell)的乘積，其中參考符號(hào)Rcell表示存儲(chǔ)單元MC的電阻。圖19B是示出針對(duì)在將狀態(tài)從低阻狀態(tài)LRS反相到高阻狀態(tài)HRS的操作之后掃描 SL電位的情況的負(fù)載特性的圖。此時(shí)，存取晶體管AT以充分低的阻抗工作。由此，假設(shè)沿著存取晶體管AT的壓降可以予以忽略。由于存儲(chǔ)單元MC處于高阻狀態(tài)HRS，因此所提供的用于電流控制的路徑晶體管工作在線性區(qū)，從而電流鏡不再起作用。結(jié)果，將具有圖19B示出的等式所確定出的量值的電壓V(cell)施加至存儲(chǔ)單元MC。如等式所示，電壓V(cell)與以路徑晶體管的線性電阻Rmos和存儲(chǔ)單元MC的電阻 Rcell所表達(dá)的比值成比例。電壓V(cell)近似等于(Vdd-Vgs)之差。(Vdd-Vgs)之差可能導(dǎo)致在某些情況下向存儲(chǔ)單元MC施加過大的電壓應(yīng)力。除此之外，在具有與圖1示出的配置類似的相似的電路中，電壓應(yīng)力施加至存儲(chǔ)單元MC的時(shí)段在某些情況下長(zhǎng)。在圖中所示的配置中，同一電流產(chǎn)生電路所產(chǎn)生的要流向公共線配對(duì)的電流只是從公共線配對(duì)中的一條公共線切換到公共線配對(duì)中的另一條公共線，反之亦然。當(dāng)作為某個(gè)復(fù)位脈沖施加的結(jié)果在非常早的時(shí)刻進(jìn)行復(fù)位操作時(shí)，在復(fù)位操作執(zhí)行開始和復(fù)位脈沖結(jié)束之間的長(zhǎng)時(shí)段期間，不期望地向存儲(chǔ)單元MC施加了強(qiáng)的電壓應(yīng)力。 作為重復(fù)執(zhí)行這種復(fù)位脈沖的結(jié)果，擔(dān)心存儲(chǔ)單元MC的特性不期望地惡化了許多。對(duì)于采用了具有大的電阻變化寬度的可變電阻元件的存儲(chǔ)器件(如可變電阻元件的電阻改變了多個(gè)數(shù)字的ReRAM的情況)，本公開實(shí)施例提供的驅(qū)動(dòng)電路和驅(qū)動(dòng)方法是尤其有效的。另外，相比于用于通過如圖1所示那樣改變同一電流產(chǎn)生電路產(chǎn)生的電流的方向來控制置位和復(fù)位操作的驅(qū)動(dòng)電路，第一實(shí)施例具有的很大優(yōu)點(diǎn)在于存儲(chǔ)單元MC的特性幾乎不會(huì)惡化。2.第二實(shí)施例圖20是示出根據(jù)第二實(shí)施例的、作為與第一實(shí)施例如圖10所示那樣實(shí)施的那些相對(duì)應(yīng)的電路的電路的圖。在圖20中，與圖10所示的第一實(shí)施例中采用的各個(gè)對(duì)應(yīng)部分一致的電路元件由與對(duì)應(yīng)部分相同的參考數(shù)字和相同的參考符號(hào)表示。然而，與對(duì)應(yīng)部分相同的參考數(shù)字或相同的參考符號(hào)所表示的電路元件可能由于電路元件中采用的某些組件而具有與對(duì)應(yīng)部分的配置不同的配置。具體而言，例如，第二實(shí)施例的置位/復(fù)位驅(qū)動(dòng)器10也采用了第一和第二路徑晶體管以及第一到第四控制晶體管。 這些第一和第二路徑晶體管以及第一到第四控制晶體管有意地通過與圖10所示第一實(shí)施例中采用的其各自對(duì)應(yīng)部分相同的參考數(shù)字加以表示，以便使得易于指代晶體管。然而，第二實(shí)施例中采用的每個(gè)晶體管的溝道導(dǎo)通類型與第一實(shí)施例中采用的對(duì)應(yīng)部分的溝道導(dǎo)通類型相反。例如，圖20所示第二實(shí)施例的置位/復(fù)位驅(qū)動(dòng)器10中所采用的晶體管通過與圖10所示第一實(shí)施例的置位/復(fù)位驅(qū)動(dòng)器10中所采用其對(duì)應(yīng)部分相同的參考數(shù)字加以表示，但是該晶體管是PMOS晶體管，而其對(duì)應(yīng)部分是NMOS晶體管。反而言之，圖20所示第二實(shí)施例的置位/復(fù)位驅(qū)動(dòng)器10中所采用的晶體管通過與圖10所示第一實(shí)施例的置位/ 復(fù)位驅(qū)動(dòng)器10中所采用其對(duì)應(yīng)部分相同的參考數(shù)字加以表示，但是該晶體管是NMOS晶體管，而其對(duì)應(yīng)部分是PMOS晶體管。另外，在圖20所示的第二實(shí)施例中，與第一路徑PMOS晶體管NOl和第二路徑PMOS 晶體管N02相連接的第一公共線是與圖10所示的第一實(shí)施例不同的源線SL。然而，可以將源線SL或位線BL任意地選為第一(或第二)公共線。通常，與讀電路連接的公共線稱為位線BL。由此，與源線SL相比，在位線BL上出現(xiàn)的電壓的變化較大，并且這種電壓變化量同樣也很大。由此，為了保護(hù)可變電阻元件Re 免于這種電壓變化，在位線一側(cè)提供當(dāng)未被選擇時(shí)置入禁止?fàn)顟B(tài)的存取晶體管AT。然而，如果未將這種公共線上出現(xiàn)的電位的變化的影響考慮在內(nèi)，以與第一實(shí)施例相同的方式，同樣在第二實(shí)施例的情況下，可以將位線用作第一公共線。另外，第一和第二電壓的定義與第一實(shí)施例中的定義相反。具體而言，在第二實(shí)施例的情況下，第一電壓是諸如電源電壓Vdd之類的高電平電壓，而第二電壓是諸如基準(zhǔn)電壓Vss之類的低電平電壓。第二實(shí)施例中進(jìn)行的操作的波形與圖13A1到13F4中所示的那些相同。也就是說， 波形是用于對(duì)存儲(chǔ)單元MC<0>中采用的可變電阻元件Re<0>進(jìn)行的復(fù)位操作以及對(duì)存儲(chǔ)單元MC<1>中采用的可變電阻元件Re<l>進(jìn)行的置位操作的波形。圖21是示出用于第二實(shí)施例中的置位操作的等效電路的圖。在圖21所示的等效電路中，圖20中參考符號(hào)NOl所表示的第一路徑晶體管是通過改變圖14所示的等效電路中采用的NMOS晶體管而獲得的PMOS晶體管。另外，第一電壓 Vl是作為設(shè)置為高電平的電壓的電源電壓Vdd。除此之外，圖21所示的置位柵極電壓產(chǎn)生電路12的配置與圖14所示的置位柵極電壓產(chǎn)生電路12的配置不同。由于圖21所示的置位柵極電壓產(chǎn)生電路12是驅(qū)動(dòng)電流以流入存儲(chǔ)單元MC的電路，因此MOS晶體管漏極飽和特性曲線相對(duì)于作為源線SL的公共線的電位的增大方向的位置(posture)與圖14所示置位柵極電壓產(chǎn)生電路12情況下MOS晶體管漏極飽和特性曲線相對(duì)于作為位線BL的公共線的電位的位置相反。同樣地，圖21所示置位柵極電壓產(chǎn)生電路 12情況下負(fù)載直線相對(duì)于作為源線SL的公共線的電位的增大方向的位置與圖14所示置位柵極電壓產(chǎn)生電路12情況下負(fù)載直線相對(duì)于作為位線BL的公共線的電位的位置相反。此時(shí)，存取晶體管AT以充分低的阻抗工作。由此，假設(shè)沿著存取晶體管AT的壓降可以予以忽略。圖22A是示出在存儲(chǔ)單元MC仍處于高阻抗?fàn)顟B(tài)HRS時(shí)置位操作剛開始之后呈現(xiàn)的特性的圖。更確切地，該圖示出流經(jīng)NMOS晶體管的電流Imos的特性曲線以及單元電流 Icell的負(fù)載直線。圖22A與針對(duì)第一實(shí)施例提供的圖15A對(duì)比如下。替換位線BL，源線SL用作與路徑晶體管連接的第一公共線。另外，伴隨著使電流流向存儲(chǔ)單元MC的驅(qū)動(dòng)方法的改變，如上所述，圖21所示置位柵極電壓產(chǎn)生電路12情況下MOS晶體管漏極飽和特性曲線相對(duì)于作為源線SL的公共線的電位的增大方向的位置與圖14所示置位柵極電壓產(chǎn)生電路12情況下MOS晶體管漏極飽和特性曲線相對(duì)于作為位線BL的公共線的電位的位置相反。同樣地，圖21所示置位柵極電壓產(chǎn)生電路12情況下負(fù)載直線相對(duì)于作為源線SL的公共線的電位的增大方向的位置與圖14所示置位柵極電壓產(chǎn)生電路12情況下負(fù)載直線相對(duì)于作為位線BL的公共線的電位的位置相反。然而，即使工作點(diǎn)位于MOS晶體管的線性區(qū)以便大的電壓應(yīng)力施加至可變電阻元件Re，在短的狀態(tài)轉(zhuǎn)變時(shí)間期間也以與之前說明的第一實(shí)施例相同的方式施加了瞬態(tài)電壓。圖22B是示出針對(duì)在置位操作結(jié)束后存儲(chǔ)元件已反相至低阻狀態(tài)LRS的狀態(tài)的特性的圖。圖22B是與針對(duì)第一實(shí)施例提供的圖15B相對(duì)應(yīng)的圖。然而，圖22B中MOS晶體管漏極飽和特性曲線和負(fù)載直線相對(duì)于公共線的電位的增大方向的位置與圖15B的相反。不過，第二實(shí)施例與第一實(shí)施例相同之處在于，在置位操作已結(jié)束之后，電壓應(yīng)力的量值減小，并且過大的電流應(yīng)力由于利用了飽和特性的電流限制器的操作而未施加至存儲(chǔ)單元MC。圖23是示出針對(duì)第二實(shí)施例中的復(fù)位操作的等效電路的圖。在圖23所示的等效電路中，圖20中參考符號(hào)N02所表示的第二路徑晶體管是通過改變圖16所示的等效電路中采用的NMOS晶體管而獲得的PMOS晶體管。另外，第二電壓 V2是作為設(shè)置為低電平的電壓的基準(zhǔn)電壓Vss。由于存取晶體管AT以充分低的阻抗工作，因此假設(shè)沿著存取晶體管AT的壓降可以予以忽略。圖24A是示出在存儲(chǔ)單元MC仍處于低阻抗?fàn)顟B(tài)LRS時(shí)復(fù)位操作剛開始之后呈現(xiàn)的負(fù)載特性的圖。更確切地，該圖示出流經(jīng)NMOS晶體管的電流Imos的特性曲線以及單元電流Icell的負(fù)載直線。注意，伴隨著通過利用第二路徑晶體管從存儲(chǔ)單元MC抽出電流的驅(qū)動(dòng)方法的改變，相比于圖17A所示的特性，圖24A中MOS晶體管漏極飽和特性曲線和負(fù)載直線相對(duì)于公共線的電位的增大方向的位置與圖17A的那些相反。然而，第二實(shí)施例與第一實(shí)施例類似之處在于，圖24A所示的相對(duì)大的電流應(yīng)力是瞬態(tài)應(yīng)力，并且其作為用于轉(zhuǎn)換至低阻狀態(tài)LRS以便應(yīng)力不會(huì)導(dǎo)致特性惡化的觸發(fā)器是需要的。圖24B是當(dāng)存儲(chǔ)單元MC已改變?yōu)楦咦锠顟B(tài)HRS時(shí)復(fù)位操作剛結(jié)束之后呈現(xiàn)的負(fù)載特性的圖。即使電流應(yīng)力在復(fù)位操作結(jié)束之后減小，電壓應(yīng)力也增大。然而，基于施加至第二路徑晶體管的柵極電極的復(fù)位柵極電壓Vgrst，限制器限制了這種電壓應(yīng)力。除此之外，這種電壓實(shí)際上是比復(fù)位柵極電壓Vgrst低了等于柵源電壓Vgs的電壓差的電壓，并且導(dǎo)致在量值上等于電源電壓幾分之一引起的應(yīng)力的小電壓應(yīng)力。由此，此電壓不會(huì)導(dǎo)致引起特性惡化的電壓應(yīng)力。在此情況下，第二實(shí)施例的特性與圖17中所示的用于第一實(shí)施例給出的特性一致。如從上述第一和第二實(shí)施例中顯而易見的，本公開可應(yīng)用于將NMOS和PMOS晶體
管用作第一和第二路徑晶體管的配置。要注意的是，圖10和20所示的作為置位/復(fù)位驅(qū)動(dòng)器10的配置的配置均是典型配置。置位/復(fù)位驅(qū)動(dòng)器10可以采用任何其它的配置，只要在其它配置中，第一公共線連接至用于供給第一電壓的第一電壓供給線，而第二公共線連接至用于供給不同于第一電壓的第二電壓的的第二電壓供給線。通過采用這種配置，進(jìn)行置位和復(fù)位操作中的特定一個(gè)作為漏極輸出操作，而進(jìn)行置位和復(fù)位操作中的另一個(gè)作為源極跟隨器操作，由此可以容易地實(shí)施能夠?qū)⒉僮鲝闹梦徊僮髑袚Q至復(fù)位操作(反之亦然)的驅(qū)動(dòng)電路。另外，上述第一和第二實(shí)施例均是針對(duì)可變電阻元件為ReRAM情況提供的。然而， 本公開也可以應(yīng)用于相比于(典型地)自旋注入法呈現(xiàn)了更大的置位操作和復(fù)位操作電阻變化的另一種可變電阻存儲(chǔ)器件。同樣在采用自旋注入法的自旋RAM的情況下，如果電阻變化的量值大至使得工作點(diǎn)移至線性區(qū)(即，不飽和區(qū))，則存在本公開應(yīng)用的效果。在這些情況下，期望提供這樣的配置存儲(chǔ)元件是具有以如下這樣大的量而變化的電阻的可變電阻元件，所述量使得第一或第二路徑晶體管的置位和復(fù)位操作中的工作點(diǎn)在第一或第二路徑晶體管的飽和與不飽和區(qū)之間進(jìn)行轉(zhuǎn)變。本公開可應(yīng)用到的其它存儲(chǔ)器說明如下本公開也可應(yīng)用于電阻由于硫基(chalcogenide base)材料制成的金屬離子的運(yùn)動(dòng)而改變的導(dǎo)電存儲(chǔ)器。這種導(dǎo)電存儲(chǔ)器的典型示例是ARAM。本公開還可以應(yīng)用于電阻改變以便跟隨過渡金屬氧化膜中氧離子的運(yùn)動(dòng)的存儲(chǔ)
ο本公開還可以應(yīng)用于電阻由于磁性材料的使用而改變的存儲(chǔ)器。這種存儲(chǔ)器的典型示例是包括自旋RAM的MRAM。根據(jù)另一觀點(diǎn)，本公開還可應(yīng)用于寬范圍的雙極存儲(chǔ)器，其中電阻由于施加至存儲(chǔ)器的電壓的極性的反相而改變。雙極存儲(chǔ)器包括ReRAM、MRAM(包括自旋RAM)和其它存儲(chǔ)器。另外，本公開還應(yīng)用于如下的所有其它存儲(chǔ)器即使在其它存儲(chǔ)器具有與上述存儲(chǔ)器的電阻變化機(jī)制不同的電阻變化機(jī)制的情況下，電阻也改變?cè)S多而使得呈現(xiàn)本公開的效果。本公開的效果是應(yīng)力的減小。本公開包含與2010年7月21日向日本專利局提交的日本優(yōu)先權(quán)專利申請(qǐng)JP 2010-164380中公開的主題有關(guān)的主題，其全部?jī)?nèi)容通過引用的方式合并在此。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其它因素可以出現(xiàn)各種修改、組合、 部分組合和變更，只要它們?cè)谒綑?quán)利要求或其等同體的范圍內(nèi)即可。
權(quán)利要求
1.一種可變電阻存儲(chǔ)器件，包含存儲(chǔ)單元，其包括存儲(chǔ)元件和存取晶體管，所述存儲(chǔ)元件根據(jù)在置位或復(fù)位操作中施加至所述存儲(chǔ)元件的外加電壓的極性而在電阻上可變，所述存取晶體管在第一和第二公共線之間以串聯(lián)方式連接至所述存儲(chǔ)元件；以及驅(qū)動(dòng)電路，其包括第一路徑晶體管以及第二路徑晶體管，所述第一路徑晶體管連接在用于供給第一電壓的第一供給線和所述第一公共線之間，所述第二路徑晶體管連接在用于供給第二電壓的第二供給線和所述第一公共線之間，其中，所述驅(qū)動(dòng)電路控制施加至所述第一路徑晶體管的柵極電極的電壓、施加至所述第二路徑晶體管的柵極電極的電壓和出現(xiàn)在所述第二公共線上的電壓，以便在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述置位操作時(shí)，驅(qū)動(dòng)所述第一路徑晶體管進(jìn)行漏極輸出操作，而在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述復(fù)位操作時(shí)，驅(qū)動(dòng)所述第二路徑晶體管進(jìn)行源極跟隨器操作。
2.如權(quán)利要求1所述的可變電阻存儲(chǔ)器件，其中，所述存儲(chǔ)元件是具有以如下這樣大的量變化的電阻的可變電阻元件，所述量使得所述第一或第二路徑晶體管的所述置位和復(fù)位操作中的工作點(diǎn)在所述第一或第二路徑晶體管的飽和與不飽和區(qū)之間進(jìn)行轉(zhuǎn)變。
3.如權(quán)利要求2所述的可變電阻存儲(chǔ)器件，其中，所述可變電阻存儲(chǔ)器件包括如下的配置，在該配置中提供使得所述存取晶體管同時(shí)受控的多個(gè)所述存儲(chǔ)單元；在所述存儲(chǔ)單元的布局中，將由所述第一和第二公共線組成的公共線配對(duì)提供給每一個(gè)所述存儲(chǔ)單元；并且所述驅(qū)動(dòng)電路能夠針對(duì)每一個(gè)所述存儲(chǔ)單元獨(dú)立地控制施加至所述第一路徑晶體管的柵極電極的電壓、施加至所述第二路徑晶體管的柵極電極的電壓以及出現(xiàn)在所述第二公共線上的電壓。
4.如權(quán)利要求3所述的可變電阻存儲(chǔ)器件，所述可變電阻存儲(chǔ)器件包括如下的配置， 在該配置中，所述驅(qū)動(dòng)電路能夠執(zhí)行控制以便在同一時(shí)段或交迭時(shí)段期間，對(duì)所述存儲(chǔ)單元的布局中的所述存儲(chǔ)元件中的任何特定的存儲(chǔ)元件進(jìn)行所述置位操作，并對(duì)所述存儲(chǔ)元件的其它存儲(chǔ)元件進(jìn)行所述復(fù)位操作。
5.如權(quán)利要求3所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路中包括的所述第一和第二路徑晶體管中的每一個(gè)均是第一導(dǎo)電型的絕緣柵晶體管。
6.如權(quán)利要求5所述的可變電阻存儲(chǔ)器件，其中，所述第二電壓高于所述第一電壓。
7.如權(quán)利要求6所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路包括第二導(dǎo)電型的第一控制晶體管，其用于在所述置位操作中將高于所述第一電壓的電壓或所述第二電壓施加至所述第二公共線；以及第一導(dǎo)電型的第二控制晶體管，其用于在所述復(fù)位操作中將低于所述第二電壓的電壓或所述第一電壓施加至所述第二公共線。
8.如權(quán)利要求7所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路包括所述第一導(dǎo)電型的第一路徑晶體管，其使得其源極電極連接至所述第一供給線；第一導(dǎo)電型的第三控制晶體管，其連接在所述第一導(dǎo)電型的第一路徑晶體管的漏極電極和所述第一公共線之間；所述第一導(dǎo)電型的第二路徑晶體管，其使得其漏極電極連接至所述第一公共線； 第二導(dǎo)電型的第四控制晶體管，其連接在所述第一導(dǎo)電型的第二路徑晶體管的源極電極和所述第二供給線之間；以及數(shù)據(jù)輸入部分，其配置為根據(jù)輸入數(shù)據(jù)的邏輯來驅(qū)動(dòng)由所述第一和第三控制晶體管組成的配對(duì)以及由所述第二和第四控制晶體管組成的配對(duì)，以分別進(jìn)行差分工作。
9.如權(quán)利要求3所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路中包括的所述第一和第二路徑晶體管中的每一個(gè)均是第二導(dǎo)電型的絕緣柵晶體管。
10.如權(quán)利要求9所述的可變電阻存儲(chǔ)器件，其中，所述第一電壓高于所述第二電壓。
11.如權(quán)利要求10所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路包括第一導(dǎo)電型的第一控制晶體管，其用于在所述置位操作中將低于所述第一電壓的電壓或所述第二電壓施加至所述第二公共線；以及第二導(dǎo)電型的第二控制晶體管，其用于在所述復(fù)位操作中將高于所述第二電壓的電壓或所述第一電壓施加至所述第二公共線。
12.如權(quán)利要求11所述的可變電阻存儲(chǔ)器件，其中，所述驅(qū)動(dòng)電路包括所述第二導(dǎo)電型的第一路徑晶體管，其使得其源極電極連接至所述第一供給線； 第二導(dǎo)電型的第三控制晶體管，其連接在所述第二導(dǎo)電型的第一路徑晶體管的漏極電極和所述第一公共線之間；所述第二導(dǎo)電型的第二路徑晶體管，其使得其漏極電極連接至所述第一公共線； 第一導(dǎo)電型的第四控制晶體管，其連接在所述第二導(dǎo)電型的第二路徑晶體管的源極電極和所述第二供給線之間；以及數(shù)據(jù)輸入部分，其配置為根據(jù)輸入數(shù)據(jù)的邏輯來驅(qū)動(dòng)由所述第一和第三控制晶體管組成的配對(duì)以及由所述第二和第四控制晶體管組成的配對(duì)，以分別進(jìn)行差分工作。
13.如權(quán)利要求3所述的可變電阻存儲(chǔ)器件，其中，所述置位操作是用以降低所述存儲(chǔ)元件的電阻的操作，而所述復(fù)位操作是用以升高所述存儲(chǔ)元件的電阻的操作。
14.如權(quán)利要求1所述的可變電阻存儲(chǔ)器件，其中所述存儲(chǔ)單元是在兩個(gè)電極之間具有導(dǎo)電離子供給層和使得與所述導(dǎo)電離子供給層接觸的可變電阻層的可變電阻存儲(chǔ)單元；并且根據(jù)施加在所述兩個(gè)電極之間的電壓的極性，導(dǎo)電離子從所述導(dǎo)電離子供給層注入到所述可變電阻層，或者已經(jīng)注入至所述可變電阻層的所述導(dǎo)電離子返回到所述導(dǎo)電離子供給層。
15.如權(quán)利要求1所述的可變電阻存儲(chǔ)器件，其中，在所述置位和復(fù)位操作中，能夠?qū)⑺龃嫒【w管置入導(dǎo)通狀態(tài)的預(yù)定電壓被施加至所述存取晶體管的柵極電極。
16.一種提供給具有存儲(chǔ)單元的可變電阻存儲(chǔ)器件以用作用于驅(qū)動(dòng)所述存儲(chǔ)單元的方法的方法，所述存儲(chǔ)單元每一個(gè)包括存儲(chǔ)元件和存取晶體管，所述存儲(chǔ)元件根據(jù)在置位或復(fù)位操作中施加至所述存儲(chǔ)元件的外加電壓的極性而在電阻上可變，所述存取晶體管在第一和第二公共線之間以串聯(lián)方式連接至所述存儲(chǔ)元件，在所述方法中所述第一公共線的驅(qū)動(dòng)路徑包括具有第一路徑晶體管的路徑和具有第二路徑晶體管的路徑；以及控制施加至所述第一路徑晶體管的柵極電極的電壓、施加至所述第二路徑晶體管的柵極電極的電壓和出現(xiàn)在所述第二公共線上的電壓，以使得在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述置位操作時(shí)，所述第一路徑晶體管進(jìn)行漏極輸出操作，而在所述外加電壓施加至所述存儲(chǔ)元件以執(zhí)行所述復(fù)位操作時(shí)，所述第二路徑晶體管進(jìn)行源極跟隨器操作。
17.如權(quán)利要求16所述的用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的方法，其中，所述存儲(chǔ)元件是具有以如下這樣大的量變化的電阻的可變電阻元件，所述量使得所述第一或第二路徑晶體管的所述置位和復(fù)位操作中的工作點(diǎn)在所述第一或第二路徑晶體管的飽和與不飽和區(qū)之間進(jìn)行轉(zhuǎn)變。
18.如權(quán)利要求16所述的用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的方法，其中在所述第一路徑晶體管進(jìn)行的所述漏極輸出操作中，停止用以經(jīng)由所述第二路徑晶體管將所述第二電壓施加至所述第一公共線的操作；在所述第二路徑晶體管進(jìn)行的所述源極跟隨器操作中，停止用以經(jīng)由所述第一路徑晶體管將所述第一電壓施加至所述第一公共線的操作；以及為了使得施加至所述存儲(chǔ)元件的所述外加電壓能夠?qū)λ龃鎯?chǔ)元件進(jìn)行所述置位或復(fù)位操作，將出現(xiàn)在所述第二公共線上的所述電壓控制到適當(dāng)?shù)碾娖健?br> 19.如權(quán)利要求16所述的用于驅(qū)動(dòng)可變電阻存儲(chǔ)器件的方法，其中，對(duì)于包含被布置為形成矩陣的所述存儲(chǔ)單元的存儲(chǔ)單元陣列，對(duì)屬于所述存儲(chǔ)單元陣列的一個(gè)或多個(gè)所述存儲(chǔ)元件進(jìn)行所述置位操作的、使得所述存取晶體管同時(shí)受控的時(shí)段與對(duì)屬于所述存儲(chǔ)單元陣列的一個(gè)或多個(gè)所述其它存儲(chǔ)元件進(jìn)行所述復(fù)位操作的時(shí)段是同一時(shí)段或彼此交迭的時(shí)段。
全文摘要
在此公開可變電阻存儲(chǔ)器件和其驅(qū)動(dòng)方法。所述可變電阻存儲(chǔ)器件包含存儲(chǔ)單元，其包括存儲(chǔ)元件和存取晶體管，所述存儲(chǔ)元件根據(jù)在置位或復(fù)位操作中施加至所述存儲(chǔ)元件的外加電壓的極性而在電阻上可變，所述存取晶體管在第一和第二公共線之間以串聯(lián)方式連接至所述存儲(chǔ)元件；以及驅(qū)動(dòng)電路，其包括第一路徑晶體管以及第二路徑晶體管，所述第一路徑晶體管連接在用于供給第一電壓的第一供給線和所述第一公共線之間，所述第二路徑晶體管連接在用于供給第二電壓的第二供給線和所述第一公共線之間。
文檔編號(hào)G11C16/02GK102347074SQ20111020467
公開日2012年2月8日 申請(qǐng)日期2011年7月21日 優(yōu)先權(quán)日2010年7月21日
發(fā)明者北川真, 小方憲太郎 申請(qǐng)人:索尼公司