專利名稱：具有可變電阻電路的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有可變電阻電路的半導(dǎo)體集成電路。
背景技術(shù)：
圖3示出了現(xiàn)有的具有可變電阻電路的半導(dǎo)體集成電路。如圖3所示，微調(diào)電路 351 具有=PMOS 晶體管 310、311、312 ；NPN 晶體管 313、314、315 ；恒流源 316、317、318 ；控制信號(hào)輸入用焊盤321、322、323 ；以及配線D、E、F。PMOS晶體管310、311、312的源極均與VDD 端子連接，柵極均與控制端子VG連接。NPN晶體管313的基極與恒流源316及控制信號(hào)輸入用焊盤321連接，發(fā)射極與VSS端子連接，集電極與配線D及PMOS晶體管310的漏極連接。NPN晶體管314的基極與恒流源317及控制信號(hào)輸入用焊盤322連接，發(fā)射極與VSS端子連接，集電極與配線E及PMOS晶體管311的漏極連接。NPN晶體管315的基極與恒流源 318及控制信號(hào)輸入用焊盤323連接，發(fā)射極與VSS端子連接，集電極與配線F及PMOS晶體管312的漏極連接。恒壓電路341具有放大器301、構(gòu)成輸出分壓電路的電阻302 306、源極和漏極分別與電阻303 305并聯(lián)連接的NMOS晶體管307、308、309。NMOS晶體管307的源極和漏極與電阻303的兩端連接，柵極與配線D連接。NMOS晶體管308的源極和漏極與電阻304 的兩端連接，柵極與配線E連接。NMOS晶體管309的源極和漏極與電阻305的兩端連接，柵極與配線F連接。放大器301的同相輸入端子與Vref端子連接。電阻302的一端與放大器301的輸出及VR端子連接，另一端與放大器301的反相輸入端子及電阻303連接。電阻 302 306串聯(lián)連接?，F(xiàn)有的具有可變電阻電路的半導(dǎo)體集成電路是能夠通過對(duì)所具有的可變電阻電路的電阻值進(jìn)行微調(diào)來對(duì)從輸出端子VR輸出的輸出電壓進(jìn)行微調(diào)的電路。電阻303 305 是微調(diào)的對(duì)象。在控制信號(hào)輸入用焊盤321、322、323斷開時(shí)，NPN晶體管313、314、315的集電極電壓為低電平，NMOS晶體管307、308、309為截止?fàn)顟B(tài)。在該狀態(tài)下，電阻303 305不被短接而是與前后的其他元件連接。在向控制信號(hào)輸入用焊盤321、322、323施加OV時(shí)，NPN 晶體管313、314、315成為截止?fàn)顟B(tài)，因此集電極電壓為高電平，NMOS晶體管307、308、309成為導(dǎo)通狀態(tài)。在該狀態(tài)下，電阻303 305被短接。能夠以這樣的方式進(jìn)行微調(diào)。(例如， 參照專利文獻(xiàn)1)專利文獻(xiàn)1日本特開平10-335593號(hào)公報(bào)(圖1)在上述結(jié)構(gòu)的現(xiàn)有的具有可變電阻電路的半導(dǎo)體集成電路中，由于作為開關(guān)元件的NMOS晶體管的導(dǎo)通電阻的作用，使得微調(diào)量存在誤差，因此，很難高精度地對(duì)電阻進(jìn)行微調(diào)。此外，即使考慮了導(dǎo)通電阻而進(jìn)行微調(diào)，仍存在如下問題，即由于導(dǎo)通電阻所具有的電源電壓依賴性和溫度依賴性，導(dǎo)致電阻值產(chǎn)生誤差。并且，當(dāng)為了降低導(dǎo)通電阻的影響而減小導(dǎo)通電阻時(shí)，需要增大NMOS晶體管的尺寸，存在布局面積變大的問題
發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而完成的，其目的在于提供一種具有可變電阻電路的半導(dǎo)體集成電路，其能夠高精度地對(duì)電阻進(jìn)行微調(diào)，且不存在電源電壓依賴性和溫度依賴性，能夠減小布局面積。本發(fā)明為了解決上述課題而提供一種具有可變電阻電路的半導(dǎo)體集成電路，其特征在于，具有電阻電路，其串聯(lián)連接有多個(gè)電阻；選擇電路，其具有選擇多個(gè)電阻的串聯(lián)連接數(shù)量的多個(gè)開關(guān)元件；以及控制電路，其控制開關(guān)元件的導(dǎo)通電阻值，控制電路控制為，使得開關(guān)元件的導(dǎo)通電阻值與電阻電路的電阻的電阻值成為預(yù)定比例。由此，在本發(fā)明的具有可變電阻電路的半導(dǎo)體集成電路中，能夠控制電阻值可變的開關(guān)元件的導(dǎo)通電阻，因此能夠消除因開關(guān)元件的導(dǎo)通電阻造成的微調(diào)量誤差。此外，還具有能夠消除電源電壓依賴性和溫度依賴性、減小布局面積的效果。


圖1是示出第1實(shí)施方式的可變電阻電路的電路圖。圖2是示出第2實(shí)施方式的可變電阻電路的電路圖。圖3是示出現(xiàn)有的具有可變電阻電路的半導(dǎo)體集成電路的電路圖。圖4是示出具有第1實(shí)施方式的可變電阻電路的半導(dǎo)體集成電路的電路圖。圖5是示出具有第2實(shí)施方式的可變電阻電路的半導(dǎo)體集成電路的電路圖。符號(hào)說明110,301 放大器；115 寄存器電路；116 120 切換電路；111、112、316、317、 318 恒流電路；180、280 可變電阻電路；341 恒壓電路；351 微調(diào)電路。
具體實(shí)施例方式下面參照附圖來說明本發(fā)明的實(shí)施方式。圖1是示出第1實(shí)施方式的可變電阻電路的電路圖?？勺冸娮桦娐?80是與現(xiàn)有例的電阻303 305及微調(diào)電路351相當(dāng)?shù)碾娐贰５?實(shí)施方式的可變電阻電路180具有 構(gòu)成電阻電路的電阻101 101η、作為基準(zhǔn)電阻的電阻113、反相器103 103n+l、NM0S晶體管102 10&1+1和114、切換開關(guān)116 120、放大器110、恒流電路111、112以及寄存器電路115。放大器110的同相輸入端子與恒流電路111及NMOS晶體管114的漏極連接，反相輸入端子與恒流電路112及電阻113的一個(gè)端子連接，輸出端與NMOS晶體管114的柵極連接。電阻113的另一個(gè)端子與VSS端子153連接。NMOS晶體管114的源極與VSS端子153 連接。電阻101 IOln這η個(gè)電阻串聯(lián)連接，其一端與輸出端子151連接，另一端與NMOS 晶體管102η+1的漏極連接。NMOS晶體管102η+1的柵極與反相器103η+1的輸出端連接，源極與輸出端子1 連接。NMOS晶體管102η的柵極與反相器103η的輸出端連接，漏極與電阻IOln和電阻IOln-I之間的連接點(diǎn)連接，源極與輸出端子巧4連接。NMOS晶體管102η_1 的柵極與反相器103η-1的輸出端連接，漏極與電阻IOln-I的另一端連接，源極與輸出端子巧4連接。NMOS晶體管10 的柵極與反相器103a的輸出端連接，漏極與電阻101和電阻 IOla之間的連接點(diǎn)連接，源極與輸出端子IM連接。NMOS晶體管102的柵極與反相器103 的輸出端連接，漏極與輸出端子151連接，源極與輸出端子IM連接。寄存器電路115被輸入切換開關(guān)116 120的輸出信號(hào)，輸出端子130與反相器103的輸入端子連接，輸出端子 130a與反相器103a的輸入端子連接，輸出端子130n_l與反相器103n_l的輸入端子連接， 輸出端子130η與反相器103η的輸入端子連接，輸出端子130η+1與反相器103η+1的輸入端子連接。反相器103 103η+1的電源端子與放大器110的輸出端連接。輸出端子154 與VSS端子153連接。接著，對(duì)如上構(gòu)成的第1實(shí)施方式的可變電阻電路180的動(dòng)作進(jìn)行說明。切換開關(guān)116 120根據(jù)與期望電阻值對(duì)應(yīng)的外部信號(hào)進(jìn)行切換，將該信號(hào)輸出到寄存器電路115。寄存器電路115根據(jù)所輸入的信號(hào)確定輸出端子130 130η+1的信號(hào)。當(dāng)從寄存器電路115的輸出端子130輸出Hi (高電平)時(shí)，反相器103的輸出為 Lo (低電平)，NMOS晶體管102截止。當(dāng)從寄存器電路115的輸出端子130輸出Lo時(shí)，反相器103的輸出為Hi，NMOS晶體管102導(dǎo)通。其他輸出端子與NMOS晶體管之間的關(guān)系也是如此。例如，當(dāng)從輸出端子130輸出Lo、且從其他所有輸出端子輸出Hi時(shí)，僅NMOS晶體管102導(dǎo)通，因此輸出端子151與IM之間的電阻為NMOS晶體管102的導(dǎo)通電阻。此外，例如當(dāng)從輸出端子130a輸出Lo、且從其他所有輸出端子輸出Hi時(shí)，僅NMOS 晶體管10 導(dǎo)通，因此輸出端子151與巧4之間的電阻為電阻101與NMOS晶體管10 的導(dǎo)通電阻的串聯(lián)。此外，例如當(dāng)從輸出端子130η輸出Lo、且從其他所有輸出端子輸出Hi時(shí)，僅NMOS 晶體管102η導(dǎo)通，因此輸出端子151與巧4之間的電阻為從電阻101到電阻IOln-I與NMOS 晶體管102η的導(dǎo)通電阻的串聯(lián)。此外，例如當(dāng)從輸出端子130η+1輸出Lo、且從其他所有輸出端子輸出Hi時(shí)，僅 NMOS晶體管102n+l導(dǎo)通，因此輸出端子151與巧4之間的電阻為從電阻101到電阻IOln 與NMOS晶體管102n+l的導(dǎo)通電阻的串聯(lián)。在輸出端子151與IM之間連接了電路或外部設(shè)備時(shí)，恒流電路111和112流出與在輸出端子151與154之間流過的電流I大致相同的電流I。電阻101 IOln與電阻 113彼此具有相同的電阻值R。匪OS晶體管102 102n+l與匪OS晶體管104彼此為相同的尺寸。放大器110的反相輸入端子的電壓由恒流電路112的電流I和電阻113的電阻值 R決定，為電壓IXR。關(guān)于放大器110的同相輸入端子的電壓，通過放大器110的輸出對(duì) NMOS晶體管114進(jìn)行控制，使得該同相輸入端子的電壓與反相輸入端子的電壓相同，因此為電壓IXR。S卩，NMOS晶體管104工作在非飽和區(qū)，其導(dǎo)通電阻的值被控制為與電阻113 相同的電阻值R。放大器110的輸出端子被連接到反相器103 103n+l的電源端子，因此，反相器 103 103n+l的Hi輸出的電壓為IXR。匪OS晶體管102 10&ι與NMOS晶體管114尺寸相同，因此在反相器103 103n+l的輸出為Hi時(shí)，NMOS晶體管102 102η以非飽和方式工作，且它們的導(dǎo)通電阻的值被控制為電阻值R。由此，例如當(dāng)寄存器電路115的輸出端子130為L(zhǎng)o時(shí)，輸出端子151與IM之間的電阻值為NMOS晶體管102的導(dǎo)通電阻的電阻值R。并且，例如當(dāng)寄存器電路115的輸出端子130a為L(zhǎng)o時(shí)，輸出端子151與154之間的電阻值為電阻101與NMOS晶體管10 的導(dǎo)通電阻的串聯(lián)電阻值2R。如以上所說明的那樣，在本實(shí)施方式的可變電阻電路180中，作為微調(diào)開關(guān)的 NMOS晶體管的導(dǎo)通電阻也被設(shè)為電阻值R而使用。由此，不會(huì)像現(xiàn)有的可變電阻電路那樣因NMOS晶體管的導(dǎo)通電阻而產(chǎn)生誤差，從而能夠準(zhǔn)確地控制電阻值。此外，NMOS晶體管的導(dǎo)通電阻由恒流電路的電流和電阻控制，因此能夠降低電源電壓依賴性和溫度依賴性。此外，不需要減小導(dǎo)通電阻，因此能夠減小布局面積。圖2是示出第2實(shí)施方式的可變電阻電路的電路圖?？勺冸娮桦娐酚^0是與現(xiàn)有例的電阻303 305及微調(diào)電路351相當(dāng)?shù)碾娐?。?實(shí)施方式的可變電阻電路280具有 構(gòu)成電阻電路的電阻101 101η、作為基準(zhǔn)電阻的電阻113、反相器103 103n+l、PM0S晶體管201 201n+l和204、切換開關(guān)116 120、放大器110、恒流電路111、112以及寄存器電路115。放大器110的同相輸入端子與恒流電路111及PMOS晶體管204的漏極連接，反相輸入端子與恒流電路112及電阻113的一個(gè)端子連接，輸出端與PMOS晶體管204的柵極連接。電阻113的另一個(gè)端子與VDD端子152連接。PMOS晶體管204的源極與VDD端子152 連接。電阻101 IOln這η個(gè)電阻串聯(lián)連接，其一端與輸出端子251連接，另一端與PMOS 晶體管201η+1的漏極連接。PMOS晶體管201η+1的柵極與反相器103η+1的輸出連接，源極與輸出端子252連接。PMOS晶體管201η的柵極與反相器103η的輸出端連接，漏極與電阻IOln和電阻IOln-I之間的連接點(diǎn)連接，源極與輸出端子252連接。PMOS晶體管201η_1 的柵極與反相器103η-1的輸出端連接，漏極與電阻IOln-I的另一端連接，源極與輸出端子 252連接。PMOS晶體管201a的柵極與反相器103a的輸出端連接，漏極與電阻101和電阻 IOla之間的連接點(diǎn)連接，源極與輸出端子252連接。PMOS晶體管201的柵極與反相器103 的輸出端連接，漏極與輸出端子251連接，源極與輸出端子252連接。寄存器電路115被輸入切換開關(guān)116 120的輸出信號(hào)，輸出端子130與反相器103的輸入端子連接，輸出端子 130a與反相器103a的輸入端子連接，輸出端子130n_l與反相器103n_l的輸入端子連接， 輸出端子130η與反相器103η的輸入端子連接，輸出端子130η+1與反相器103η+1的輸入端子連接。反相器103 103η+1的VSS端子與放大器110的輸出連接。輸出端子252與 VDD端子152連接。即，第2實(shí)施方式的可變電阻電路以VDD端子152的電壓為基準(zhǔn)進(jìn)行工作。接著，對(duì)如上構(gòu)成的第2實(shí)施方式的可變電阻電路觀0的動(dòng)作進(jìn)行說明。切換開關(guān)116 120根據(jù)與期望電阻值對(duì)應(yīng)的外部信號(hào)進(jìn)行切換，將該信號(hào)輸出到寄存器電路115。寄存器電路115根據(jù)所輸入的信號(hào)確定輸出端子130 130η+1的信號(hào)。當(dāng)從寄存器電路115的輸出端子130輸出Hi時(shí)，反相器103的輸出為L(zhǎng)o，PM0S晶體管201導(dǎo)通。當(dāng)從寄存器電路115的輸出端子130輸出Lo時(shí)，反相器103的輸出為Hi， PMOS晶體管201截止。其他輸出端子與PMOS晶體管之間的關(guān)系也是如此。例如，當(dāng)從輸出端子130輸出Hi、且從其他所有輸出端子輸出Lo時(shí)，僅PMOS晶體管201導(dǎo)通，因此輸出端子252與251之間的電阻為PMOS晶體管201的導(dǎo)通電阻。此外，例如當(dāng)從輸出端子130a輸出Hi、且從其他所有輸出端子輸出Lo時(shí)，僅PMOS晶體管201a導(dǎo)通，因此，輸出端子252與251之間的電阻為電阻101與PMOS晶體管201a 的導(dǎo)通電阻的串聯(lián)。此外，例如當(dāng)從輸出端子130η輸出Hi、且從其他所有輸出端子輸出Lo時(shí)，僅PMOS 晶體管201η導(dǎo)通，因此，輸出端子252與251之間的電阻為從電阻101到電阻IOln-I與 PMOS晶體管201η的導(dǎo)通電阻的串聯(lián)。此外，例如當(dāng)從輸出端子130η+1輸出Hi、且從其他所有輸出端子輸出Lo時(shí)，僅 PMOS晶體管201n+l導(dǎo)通，因此，輸出端子252與251之間的電阻為從電阻101到電阻IOln 與PMOS晶體管201n+l的導(dǎo)通電阻的串聯(lián)。在輸出端子252與251之間連接了電路或外部設(shè)備時(shí)，恒流電路111和112流出與在輸出端子252與251之間流過的電流I大致相同的電流I。電阻101 IOln與電阻 113彼此具有相同的電阻值R。PMOS晶體管201 201n+l與PMOS晶體管204彼此為相同的尺寸。放大器110的反相輸入端子的電壓由恒流電路112的電流I和電阻113的電阻值 R決定，以VDD端子為基準(zhǔn)而成為電壓-I XR0關(guān)于放大器110的同相輸入端子的電壓，通過放大器110的輸出對(duì)PMOS晶體管204進(jìn)行控制，使得該同相輸入端子的電壓與反相輸入端子的電壓相同，因此為電壓-IXR。S卩，PMOS晶體管204工作在非飽和區(qū)，其導(dǎo)通電阻的值被控制為與電阻113相同的電阻值R。放大器110的輸出端子連接到反相器103 103n+l的VSS端子，因此，反相器 103 103n+l的Lo輸出的電壓為-IXR。PMOS晶體管201 201n+l與PMOS晶體管204 尺寸相同，因此，在反相器103 103n+l的輸出為L(zhǎng)o時(shí)，PMOS晶體管201 201n+l以非飽和方式工作且它們的導(dǎo)通電阻的值被控制為電阻值R。由此，例如當(dāng)寄存器電路115的輸出端子130為Hi時(shí)，輸出端子251與252之間的電阻值為PMOS晶體管201的導(dǎo)通電阻的電阻值R。此外，例如當(dāng)寄存器電路115的輸出端子130a為Hi時(shí)，輸出端子251與252之間的電阻值為電阻101與PMOS晶體管201a的導(dǎo)通電阻的串聯(lián)電阻值2R。如以上所說明的那樣，在本實(shí)施方式的可變電阻電路觀0中，作為微調(diào)開關(guān)的 PMOS晶體管的導(dǎo)通電阻也被設(shè)為電阻值R而使用。由此，不會(huì)像現(xiàn)有的可變電阻電路那樣因PMOS晶體管的導(dǎo)通電阻而產(chǎn)生誤差，從而能夠準(zhǔn)確地控制電阻值。此外，PMOS晶體管的導(dǎo)通電阻由恒流電路的電流和電阻控制，因此，能夠降低電源電壓依賴性和溫度依賴性。而且，不需要減小導(dǎo)通電阻，因此能夠減小布局面積。以上說明了將作為微調(diào)開關(guān)的MOS晶體管的導(dǎo)通電阻設(shè)為與構(gòu)成電阻電路的電阻相同的電阻值的方式，但不限于此，也可以為其2倍或1/2等的電阻值。圖4是示出具有第1實(shí)施方式的可變電阻電路的半導(dǎo)體集成電路的電路圖。圖4 的半導(dǎo)體集成電路具有放大器301、電阻302以及可變電阻電路180，從而構(gòu)成恒壓電路。放大器301的同相輸入端子與Vref端子連接。電阻302的一個(gè)端子與放大器301 的輸出端及VR端子連接，另一個(gè)端子與放大器301的反相輸入端子及可變電阻電路180的輸出端子151連接?？勺冸娮桦娐?80的輸出端子154與VSS端子153連接。如上所述，通過在恒壓電路中采用本發(fā)明的可變電阻電路，能夠得到微調(diào)精度良好的輸出電壓，能夠降低電源電壓依賴性和溫度依賴性，減小布局面積。
此外，即使如圖5所示，使用可變電阻電路280構(gòu)成恒壓電路，也同樣能夠得到精度良好的輸出電壓。另外，作為具有可變電阻電路的半導(dǎo)體集成電路的一例，對(duì)恒壓電路進(jìn)行了說明， 不過，對(duì)于具有電阻電路的任何半導(dǎo)體集成電路而言，只要使用了本發(fā)明的可變電阻電路， 即可得到相同的效果。
權(quán)利要求
1.一種具有可變電阻電路的半導(dǎo)體集成電路，其特征在于，具有 電阻電路，其串聯(lián)連接有多個(gè)電阻；選擇電路，其具有選擇所述多個(gè)電阻的串聯(lián)連接數(shù)量的多個(gè)開關(guān)元件；以及控制電路，其控制所述開關(guān)元件的導(dǎo)通電阻值，所述控制電路控制為，使得所述開關(guān)元件的導(dǎo)通電阻值與所述電阻電路的電阻的電阻值成為預(yù)定比例。
2.根據(jù)權(quán)利要求1所述的具有可變電阻電路的半導(dǎo)體集成電路，其特征在于，所述控制電路具有與所述電阻電路的電阻相同特性的基準(zhǔn)電阻，根據(jù)所述基準(zhǔn)電阻的電阻值控制所述開關(guān)元件的導(dǎo)通電阻值。
3.根據(jù)權(quán)利要求2所述的具有可變電阻電路的半導(dǎo)體集成電路，其特征在于， 所述開關(guān)元件為MOS晶體管，所述控制電路為如下結(jié)構(gòu)具有與所述開關(guān)元件相同導(dǎo)電型的基準(zhǔn)用MOS晶體管，控制所述基準(zhǔn)用MOS晶體管的柵極電壓，使得所述基準(zhǔn)用MOS晶體管的導(dǎo)通電阻值與所述基準(zhǔn)電阻的電阻值成為期望比例，所述控制電路將所述基準(zhǔn)用MOS晶體管的柵極電壓提供給所述開關(guān)元件的MOS晶體管的柵極。
4.根據(jù)權(quán)利要求3所述的具有可變電阻電路的半導(dǎo)體集成電路，其特征在于， 所述控制電路具有串聯(lián)連接的第1電流源與所述基準(zhǔn)電阻；串聯(lián)連接的第2電流源與所述基準(zhǔn)用MOS晶體管；以及放大器，其輸入所述基準(zhǔn)電阻的電壓和所述基準(zhǔn)用MOS晶體管的電壓，通過輸出電壓控制所述基準(zhǔn)用MOS晶體管的柵極，并且，所述控制電路將所述放大器的輸出電壓提供給所述開關(guān)元件的MOS晶體管的柵極。
全文摘要
本發(fā)明提供一種具有可變電阻電路的半導(dǎo)體集成電路，其不會(huì)因微調(diào)用的開關(guān)元件的導(dǎo)通電阻而在電阻值中產(chǎn)生誤差，且不存在電源電壓依賴性和溫度依賴性，布局面積小。作為解決手段，采用了如下結(jié)構(gòu)，即，具有電阻電路，其串聯(lián)連接有多個(gè)電阻；選擇電路，其具有選擇多個(gè)電阻的串聯(lián)連接數(shù)量的多個(gè)開關(guān)元件；以及控制電路，其控制開關(guān)元件的導(dǎo)通電阻值，其中，控制電路控制為，使得開關(guān)元件的導(dǎo)通電阻值與電阻電路的電阻的電阻值成為預(yù)定比例。
文檔編號(hào)H03K19/08GK102332908SQ20111015379
公開日2012年1月25日 申請(qǐng)日期2011年6月9日 優(yōu)先權(quán)日2010年6月10日
發(fā)明者宇都宮文靖 申請(qǐng)人:精工電子有限公司