專(zhuān)利名稱：半導(dǎo)體器件及其工作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括具有有機(jī)化合物層的存儲(chǔ)區(qū)域的半導(dǎo)體器件及其動(dòng)作方法。
背景技術(shù)：
具有無(wú)線通信功能的半導(dǎo)體器件，具體地說(shuō)，無(wú)線芯片被期待得到廣闊的市場(chǎng)。根據(jù)其用途，這種無(wú)線芯片可稱為ID標(biāo)簽、IC標(biāo)簽、IC芯片、RF(射頻)標(biāo)簽、無(wú)線標(biāo)簽、電子標(biāo)簽、RFID (射頻識(shí)別)。無(wú)線芯片的結(jié)構(gòu)包括接口、存儲(chǔ)器、控制部等。作為存儲(chǔ)器，使用能夠?qū)懭爰白x出的隨機(jī)存取存儲(chǔ)器(以下記為RAM)、讀出專(zhuān)用的只讀存儲(chǔ)器(以下記為ROM)，并根據(jù)目的分別使用。具體地說(shuō)，每個(gè)特定的應(yīng)用軟件分別具備存儲(chǔ)區(qū)域，并且每個(gè)應(yīng)用軟件及每個(gè)目錄分別管理存取權(quán)。為了管理存取權(quán)，無(wú)線芯片具有核對(duì)單元和控制單元，其中，核對(duì)單元按照應(yīng)用軟件的密碼進(jìn)行比較核對(duì)，而控制單元根據(jù)核對(duì)單元所進(jìn)行的比較核對(duì)的結(jié)果給用戶賦予對(duì)于密碼一致的應(yīng)用軟件的存取權(quán)(參照專(zhuān)利文件1)。這種無(wú)線芯片是使用硅片而形成的，并且，在半導(dǎo)體襯底的電路一面形成有存儲(chǔ)電路、運(yùn)算電路等的集成電路(參照專(zhuān)利文件2)。對(duì)安裝有這種無(wú)線芯片的卡(所謂的IC卡)和磁卡進(jìn)行比較，IC卡具有如下優(yōu)點(diǎn)大存儲(chǔ)容量；可以具備運(yùn)算功能；高認(rèn)證性；竄改極為困難。因此，地方政府等也采用IC 卡，其對(duì)管理個(gè)人信息很合適。專(zhuān)利文件1日本專(zhuān)利申請(qǐng)?zhí)亻_(kāi)2003-16418號(hào)公報(bào)專(zhuān)利文件2日本專(zhuān)利申請(qǐng)?zhí)亻_(kāi)2000-111 號(hào)公報(bào)像微處理器或半導(dǎo)體存儲(chǔ)器那樣，無(wú)線芯片是使用昂貴的硅片而制造的。因此， 對(duì)芯片單價(jià)的降低自然就有一定的限制。特別是，無(wú)線芯片所需要的存儲(chǔ)區(qū)域在芯片中占有很大的面積，因此，為了降低芯片單價(jià)，需要縮小存儲(chǔ)區(qū)域所占有的面積而不改變存儲(chǔ)容量。另外，即使實(shí)現(xiàn)小片化，現(xiàn)有的無(wú)線芯片也使用硅作為結(jié)構(gòu)體。因此，例如當(dāng)用作 IC標(biāo)簽時(shí)，不適合貼在具有曲面形狀的商品的基體上。雖然也有對(duì)硅片本身進(jìn)行研磨拋光來(lái)實(shí)現(xiàn)薄片化的方法，但是為了進(jìn)行這種處理而增加了步驟數(shù)，因此對(duì)低成本化存在著矛盾。即使實(shí)現(xiàn)薄片化，也有如下憂慮在采用附著于商品來(lái)使用的IC標(biāo)簽的情況下，如果將無(wú)線芯片貼在薄紙片上，就在商品的表面上產(chǎn)生起因于無(wú)線芯片的突起，因此會(huì)影響到美觀，或者，會(huì)強(qiáng)調(diào)成為竄改的對(duì)象的芯片的存在。再者，在現(xiàn)有技術(shù)中，需要在無(wú)線芯片內(nèi)的ROM中存儲(chǔ)識(shí)別信息，以識(shí)別各個(gè)無(wú)線芯片，因此，增加了布線連接步驟，導(dǎo)致了產(chǎn)率的降低。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明旨在謀求具有無(wú)線通信功能的半導(dǎo)體器件的薄型化或小型化的同時(shí)，還謀求成本的降低。鑒于上述問(wèn)題，本發(fā)明的特征在于，使由薄膜構(gòu)成的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器基于無(wú)線信號(hào)動(dòng)作。利用基于無(wú)線信號(hào)而產(chǎn)生的指定地址的信號(hào)(以下記為地址信號(hào)) 選擇構(gòu)成有機(jī)存儲(chǔ)器的各位線及字線，并且對(duì)被選擇的部分的存儲(chǔ)元件施加電壓。像這樣， 進(jìn)行寫(xiě)入。讀出是利用產(chǎn)生的時(shí)鐘信號(hào)等來(lái)進(jìn)行的。此外，在有機(jī)存儲(chǔ)器中形成有多個(gè)存儲(chǔ)元件，該存儲(chǔ)元件具備夾在一對(duì)電極之間的有機(jī)化合物層。在存儲(chǔ)元件所具有的電極中分別設(shè)置有開(kāi)關(guān)元件，根據(jù)本發(fā)明的無(wú)線芯片具有所謂的有源型有機(jī)存儲(chǔ)器。有機(jī)化合物層是指包含有機(jī)材料的層，并可以是層疊了具有不同功能的層的結(jié)構(gòu)或單層結(jié)構(gòu)。這種存儲(chǔ)器和構(gòu)成無(wú)線芯片的電路等可以形成在同一襯底上。因此，可以將存儲(chǔ)器設(shè)置在無(wú)線芯片中而不增加制造步驟或制造成本。以下表示本發(fā)明的具體例子。本發(fā)明的一個(gè)方式是一種半導(dǎo)體器件的動(dòng)作方法，其特征在于，該半導(dǎo)體器件包括具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域；與有機(jī)存儲(chǔ)器連接且輸入讀出信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入寫(xiě)入信號(hào)的布線；以及，與有機(jī)存儲(chǔ)器連接且輸入時(shí)鐘信號(hào)的布線，其中，從無(wú)線信號(hào)輸入部輸入讀出信號(hào)，從外部信號(hào)輸入部輸入寫(xiě)入信號(hào)，在復(fù)位期間中使讀出信號(hào)及寫(xiě)入信號(hào)成為HIGH的信號(hào)(以下記為HIGH)。此外，一般，HIGH的信號(hào)會(huì)記為HIGH、 HIGH電平、H電平等。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件的動(dòng)作方法，其特征在于，該半導(dǎo)體器件包括具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域；與有機(jī)存儲(chǔ)器連接且輸入讀出信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入寫(xiě)入信號(hào)的布線；以及，與有機(jī)存儲(chǔ)器連接且輸入時(shí)鐘信號(hào)的布線，其中， 從無(wú)線信號(hào)輸入部輸入讀出信號(hào)，從外部信號(hào)輸入部輸入寫(xiě)入信號(hào)，在寫(xiě)入期間中使讀出信號(hào)成為HIGH并使寫(xiě)入信號(hào)成為L(zhǎng)OW的信號(hào)(以下記為L(zhǎng)OW)，以在有機(jī)存儲(chǔ)器中進(jìn)行數(shù)據(jù)寫(xiě)入。此外，一般，LOff的信號(hào)會(huì)記為L(zhǎng)OW、LOW電平、L電平等。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件的動(dòng)作方法，其特征在于，該半導(dǎo)體器件包括具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域；與有機(jī)存儲(chǔ)器連接且輸入讀出信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入寫(xiě)入信號(hào)的布線；以及，與有機(jī)存儲(chǔ)器連接且輸入時(shí)鐘信號(hào)的布線，其中， 在讀出信號(hào)成為L(zhǎng)OW時(shí)從有機(jī)存儲(chǔ)器中讀出數(shù)據(jù)，而與寫(xiě)入信號(hào)的狀態(tài)無(wú)關(guān)。在本發(fā)明中，復(fù)位期間是指地址信號(hào)的產(chǎn)生被復(fù)位的期間。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件的動(dòng)作方法，其特征在于，該半導(dǎo)體器件包括無(wú)線信號(hào)輸入部(以下記為RF(Radic) Frequency)輸入部)；具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域；與有機(jī)存儲(chǔ)器連接且輸入讀出信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入寫(xiě)入信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入時(shí)鐘信號(hào)的布線；以及，與有機(jī)存儲(chǔ)器連接的二極管，其中， 使用二極管遮斷外部信號(hào)來(lái)向有機(jī)存儲(chǔ)器中寫(xiě)入數(shù)據(jù)，在將有機(jī)存儲(chǔ)器的寫(xiě)入電源電位固定于從RF輸入部供給的兩種電源電位中的高電位側(cè)電源電位的同時(shí)讀出有機(jī)存儲(chǔ)器的數(shù)據(jù)。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件的動(dòng)作方法，其特征在于，該半導(dǎo)體器件包括RF輸入部；具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域；與有機(jī)存儲(chǔ)器連接且輸入讀出信號(hào)的布線； 與有機(jī)存儲(chǔ)器連接且輸入寫(xiě)入信號(hào)的布線；與有機(jī)存儲(chǔ)器連接且輸入時(shí)鐘信號(hào)的布線；以及，與有機(jī)存儲(chǔ)器連接的電阻器，其中，使用電阻器遮斷外部信號(hào)來(lái)向有機(jī)存儲(chǔ)器中寫(xiě)入數(shù)據(jù)，在將有機(jī)存儲(chǔ)器的寫(xiě)入電源電位固定于從RF輸入部供給的高電位側(cè)電源電位的同時(shí)讀出有機(jī)存儲(chǔ)器的數(shù)據(jù)。在本發(fā)明中，電阻器被包括在上拉電路中。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件，其特征在于，包括RF輸入部；邏輯電路部；外部信號(hào)輸入部；以及，具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域，其中，RF輸入部具有對(duì)從天線接收的電波進(jìn)行整流來(lái)產(chǎn)生電源電位的功能、以及對(duì)從天線接收的電波進(jìn)行分頻來(lái)產(chǎn)生時(shí)鐘信號(hào)的功能，存儲(chǔ)區(qū)域包括具有二極管的調(diào)整電路部，邏輯電路部所具有的高電位側(cè)電源電位用端子和存儲(chǔ)區(qū)域所具有的寫(xiě)入電源電位(也記為VDDH)用端子通過(guò)二極管連接。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件，其特征在于，包括RF輸入部；邏輯電路部；外部信號(hào)輸入部；以及，具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域，其中，RF輸入部具有對(duì)從天線接收的電波進(jìn)行整流來(lái)產(chǎn)生電源電位的功能、以及對(duì)從天線接收的電波進(jìn)行分頻來(lái)產(chǎn)生時(shí)鐘信號(hào)的功能，存儲(chǔ)區(qū)域包括具有多個(gè)電阻器的調(diào)整電路部，邏輯電路部所具有的時(shí)鐘信號(hào)用端子和邏輯電路部通過(guò)任何一個(gè)電阻器連接。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件，其特征在于，包括RF輸入部；邏輯電路部；外部信號(hào)輸入部；以及，具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域，其中，RF輸入部具有對(duì)從天線接收的電波進(jìn)行整流來(lái)產(chǎn)生電源電位的功能、以及對(duì)從天線接收的電波進(jìn)行分頻來(lái)產(chǎn)生時(shí)鐘信號(hào)的功能，存儲(chǔ)區(qū)域包括具有多個(gè)電阻器或二極管的調(diào)整電路部，邏輯電路部所具有的時(shí)鐘信號(hào)用端子和邏輯電路部通過(guò)任何一個(gè)電阻器連接，邏輯電路部所具有的高電位側(cè)電源電位用端子和存儲(chǔ)區(qū)域所具有的VDDH用端子通過(guò)二極管連接。本發(fā)明的另一個(gè)方式是一種半導(dǎo)體器件，其特征在于，包括RF輸入部；邏輯電路部；外部信號(hào)輸入部；以及，具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域，其中，RF輸入部具有對(duì)從天線接收的電波進(jìn)行整流來(lái)產(chǎn)生電源電位的功能、以及對(duì)從天線接收的電波進(jìn)行分頻來(lái)產(chǎn)生時(shí)鐘信號(hào)的功能，邏輯電路部具有高電位側(cè)電源電位用端子、低電位側(cè)電源電位用端子、時(shí)鐘信號(hào)用端子，外部信號(hào)輸入部具有信號(hào)輸出用焊盤(pán)、寫(xiě)入信號(hào)輸入用焊盤(pán)、讀出信號(hào)輸入用焊盤(pán)、時(shí)鐘信號(hào)用焊盤(pán)、接地電位用焊盤(pán)、高電位側(cè)電源電位用焊盤(pán)、寫(xiě)入電源電位用焊盤(pán)，有機(jī)存儲(chǔ)器具有有機(jī)化合物層，存儲(chǔ)區(qū)域包括具有多個(gè)電阻器或二極管的調(diào)整電路部，時(shí)鐘信號(hào)用端子和邏輯電路部通過(guò)任何一個(gè)電阻器連接，高電位側(cè)電源電位用端子和存儲(chǔ)區(qū)域所具有的VDDH用端子通過(guò)二極管連接。在本發(fā)明中，電阻器被包括在上拉電路中。在本發(fā)明中，有機(jī)存儲(chǔ)器具有多個(gè)存儲(chǔ)單元，該存儲(chǔ)單元分別具有有機(jī)化合物層和連接于有機(jī)化合物層的開(kāi)關(guān)元件。在本發(fā)明中，在設(shè)置到外部信號(hào)輸入部的寫(xiě)入信號(hào)輸入用焊盤(pán)、讀出信號(hào)輸入用焊盤(pán)、以及時(shí)鐘信號(hào)用焊盤(pán)和設(shè)置到存儲(chǔ)區(qū)域中的寫(xiě)入信號(hào)輸入用端子、讀出信號(hào)輸入用端子、以及時(shí)鐘信號(hào)用端子之間具有保護(hù)電路。根據(jù)本發(fā)明的動(dòng)作方法，對(duì)于使用通過(guò)焊盤(pán)以有線連接從外部輸入的寫(xiě)入信號(hào)進(jìn)行了寫(xiě)入的有機(jī)存儲(chǔ)器，可以使用基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的信號(hào)進(jìn)行讀出。另外，當(dāng)使用所述以有線連接從外部輸入的寫(xiě)入信號(hào)進(jìn)行動(dòng)作時(shí)，不會(huì)受到邏輯電路所產(chǎn)生的信號(hào)的影響，而當(dāng)使用基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的讀出信號(hào)進(jìn)行動(dòng)作時(shí)，不會(huì)受到外部輸入所帶來(lái)的影響。


圖IA和IB是表示本發(fā)明的無(wú)線芯片的電路圖；圖2A和2B是表示本發(fā)明的無(wú)線芯片的電路圖；圖3A和3B是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖4是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖5是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖6A和6B是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖7是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖8是本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的時(shí)序圖；圖9A和9B是表示本發(fā)明的無(wú)線芯片的俯視圖；圖10是表示本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)器的電路圖；圖11是表示本發(fā)明的無(wú)線芯片所具有的有機(jī)存儲(chǔ)單元的電路圖；圖12A至12D是表示本發(fā)明的無(wú)線芯片的制造步驟的圖；圖13A至13C是表示本發(fā)明的無(wú)線芯片的制造步驟的圖；圖14A和14B是表示本發(fā)明的無(wú)線芯片的制造步驟的圖；圖15A至15C是表示安裝在本發(fā)明的無(wú)線芯片中的天線的圖；圖16A和16B是表示安裝有本發(fā)明的天線的無(wú)線芯片的圖。
具體實(shí)施例方式以下參照

本發(fā)明的實(shí)施方式。注意，本發(fā)明可以變換為各種不同的方式來(lái)實(shí)施，本領(lǐng)域人員可以很容易地理解一個(gè)事實(shí)就是其方式和詳細(xì)內(nèi)容可以被變換為各種各樣的形式，而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定在實(shí)施方式所記載的內(nèi)容中。此外，在用于說(shuō)明實(shí)施方式的所有附圖中，使用同一符號(hào)表示同一部分或具有同樣功能的部分，省略其重復(fù)說(shuō)明。實(shí)施方式1在本實(shí)施方式中，說(shuō)明無(wú)線芯片的結(jié)構(gòu)。如圖IA所示，無(wú)線芯片具有RF輸入部401、邏輯電路部402、外部信號(hào)輸入部 403、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404、調(diào)整電路部405。從RF輸入部401供給兩種電源電位。RF輸入部401具有在該兩種電源電位中的高電位側(cè)電源電位(VDD)用端子、以及低電位側(cè)電源電位用端子。另外，RF輸入部401還具有時(shí)鐘信號(hào)(CLK)用端子。在本實(shí)施方式中，使用接地電位(GND)作為低電位側(cè)電源電位。RF輸入部401對(duì)從天線(未圖示)接收的電波進(jìn)行整流來(lái)產(chǎn)生VDD，并對(duì)接收的電波進(jìn)行分頻來(lái)產(chǎn)生CLK。除了上述以外，RF輸入部401可以具有電源電路、時(shí)鐘產(chǎn)生器、 解調(diào)電路、調(diào)制電路。電源電路具有整流電路和保持電容器，并可以產(chǎn)生電源電壓。解調(diào)電路具有LPF(低通濾波器)，并可以從無(wú)線信號(hào)中抽出數(shù)據(jù)。調(diào)制電路可以以曼徹斯特方式將數(shù)據(jù)重疊于無(wú)線信號(hào)。邏輯電路部402連接于上述高電位側(cè)電源電位(VDD)及接地電位(GND)，并且輸入上述時(shí)鐘信號(hào)。除了上述以外，邏輯電路部402可以具有控制器或CPU?？刂破骶哂袩o(wú)線通信用接口、時(shí)鐘控制電路、控制寄存器、接收數(shù)據(jù)用寄存器、發(fā)送數(shù)據(jù)用寄存器、或CPU用接口等。解調(diào)電路及調(diào)制電路可以通過(guò)無(wú)線通信用接口與控制寄存器、接收數(shù)據(jù)寄存器、發(fā)送數(shù)據(jù)寄存器交換信號(hào)。時(shí)鐘產(chǎn)生器被時(shí)鐘控制電路控制，而時(shí)鐘控制電路基于控制寄存器動(dòng)作?？刂萍拇嫫鳌⒔邮諗?shù)據(jù)寄存器及發(fā)送數(shù)據(jù)寄存器可以通過(guò)CPU用接口與CPU交換信號(hào)。

外部信號(hào)輸入部403設(shè)置有多個(gè)焊盤(pán)，例如，具有信號(hào)輸出(DATA0UT)用焊盤(pán)、寫(xiě)入信號(hào)(WEB)輸入用焊盤(pán)、讀出信號(hào)(REB)輸入用焊盤(pán)、時(shí)鐘信號(hào)(CLK)用焊盤(pán)、接地電位 (GND)用焊盤(pán)、高電位側(cè)電源電位(VDD)用焊盤(pán)、寫(xiě)入電源電位(VDDH)用焊盤(pán)。具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404設(shè)置有通過(guò)VDDH用焊盤(pán)輸入電位的VDDH用端子、通過(guò)VDD用焊盤(pán)輸入電位的VDD用端子、通過(guò)GND用焊盤(pán)輸入電位的GND用端子、通過(guò) CLK用焊盤(pán)輸入信號(hào)的CLK用端子、通過(guò)REB用焊盤(pán)輸入信號(hào)的REB用端子、以及通過(guò)TOB 用焊盤(pán)輸入信號(hào)的WEB用端子。存儲(chǔ)區(qū)域404還形成有ROM或RAM作為存儲(chǔ)元件。并且， ROM或RAM可以通過(guò)CPU用接口與控制寄存器、接收數(shù)據(jù)寄存器、發(fā)送數(shù)據(jù)寄存器交換數(shù)據(jù)。存儲(chǔ)區(qū)域404設(shè)置有用于調(diào)整ROM或RAM的調(diào)整電路部405。調(diào)整電路部405具有多個(gè)電阻器。存儲(chǔ)區(qū)域404的CLK用端子通過(guò)所述電阻器中的任何一個(gè)連接于邏輯電路部402。另外，存儲(chǔ)區(qū)域404的REB用端子通過(guò)所述電阻器中的任何另一個(gè)連接于邏輯電路部402。這種調(diào)整電路部405在使用通過(guò)外部信號(hào)輸入部403輸入的外部信號(hào)在存儲(chǔ)區(qū)域404中寫(xiě)入數(shù)據(jù)或讀出數(shù)據(jù)時(shí)進(jìn)行調(diào)整，以不使不需要的控制信號(hào)從邏輯電路部402輸入到存儲(chǔ)區(qū)域404。在本發(fā)明的無(wú)線芯片的結(jié)構(gòu)中，設(shè)置在外部信號(hào)輸入部403中的多個(gè)焊盤(pán)(以下記為焊盤(pán)區(qū)域)和存儲(chǔ)區(qū)域404之間的距離為500μπι至Imm(包括500μπι和Imm)，優(yōu)選為750 μ m至Imm (包括750 μ m和Imm)。如果設(shè)置焊盤(pán)區(qū)域和存儲(chǔ)區(qū)域404并使它們以所述距離彼此離開(kāi)，就得到在焊盤(pán)區(qū)域的下方?jīng)]有存儲(chǔ)區(qū)域404的結(jié)構(gòu)。結(jié)果，可以進(jìn)行數(shù)據(jù)寫(xiě)入，而不受到當(dāng)壓接天線時(shí)的應(yīng)力的影響。更優(yōu)選地，在焊盤(pán)區(qū)域的下方?jīng)]設(shè)有電路等。 這是因?yàn)殡娐返炔皇艿疆?dāng)壓接天線時(shí)的應(yīng)力的影響的緣故。此外，由于使用硅片而形成的現(xiàn)有無(wú)線芯片具有一定程度的硬度，所以即使在朝下?tīng)顟B(tài)下將壓力施加到形成有元件的地方，也可以與天線連接。但是，在本發(fā)明中，使用薄膜來(lái)形成，因此如果采用現(xiàn)有的結(jié)構(gòu)，就有因壓接天線時(shí)的應(yīng)力而損壞存儲(chǔ)器等的元件的憂慮。因此，本發(fā)明采用了如下結(jié)構(gòu)在焊盤(pán)區(qū)域的下方不形成存儲(chǔ)區(qū)域或電路，以可以壓接天線而不損壞存儲(chǔ)區(qū)域或電路。電阻器407被包括在上拉電路中，并用作調(diào)整電路。調(diào)整電路部405在存儲(chǔ)區(qū)域 404中寫(xiě)入數(shù)據(jù)時(shí)進(jìn)行調(diào)整，以不使不需要的控制信號(hào)從邏輯電路部402輸入到存儲(chǔ)區(qū)域 404。與此同樣，電阻器407也在存儲(chǔ)區(qū)域404中寫(xiě)入數(shù)據(jù)時(shí)進(jìn)行調(diào)整，以不使信號(hào)從邏輯電路部402輸入到存儲(chǔ)區(qū)域404。當(dāng)將數(shù)據(jù)寫(xiě)入到存儲(chǔ)區(qū)域404時(shí)，輸入到外部信號(hào)輸入部 403的VDDH用焊盤(pán)的電位高于輸入到外部信號(hào)輸入部403的VDD用焊盤(pán)的電位，因此二極管406成為截止?fàn)顟B(tài)，而當(dāng)從存儲(chǔ)區(qū)域404讀出數(shù)據(jù)時(shí)，將輸入到存儲(chǔ)區(qū)域404的VDDH用端子的電位固定于從RF輸入部401施加的VDD，并使它穩(wěn)定?？梢允褂眠M(jìn)行二極管連接的薄膜晶體管來(lái)形成二極管406。例如，可以使用對(duì)ρ溝道型薄膜晶體管進(jìn)行了二極管連接的元件。 另外，RF輸入部401的高電位側(cè)電源電位(VDD)用端子通過(guò)二極管406連接于存儲(chǔ)區(qū)域404的VDDH用端子。像這樣，通過(guò)二極管進(jìn)行連接，由此可以防止當(dāng)在存儲(chǔ)區(qū)域404 中進(jìn)行寫(xiě)入時(shí)與高電位側(cè)電源電位(VDD)用焊盤(pán)連接的外部電源電路和連接于VDDH用焊盤(pán)的外部電源電路形成短路。 在這種無(wú)線芯片中，連接有天線，并且諧振電路由所述天線和諧振電容器構(gòu)成。并且，可以通過(guò)天線以無(wú)線通信獲得信號(hào)或電力。另外，在如上所述的能夠非接觸數(shù)據(jù)輸入及輸出的無(wú)線芯片中的信號(hào)傳輸方式可以采用電磁耦合方式、電磁感應(yīng)方式或微波方式等。只要實(shí)施者根據(jù)使用用途適當(dāng)?shù)剡x擇傳輸方式，并根據(jù)傳輸方式設(shè)置最合適的天線，即可。并且，從外部信號(hào)輸入部403輸入的電壓及信號(hào)輸入到存儲(chǔ)區(qū)域404，數(shù)據(jù)(信息)寫(xiě)入到存儲(chǔ)區(qū)域404。RF輸入部401利用天線接收交流信號(hào)，并將信號(hào)及電壓輸入到邏輯電路部402。信號(hào)通過(guò)邏輯電路部402成為控制信號(hào)，將控制信號(hào)輸入到存儲(chǔ)區(qū)域404， 來(lái)從存儲(chǔ)區(qū)域404讀出被寫(xiě)入的數(shù)據(jù)。在本發(fā)明的無(wú)線芯片的結(jié)構(gòu)中，當(dāng)將數(shù)據(jù)寫(xiě)入到存儲(chǔ)區(qū)域404時(shí)，將來(lái)自外部信號(hào)輸入部403的VDDH用焊盤(pán)的電位提供給存儲(chǔ)區(qū)域404的VDDH用端子，而當(dāng)根據(jù)來(lái)自天線的信號(hào)從存儲(chǔ)區(qū)域404讀出數(shù)據(jù)時(shí)，可以使用二極管406將輸入到存儲(chǔ)區(qū)域404的VDDH 用端子的電位固定于從RF輸入部401供給的VDD，并使它穩(wěn)定。另外，如圖IB所示，也可以設(shè)置保護(hù)電路410。優(yōu)選將保護(hù)電路410設(shè)置在外部信號(hào)輸入部403附近。這是因?yàn)樵诤芏嗲闆r下在外部信號(hào)輸入部403中產(chǎn)生靜電的緣故。在本實(shí)施方式中，在WEB用焊盤(pán)、REB用焊盤(pán)、以及CLK用焊盤(pán)和TOB用端子、REB用端子、以及 CLK用端子之間設(shè)置保護(hù)電路410。保護(hù)電路410在各焊盤(pán)和各端子之間具有至少一個(gè)薄膜晶體管。此外，隨著薄膜晶體管的溝道長(zhǎng)度的增加，可以改善對(duì)靜電等的耐壓，因此是優(yōu)選的。根據(jù)本實(shí)施方式的電路及其動(dòng)作方法，對(duì)于根據(jù)通過(guò)焊盤(pán)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行了寫(xiě)入的有機(jī)存儲(chǔ)器，可以根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的信號(hào)進(jìn)行讀出。另外，在所述根據(jù)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行的動(dòng)作中，不會(huì)受到邏輯電路所產(chǎn)生的信號(hào)的影響。本發(fā)明的無(wú)線芯片是使用薄膜而形成的，因此，例如，即使將本發(fā)明的無(wú)線芯片貼到薄紙片上，也可以幾乎沒(méi)有凹凸地貼在紙片表面上，并不影響到美觀。另外，因?yàn)楸景l(fā)明的無(wú)線芯片是使用薄膜而形成的，因此也可以貼在具有曲面形狀的物品的表面上。實(shí)施方式2在本實(shí)施方式中，說(shuō)明上述實(shí)施方式所示的有機(jī)存儲(chǔ)器的動(dòng)作。圖3A是當(dāng)進(jìn)行寫(xiě)入時(shí)的時(shí)序圖，并表示REB、TOB、CLK的波形。此時(shí)，將CLK的周期設(shè)定為Ims左右。將Rm及TOB為HIGH狀態(tài)的時(shí)間記為復(fù)位期間。然后，在TOB成為 LOW狀態(tài)時(shí)，HIGH(I)就寫(xiě)入到有機(jī)存儲(chǔ)器。其次，當(dāng)在REB成為L(zhǎng)OW狀態(tài)的同時(shí)TOB成為 HIGH狀態(tài)時(shí)，在有機(jī)存儲(chǔ)器中不進(jìn)行寫(xiě)入。通過(guò)使這種期間連續(xù)重復(fù)，來(lái)向有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。圖:3B是當(dāng)進(jìn)行讀出時(shí)的時(shí)序圖，并表示REB、TOB、CLK的波形。此時(shí)，將CLK的周期設(shè)定為10μ s左右。將Rra及TOB為HIGH狀態(tài)的時(shí)間記為復(fù)位期間。然后，REB成為L(zhǎng)OW 狀態(tài)，成為讀出期間。像這樣，當(dāng)I^B及TOB都成為HIGH狀態(tài)時(shí)，電路不動(dòng)作，并且地址被復(fù)位。換言之， 在REB和TOB中的一方為L(zhǎng)OW狀態(tài)的情況下，每次CLK下降，地址就一個(gè)一個(gè)地移動(dòng)。另外，當(dāng)REB為HIGH狀態(tài)且TOB為L(zhǎng)OW狀態(tài)時(shí)，在對(duì)應(yīng)于此時(shí)的地址的存儲(chǔ)單元中進(jìn)行寫(xiě)入。另外，當(dāng)REB為L(zhǎng)OW狀態(tài)時(shí)，不管TOB的狀態(tài)如何讀出對(duì)應(yīng)于此時(shí)的地址的存儲(chǔ)單元的數(shù)據(jù)，并且從有機(jī)存儲(chǔ)器的輸出布線輸出結(jié)果。在寫(xiě)入期間中，當(dāng)不進(jìn)行對(duì)某個(gè)存儲(chǔ)單元的寫(xiě)入時(shí)，改變REB的值來(lái)進(jìn)行讀出。這是因?yàn)槿缦戮壒试诘刂沸盘?hào)產(chǎn)生電路的結(jié)構(gòu)上，不可跳過(guò)不進(jìn)行寫(xiě)入的地址來(lái)進(jìn)行寫(xiě)入。 此外，在讀出期間中的WEB可以為HIGH狀態(tài)或LOW狀態(tài)。其次，參照?qǐng)D4說(shuō)明用于以有線連接進(jìn)行寫(xiě)入動(dòng)作的時(shí)序圖。在圖4中，從上面起順序表示作為外部輸入的VDDH、VDD、CLK、REB、TOB的波形。各電壓值例示為如下VDDH為 10V ； VDD 為 3V ； CLK 為 OV 禾口 3V。具體地說(shuō)，將VDD、VDDH、GND、CLK、TOB = 0，REB = 1輸入到外部輸入引腳，以進(jìn)行外部輸入。VDD用作譯碼器的電源電位。VDDH用作寫(xiě)入電源電位。CLK用于產(chǎn)生地址信號(hào)。地址信號(hào)由AO至A5和各反相信號(hào)AOB至A5B構(gòu)成，起始值為如下A0 = Al = A2 =A3 = A4 = A5 = Ο,ΑΟΒ = AlB = A2B = A3B = A4B = A5B = 1。每次 CLK 下降，其值就變化。換言之，如果以信號(hào)組為(A0, Al，A2，A3，A4，A5)，則起始值為(0，0，0，0，0，0)。并且，每次 CLK 下降，就如下反復(fù)(1，0，0，0，0，0)、(0，1，0，0，0，0)、(1，1，0，0，0，0)、. . . (1,1, 1，1，1，1)、(0，0，0，0，0，0)。在譯碼器中，根據(jù)這種地址信號(hào)AO至A5、A0B至A5B選擇一個(gè)位線及一個(gè)字線，被選擇的位線和字線的電位被電平轉(zhuǎn)換器從VDD升壓到VDDH。由于存儲(chǔ)單元的每一個(gè)為具有開(kāi)關(guān)元件的有源型，所以被字線選擇的行的單元內(nèi)部的TFT導(dǎo)通。并且，在被位線選擇的列中，通過(guò)位線施加寫(xiě)入電壓。如果施加寫(xiě)入電壓， 有機(jī)元件就形成短路，之后一直成為寫(xiě)入完?duì)顟B(tài)。此外，指定地址的順序是固定的，而不能變更。因此，當(dāng)在存儲(chǔ)區(qū)域內(nèi)想要寫(xiě)入的元件和不想要寫(xiě)入的元件混在一起時(shí)，對(duì)不想要寫(xiě)入的元件調(diào)整REB的值并使它進(jìn)行讀出動(dòng)作，以防止在該元件中進(jìn)行寫(xiě)入。另外，在邏輯電路內(nèi)分別產(chǎn)生地址信號(hào)并使它輸向存儲(chǔ)區(qū)域的方式也可以適用于本發(fā)明的動(dòng)作方法。在這種情況下，需要當(dāng)寫(xiě)入時(shí)也輸入地址信號(hào)。另外，也可以應(yīng)用如下方法當(dāng)讀出時(shí)，按照固定的順序產(chǎn)生地址信號(hào)，而當(dāng)進(jìn)行寫(xiě)入時(shí)，直接指定地址。其次，參照?qǐng)D5說(shuō)明用于以有線連接進(jìn)行讀出動(dòng)作的時(shí)序圖。在圖5中，從上面起順序表示VDDH、VDD、CLK、REB、WEB的波形。各電壓值例示為如下VDDH為10V ；VDD為3V ； CLK 為 OV 和 3V。具體地說(shuō)，將VDD、VDDH、GND、CLK、TOB = 0，REB = 0輸入到外部輸入引腳，以進(jìn)行
外部輸入。此外，地址信號(hào)的產(chǎn)生方法與寫(xiě)入時(shí)的情況相同。因此，在被字線選擇的行中的存儲(chǔ)單元的TFT導(dǎo)通。另外，通過(guò)電阻器對(duì)所有位線施加參考電壓。在參考電壓和位線之間設(shè)置有電阻器，并進(jìn)行存儲(chǔ)元件的電位的上拉。換言之，進(jìn)行了寫(xiě)入的存儲(chǔ)單元成為短路狀態(tài)。因此，當(dāng)選擇進(jìn)行了寫(xiě)入的存儲(chǔ)單元時(shí)，位線的電壓因接地電位而成為幾乎0。作為這種電阻器，使用進(jìn)行了二極管連接的薄膜晶體管。另一方面，沒(méi)有進(jìn)行寫(xiě)入的存儲(chǔ)單元為絕緣狀態(tài)。因此，當(dāng)選擇沒(méi)有進(jìn)行寫(xiě)入的存儲(chǔ)單元時(shí)，位線的電壓直接反映了參考電壓。的根據(jù)這種位線的電壓輸出被讀出的數(shù)據(jù)。此外，在讀出動(dòng)作中，通過(guò)電阻器對(duì)所有位線施加參考電壓。但是，柵極設(shè)置為只經(jīng)過(guò)對(duì)應(yīng)于中途的被選擇的列的位線并被輸出的形式，因此，沒(méi)有選擇的位線的數(shù)據(jù)不會(huì)混在一起。這里，說(shuō)明根據(jù)來(lái)自天線的信號(hào)的讀出。如果來(lái)自天線的信號(hào)被輸入，就在邏輯電路內(nèi)產(chǎn)生時(shí)鐘信號(hào)或讀出信號(hào)。并且，根據(jù)產(chǎn)生的信號(hào)進(jìn)行讀出動(dòng)作。此外，地址信號(hào)的產(chǎn)生或數(shù)據(jù)讀出的方法與上述以有線連接進(jìn)行讀出的方法相同。在根據(jù)來(lái)自天線的信號(hào)進(jìn)行讀出的情況下，當(dāng)不進(jìn)行利用有線連接的外部輸入時(shí)，當(dāng)然不進(jìn)行VDDH的輸入。因此，優(yōu)選通過(guò)二極管輸入VDD，以防止存儲(chǔ)元件的VDDH的輸入端子成為浮置(float)。另外，在圖5中，表示輸入到構(gòu)成有機(jī)存儲(chǔ)器的字線中的信號(hào)WORDl至W0RD4、輸入到位線中的信號(hào)BITl至BIT4的波形。電壓例示為如下W0RD的最高電位為10V，而最低電位為0V。此外，在圖5中未圖示的W0RD5至W0RD8及BIT5至BIT8的波形分別與WORDl至 W0RD4及BITl至BIjM相同，因此省略它們。實(shí)際上，在很多情況下設(shè)置有四個(gè)或更多的字線及位線。例如，像圖4那樣，在設(shè)置有八個(gè)字線及位線的情況下，每次CLK下降，從BITl起順序被選擇。并且，以BIT選擇的 8倍的周期，從WORDl起順序被選擇。具體地說(shuō)，基于CLK的定時(shí)，REB及TOB成為L(zhǎng)OW狀態(tài)時(shí)，WORDl就成為HIGH狀態(tài)。 此時(shí)，從BITl起順序被選擇。如果所有BIT被選擇，WORDl就成為L(zhǎng)OW狀態(tài)，而W0RD2成為 HIGH狀態(tài)。W0RD3和W0RD4也像這樣動(dòng)作。結(jié)果，可以從有機(jī)存儲(chǔ)器進(jìn)行讀出。其次，在圖4中，表示在如下情況下的輸入到字線中的信號(hào)WORDl至W0RD4、輸入到位線中的信號(hào)BITl至BIT4的波形將11101110...這樣的數(shù)據(jù)輸入到配置為8 X 8的矩陣形狀的有機(jī)存儲(chǔ)單元中。此外，在圖4中，表示BITl至BIT4作為在BITl至BIT8中的典型波形。在圖4中，作為未圖示的信號(hào)的BIT5至BIT8的波形是BITl至BIT4的重復(fù)，因此省略它們。另外，W0RD5至W0RD8的波形與WORDl至W0RD4相同，因此省略它們。電壓例示為如下W0RD的最高電位為10V，而最低電位為0V，并采用3V作為中間電位。例如，在分別設(shè)置有八個(gè)字線及位線的情況下，每次CLK下降，從BITl起順序被選擇。并且，以BIT選擇的8倍的周期，從WORDl起順序被選擇。通過(guò)順序反復(fù)這樣做，在有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。具體地說(shuō)，在圖4中，如果TOB成為L(zhǎng)OW狀態(tài)并且復(fù)位期間結(jié)束，BITl及WORDl就成為HIGH狀態(tài)。這種狀態(tài)一直持續(xù)到CLK下降，如果CLK下降，則BIT2成為HIGH狀態(tài)。之后，順序這樣做一直到BIT8成為HIGH狀態(tài)，如果BIT8為HIGH狀態(tài)且CLK下降，WORDl就成為L(zhǎng)OW狀態(tài)，并且W0RD2及BITl成為HIGH狀態(tài)。之后，像這樣一直到W0RD3、W0RD4...，一直到W0RD8上升，才返回到W0RD1。像這樣，對(duì)配置為矩陣形狀的存儲(chǔ)單元進(jìn)行存取。這種動(dòng)作反復(fù)進(jìn)行直到WEB及REB成為HIGH并被復(fù)位。在寫(xiě)入狀態(tài)下，作為HIGH狀態(tài)的電位，最高電位施加到BIT線及WORD線，而在讀出狀態(tài)下，作為HIGH狀態(tài)的電位，中間電位施加到BIT線及WORD線。以下，稱施加了最高電位的狀態(tài)為第一 HIGH狀態(tài)，而稱施加了中間電位的狀態(tài)為第二 HIGH狀態(tài)。在這個(gè)例子中，輸入11101110...的數(shù)據(jù)，因此，在數(shù)據(jù)1被輸入的BIT1、BIT2、BIT3的選擇期間中成為第一 HIGH狀態(tài)。另外，在數(shù)據(jù)0被輸入的BIT4 的選擇期間中進(jìn)行讀出，因此，REB成為L(zhǎng)OW，并成為第二 HIGH狀態(tài)。此時(shí)，在被選擇的行的單元中，沒(méi)有進(jìn)行寫(xiě)入的所有BIT線的電位成為第二 HIGH狀態(tài)。與此同樣，在數(shù)據(jù)1被輸入的期間，WORDl成為第一 HIGH狀態(tài)，而在數(shù)據(jù)0被輸入的期間，WORDl成為第二 HIGH狀態(tài)。與成為第一 HIGH狀態(tài)的WORD線所指定的地址信號(hào)對(duì)應(yīng)的存儲(chǔ)單元內(nèi)的TFT導(dǎo)通，并且成為第一 HIGH狀態(tài)的BIT線使有機(jī)元件形成短路，以進(jìn)行寫(xiě)入。另外，W0RD2至W0RD4也像這樣動(dòng)作。結(jié)果，在有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。根據(jù)本實(shí)施方式的電路的動(dòng)作方法，對(duì)于根據(jù)通過(guò)焊盤(pán)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行了寫(xiě)入的有機(jī)存儲(chǔ)器，可以根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的信號(hào)進(jìn)行讀出。另外，在所述根據(jù)以有線連接從外部輸入的寫(xiě)入信號(hào)進(jìn)行的動(dòng)作中，不會(huì)受到邏輯電路所產(chǎn)生的信號(hào)的影響，而當(dāng)根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的讀出信號(hào)進(jìn)行動(dòng)作時(shí)，不會(huì)受到外部輸入所帶來(lái)的影響。另外，在根據(jù)本發(fā)明的芯片中，只有以利用有線連接的外部輸入進(jìn)行寫(xiě)入，才能追記數(shù)據(jù)。因此，如果密封包括外部輸入部的區(qū)域，就沒(méi)有數(shù)據(jù)竄改的憂慮，除非損壞密封。實(shí)施方式3在本實(shí)施方式中，說(shuō)明與上述實(shí)施方式1不同的無(wú)線芯片的結(jié)構(gòu)。圖2A表示無(wú)線芯片的結(jié)構(gòu)，其中調(diào)整電路部的結(jié)構(gòu)與圖IA不同。圖2A所示的無(wú)線芯片具有RF輸入部411、邏輯電路部412、外部信號(hào)輸入部413、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域414、調(diào)整電路部415、二極管416、電阻器417、開(kāi)關(guān)元件418。在本實(shí)施方式的無(wú)線芯片中的調(diào)整電路部415由開(kāi)關(guān)構(gòu)成?？梢允褂媚M開(kāi)關(guān)等作為開(kāi)關(guān)。在本實(shí)施方式中，使用了反相器或模擬開(kāi)關(guān)，在邏輯電路部412和存儲(chǔ)區(qū)域的CLK用端子之間、以及在邏輯電路部412和存儲(chǔ)區(qū)域的REB用端子之間設(shè)置有摸擬開(kāi)關(guān)，在電阻器417和TOB用端子之間連接有反相器的輸入端子及模擬開(kāi)關(guān)的第一控制端子，并且反相器的輸出端子及模擬開(kāi)關(guān)的第二控制端子彼此連接。再者，可以使用反相器或模擬開(kāi)關(guān)作為開(kāi)關(guān)元件418。在本實(shí)施方式中，在讀出信號(hào)(REB)輸入用焊盤(pán)和REB用端子之間設(shè)置有模擬開(kāi)關(guān)，而在CLK用焊盤(pán)和CLK用端子之間設(shè)置有模擬開(kāi)關(guān)。設(shè)置電阻器417的目的在于當(dāng)TOB沒(méi)有通過(guò)外部信號(hào)輸入端子413的外部輸入時(shí)，VDD被輸?shù)絋OB，相反，當(dāng)具有外部輸入時(shí)，優(yōu)先進(jìn)行該輸入。當(dāng)LOW信號(hào)以外部輸入被輸?shù)絋OB，即，通過(guò)外部信號(hào)輸入端子413進(jìn)行外部輸入時(shí)，調(diào)整電路部415遮斷來(lái)自邏輯電路部412的不需要的信號(hào)。相反，當(dāng)HIGH信號(hào)被輸?shù)絋OB，或者，沒(méi)有對(duì)外部信號(hào)輸入端子 413進(jìn)行外部輸入時(shí)，調(diào)整電路部415遮斷來(lái)自外部信號(hào)輸入端子413的REB、CLK的信號(hào)， 來(lái)將穩(wěn)定的信號(hào)提供給存儲(chǔ)區(qū)域414。當(dāng)然，在無(wú)線芯片中，使焊盤(pán)區(qū)域和存儲(chǔ)區(qū)域之間的距離為500 μ m至lmm(包括
13500 μ m和Imm)，優(yōu)選為750 μ m至Imm (包括750 μ m和Imm)。優(yōu)選地，不僅在焊盤(pán)區(qū)域的下
方不設(shè)置存儲(chǔ)區(qū)域，而且還不設(shè)置電路等。結(jié)果，可以進(jìn)行數(shù)據(jù)寫(xiě)入，而不受到當(dāng)壓接天線時(shí)的應(yīng)力的影響。此外，由于使用硅片而形成的現(xiàn)有無(wú)線芯片具有一定程度的硬度，所以即使在朝下?tīng)顟B(tài)下將壓力施加到形成有元件的地方，也可以與天線連接。但是，在本發(fā)明中的無(wú)線芯片是使用薄膜而形成的，因此如果采用現(xiàn)有的結(jié)構(gòu)，就有因壓接天線時(shí)的應(yīng)力而損壞存儲(chǔ)器等的元件的憂慮。因此，本發(fā)明采用了如下結(jié)構(gòu)焊盤(pán)區(qū)域的下方不形成存儲(chǔ)區(qū)域或電路，以可以壓接天線而不損壞存儲(chǔ)器或電路。本實(shí)施方式的無(wú)線芯片也可以與上述實(shí)施方式同樣地動(dòng)作。另外，如圖2B所示，可以設(shè)置保護(hù)電路419。優(yōu)選將保護(hù)電路419設(shè)置在外部信號(hào)輸入部413附近。這是因?yàn)樵诤芏嗲闆r下在外部信號(hào)輸入部413中產(chǎn)生靜電的緣故。在本實(shí)施方式中，在WEB用焊盤(pán)、REB用焊盤(pán)、以及CLK用焊盤(pán)和TOB用端子、REB用端子、以及 CLK用端子之間設(shè)置保護(hù)電路419。保護(hù)電路419在各焊盤(pán)和各端子之間具有至少一個(gè)薄膜晶體管。此外，隨著薄膜晶體管的溝道長(zhǎng)度的增加，可以改善對(duì)靜電等的耐壓，因此是優(yōu)選的。根據(jù)本實(shí)施方式的電路及其動(dòng)作方法，對(duì)于根據(jù)通過(guò)焊盤(pán)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行了寫(xiě)入的有機(jī)存儲(chǔ)器，可以根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的信號(hào)進(jìn)行讀出。另外，在所述根據(jù)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行的動(dòng)作中，不會(huì)受到邏輯電路所產(chǎn)生的信號(hào)的影響，而在根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的讀出信號(hào)進(jìn)行的動(dòng)作中，不會(huì)受到外部輸入所帶來(lái)的影響。實(shí)施方式4在本實(shí)施方式中，說(shuō)明上述實(shí)施方式3所示的無(wú)線芯片的動(dòng)作。參照?qǐng)D7說(shuō)明用于進(jìn)行寫(xiě)入動(dòng)作的時(shí)序圖。在圖7中，從上面起順序表示VDDH、 VDD、CLK、REB、WEB的波形。各電壓值例示為如下VDDH為IOV ；VDD為3V ；CLK為OV和3V。另外，表示輸入到構(gòu)成有機(jī)存儲(chǔ)器的字線中的信號(hào)WORDl至W0RD4、輸入到位線中的信號(hào)BITl至BIT4的波形。電壓例示為如下W0RD的最高電位為10V，而最低電位為0V， 并采用3V作為中間電位。
實(shí)際上，在很多情況下設(shè)置有四個(gè)或更多的字線及位線。例如，在分別設(shè)置有八個(gè)字線及位線的情況下，每次CLK下降，從BITl起順序被選擇。并且，以BIT選擇的8倍的周期，從WORDl起順序被選擇。通過(guò)順序反復(fù)這樣做，在有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。與上述實(shí)施方式2所示的圖4的不同點(diǎn)在于TOB的波形一直為L(zhǎng)OW狀態(tài)。其他定時(shí)與圖4相同，因此省略其說(shuō)明。像這樣，可以在有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。其次，參照?qǐng)D8說(shuō)明用于進(jìn)行讀出動(dòng)作的時(shí)序圖。在圖8中，從上面起順序表示 VDDH、VDD、CLK、REB、WEB的波形。各電壓值例示為如下:VDDH為IOV ；VDD為3V ；CLK為OV 和3V。另外，表示輸入到構(gòu)成有機(jī)存儲(chǔ)器的字線中的信號(hào)WORDl至W0RD4、輸入到位線中的信號(hào)BITl至BIT4的波形。電壓例示為如下W0RD的最高電位為10V，而最低電位為0V。在很多情況下設(shè)置有四個(gè)或更多的字線及位線。像圖4那樣，在分別設(shè)置有八個(gè)字線及位線的情況下，每次CLK下降，從BITl起順序被選擇。并且，以BIT選擇的8倍的周
14期，從WORDl起順序被選擇。與上述實(shí)施方式2所示的圖5的不同點(diǎn)在于REB及TOB的波形一直為L(zhǎng)OW狀態(tài)。 其他定時(shí)與圖5相同，因此省略其說(shuō)明。像這樣，可以從有機(jī)存儲(chǔ)器中進(jìn)行讀出。圖6A是進(jìn)行寫(xiě)入時(shí)的時(shí)序圖，并表示REB、TOB、CLK的波形。此時(shí)，將CLK的周期設(shè)定為Ims左右。在本實(shí)施方式中的有機(jī)存儲(chǔ)器中，提供有任何信號(hào)都不輸入的等待期間。 在電路的結(jié)構(gòu)上，即使使WEB和REB成為HIGH狀態(tài)，也不會(huì)成為復(fù)位狀態(tài)，因此，當(dāng)不進(jìn)行寫(xiě)入或讀出時(shí)，提供有不使CLK動(dòng)作的等待期間。然后，Rm成為HIGH狀態(tài)時(shí)，HIGH(I)就寫(xiě)入到有機(jī)存儲(chǔ)器。其次，當(dāng)在REB成為L(zhǎng)OW狀態(tài)時(shí)，在有機(jī)存儲(chǔ)器中不進(jìn)行寫(xiě)入。在本實(shí)施方式中，Wra保持LOW狀態(tài)。這是因?yàn)槿缦戮壒试趫D2A和2B所示的電路結(jié)構(gòu)中，如果 WEB成為HIGH狀態(tài)，外部輸入的CLK、REB的開(kāi)關(guān)就成為截止?fàn)顟B(tài)，因此，CLK或REB不輸?shù)接袡C(jī)存儲(chǔ)器中。另一方面，當(dāng)以無(wú)線信號(hào)進(jìn)行動(dòng)作時(shí)，只要使WEB為HIGH狀態(tài)以消除外部輸入的影響，即可。通過(guò)使這種期間連續(xù)重復(fù)，在有機(jī)存儲(chǔ)器中進(jìn)行寫(xiě)入。圖6B是進(jìn)行讀出時(shí)的時(shí)序圖，并表示REB、TOB、CLK的波形。此時(shí)，將CLK的周期設(shè)定為10 μ S左右。當(dāng)REB為HIGH狀態(tài)且TOB為L(zhǎng)OW狀態(tài)時(shí)，成為等待期間。然后，Rra成為L(zhǎng)OW狀態(tài)，就成為讀出期間。在本實(shí)施方式中，不能根據(jù)信號(hào)進(jìn)行復(fù)位。但是，如果所有電源電位被切斷，地址信號(hào)返回到起始值。因此，在暫時(shí)停止寫(xiě)入或讀出，即，不移動(dòng)地址的情況下，CLK需要成為截止?fàn)顟B(tài)。換言之，以外部輸入進(jìn)行寫(xiě)入或讀出時(shí)，WEB—直為L(zhǎng)OW狀態(tài)。另外，當(dāng)進(jìn)行寫(xiě)入時(shí)，使REB成為HIGH狀態(tài)，而當(dāng)在進(jìn)行讀出或?qū)懭氲闹型驹谔囟ǖ拇鎯?chǔ)單元中不進(jìn)行寫(xiě)入時(shí)，使REB成為L(zhǎng)OW狀態(tài)。根據(jù)本實(shí)施方式的電路的動(dòng)作方法，對(duì)于根據(jù)通過(guò)焊盤(pán)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行了寫(xiě)入的有機(jī)存儲(chǔ)器，可以根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的信號(hào)進(jìn)行讀出。另外，在所述根據(jù)以有線連接從外部輸入的寫(xiě)入信號(hào)而進(jìn)行的動(dòng)作中，不會(huì)受到邏輯電路所產(chǎn)生的信號(hào)的影響，而在根據(jù)基于無(wú)線信號(hào)而在邏輯電路中產(chǎn)生的讀出信號(hào)進(jìn)行的動(dòng)作中，不會(huì)受到外部輸入所帶來(lái)的影響。另外，在根據(jù)本發(fā)明的無(wú)線芯片中，只有以利用有線連接的外部輸入進(jìn)行寫(xiě)入，才能追記數(shù)據(jù)。因此，如果密封包括外部輸入部的區(qū)域，就沒(méi)有數(shù)據(jù)竄改的憂慮，除非損壞密封。實(shí)施方式5在本實(shí)施方式中，說(shuō)明當(dāng)以有線連接進(jìn)行外部輸入時(shí)防止來(lái)自邏輯電路內(nèi)的信號(hào)混在一起的情況。當(dāng)以有線連接進(jìn)行了外部輸入時(shí)，VDD或GND也從外部供給，此時(shí)，在電路上，VDD 或GND也被輸?shù)竭壿嬰娐穬?nèi)。因此，提供了解決方法，以防止來(lái)自邏輯電路的不需要的信號(hào) (在內(nèi)部產(chǎn)生的時(shí)鐘信號(hào)或讀出信號(hào)等)成為外部輸入信號(hào)的噪聲。在圖IA和IB所示的結(jié)構(gòu)中，將電阻器配置于來(lái)自邏輯電路的輸出。因此，當(dāng)沒(méi)有來(lái)自外部輸入的信號(hào)時(shí)，反映了來(lái)自邏輯電路的信號(hào)，當(dāng)信號(hào)從外部輸入被輸入時(shí)，優(yōu)先進(jìn)行其輸入。在圖2A和2B所示的結(jié)構(gòu)中，當(dāng)利用模擬開(kāi)關(guān)進(jìn)行外部輸入時(shí)，遮斷來(lái)自邏輯電路的信號(hào)。根據(jù)作為外部輸入信號(hào)之一的TOB控制模擬開(kāi)關(guān)。因此，當(dāng)TOB為HIGH狀態(tài)時(shí)， 遮斷來(lái)自外部的REB、CLK。另外，在圖IA和IB及圖2A和2B所示的結(jié)構(gòu)中，VDD通過(guò)電阻器連接于TOB，并進(jìn)行上拉。因此，當(dāng)沒(méi)有外部輸入時(shí)，WEB可以一直為HIGH狀態(tài)。實(shí)施方式6在本實(shí)施方式中，說(shuō)明無(wú)線芯片的掩模布局例子。圖9A表示無(wú)線芯片的掩模布局例子，而圖9B以框圖表示在無(wú)線芯片100中的RF 輸入部401、邏輯電路部402、外部信號(hào)輸入部403、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404、調(diào)整電路部405、二極管406、以及電阻器407的配置。在無(wú)線芯片100中，設(shè)置有占有最大面積的邏輯電路部402、與它鄰接地設(shè)置RF輸入部401、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404。在存儲(chǔ)區(qū)域404中的一個(gè)區(qū)域中設(shè)置有調(diào)整電路部405和電阻器407，并且相互鄰接地設(shè)置調(diào)整電路部405和電阻器407。與RF輸入部 401相鄰接地設(shè)置外部信號(hào)輸入部403。由于外部信號(hào)輸入部403具有焊盤(pán)，所以優(yōu)選設(shè)置在與無(wú)線芯片100的一邊接觸的區(qū)域。這是因?yàn)楫?dāng)連接天線時(shí)可以以無(wú)線芯片的一邊為基準(zhǔn)地貼合的緣故。焊盤(pán)區(qū)域和存儲(chǔ)區(qū)域404之間的距離為500 μ m至Imm (包括500 μ m和Imm)，優(yōu)選為750 μ m至Imm(包括750 μ m和Imm)。換言之，形成為焊盤(pán)區(qū)域不重疊于存儲(chǔ)區(qū)域的形式。 優(yōu)選形成為從焊盤(pán)引導(dǎo)的布線(引導(dǎo)布線)和存儲(chǔ)區(qū)域彼此不重疊。這是因?yàn)榭梢苑乐巩?dāng)壓接天線時(shí)的應(yīng)力經(jīng)過(guò)引導(dǎo)布線施加到存儲(chǔ)區(qū)域404的緣故。此外，由于使用硅片而形成的現(xiàn)有無(wú)線芯片具有一定程度的硬度，所以即使在朝下?tīng)顟B(tài)下將壓力施加到形成有元件的地方，也可以與天線連接。但是，在本發(fā)明中，使用薄膜形成，因此如果采用現(xiàn)有的結(jié)構(gòu)，就有因壓接天線時(shí)的應(yīng)力而損壞元件的憂慮。因此，在本發(fā)明中的無(wú)線芯片的特征在于如上所述在焊盤(pán)區(qū)域及引導(dǎo)布線的下方不形成存儲(chǔ)區(qū)域或電路。更優(yōu)選地，采用如下結(jié)構(gòu)除了存儲(chǔ)區(qū)域以外的具有特定功能的電路也不重疊于焊盤(pán)。換言之，在焊盤(pán)的下方不形成有具有特定功能的電路的元件。結(jié)果，可以進(jìn)行數(shù)據(jù)處理，而不受到由天線的壓接引起的應(yīng)力的影響。此外，當(dāng)采用上述實(shí)施方式所示的結(jié)構(gòu)時(shí)，可以應(yīng)用本實(shí)施方式的掩模布局。實(shí)施方式7在本實(shí)施方式中，說(shuō)明設(shè)置在存儲(chǔ)區(qū)域中的存儲(chǔ)器(也記為存儲(chǔ)器件)的結(jié)構(gòu)及其動(dòng)作。圖10表示存儲(chǔ)器441的結(jié)構(gòu)。本發(fā)明的存儲(chǔ)器具有將存儲(chǔ)單元409設(shè)置為矩陣形狀的存儲(chǔ)單元陣列442、譯碼器443及444、選擇器445、以及讀出/寫(xiě)入電路446。存儲(chǔ)單元409具有存儲(chǔ)元件448及開(kāi)關(guān)元件447，這被記為有源型存儲(chǔ)器。作為其他存儲(chǔ)器的結(jié)構(gòu)，可以舉出不設(shè)置有開(kāi)關(guān)元件的無(wú)源型存儲(chǔ)器。本發(fā)明還可以適用于無(wú)源型存儲(chǔ)器。存儲(chǔ)單元409設(shè)置在位線Bx(l彡χ彡m)和字線Wy(l彡y彡η)交叉的區(qū)域。并且，存儲(chǔ)元件448具有如下結(jié)構(gòu)在構(gòu)成位線的第一導(dǎo)電層和構(gòu)成字線的第二導(dǎo)電層之間具有有機(jī)化合物層。開(kāi)關(guān)元件447的柵電極連接于字線Wy (1彡y彡η)，而源電極及漏電極中的一方連接于位線Βχ(1 < χ彡m)，而源電極及漏電極中的另一方連接于存儲(chǔ)元件448的一方電極。
可以利用電氣或光學(xué)作用對(duì)這種存儲(chǔ)元件448進(jìn)行寫(xiě)入或讀出。當(dāng)利用光學(xué)作用進(jìn)行寫(xiě)入或讀出時(shí)，第一導(dǎo)電層和第二導(dǎo)電層中的單方或雙方需要具有透光性。使用銦錫氧化物(ITO)等的透明導(dǎo)電材料形成具有透光性的導(dǎo)電層，或者，以透過(guò)光的厚度形成具有透光性的導(dǎo)電層，而不使用透明導(dǎo)電材料。圖11表示存儲(chǔ)單元409的結(jié)構(gòu)例子。如圖11所示，存儲(chǔ)單元409具有開(kāi)關(guān)元件447和存儲(chǔ)元件448。薄膜晶體管可以適用于開(kāi)關(guān)元件447。在使用薄膜晶體管的情況下，可以同時(shí)形成譯碼器443或選擇器445 等的電路和開(kāi)關(guān)元件447，因此是優(yōu)選的。存儲(chǔ)元件448具有第一導(dǎo)電層、有機(jī)化合物層、第二導(dǎo)電層，并可以由存儲(chǔ)單元陣列442內(nèi)的存儲(chǔ)單元共用第二導(dǎo)電層。這被記為公共電極449。當(dāng)進(jìn)行存儲(chǔ)器件的讀出及寫(xiě)入時(shí)，公共電極將公共電位提供給所有存儲(chǔ)單元?？梢允褂镁哂猩鲜鼋Y(jié)構(gòu)的存儲(chǔ)器件作為易失存儲(chǔ)器，典型的為DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。這種存儲(chǔ)區(qū)域，具體地說(shuō)，從形成有存儲(chǔ)元件的區(qū)域到焊盤(pán)區(qū)域的距離設(shè)置為 500 μ m至Imm (包括500 μ m禾口 Imm)，優(yōu)選為750 μ m至Imm (包括750 μ m禾口 Imm)。特別是， 存儲(chǔ)器具有有機(jī)化合物層，因此容易受到當(dāng)壓接天線時(shí)的應(yīng)力的很大的影響，但是，通過(guò)設(shè)定預(yù)定的距離，可以進(jìn)行數(shù)據(jù)寫(xiě)入，而不受到當(dāng)壓接天線時(shí)的應(yīng)力的影響，等等，是如上所述的。實(shí)施方式8在本實(shí)施方式中，說(shuō)明無(wú)線芯片的制造方法。在圖12A中，在具有絕緣表面的襯底(以下記為絕緣襯底)600上順序形成剝離層 601、絕緣層602、半導(dǎo)體膜603。玻璃襯底、石英襯底、由硅構(gòu)成的襯底、金屬襯底、塑料襯底等可以用于絕緣襯底600。另外，也可以通過(guò)拋光使絕緣襯底600薄型化。通過(guò)使用被薄型化的絕緣襯底，可以使完成品輕量化、薄型化。剝離層601可以是使用如下材料而形成的選自鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、 鈮(Nb)、釹(Nd)、鎳(Ni)、鈷(Co)、鋯⑶、鋅(Si)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥 (Ir)、以及硅(Si)的元素，或者，以所述元素為主要成分的合金材料或化合物材料。剝離層 601可以采用所述元素等的單層結(jié)構(gòu)或所述元素等的疊層結(jié)構(gòu)?？梢酝ㄟ^(guò)CVD法、濺射法或電子束等形成這種剝離層601。在本實(shí)施方式中，使用W作為材料通過(guò)CVD法形成剝離層601。此時(shí)，優(yōu)選使用O2A2或隊(duì)0進(jìn)行等離子體處理。因此，可以容易進(jìn)行作為之后步驟的剝離步驟。另外，剝離層601不需要形成在整個(gè)絕緣襯底上，也可以選擇性地形成剝離層 601。換言之，只要?jiǎng)冸x層601可以之后剝離絕緣襯底600，即可，對(duì)形成剝離層的區(qū)域沒(méi)有限制?？梢詫⒀趸?、氮化硅等的無(wú)機(jī)材料用于絕緣層602。絕緣層602可以使用單層結(jié)構(gòu)或疊層結(jié)構(gòu)。通過(guò)使用氮化硅，可以防止從絕緣襯底600侵入雜質(zhì)元素。在絕緣層602 具有疊層結(jié)構(gòu)的情況下，如果任何一層具有這種氮化硅，就發(fā)揮效果?？梢詫⒕哂泄璧牟牧嫌糜诎雽?dǎo)體膜603。半導(dǎo)體膜可以是通過(guò)CVD法或?yàn)R射法而形成的。半導(dǎo)體膜603的結(jié)晶結(jié)構(gòu)可以是非晶、結(jié)晶、微晶中的任何一個(gè)。結(jié)晶性越高，越可以提高薄膜晶體管的遷移率，因此是優(yōu)選的。另外，對(duì)于微晶或非晶，不存在鄰接的半導(dǎo)體膜之間的結(jié)晶狀態(tài)的不均勻性，因此是優(yōu)選的。為了形成結(jié)晶半導(dǎo)體膜603，可以直接形成在絕緣層602上，但是，也可以通過(guò)加熱形成在絕緣層602上的非晶半導(dǎo)體膜制造結(jié)晶半導(dǎo)體膜。例如，利用加熱爐對(duì)非晶半導(dǎo)體膜進(jìn)行處理，或者，進(jìn)行激光照射，來(lái)加熱。結(jié)果，可以形成高結(jié)晶性的半導(dǎo)體膜。此時(shí)， 也可以使用促進(jìn)結(jié)晶化的金屬元素，以降低加熱溫度。例如，將鎳(Ni)添加在非晶半導(dǎo)體膜表面上并進(jìn)行加熱處理，由此可以降低結(jié)晶化所需要的溫度。結(jié)果，可以將結(jié)晶半導(dǎo)體膜形成在耐熱性差的絕緣襯底600上。此外，在采用激光照射的情況下，可以選擇性地加熱半導(dǎo)體膜，因此不被所使用的絕緣襯底600的耐熱性限制。如圖12B所示，將半導(dǎo)體膜603加工為預(yù)定的形狀。在加工中，可以采用使用了通過(guò)光刻法而形成的掩模的蝕刻。干蝕刻法或濕蝕刻法可以用于蝕刻。形成用作柵極絕緣膜604的絕緣層以覆蓋加工后的半導(dǎo)體膜。柵極絕緣膜604可以是使用無(wú)機(jī)材料而形成的，例如，可以使用氮化硅、氧化硅形成柵極絕緣膜604。也可以在形成柵極絕緣膜604之前或之后，進(jìn)行等離子體處理。在等離子體處理中，可以使用氧等離子體或氫等離子體。通過(guò)進(jìn)行這種等離子體處理，可以除去在柵極絕緣膜被形成的一面或在柵極絕緣膜表面的雜質(zhì)。然后，隔著柵極絕緣膜604將用作柵電極605的導(dǎo)電層形成在半導(dǎo)體膜603上。 柵電極605可以具有單層結(jié)構(gòu)或疊層結(jié)構(gòu)。如下材料可以用于柵電極605:選自鈦(Ti)、鎢 (W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(1 )、鈀(Pd)、鋨(Os)、 銥(Ir)、鉬(Pt)、鋁(Al)、金(Au)、銀(Ag)、銅(Cu)、以及銦(In)中的元素、或以所述元素為主要成分的合金材料或化合物材料。如圖12C所示，將用作側(cè)壁607的絕緣物形成在柵電極605的側(cè)面。側(cè)壁607可以是使用無(wú)機(jī)材料或有機(jī)材料而形成的。作為無(wú)機(jī)材料，可以舉出氧化硅、氮化硅。例如， 如果形成氧化硅以覆蓋柵電極605并進(jìn)行各向同性蝕刻，就只殘留在柵電極605的側(cè)面，這可以用作側(cè)壁607。干蝕刻法或濕蝕刻法可以用于各向同性蝕刻。當(dāng)加工側(cè)壁607時(shí)，柵極絕緣膜604也被蝕刻并被除去。結(jié)果，暴露了半導(dǎo)體膜的一部分。使用側(cè)壁607及柵電極605以自對(duì)準(zhǔn)方式將雜質(zhì)元素添加到半導(dǎo)體膜603中。結(jié)果，在半導(dǎo)體膜603中形成有濃度不同的雜質(zhì)區(qū)域。與形成在被暴露的半導(dǎo)體膜中的雜質(zhì)區(qū)域608相比，設(shè)置在側(cè)壁607下方的雜質(zhì)區(qū)域609具有低濃度。像這樣，通過(guò)使雜質(zhì)區(qū)域的濃度不同，可以防止短溝道效應(yīng)。如圖12D所示，以覆蓋半導(dǎo)體膜603、柵電極605等的方式形成絕緣層611及612。 覆蓋半導(dǎo)體膜603、柵電極605等的絕緣層可以使用單層結(jié)構(gòu)，但是，優(yōu)選如本實(shí)施方式所示采用疊層結(jié)構(gòu)。這是因?yàn)橥ㄟ^(guò)使用無(wú)機(jī)材料形成絕緣層611，可以防止雜質(zhì)的侵入，并且， 通過(guò)應(yīng)用使用了 CVD法的無(wú)機(jī)材料，可以使用絕緣層611中的氫來(lái)終結(jié)在半導(dǎo)體膜中的懸掛鍵的緣故。然后，通過(guò)使用有機(jī)材料形成絕緣層612，可以提高平整性。有機(jī)材料可以使用聚酰亞胺、丙烯、聚酰胺、聚酰亞胺酰胺、抗蝕劑或苯并環(huán)丁烯、硅氧烷、聚硅氮烷。此外， 對(duì)于硅氧烷，其骨架結(jié)構(gòu)由硅(Si)和氧(0)的鍵構(gòu)成。作為取代基，使用至少包含氫的有機(jī)基(例如烷基、芳烴)。作為取代基，也可以使用氟基。或者，作為取代基，也可以使用至少包含氫的有機(jī)基和氟基。聚硅氮烷是以具有硅(Si)和氮(N)的鍵的聚合物材料作為起始材料而形成的。
18
然后，形成布線613，該布線613穿過(guò)絕緣層611及612、柵極絕緣膜604并連接于雜質(zhì)區(qū)域608。布線613可以采用單層結(jié)構(gòu)或疊層結(jié)構(gòu)，并可以是使用如下材料而形成的 選自鈦(Ti)、鎢(W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、 鈀(Pd)、鋨(Os)、銥(Ir)、鉬(Pt)、鋁(Al)、金(Au)、銀(Ag)、銅(Cu)、以及銦(In)中的元素、或以所述元素為主要成分的合金材料。在形成布線613的同時(shí)，也可以在絕緣層612上形成其它布線。其它布線相當(dāng)于引導(dǎo)布線等。如上所述，可以形成薄膜晶體管(TFT) 615、以及TFT群616。TFT群616是指構(gòu)成具有一定功能的電路的TFT的集合。然后，如圖13A所示，在絕緣層612上形成絕緣層620。像絕緣層611及612那樣， 可以使用無(wú)機(jī)材料或有機(jī)材料形成絕緣層620。形成布線621以穿過(guò)絕緣層620?？梢韵癫季€613那樣形成布線621。布線621通過(guò)形成在絕緣層620中的開(kāi)口部在區(qū)域622電連接于布線613。在區(qū)域622中，可以使之后形成的存儲(chǔ)元件的公共電極接地。另外，由與布線621同一的層構(gòu)成焊盤(pán)623。焊盤(pán)623通過(guò)形成在絕緣層620中的開(kāi)口部在區(qū)域624電連接于布線613。如圖1 所示，在絕緣層620上形成絕緣層630。像絕緣層611及612那樣，絕緣層630可以是使用無(wú)機(jī)材料或有機(jī)材料而形成的。在絕緣層630中形成有開(kāi)口部。加工絕緣層630并使該開(kāi)口部的側(cè)面具有錐度。在形成在TFT615上的開(kāi)口部中，形成有機(jī)化合物層631。有機(jī)化合物層631可以通過(guò)蒸鍍法或?yàn)R射法而形成?？梢允褂靡阎碾娭掳l(fā)光材料形成這種有機(jī)化合物層。然后， 覆蓋有機(jī)化合物層631、絕緣層630的一部分形成布線632?？梢韵癫季€621那樣形成布線 632。形成有布線632的區(qū)域成為存儲(chǔ)區(qū)域及接觸區(qū)域。布線632成為存儲(chǔ)元件633的公共電極。如圖13C所示，形成天線640。此時(shí)，對(duì)焊盤(pán)623進(jìn)行熱壓接，來(lái)電連接天線640。像這樣，形成無(wú)線芯片，該無(wú)線芯片包括形成有引導(dǎo)布線等的布線區(qū)域644、形成有存儲(chǔ)元件的存儲(chǔ)區(qū)域642、具有TFT群并形成有具有特定功能的電路的集成電路區(qū)域643、焊盤(pán)區(qū)域 645、接觸區(qū)域646。另外，將焊盤(pán)區(qū)域和存儲(chǔ)區(qū)域配置為使它們之間的距離為大約500 μ m 或更大，優(yōu)選為750 μ m或更大的形式。結(jié)果，可以進(jìn)行數(shù)據(jù)寫(xiě)入，而不受到當(dāng)壓接天線時(shí)的應(yīng)力的影響。另外，優(yōu)選在絕緣襯底600的柔軟性為低的狀態(tài)下壓接天線。因此，在本實(shí)施方式中，表示在壓接天線之后被轉(zhuǎn)到膜襯底上的方式。如圖14A所示，通過(guò)除去剝離層601來(lái)剝離絕緣襯底600。可以以物理或化學(xué)方式除去剝離層601。例如，通過(guò)對(duì)半導(dǎo)體膜進(jìn)行加熱處理等，還可以改變剝離層601的結(jié)晶結(jié)構(gòu)。然后，形成開(kāi)口部以暴露剝離層601的一部分，并將激光照射到被暴露的剝離層601。 通過(guò)將激光照射到剝離層601，可以觸發(fā)剝離。因此，可以以物理方式剝離絕緣襯底600和薄膜晶體管等，再者，會(huì)有如下情況因?yàn)槟さ膽?yīng)力，并不特別施力地使薄膜晶體管等從絕緣襯底600自然剝離?；蛘?，可以形成到達(dá)剝離層601的開(kāi)口部，通過(guò)開(kāi)口部引入蝕刻劑， 并利用化學(xué)反應(yīng)除去剝離層601。然后，如圖14B所示，貼合被剝離的薄膜晶體管等和膜襯底650。在膜襯底650的表面具有粘合性的情況下，可以直接貼合。相反，在沒(méi)有粘合性的情況下，可以通過(guò)粘合劑貼合薄膜晶體管等和膜襯底650。如上所述，可以形成薄膜晶體管等轉(zhuǎn)到了膜襯底上的無(wú)線芯片。這種無(wú)線芯片和有機(jī)存儲(chǔ)區(qū)域形成在同一襯底上，并且所述無(wú)線芯片具有如下附加價(jià)值謀求輕量化、薄型化，并富于柔軟性。實(shí)施方式9在本實(shí)施方式中，說(shuō)明形成在天線用襯底上的天線的形狀，它適用于具有本發(fā)明的存儲(chǔ)元件的無(wú)線芯片。作為在無(wú)線芯片中的信號(hào)傳輸方式，可以應(yīng)用電磁耦合方式或電磁感應(yīng)方式(例如，13. 56MHz頻帶)。在采用電磁感應(yīng)方式的情況下，由于利用由磁場(chǎng)密度的變化導(dǎo)致的電磁感應(yīng)，所以將用作天線的導(dǎo)電層形成為環(huán)狀(例如環(huán)形天線)或螺旋狀(例如螺線天線)。當(dāng)應(yīng)用微波方式(例如UHF頻帶(860至960MHz頻帶)、2. 45GHz頻帶等)作為在無(wú)線芯片中的信號(hào)傳輸方式時(shí)，鑒于用于傳輸信號(hào)的電磁波的波長(zhǎng)設(shè)定用作天線的導(dǎo)電層的長(zhǎng)度等的形狀，例如，可以將用作天線的導(dǎo)電層形成為線狀(例如偶極天線)、平整的形狀(例如貼片天線)、或蝴蝶結(jié)形狀等。另外，用作天線的導(dǎo)電層的形狀不局限于線狀，鑒于電磁波的波長(zhǎng)也可以是曲線狀、蜿蜒形狀，或者是組合這些的形狀。圖15A表示使用用作貼片天線的導(dǎo)電層502作為天線的例子。對(duì)于用作貼片天線的導(dǎo)電層502，在天線用襯底501上貼有具有存儲(chǔ)區(qū)域等的集成電路503。貼片天線的指向性非常高，另外，根據(jù)天線形狀可以提高一個(gè)方向的指向性。作為頻帶，可以使用900至 980MHz的UHF頻帶、2. 45GHz等的微波頻帶。圖15B表示將用作天線的導(dǎo)電層形成為蝴蝶結(jié)形狀(也記為扇形)的例子。這是單極或偶極型天線的一種，并且，像其它天線那樣，可以適用于13. 56MHz等的短波段、950 至956MHz等的UHF頻帶、以2. 45GHz為代表的微波頻帶的通信。在圖15B中，在形成有用作貼片天線的導(dǎo)電層502的天線用襯底501上貼有具有存儲(chǔ)區(qū)域等的集成電路503。圖15C表示單極天線或偶極天線的例子，其中將用作天線的導(dǎo)電層形成為寬度大的線狀，即，直線狀。鑒于天線的指向性或阻抗適當(dāng)?shù)卦O(shè)定這種天線形狀。在圖15C中，在形成有用作貼片天線的導(dǎo)電層502的天線用襯底501上貼有具有存儲(chǔ)區(qū)域等的集成電路503。 貼片天線的指向性非常高，另外，根據(jù)天線形狀可以提高一個(gè)方向的指向性。作為頻帶，可以使用900至980MHz的UHF頻帶、2. 45GHz等的微波頻帶。具備貼片天線的無(wú)線芯片具有良好指向性，因此適用于為了保密措施或隱私保護(hù)而防止信息泄露的用途。另外，可以適用于商品管理等，因?yàn)榭梢栽趯o(wú)線標(biāo)簽放在包裝材料中的狀態(tài)下進(jìn)行通信。通過(guò)使用CVD法、濺射法、印刷法如絲網(wǎng)印刷或凹版印刷等、液滴噴出法、分配器法、鍍敷法等并使用導(dǎo)電材料在天線用襯底上形成用作天線的導(dǎo)電層。作為導(dǎo)電材料，使用選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉬(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)、鉬(Mo)、 以及銦(In)中的元素、或者以這些元素為主要成分的合金材料或化合物材料，并且采用單
層結(jié)構(gòu)或疊層結(jié)構(gòu)。例如，當(dāng)使用絲網(wǎng)印刷法形成用作天線的導(dǎo)電層時(shí)，可以通過(guò)選擇性地印刷如下導(dǎo)電膏形成用作天線的導(dǎo)電層，在該導(dǎo)電膏中，粒徑為幾nm至幾十ym的導(dǎo)體粒子溶解或分散到有機(jī)樹(shù)脂中。作為導(dǎo)體粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉬(Pt)、鈀 (Pd)、鉭(Ta)、鉬(Mo)、和鈦(Ti)等中的任何一個(gè)或更多的金屬粒子、鹵化銀的微粒子、或者分散性納米粒子。另外，作為導(dǎo)電膏中包含的有機(jī)樹(shù)脂，可以使用選自用作金屬粒子的粘結(jié)劑、溶劑、分散劑及覆蓋劑的有機(jī)樹(shù)脂中的一個(gè)或多個(gè)。典型地，可以舉出環(huán)氧樹(shù)脂、硅樹(shù)脂等的有機(jī)樹(shù)脂。另外，當(dāng)形成導(dǎo)電層時(shí)，優(yōu)選在擠出導(dǎo)電膏之后進(jìn)行焙燒。例如，當(dāng)使用以銀為主要成分的微粒子(例如粒徑Inm至IOOnm(包括Inm和IOOnm))作為導(dǎo)電膏的材料時(shí)，通過(guò)以150至300°C的溫度范圍焙燒來(lái)使其硬化，可以獲得導(dǎo)電層。另外，也可以使用以焊料或不包含鉛的焊料為主要成分的微粒子，在這種情況下優(yōu)選使用粒徑20 μ m或更小的微粒子。焊料或不包含鉛的焊料具有一個(gè)優(yōu)點(diǎn)就是低成本。另外，除了上述材料以外，也可以將陶瓷或鐵氧體等適用于天線。另外，當(dāng)應(yīng)用電磁耦合方式或電磁感應(yīng)方式，并且設(shè)置具有天線的無(wú)線芯片并使它接觸金屬膜時(shí)，優(yōu)選在所述無(wú)線芯片和金屬膜之間設(shè)置具有磁導(dǎo)率的磁性材料。這是因?yàn)槿缦戮壒嗜绻辉跓o(wú)線芯片和金屬膜之間設(shè)置具有磁導(dǎo)率的材料，渦電流伴隨磁場(chǎng)的變化流過(guò)金屬膜，并且，因所述渦電流而產(chǎn)生的反磁場(chǎng)使磁場(chǎng)的變化減弱，導(dǎo)致通信距離的降低，但是，通過(guò)在無(wú)線芯片和金屬膜之間設(shè)置具有磁導(dǎo)率的材料，可以抑制金屬膜的渦電流和通信距離的降低。此外，作為磁性材料，可以使用磁導(dǎo)率高且高頻損失小的金屬薄膜或鐵氧體。如上所述，可以提供粘合有形成在天線用襯底上的天線的無(wú)線芯片。實(shí)施方式10在本實(shí)施方式中，說(shuō)明安裝有天線的無(wú)線芯片的方式。圖16A表示安裝有線圈天線的無(wú)線芯片。無(wú)線芯片具有RF輸入部401、邏輯電路部402、外部信號(hào)輸入部403、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404、調(diào)整電路部405、二極管406、 電阻器407。使用具有導(dǎo)電體及粘合性的ACF (Anisotropic Conductive Film;各向異性導(dǎo)電膜)將線圈天線420連接到RF輸入部401。代替ACF，也可以使用銀膏、銅膏或碳膏等的導(dǎo)電粘合劑、NCP (Non Conductive I^aste ；非導(dǎo)電膏)或焊接等來(lái)連接天線。作為線圈天線420，在天線用襯底上形成線狀(寬度小)的導(dǎo)電層并將它卷為從中心到外側(cè)，即，離配置有無(wú)線芯片的區(qū)域近的一側(cè)到遠(yuǎn)的一側(cè)逐漸變大的形式。在本實(shí)施方式中，線圈天線為矩形，因此具有至少四個(gè)或更多的角。對(duì)于這種線圈天線，應(yīng)用電磁耦合方式或電磁感應(yīng)方式(例如13. 56MHz頻帶)。對(duì)于電磁耦合方式或電磁感應(yīng)方式，將天線形成為線圈形狀，以利用由磁場(chǎng)密度的變化導(dǎo)致的電磁感應(yīng)。電磁感應(yīng)方式的優(yōu)點(diǎn)在于天線的指向性為寬、通訊范圍為大。作為頻帶，使用135kHz等的長(zhǎng)波段、13. 56MHz等的短波段。通信距離為幾厘米至幾十厘米。圖16B表示安裝有偶極天線或單極天線的無(wú)線芯片。像圖16A那樣，無(wú)線芯片具有RF輸入部401、邏輯電路部402、外部信號(hào)輸入部403、具有有機(jī)存儲(chǔ)器的存儲(chǔ)區(qū)域404、 調(diào)整電路部405、二極管406、電阻器407。偶極天線也是非指向性的，但是如果使用900MHz 頻帶(例如，950至956MHz)的超高頻(UHF頻帶)，就可以擴(kuò)大通信距離并使它達(dá)到1至6 米左右。另外，如果使用以2. 45GHz為代表的微波頻帶，就可以進(jìn)行高指向性的通信。如果也可以是短通信距離，就可以使天線小型化，并可以不僅實(shí)現(xiàn)高指向性，而且還進(jìn)行高保密性的無(wú)線認(rèn)證等。無(wú)論如何，通過(guò)采用這種結(jié)構(gòu)，可以防止當(dāng)壓接天線時(shí)的無(wú)線芯片，特別是，存儲(chǔ)區(qū)域的損壞或變形。使用具有導(dǎo)電體及粘合性的ACF (Anisotropic Conductive Film;各向異性導(dǎo)電膜)將偶極天線連接到RF輸入部401。代替ACF，也可以使用銀膏、銅膏或碳膏等的導(dǎo)電粘合劑、NCP(Non Conductive I^aste ；非導(dǎo)電膏)或焊接等來(lái)連接天線。作為偶極天線，在天線用襯底上形成直線狀(寬度比線圈天線大)的導(dǎo)電層并使它從無(wú)線芯片的兩端延伸。這種偶極天線應(yīng)用微波方式(例如UHF頻帶(860至960MHz頻帶)、2. 45GHz頻帶等)。此外，也可以在設(shè)置偶極天線的區(qū)域形成線狀的導(dǎo)電層，并應(yīng)用電磁耦合方式或電磁感應(yīng)方式。如上所述，完成安裝有天線的無(wú)線芯片。
權(quán)利要求
1.一種半導(dǎo)體器件，包括無(wú)線信號(hào)輸入部，上述無(wú)線信號(hào)輸入部包括電源電位輸出端； 存儲(chǔ)區(qū)域，上述存儲(chǔ)區(qū)域包括寫(xiě)入信號(hào)輸入端和與上述電源電位輸出端電連接的電源電位輸入端；二極管，被電連接在上述電源電位輸出端和上述電源電位輸入端之間；以及電阻器，被電連接在上述電源電位輸入端和上述存儲(chǔ)區(qū)域的上述寫(xiě)入信號(hào)輸入端之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括被配置來(lái)將上述存儲(chǔ)區(qū)域電連接到外部電路的外部信號(hào)輸入端。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，上述存儲(chǔ)區(qū)域的上述電源電位輸入端和上述寫(xiě)入信號(hào)輸入端被電連接到上述外部信號(hào)輸入部的相應(yīng)的端子。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括邏輯電路部，其中，上述存儲(chǔ)區(qū)域的讀出信號(hào)輸入端和時(shí)鐘信號(hào)輸入端被電連接到上述邏輯電路部的相應(yīng)的端子。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括第二電阻器、第三電阻器和邏輯電路部，其中，上述第二電阻器被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的時(shí)鐘信號(hào)輸入端之間；并且上述第三電阻器被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的讀出信號(hào)輸入端之間。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括第一開(kāi)關(guān)和邏輯電路部，其中，上述第一開(kāi)關(guān)被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的時(shí)鐘信號(hào)輸入端之間。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括第二開(kāi)關(guān)和邏輯電路部，其中，上述第二開(kāi)關(guān)被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的讀出信號(hào)輸入端之間。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括被電連接在上述上述存儲(chǔ)區(qū)域和上述外部信號(hào)輸入端之間的保護(hù)電路。
9.一種半導(dǎo)體器件，包括無(wú)線信號(hào)輸入部，上述無(wú)線信號(hào)輸入部包括第一電源電位輸出端、第二電源電位輸出端和第一時(shí)鐘信號(hào)輸出端；邏輯電路部，電連接到上述無(wú)線信號(hào)輸入端，上述邏輯電路部包括讀出信號(hào)輸出端和第二時(shí)鐘信號(hào)輸出端；存儲(chǔ)區(qū)域，電連接到上述無(wú)線信號(hào)輸入端和上述邏輯電路部，上述存儲(chǔ)區(qū)域包括讀出信號(hào)輸入端、寫(xiě)入信號(hào)輸入端、時(shí)鐘信號(hào)輸入端、第一電源電位輸入端、第二電源電位輸入端、以及寫(xiě)入電源電位輸入端；以及第一電阻器，被電連接在上述第一電源電位輸入端和上述寫(xiě)入信號(hào)輸入端之間。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括被電連接在上述第一電源電位輸入端與上述存儲(chǔ)區(qū)域的上述寫(xiě)入信號(hào)輸入端之間的二極管。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，上述無(wú)線信號(hào)輸入部的上述第一電源電位輸出端經(jīng)由二極管被電連接到上述存儲(chǔ)區(qū)域的上述第一電源電位輸入端；并且上述無(wú)線信號(hào)輸入部的第二電源電位輸出端被電連接到上述存儲(chǔ)區(qū)域的上述第二電源電位輸入端。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括被配置來(lái)將上述存儲(chǔ)區(qū)域電連接到外部電路的外部信號(hào)輸入端。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，上述存儲(chǔ)區(qū)域的上述讀出信號(hào)輸入端、上述寫(xiě)入信號(hào)輸入端、上述時(shí)鐘信號(hào)輸入端、上述第一電源電位輸入端、上述第二電源電位輸入端、以及上述寫(xiě)入電源電位輸入端被電連接到上述外部信號(hào)輸入部的相應(yīng)的端子。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，上述存儲(chǔ)區(qū)域的上述讀出信號(hào)輸入端和上述時(shí)鐘信號(hào)輸入端被電連接到上述邏輯電路部的相應(yīng)的端子。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括第二電阻器和第三電阻器，其中， 上述第二電阻器被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的上述時(shí)鐘信號(hào)輸入端之間；并且上述第三電阻器被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的上述讀出信號(hào)輸入端之間。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括第一開(kāi)關(guān)，其中，上述第一開(kāi)關(guān)被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的上述時(shí)鐘信號(hào)輸入端之間。
17.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括第二開(kāi)關(guān)，其中，上述第二開(kāi)關(guān)被電連接在上述邏輯電路部和上述存儲(chǔ)區(qū)域的上述讀出信號(hào)輸入端之間。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，還包括被電連接在上述上述存儲(chǔ)區(qū)域和上述外部信號(hào)輸入端之間的保護(hù)電路。
19.一種半導(dǎo)體器件的工作方法，該半導(dǎo)體器件包括 無(wú)線信號(hào)輸入部；邏輯電路部，被電連接于上述無(wú)線信號(hào)輸入部；存儲(chǔ)區(qū)域，被電連接于上述無(wú)線信號(hào)輸入部和上述邏輯電路部；電阻器，被電連接于第一電源電位輸入端和存儲(chǔ)區(qū)域的寫(xiě)入信號(hào)輸入端之間；以及外部信號(hào)輸入端，用于將上述存儲(chǔ)區(qū)域電連接到外部電路，上述工作方法包括如下步驟使用通過(guò)線路連接方式經(jīng)由上述外部信號(hào)輸入部輸入的第一電源電位、第二電源電位、寫(xiě)入電源電位、寫(xiě)入信號(hào)和第一時(shí)鐘信號(hào)將數(shù)據(jù)寫(xiě)入上述存儲(chǔ)區(qū)域；以及在將上述第一電源電位經(jīng)由上述電阻器輸入到上述寫(xiě)入信號(hào)輸入端的同時(shí)，使用均從上述無(wú)線信號(hào)輸入部輸入的上述第一電源電位和上述第二電源電位、以及均從上述邏輯電路部輸入的第二時(shí)鐘信號(hào)和讀出信號(hào)從上述存儲(chǔ)區(qū)域讀出上述數(shù)據(jù)。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件的工作方法，其中，在將上述第一電源電位從上述無(wú)線信號(hào)輸入部經(jīng)由二極管輸入到上述存儲(chǔ)區(qū)域的上述第一電源電位輸入端的同時(shí)，進(jìn)行上述數(shù)據(jù)的讀出。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其工作方法，其目的在于謀求在芯片中占有很大的面積的存儲(chǔ)區(qū)域的成本降低，以抑制整個(gè)芯片的制造成本。該半導(dǎo)體器件包括包括電源電位輸出端的無(wú)線信號(hào)輸入部；包括寫(xiě)入信號(hào)輸入端和與上述電源電位輸出端電連接的電源電位輸入端的存儲(chǔ)區(qū)域；被電連接在上述電源電位輸出端和上述電源電位輸入端之間的二極管；以及被電連接在上述電源電位輸入端和上述存儲(chǔ)區(qū)域的上述寫(xiě)入信號(hào)輸入端之間的電阻器。
文檔編號(hào)G11C13/02GK102270317SQ20111020085
公開(kāi)日2011年12月7日 申請(qǐng)日期2006年11月24日 優(yōu)先權(quán)日2005年11月25日
發(fā)明者加藤清, 齋藤利彥 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所