專利名稱：存儲(chǔ)器電路及應(yīng)用所述存儲(chǔ)器電路讀取數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器的技術(shù)領(lǐng)域，特別是涉及一種存儲(chǔ)器電路以及一種應(yīng)用所述存儲(chǔ)器電路讀取數(shù)據(jù)的方法。
背景技術(shù)：
基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中的開發(fā)利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。一般而言，基本交織耦合鎖存器和有源負(fù)載單元組成了 6T存儲(chǔ)單元，這種單元可以用于容量從數(shù)位到幾兆位的存儲(chǔ)器陣列。經(jīng)過精心設(shè)計(jì)的這種存儲(chǔ)器陣列可以滿足許多不同的性能要求，具體要求取決于設(shè)計(jì)師是否選用針對高性能或低功率優(yōu)化過的CMOS工藝。高性能工藝生產(chǎn)的SRAM塊的存取時(shí)間在130nm工藝時(shí)可以輕松低于5ns，而低功率工藝生產(chǎn)的存儲(chǔ)器塊的存取時(shí)間一般要大于10ns。存儲(chǔ)單元的靜態(tài)特性使所需的輔助電路很少，只需要地址譯碼和使能信號就可以設(shè)計(jì)出解碼器、檢測電路和時(shí)序電路。隨著一代代更先進(jìn)工藝節(jié)點(diǎn)的發(fā)展，器件的特征尺寸越來越小，使用傳統(tǒng)六晶體管存儲(chǔ)單元制造的靜態(tài)RAM可以提供越來越短的存取時(shí)間和越來越小的單元尺寸，但漏電流和對軟故障的敏感性卻呈上升趨勢，設(shè)計(jì)師必須增加額外電路來減小漏電流，并提供故障檢測和糾正機(jī)制來“擦除”存儲(chǔ)器的軟故障。然而，用來組成鎖存器和高性能負(fù)載的六晶體管導(dǎo)致6T單元尺寸很大，從而極大地限制了可在存儲(chǔ)器陣列中實(shí)現(xiàn)的存儲(chǔ)容量。這種限制的主因是存儲(chǔ)器塊消耗的面積以及由于用于實(shí)現(xiàn)芯片設(shè)計(jì)的技術(shù)工藝節(jié)點(diǎn)導(dǎo)致的單元漏電。隨著存儲(chǔ)器陣列的總面積占整個(gè)芯片面積的比率增加，芯片尺寸和成本也越來越大。這種SRAM讀寫數(shù)據(jù)的工作原理為，通過輸入的地址選擇特定的字線和位線，字線和位線的交叉處就是被選中的存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元都是按這種方法被唯一選中后， 再對其進(jìn)行讀寫操作。然而，由于現(xiàn)有的存儲(chǔ)器電路本身的良率難以保證，從而極易導(dǎo)致數(shù)據(jù)讀寫過程出現(xiàn)錯(cuò)誤。因此，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個(gè)技術(shù)問題就是如何在盡可能小地減少存儲(chǔ)器占用面積的基礎(chǔ)上，提高存儲(chǔ)器電路的良率，并提高存儲(chǔ)器電路數(shù)據(jù)讀寫的準(zhǔn)確性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種存儲(chǔ)器電路以及一種應(yīng)用所述存儲(chǔ)器電路讀取數(shù)據(jù)的方法，用以在實(shí)現(xiàn)靜態(tài)存儲(chǔ)器電路功能的基礎(chǔ)上，盡可能小地減少面積。為了解決上述問題，本發(fā)明公開了一種存儲(chǔ)器電路的數(shù)據(jù)讀取方法，所述存儲(chǔ)器電路包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列包括全局放大電路；至少一個(gè)段存儲(chǔ)陣列，以及，與各段存儲(chǔ)陣列連接的段放大電路及段選通電路；所述段存儲(chǔ)陣列中包括至少一個(gè)組存儲(chǔ)陣列，以及，與各組存儲(chǔ)陣列連接的組放大電路及組選通電路；所述全局放大電路通過全局位線與段放大電路及段選通電路連接，并且，所述全局放大電路中具有與所述全局位線連接的內(nèi)部位線；所述段放大電路及段選通電路通過段位線與組放大電路及組選通電路連接；所述組放大電路及組選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接；所述控制電路包括讀控制單元和ECC電路，所述讀控制單元用于產(chǎn)生讀控制信號，并依據(jù)所述讀控制信號從全局存儲(chǔ)陣列中讀出數(shù)據(jù)，所述讀控制信號包括字線打開/ 關(guān)閉信號、開啟/關(guān)閉第一級放大器的控制信號(SAl)、開啟/關(guān)閉組位線和段位線間選通電路的控制信號(CSl)、開啟/關(guān)閉第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、開啟第三級放大器的控制信號(SA3)；所述ECC電路，用于對讀出的數(shù)據(jù)進(jìn)行檢查和糾正；所述數(shù)據(jù)讀取方法包括依據(jù)字線打開信號，打開需要讀取的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL) 和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；依據(jù)開啟第一級放大器的控制信號(SAl)，打開組放大電路，將所述組位線電壓差 (d_zbl)放大至預(yù)置電壓值；依據(jù)開啟組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接，在段位線(dBL)和段位線反(dBL_B)之間形成段位線電壓差(d_dbl)；依據(jù)開啟第二級放大器的控制信號(SA2)，打開段放大電路，將段位線電壓差(d_ dbl)放大至預(yù)置電壓值；依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；依據(jù)關(guān)閉第一級放大器的控制信號(SA1)，關(guān)閉所述組放大電路；并依據(jù)控制電路產(chǎn)生的字線關(guān)閉信號關(guān)閉打開的字線(WL)；依據(jù)開啟段位線和全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接，在全局位線(gBL)和全局位線反(gBL_B)之間形成全局位線電壓差(d_gBL)；同時(shí)，選通所述全局位線和內(nèi)部位線之間的連接，在內(nèi)部位線 (sBL)和內(nèi)部位線反(sBL_B)之間也形成內(nèi)部位線電壓差(d_sbl)；依據(jù)開啟第三級放大器的控制信號(SA3)，打開全局放大電路，將內(nèi)部位線電壓差 (d_sbl)放大；依據(jù)關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)，關(guān)閉段選通電路，切斷所述段位線與全局位線之間的連接，以及，所述全局位線和內(nèi)部位線之間的連接；依據(jù)關(guān)閉第二級放大器的控制信號綱，關(guān)閉段放大電路；在所述內(nèi)部位線電壓差(d_sbl)放大至預(yù)置電壓值后，依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對全局放大電路輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出經(jīng)檢查和糾正后的數(shù)據(jù)。優(yōu)選的，所述讀控制信號還包括關(guān)閉第三級放大器的控制信號(SA!3)，所述的方法還包括在輸出經(jīng)檢查和糾正后的數(shù)據(jù)時(shí)，依據(jù)關(guān)閉第三級放大器的控制信號(SA!3)關(guān)閉所述全局放大電路。優(yōu)選的，所述讀控制信號還包括輸出控制信號(OUT)，所述的方法還包括依據(jù)輸出控制信號(OUT)對輸出的數(shù)據(jù)進(jìn)行鎖存，并由控制電路選擇當(dāng)次需要輸出的鎖存數(shù)據(jù)并從數(shù)據(jù)讀寫端口輸出。優(yōu)選的，所述全局存儲(chǔ)陣列中的存儲(chǔ)單元為動(dòng)態(tài)存儲(chǔ)單元，所述的方法還包括在組放大電路對組位線電壓差(d_zbl)放大至預(yù)置電壓值后，將原始數(shù)據(jù)回寫至存儲(chǔ)單元中。優(yōu)選的，所述讀控制信號還包括開啟/關(guān)閉預(yù)充信號(PRC)，所述的方法還包括在打開字線之前，依據(jù)關(guān)閉預(yù)充信號(PRC)，關(guān)閉對組位線、段位線和全局位線的預(yù)充電操作；在關(guān)閉段選通電路后，依據(jù)開啟預(yù)充信號(PRC)，對組位線、段位線和全局位線開啟預(yù)充電操作。優(yōu)選的，所述的方法，還包括在關(guān)閉全局放大電路后，依據(jù)開啟預(yù)充信號(PRC)，對全局放大電路的內(nèi)部位線開啟預(yù)充電操作。優(yōu)選的，所述存儲(chǔ)器包括左右兩部分版圖，每部分版圖的結(jié)構(gòu)和存儲(chǔ)容量相同；所述數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)靜態(tài)存儲(chǔ)器SRAM相同，一次從全局存儲(chǔ)陣列讀出的數(shù)據(jù)是108位，由控制電路選擇當(dāng)次輸出的鎖存數(shù)據(jù)為18位。本發(fā)明還公開了一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法，所述存儲(chǔ)器電路包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列包括全局放大電路；至少一個(gè)段存儲(chǔ)陣列，以及，與各段存儲(chǔ)陣列連接的段放大電路及段選通電路；所述段存儲(chǔ)陣列中包括至少一個(gè)組存儲(chǔ)陣列，以及，與各組存儲(chǔ)陣列連接的組放大電路及組選通電路；所述全局放大電路通過全局位線與段放大電路及段選通電路連接，并且，所述全局放大電路中具有與所述全局位線連接的內(nèi)部位線；所述段放大電路及段選通電路通過段位線與組放大電路及組選通電路連接；所述組放大電路及組選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接；其中， 所述段放大電路的放大能力大于組放大電路的放大能力；所述控制電路包括寫控制單元和ECC電路，所述寫控制單元用于產(chǎn)生寫控制信號，并依據(jù)所述寫控制信號向全局存儲(chǔ)陣列寫入數(shù)據(jù)，所述寫控制信號包括字線打開信號、 開啟第一級放大器的控制信號(SAl)、開啟組位線和段位線間選通電路的控制信號(CSl)、 開啟第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、打開/關(guān)閉寫入數(shù)據(jù)控制信號(WEN)；所述ECC電路，用于對待寫入的數(shù)據(jù)進(jìn)行檢查和糾正；所述數(shù)據(jù)寫入方法包括讀出寫入字線下的原始存儲(chǔ)數(shù)據(jù)，準(zhǔn)備寫入數(shù)據(jù)(DIN)；依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對所述原始存儲(chǔ)數(shù)據(jù)和寫入數(shù)據(jù) (DIN)進(jìn)行檢查和糾正，產(chǎn)生經(jīng)檢查和糾正后的目標(biāo)寫入數(shù)據(jù)；依據(jù)打開寫入數(shù)據(jù)控制信號(WEN)，將目標(biāo)寫入數(shù)據(jù)與所述全局位線連通；
依據(jù)關(guān)閉ECC電路控制信號(ECC)，關(guān)閉ECC電路；依據(jù)打開段位線與全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接；通過目標(biāo)寫入數(shù)據(jù)對連通的全局位線和段位線放電，在段位線(dBL)和段位線反 (dBL_B)之間形成段位線電壓差(d_dbl)；依據(jù)打開第二級放大器的控制信號(SA》，打開段放大電路，同時(shí)關(guān)閉對應(yīng)的段位線和全局位線間選通電路的控制信號(CS2)；所述段放大電路將所述段位線電壓差(d_ dbl)放大至預(yù)置電壓值，并且，所述段位線與全局位線之間的連接被切斷；關(guān)閉寫入數(shù)據(jù)控制信號(WEN)和寫入數(shù)據(jù)(DIN)；依據(jù)字線打開信號，打開需要寫入的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL) 和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；依據(jù)開啟第一級放大器的控制信號(SAl)，打開組放大電路，將所述組位線電壓差 (d_zbl)放大至預(yù)置電壓值；依據(jù)打開組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接；所述段位線上的目標(biāo)寫入數(shù)據(jù)傳遞到組位線上，經(jīng)組位線傳遞到組存儲(chǔ)陣列的存儲(chǔ)單元中。優(yōu)選的，所述原始存儲(chǔ)數(shù)據(jù)包括原始數(shù)據(jù)本體和原始校驗(yàn)碼；所述依據(jù)打開ECC 電路控制信號(ECC)，打開ECC電路對原始存儲(chǔ)數(shù)據(jù)和寫入數(shù)據(jù)(DIN)進(jìn)行檢查和糾正，產(chǎn)生經(jīng)檢查和糾正后的目標(biāo)寫入數(shù)據(jù)的步驟具體包括依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路采用原始校驗(yàn)碼對從寫入字線下讀出的原始存儲(chǔ)數(shù)據(jù)進(jìn)行檢查和糾正，獲得原始數(shù)據(jù)本體；采用寫入數(shù)據(jù)(DIN)替換所述原始數(shù)據(jù)本體中對應(yīng)的位，生成新的數(shù)據(jù)本體；ECC電路根據(jù)所述新數(shù)據(jù)本體產(chǎn)生新的校驗(yàn)碼；由所述新數(shù)據(jù)本體和新校驗(yàn)碼組成目標(biāo)寫入數(shù)據(jù)。優(yōu)選的，所述讀出寫入字線下的原始存儲(chǔ)數(shù)據(jù)的步驟具體包括打開需要讀取的寫入字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；打開組放大電路，將所述組位線電壓差(d_zbl)放大至預(yù)置電壓值；打開組選通電路，選通所述組位線與段位線之間的連接，在段位線(dBL)和段位線反(dBL_B)之間形成段位線電壓差(d_dbl)；打開段放大電路，將段位線電壓差(d_dbl)放大至預(yù)置電壓值；關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；關(guān)閉所述組放大電路；并依據(jù)控制電路產(chǎn)生的字線關(guān)閉信號關(guān)閉打開的字線 (WL)；打開段選通電路，選通所述段位線與全局位線之間的連接，在全局位線(gBL)和全局位線反(gBL_B)之間形成全局位線電壓差(d_gBL)；同時(shí)，選通所述全局位線和內(nèi)部位線之間的連接，在內(nèi)部位線(sBL)和內(nèi)部位線反(sBL_B)之間也形成內(nèi)部位線電壓差(d_ sbl)；打開全局放大電路，將內(nèi)部位線電壓差(d_sbl)放大；
關(guān)閉段選通電路，切斷所述段位線與全局位線之間的連接，以及，所述全局位線和內(nèi)部位線之間的連接；關(guān)閉段放大電路；在所述內(nèi)部位線電壓差(d_sbl)放大至預(yù)置電壓值后，依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對全局放大電路輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出經(jīng)檢查和糾正后的原始存儲(chǔ)數(shù)據(jù)，所述原始存儲(chǔ)數(shù)據(jù)包括原始數(shù)據(jù)本體和原始校驗(yàn)碼。優(yōu)選的，所述寫控制信號還包括關(guān)閉所述組位線和段位線間選通電路的控制信號(CSl)、關(guān)閉第一級放大器的控制信號(SAl)、關(guān)閉字線(WL)的控制信號和關(guān)閉第二級放大器的控制信號(SA2)；所述的方法在寫入數(shù)據(jù)后，還包括依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；依據(jù)關(guān)閉第一級放大器的控制信號(SA1)，關(guān)閉所述組放大電路；并依據(jù)字線關(guān)閉信號關(guān)閉打開的字線(WL)；依據(jù)關(guān)閉第二級放大器的控制信號(SA》，關(guān)閉段放大電路。優(yōu)選的，所述的方法，還包括在關(guān)閉ECC電路后，打開寫入數(shù)據(jù)控制信號(WEN)產(chǎn)生前，關(guān)閉預(yù)充信號(PRC)；以及，在切斷所述組位線與段位線之間的連接，關(guān)閉組放大電路、字線和段放大電路后，打開預(yù)充信號(PRC)，對組位線、段位線和全局位線進(jìn)行預(yù)充。優(yōu)選的，所述全局存儲(chǔ)陣列中的存儲(chǔ)單元為動(dòng)態(tài)存儲(chǔ)單元，所述的方法還包括在組放大電路對組位線電壓差(d_zbl)放大至預(yù)置電壓值后，將同一字線中的原始數(shù)據(jù)回寫至存儲(chǔ)單元中。優(yōu)選的，所述目標(biāo)寫入數(shù)據(jù)與全局位線連通是指，所述目標(biāo)寫入數(shù)據(jù)及目標(biāo)寫入數(shù)據(jù)反分別與選中的全局位線(gBL)和全局位線反(gBL_B)相連通；所述選通段位線與全局位線之間的連接是指，所述選通的全局位線(gBL)和全局位線反(gBL_B)分別與選中的段位線(dBL)和段位線反(dBL_B)相連接；所述選通組位線與段位線之間的連接是指，所述選通的段位線(dBL)和段位線反 (dBL_B)分別與選中的組位線(zBL)和組位線反(zBL_B)相連接。優(yōu)選的，所述存儲(chǔ)器包括左右兩部分版圖，每部分版圖的結(jié)構(gòu)和存儲(chǔ)容量相同；所述數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)靜態(tài)存儲(chǔ)器SRAM相同，所述目標(biāo)寫入數(shù)據(jù)為116位。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明通過在存儲(chǔ)器電路中采用全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列采用多級分段的方式，分成組存儲(chǔ)陣列和段存儲(chǔ)陣列，段存儲(chǔ)陣列中包括組存儲(chǔ)陣列及組放大選通電路； 全局存儲(chǔ)陣列包括段存儲(chǔ)陣列、段放大選通電路及全局放大電路。全局放大電路通過全局位線與段放大選通電路連接，段放大選通電路通過段位線與組放大選通電路連接，組放大選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接，通過這種多級分段的方式，這種布局能使存儲(chǔ)器占用面積較小。本發(fā)明還在存儲(chǔ)器電路中設(shè)計(jì)了帶ECC電路的控制電路，用以在讀出數(shù)據(jù)后和寫入數(shù)據(jù)前進(jìn)行數(shù)據(jù)的檢查和糾正，相對于不設(shè)置ECC電路的存儲(chǔ)器電路而言，會(huì)增加極少的面積占用，但可以保證數(shù)據(jù)讀寫的準(zhǔn)確率，有效提高芯片的成品率(芯片良率)。


圖1是本發(fā)明的一種存儲(chǔ)器電路實(shí)施例1的結(jié)構(gòu)圖；圖2是本發(fā)明的一種存儲(chǔ)器電路實(shí)施例2的結(jié)構(gòu)圖；圖3是本發(fā)明的一種存儲(chǔ)器電路的數(shù)據(jù)讀取方法實(shí)施例的流程圖；圖4是本發(fā)明的一種全局存儲(chǔ)陣列的示意圖；圖5是本發(fā)明中數(shù)據(jù)讀寫端口讀出操作的波形示意圖；圖6是本發(fā)明的一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法實(shí)施例的流程圖；圖7是本發(fā)明中數(shù)據(jù)讀寫端口寫入操作的波形示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明實(shí)施例的核心構(gòu)思之一在于，在存儲(chǔ)器電路中設(shè)計(jì)帶ECC電路的控制電路以及多級分段的全局存儲(chǔ)陣列。具體而言，所述全局存儲(chǔ)陣列分成組存儲(chǔ)陣列和段存儲(chǔ)陣列，段存儲(chǔ)陣列中包括組存儲(chǔ)陣列及組放大選通電路；全局存儲(chǔ)陣列包括段存儲(chǔ)陣列、段放大選通電路及全局放大電路。全局放大電路通過全局位線與段放大選通電路連接，段放大選通電路通過段位線與組放大選通電路連接，組放大選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接，通過這種多級分段的方式，可以有效減小存儲(chǔ)器面積。采用帶ECC電路的控制電路，用以在讀出數(shù)據(jù)后和寫入數(shù)據(jù)前進(jìn)行數(shù)據(jù)的檢查和糾正，可以保證數(shù)據(jù)讀寫的準(zhǔn)確率，有效提高芯片的成品率(芯片良率)。參考圖1，示出了本發(fā)明的一種存儲(chǔ)器電路實(shí)施例1的結(jié)構(gòu)圖，針對實(shí)際應(yīng)用，所述存儲(chǔ)器電路在版圖布局上可以分為左右兩部分，左右兩部分的結(jié)構(gòu)和存儲(chǔ)容量相同，在每部分版圖中，可以設(shè)置與控制電路11連接的全局存儲(chǔ)陣列12 ；其中，所述全局存儲(chǔ)陣列12具體可以包括全局放大電路121;至少一個(gè)段存儲(chǔ)陣列122，以及，與各段存儲(chǔ)陣列122連接的段放大電路123及段選通電路124 ；所述段存儲(chǔ)陣列122中包括至少一個(gè)組存儲(chǔ)陣列221，以及，與各組存儲(chǔ)陣列221 連接的組放大電路222及組選通電路223 ；所述全局放大電路121通過全局位線(圖中未示出)與段放大電路123及段選通電路IM連接，并且，所述全局放大電路121中具有與所述全局位線連接的內(nèi)部位線(圖中未示出)；所述段放大電路123及段選通電路IM通過段位線(圖中未示出)與組放大電路222及組選通電路223連接；所述組放大電路222及組選通電路223通過組位線(圖中未示出)與組存儲(chǔ)陣列221中的存儲(chǔ)單元連接；所述控制電路11具體可以包括讀寫控制單元111，用于產(chǎn)生讀寫控制信號，并依據(jù)所述讀寫控制信號從所述全局存儲(chǔ)陣列12中讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)；ECC電路112，用于對讀出數(shù)據(jù)和寫入數(shù)據(jù)進(jìn)行檢查和糾正。在本發(fā)明實(shí)施例中，所述存儲(chǔ)陣列即存儲(chǔ)單元陣列，所述存儲(chǔ)陣列由許多存儲(chǔ)單元(cell)排列而成，每個(gè)存儲(chǔ)單元能存放1位二值代碼(0或1)，每一個(gè)或一組存儲(chǔ)單元有一個(gè)對應(yīng)的地址代碼。存儲(chǔ)陣列中的每個(gè)存儲(chǔ)單元都與其它單元在行和列上共享電學(xué)連接，其中垂直方向的連線稱為“字線”(WL)，而水平方向的數(shù)據(jù)流入和流出存儲(chǔ)單元的連線稱為“位線”(BL)。通過輸入的地址可選擇特定的字線和位線，字線和位線的交叉處就是被選中的存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元都是按這種方法被唯一選中，然后再對其進(jìn)行讀寫操作。為進(jìn)一步減少存儲(chǔ)器所占面積，在具體實(shí)現(xiàn)中，所述組放大電路222及組選通電路223可以設(shè)置在組存儲(chǔ)陣列221的兩側(cè)。在本發(fā)明的一種優(yōu)選實(shí)施例中，所述全局存儲(chǔ)陣列12還可以包括與控制電路11連接的控制信號緩沖器電路，所述控制信號緩沖器電路還與組放大電路及組選通電路、段放大電路及段選通電路、全局放大電路連接；所述控制電路11產(chǎn)生的讀寫控制信號發(fā)送至所述控制信號緩沖器電路，所述控制信號緩沖器電路依據(jù)讀寫控制信號相應(yīng)連接組放大電路、組選通電路、段放大電路、段選通電路或全局放大電路執(zhí)行對應(yīng)操作。例如，若控制電路輸出組放大電路的打開控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號連接組放大電路，由所述組放大電路執(zhí)行組位線電壓差的放大操作；或者，若控制電路輸出組選通電路的打開控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號連接組選通電路，由所述組選通電路執(zhí)行組位線和段位線的選通操作；或者，若控制電路輸出段放大電路的打開控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號連接段放大電路，由所述段放大電路執(zhí)行段位線電壓差的放大操作；或者，若控制電路輸出段選通電路的打開控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號連接段選通電路，由所述段選通電路執(zhí)行段位線與全局位線選通操作；以及，全局位線與內(nèi)部位線的選通操作；或者，若控制電路輸出全局放大電路的打開控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號連接全局放大電路，由所述全局放大電路執(zhí)行內(nèi)部位線電壓差的放大操作；或者，若控制電路輸出組放大電路的關(guān)閉控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號關(guān)閉組放大電路，停止執(zhí)行組位線電壓差的放大操作；或者，若控制電路輸出組選通電路的關(guān)閉控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號關(guān)閉組選通電路，切斷組位線和段位線的連接；或者，若控制電路輸出段放大電路的關(guān)閉控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號關(guān)閉段放大電路，停止執(zhí)行段位線電壓差的放大操作；
或者，若控制電路輸出段選通電路的關(guān)閉控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號關(guān)閉段選通電路，切斷段位線與全局位線的連接；以及，全局位線與內(nèi)部位線的連接；或者，若控制電路輸出寫入數(shù)據(jù)控制信號至控制信號緩沖器電路，則所述控制信號緩沖器電路將依據(jù)該控制信號將目標(biāo)寫入數(shù)據(jù)與全局位線連通。在本發(fā)明的一種優(yōu)選實(shí)施例中，所述全局存儲(chǔ)陣列12還可以包括與控制信號緩沖器電路連接的字線選中單元，所述控制信號緩沖器電路依據(jù)相應(yīng)的讀寫控制信號連接字線選中單元打開指定地址的字線。例如，控制電路輸出字線選中的控制信號至控制信號緩沖器電路，控制信號緩沖器電路連接字線選中單元，由所述字線選中單元打開指定地址的字線。為更好地實(shí)現(xiàn)靜態(tài)存儲(chǔ)器的讀寫功能，所述全局存儲(chǔ)陣列12還可以包括與控制信號緩沖器電路連接的預(yù)充電控制單元，所述控制信號緩沖器電路依據(jù)相應(yīng)的讀寫控制信號連接預(yù)充電控制單元對組位線、段位線、全局位線和/或內(nèi)部位線進(jìn)行預(yù)充電或者關(guān)閉預(yù)充電。例如，控制電路輸出關(guān)閉預(yù)充電的控制信號至控制信號緩沖器電路，控制信號緩沖器電路連接預(yù)充電控制單元，由所述預(yù)充電控制單元關(guān)閉對組位線、段位線、全局位線和 /或內(nèi)部位線的預(yù)充電操作；或者，控制電路輸出開啟預(yù)充電的控制信號至控制信號緩沖器電路，控制信號緩沖器電路連接預(yù)充電控制單元，由所述預(yù)充電控制單元開啟對組位線、 段位線、全局位線和/或內(nèi)部位線的預(yù)充電操作。公知的是，靜態(tài)存儲(chǔ)器SRAM是典型高速存儲(chǔ)器，存儲(chǔ)速度快，但所占面積比較大， 而動(dòng)態(tài)存儲(chǔ)器DRAM所占面積小，但存取速度較慢。為達(dá)到SRAM高速讀寫的效果，又減小存儲(chǔ)器面積，在本發(fā)明的一種優(yōu)選實(shí)施例，所述存儲(chǔ)器可以采用偽靜態(tài)存儲(chǔ)器(PSRAM)，即利用DRAM的內(nèi)核制造SRAM，它具有一個(gè)DRAM存儲(chǔ)器內(nèi)核和一個(gè)“SRAM型”接口的存儲(chǔ)器件。 由于它使用了一個(gè)DRAM內(nèi)核，因而也需要進(jìn)行周期性的刷新，以便保存數(shù)據(jù)。具體可以參考圖2所示的本發(fā)明的一種存儲(chǔ)器電路實(shí)施例2的結(jié)構(gòu)圖，所述存儲(chǔ)器可以為用于WQVGA(Wide Quarter Video Graphics Array，一種表示屏幕分辨率的標(biāo)準(zhǔn)，W代表在標(biāo)準(zhǔn)屏幕寬度基礎(chǔ)上再加寬，Q是四分之一的意思，VGA表示640*480，代表 480X272 (寬高比16 9)或者400XM0 (寬高比5 3)的屏幕分辨率)驅(qū)動(dòng)器芯片的存儲(chǔ)器，采用2T動(dòng)態(tài)存儲(chǔ)單元，所述存儲(chǔ)器電路在版圖布局上可以分為左右兩部分，左右兩部分的結(jié)構(gòu)和存儲(chǔ)容量相同，在每部分版圖中包括輸入控制處理電路31，用于處理地址解析和端口讀寫信號；控制電路32，包括信號生成單元，用于依據(jù)解析獲得的地址信息以及端口讀寫信號生成讀寫控制信號，所述讀寫控制信號包括功能輸出端口讀信號、數(shù)據(jù)讀寫端口讀信號以及數(shù)據(jù)讀寫端口寫信號；讀寫控制單元，用于產(chǎn)生讀寫控制信號，并依據(jù)所述讀寫控制信號連接所述全局存儲(chǔ)陣列38進(jìn)行數(shù)據(jù)讀寫操作。更具體而言，所述功能輸出端口讀信號包括字線打開/關(guān)閉信號、開啟/關(guān)閉第一級放大器的控制信號(SAl)、開啟/關(guān)閉組位線和段位線間選通電路的控制信號(CSl)、 開啟/關(guān)閉第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、開啟第三級放大器的控制信號(SA3)、功能輸出端口傳送信號(SCK)和/或功能輸出端口顯示信號(DSP)等。所述數(shù)據(jù)讀寫端口讀信號包括字線打開/關(guān)閉信號、開啟/關(guān)閉第一級放大器的控制信號(SAl)、開啟/關(guān)閉組位線和段位線間選通電路的控制信號(CSl)、開啟/關(guān)閉第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號 (CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)和/或開啟第三級放大器的控制信號(SA3)寸。所述數(shù)據(jù)讀寫端口寫信號包括字線打開信號、開啟第一級放大器的控制信號 (SAl)、開啟組位線和段位線間選通電路的控制信號(CSl)、開啟第二級放大器的控制信號 (SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)，和/或，打開/關(guān)閉寫入數(shù)據(jù)控制信號(WEN)等。所述控制電路32還包括ECC電路，用于對讀出的數(shù)據(jù)進(jìn)行檢查和糾正，以及，對待寫入的數(shù)據(jù)進(jìn)行檢查和糾正；所述控制電路32還包括刷新控制單元，用于產(chǎn)生刷新控制信號，并依據(jù)所述刷新控制信號連接刷新電路33;刷新電路33，用于依據(jù)控制電路32發(fā)送的刷新控制信號，控制所述全局存儲(chǔ)陣列 38的刷新操作。數(shù)據(jù)讀寫端口輸出電路34:用于提供數(shù)據(jù)讀寫端口的數(shù)據(jù)輸出，所述數(shù)據(jù)為控制電路依據(jù)地址信息和數(shù)據(jù)讀寫端口讀信號從所述全局存儲(chǔ)陣列38中讀出，并經(jīng)ECC電路檢查和糾正后的數(shù)據(jù)；數(shù)據(jù)讀寫端口輸入電路35 用于接收需要寫入全局存儲(chǔ)陣列38的數(shù)據(jù)，所述需要寫入的數(shù)據(jù)為，對從寫入字線下讀出的原始存儲(chǔ)數(shù)據(jù)以及待寫入數(shù)據(jù)，經(jīng)ECC電路檢查和糾正后產(chǎn)生的目標(biāo)寫入數(shù)據(jù)；所述控制電路32依據(jù)地址信息和數(shù)據(jù)讀寫端口寫信號向所述全局存儲(chǔ)陣列38寫入該目標(biāo)寫入數(shù)據(jù)；共用傳送總線和控制線36 用于向功能輸出端口輸出電路37傳送數(shù)據(jù)；功能輸出端口輸出電路37:用于提供功能輸出端口數(shù)據(jù)輸出，所述數(shù)據(jù)為控制電路32依據(jù)地址信息和功能輸出端口讀信號從所述全局存儲(chǔ)陣列38中讀出，并經(jīng)ECC電路檢查和糾正后的數(shù)據(jù)；全局存儲(chǔ)陣列38，具體包括全局放大電路；至少一個(gè)段存儲(chǔ)陣列，以及，與各段存儲(chǔ)陣列連接的段放大電路及段選通電路；所述段存儲(chǔ)陣列中包括至少一個(gè)組存儲(chǔ)陣列，以及，與各組存儲(chǔ)陣列連接的組放大電路及組選通電路；所述全局放大電路通過全局位線與段放大電路及段選通電路連接，并且，所述全局放大電路中具有與所述全局位線連接的內(nèi)部位線；所述段放大電路及段選通電路通過段位線與組放大電路及組選通電路連接；所述組放大電路及組選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接；所述輸入控制處理電路31的輸出端與控制電路32連接，所述控制電路32與全局存儲(chǔ)陣列38、數(shù)據(jù)讀寫端口輸入電路34、數(shù)據(jù)讀寫端口輸出電路35、刷新電路33以及共用傳送總線和控制線36連接，所述刷新電路33與全局存儲(chǔ)陣列38連接，所述共用傳送總線和控制線36與功能輸出端口輸出電路37連接。在本發(fā)明實(shí)施例中，所述數(shù)據(jù)讀寫端口為數(shù)據(jù)讀寫端口，所述功能輸出端口為功能輸出端口，如對于WQVGA驅(qū)動(dòng)器芯片而言，所述功能輸出端口可以為顯示端口。在具體實(shí)現(xiàn)中，所述存儲(chǔ)器電路中的組存儲(chǔ)陣列可以使用16字線結(jié)構(gòu)、32字線結(jié)構(gòu)或64字線結(jié)構(gòu)。例如，假設(shè)存儲(chǔ)器的容量為43^^40x18，針對其應(yīng)用在版圖布局分成左右兩部分， 其容量分別為43^120x18。采用32字線結(jié)構(gòu)，32字線的組存儲(chǔ)陣列的存儲(chǔ)容量為32x232， 即32根字線，每根字線包含232個(gè)數(shù)據(jù)位，由于本發(fā)明實(shí)施例中使用的ECC電路為108位糾正1位，108位數(shù)據(jù)需要8位的校驗(yàn)碼，因此232個(gè)數(shù)據(jù)中包括216個(gè)數(shù)據(jù)位和16位糾錯(cuò)位。若針對當(dāng)前的應(yīng)用需求(如功能輸出端口輸出，即數(shù)據(jù)從功能輸出端口輸出到屏幕)， 每個(gè)全局存儲(chǔ)陣列需要提供2160個(gè)數(shù)據(jù)位，則內(nèi)部需要10根字線存儲(chǔ)相應(yīng)的數(shù)據(jù)，即需要 10個(gè)組存儲(chǔ)陣列；10個(gè)組存儲(chǔ)陣列可提供32x2160個(gè)數(shù)據(jù)位，要實(shí)現(xiàn)43&2160的存儲(chǔ)數(shù)據(jù)位，則需要14個(gè)3&2320存儲(chǔ)陣列組，即140個(gè)32x232組存儲(chǔ)陣列。如果結(jié)合使用16x232 組存儲(chǔ)陣列，則需要130個(gè)32x232組存儲(chǔ)陣列和10個(gè)16x232組存儲(chǔ)陣列。為了提高讀寫速度并降低功耗，應(yīng)用本發(fā)明實(shí)施例可以進(jìn)一步對組存儲(chǔ)陣列進(jìn)行分段，形成段存儲(chǔ)陣列，段存儲(chǔ)陣列中包含的組存儲(chǔ)陣列個(gè)數(shù)可以根據(jù)存儲(chǔ)容量或存儲(chǔ)單元的特性等設(shè)定。假設(shè)在本例中分為4個(gè)段存儲(chǔ)陣列，則前3個(gè)段存儲(chǔ)陣列分別包括40個(gè)組存儲(chǔ)陣列，第4個(gè)段存儲(chǔ)陣列包括20個(gè)組存儲(chǔ)陣列，段存儲(chǔ)陣列的排列順序不分左右。在實(shí)際中，所述存儲(chǔ)器中所采用的動(dòng)態(tài)存儲(chǔ)單元可以為互補(bǔ)動(dòng)態(tài)存儲(chǔ)單元，具有以下結(jié)構(gòu)一個(gè)存儲(chǔ)單元A和一個(gè)互補(bǔ)存儲(chǔ)單元B，其中，所述的存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B分別包括一控制MOS管和一存儲(chǔ)MOS管；所述控制MOS管的漏極連接所述位線(BL， BL_B)，所述控制MOS管的柵極連接所述字線WL ；所述存儲(chǔ)MOS管的柵極接負(fù)電壓，所述存儲(chǔ)MOS管的漏極或源極連接所述控制MOS管的源極，由此形成存儲(chǔ)電容；其中，通過位線BL 和互補(bǔ)位線BL_B上的電位分別與存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B上的電位發(fā)生電荷共享，使存儲(chǔ)單元A與互補(bǔ)存儲(chǔ)單元B之間產(chǎn)生差分電壓。當(dāng)存儲(chǔ)單元A存儲(chǔ)的信息為高電平時(shí)， 互補(bǔ)存儲(chǔ)單元B存儲(chǔ)的信息為低電平，反之亦然。所述存儲(chǔ)單元A和所述互補(bǔ)存儲(chǔ)單元B 分別為單個(gè)MOS管，其信息被存儲(chǔ)在所述MOS管的源極的寄生電容中。參考圖3，示出了采用本發(fā)明的存儲(chǔ)器電路讀取數(shù)據(jù)方法實(shí)施例的步驟流程圖，在本發(fā)明實(shí)施例中，所述存儲(chǔ)器電路主要包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列可以采用說明書中相關(guān)部分的結(jié)構(gòu)；所述控制電路包括讀控制單元和ECC電路，所述讀控制單元用于產(chǎn)生讀控制信號，并依據(jù)所述讀控制信號從全局存儲(chǔ)陣列中讀出數(shù)據(jù)， 所述讀控制信號包括字線打開/關(guān)閉信號、開啟/關(guān)閉第一級放大器的控制信號(SAl)、開啟/關(guān)閉組位線和段位線間選通電路的控制信號(CSl)、開啟/關(guān)閉第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、開啟第三級放大器的控制信號(SA3)；所述ECC電路，用于對讀出的數(shù)據(jù)進(jìn)行檢查和糾正；采用本發(fā)明的存儲(chǔ)器電路執(zhí)行數(shù)據(jù)讀取操作，具體可以包括以下步驟步驟301 依據(jù)字線打開信號，打開需要讀取的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；
步驟302 依據(jù)開啟第一級放大器的控制信號(SA1)，打開組放大電路，將所述組位線電壓差(d_zbl)放大至預(yù)置電壓值；步驟303 依據(jù)開啟組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接，在段位線(dBL)和段位線反(dBL_B)之間形成段位線電壓差(d_dbl)；步驟304:依據(jù)開啟第二級放大器的控制信號(SA》，打開段放大電路，將段位線電壓差(d_dbl)放大至預(yù)置電壓值；步驟305 依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；步驟306 依據(jù)關(guān)閉第一級放大器的控制信號(SAl)，關(guān)閉所述組放大電路；并依據(jù)控制電路產(chǎn)生的字線關(guān)閉信號關(guān)閉打開的字線(WL)；步驟307 依據(jù)開啟段位線和全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接，在全局位線(gBL)和全局位線反(gBL_B)之間形成全局位線電壓差(d_gBL)；同時(shí)，選通所述全局位線和內(nèi)部位線之間的連接，在內(nèi)部位線(sBL)和內(nèi)部位線反(sBL_B)之間也形成內(nèi)部位線電壓差(d_sbl)；步驟308 依據(jù)開啟第三級放大器的控制信號(SA!3)，打開全局放大電路，將內(nèi)部位線電壓差(d_sbl)放大；步驟309 依據(jù)關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)，關(guān)閉段選通電路，切斷所述段位線與全局位線之間的連接，以及，所述全局位線和內(nèi)部位線之間的連接；步驟310 依據(jù)關(guān)閉第二級放大器的控制信號(SA》，關(guān)閉段放大電路；步驟311 在所述內(nèi)部位線電壓差(d_sbl)放大至預(yù)置電壓值后，依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對全局放大電路輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出經(jīng)檢查和糾正后的數(shù)據(jù)。在具體實(shí)現(xiàn)中，所述預(yù)置電壓值可以為電源電壓VDD。在本發(fā)明的一種優(yōu)選實(shí)施例中，所述讀控制信號還可以包括關(guān)閉第三級放大器的控制信號(SA!3)，本發(fā)明實(shí)施例還可以包括以下步驟步驟312 在輸出經(jīng)檢查和糾正后的數(shù)據(jù)時(shí)，依據(jù)關(guān)閉第三級放大器的控制信號 (SA3)關(guān)閉所述全局放大電路。依據(jù)當(dāng)前數(shù)據(jù)讀取的需求，在本發(fā)明一種更為優(yōu)選的實(shí)施例中，所述讀控制信號還可以包括輸出控制信號(OUT)，本發(fā)明實(shí)施例還可以包括以下步驟步驟313 依據(jù)輸出控制信號(OUT)對輸出的數(shù)據(jù)進(jìn)行鎖存，并由控制電路選擇當(dāng)次需要輸出的鎖存數(shù)據(jù)并從數(shù)據(jù)讀寫端口輸出。以下針對本發(fā)明實(shí)施例中所采用互補(bǔ)動(dòng)態(tài)存儲(chǔ)單元進(jìn)一步說明本發(fā)明數(shù)據(jù)讀取操作的原理。如前所述，所述互補(bǔ)動(dòng)態(tài)存儲(chǔ)單元具有以下結(jié)構(gòu)一個(gè)存儲(chǔ)單元A和一個(gè)互補(bǔ)存儲(chǔ)單元B，其中，所述的存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B分別包括一控制MOS管和一存儲(chǔ)MOS 管；所述控制MOS管的漏極連接所述位線(BL，BL_B)，所述控制MOS管的柵極連接所述字線 WL ；所述存儲(chǔ)MOS管的柵極接負(fù)電壓，所述存儲(chǔ)MOS管的漏極或源極連接所述控制MOS管的源極，由此形成存儲(chǔ)電容；其中，通過位線BL和互補(bǔ)位線BL_B上的電位分別與存儲(chǔ)單元A 和互補(bǔ)存儲(chǔ)單元B上的電位發(fā)生電荷共享，使存儲(chǔ)單元A與互補(bǔ)存儲(chǔ)單元B之間產(chǎn)生差分電壓。當(dāng)存儲(chǔ)單元A存儲(chǔ)的信息為高電平時(shí)，互補(bǔ)存儲(chǔ)單元B存儲(chǔ)的信息為低電平，反之亦然。所述存儲(chǔ)單元A和所述互補(bǔ)存儲(chǔ)單元B分別為單個(gè)MOS管，其信息被存儲(chǔ)在所述MOS 管的源極的寄生電容中。所述差分電壓通過位線BL和互補(bǔ)位線BL_B傳送給放大電路。所述電荷共享是指， 當(dāng)存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B的控制晶體管Tl和T2(以下還稱之為“導(dǎo)通晶體管”)導(dǎo)通時(shí)，位線BL和互補(bǔ)位線BL_B上的電位與存儲(chǔ)節(jié)點(diǎn)SN和SNb上的電位發(fā)生電荷共享。例如，在讀存儲(chǔ)節(jié)點(diǎn)SN上的低電位時(shí)，如果位線BL上的預(yù)充電位為高，則通過電荷共享，使位線BL上的電位降低(實(shí)現(xiàn)讀操作)；BL、BL_B形成電壓差，接在位線上的放大電路會(huì)感知這種變化，讀出“1〃或〃 0"。在采用這種互補(bǔ)動(dòng)態(tài)單元構(gòu)建的存儲(chǔ)陣列中，譯碼電路控制WL的選通；選通的WL 控制存儲(chǔ)單元的導(dǎo)通晶體管導(dǎo)通，實(shí)現(xiàn)BL/BL_B和存儲(chǔ)單元的電荷共享，由此BL和BL_B之間形成電壓差；放大電路放大BL和BL_B間的電壓差實(shí)現(xiàn)存儲(chǔ)單元的讀寫功能。更具體而言，當(dāng)預(yù)充電信號由低到高，WL由高到低，存儲(chǔ)單元導(dǎo)通晶體管導(dǎo)通，BL/BL_B* SN/SNb (存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)信號)發(fā)生電荷共享，使BL/BL_B產(chǎn)生電壓差；通過施加(即接通)放大電路控制信號SA，使放大電路放大BL/BL_B的電壓差；通過施加(即接通)信號BL/BL_B的輸出控制信號CAS，傳送BL/BL_B的值到存儲(chǔ)器的輸出端，從而讀出數(shù)據(jù)。在讀出數(shù)據(jù)后，還可以通過中斷所述BL/BL_B的輸出控制信號CAS、所述放大電路控制信號SA、所述柵極控制信號的供應(yīng)，并使BL和皿_8預(yù)充電控制信號eq由高變到低，將 BL和充電到VDD。因而在具體實(shí)現(xiàn)中，本發(fā)明實(shí)施例還可以包括如下子步驟在打開字線之前，依據(jù)關(guān)閉預(yù)充信號(PRC)，關(guān)閉對組位線、段位線和全局位線的預(yù)充電操作；以及，在關(guān)閉段選通電路后，依據(jù)開啟預(yù)充信號(PRC)，對組位線、段位線和全局位線開啟預(yù)充電操作。更為優(yōu)選的是，本發(fā)明實(shí)施例還可以包括如下子步驟在關(guān)閉全局放大電路后，依據(jù)開啟預(yù)充信號(PRC)，對全局放大電路的內(nèi)部位線開啟預(yù)充電操作。在所述全局存儲(chǔ)陣列中的存儲(chǔ)單元為動(dòng)態(tài)存儲(chǔ)單元時(shí)，為保證DRAM的數(shù)據(jù)存儲(chǔ)， 還可以采用如下刷新操作在組位線電壓差d_zbl達(dá)到預(yù)置電壓值后，將原始數(shù)據(jù)回寫至存儲(chǔ)單元中。為使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，以下結(jié)合圖4所示的全局存儲(chǔ)陣列示意圖，圖5所示的數(shù)據(jù)讀寫端口讀操作的波形示意圖，通過一個(gè)具體應(yīng)用的示例對本發(fā)明更進(jìn)一步說明。如圖4所示，在WQVGA驅(qū)動(dòng)器芯片中使用的存儲(chǔ)器容量為432x240x18，該存儲(chǔ)器在版圖布局分成左右兩部分，其容量分別為43^120x18。該存儲(chǔ)器使用2T互補(bǔ)動(dòng)態(tài)存儲(chǔ)單元構(gòu)建存儲(chǔ)單元陣列，采用32字線結(jié)構(gòu)，32字線的組存儲(chǔ)陣列的存儲(chǔ)容量為3^232，即32根字線，每根字線包含232個(gè)數(shù)據(jù)位，由于本發(fā)明實(shí)施例中使用的ECC電路為108位糾正 1位，108位數(shù)據(jù)需要8位的校驗(yàn)碼，因此232個(gè)數(shù)據(jù)中包括216個(gè)數(shù)據(jù)位和16位糾錯(cuò)位。 針對功能輸出端口輸出，每個(gè)全局存儲(chǔ)陣列提供2160個(gè)數(shù)據(jù)位，則內(nèi)部需要10根字線存儲(chǔ)相應(yīng)的數(shù)據(jù)，即需要10個(gè)組存儲(chǔ)陣列；10個(gè)組存儲(chǔ)陣列可提供32x2160個(gè)數(shù)據(jù)位，要實(shí)現(xiàn) 432x2160的存儲(chǔ)數(shù)據(jù)位，則需要14個(gè)32x2320存儲(chǔ)陣列組，即140個(gè)32x232組存儲(chǔ)陣列。 如果結(jié)合使用16x232組存儲(chǔ)陣列，則需要130個(gè)32x232組存儲(chǔ)陣列和10個(gè)16x232組存儲(chǔ)陣列。在本例中分為4個(gè)段存儲(chǔ)陣列段1、段2、段3和段4，前3個(gè)段存儲(chǔ)陣列分別包括 40個(gè)組存儲(chǔ)陣列(組1、組2...組40)，第4個(gè)段存儲(chǔ)陣列包括20個(gè)組存儲(chǔ)陣列，段存儲(chǔ)陣列的排列順序不分左右；全局放大電路41通過全局位線42與段放大選通電路43 (包括段放大電路和段選通電路)連接，段放大選通電路通過段位線44分別與段存儲(chǔ)陣列段1、段 2、段3和段4連接；組存儲(chǔ)陣列通過組位線45與組放大選通電路46 (包括組放大電路和組選通電路)連接。本發(fā)明實(shí)施例主要涉及分組分段陣列的數(shù)據(jù)讀寫端口輸入輸出方法。數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)SRAM相同，本例使用三級放大的方式實(shí)現(xiàn)數(shù)據(jù)讀寫端口對存儲(chǔ)器分組分段陣列的讀寫操作。具體實(shí)現(xiàn)方式如下如圖5中所列控制信號和各個(gè)位線的狀態(tài)，控制信號可以是1有效，也可以是0有效，圖5僅作示例，本發(fā)明不具體限定信號的0或1有效。在數(shù)據(jù)讀取之前各個(gè)位線需要預(yù)充到一定電位，本例中以預(yù)充到1進(jìn)行說明。11)關(guān)閉預(yù)充信號PRC，打開需要讀取的字線WL，組位線zbl和組位線反zblb分別與存儲(chǔ)單元的對應(yīng)存儲(chǔ)節(jié)點(diǎn)進(jìn)行電荷共享，在zbl和zblb之間形成組位線電壓差d_zbl ；12)打開第一級放大器控制信號SAl，依據(jù)該控制信號打開組放大電路，組放大電路對d_zbl進(jìn)行放大，使zbl和zblb的電壓差達(dá)到最大值(可以取電源電壓VDD)；13)打開組位線與段位線間的選通電路控制信號CS1，依據(jù)該控制信號打開組選通電路，組選通電路選通所述組位線與段位線之間的連接，使段位線dbl和段位線反dblb 分別與Zbl和zblb進(jìn)行電荷共享，在dbl和dblb之間形成段位線電壓差d_dbl ；14)打開第二級放大器控制信號SA2并關(guān)閉CSl，依據(jù)該控制信號切斷組位線與段位線的連接，組放大電路對d_zbl繼續(xù)放大，使zbl和zblb的電壓差達(dá)到最大值后，完成數(shù)據(jù)回寫并關(guān)閉SAl和WL ；依據(jù)SA2打開控制信號打開段放大電路，段放大電路對d_dbl進(jìn)行放大，使dbl和dblb之間的電壓差達(dá)到最大值；15)打開段位線與全局位線間的選通電路控制信號CS2，打開段選通電路，使全局位線gbl和全局位線反gblb分別與dbl和dblb進(jìn)行電荷共享，在gbl和gblb之間形成電壓差d_gbl。此過程中，全局放大電路中的內(nèi)部位線sbl和內(nèi)部位線反sblb分別與gbl和 gblb連通，因此在sbl和sblb之間也形成電壓差d_sbl，且d_gbl = d_sbl ；16)打開全局放大電路控制信號SA3，關(guān)閉CS2和SA2，并在全局放大電路內(nèi)部切斷 gbl/gblb與sbl/sblb的連接，因此全局放大電路只放大d_sbl，使sbl和sblb的電壓差達(dá)到最大值。此過程中，可打開PRC信號，對組位線、段位線和全局位線進(jìn)行預(yù)充；17)全局放大器內(nèi)sbl和sblb的電壓差達(dá)到最大值后，打開ECC電路控制信號 ECC，對全局放大器輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出正確的108位數(shù)據(jù)，此過程中可依據(jù)控制電路產(chǎn)生的關(guān)閉第三級放大器的控制信號SA3關(guān)閉全局放大電路，并對sbl和sblb進(jìn)行預(yù)充18)依據(jù)控制電路產(chǎn)生的輸出控制信號OUT對經(jīng)ECC電路檢查和糾正后的數(shù)據(jù)進(jìn)行鎖存，通過控制電路對鎖存數(shù)據(jù)進(jìn)行選擇，然后輸出18位數(shù)據(jù)，完成讀操作。參考圖6，示出了本發(fā)明的一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法實(shí)施例的流程圖，在本發(fā)明實(shí)施例中，所述存儲(chǔ)器電路主要包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列可以采用本說明書中前述部分的相關(guān)結(jié)構(gòu)，但其中段放大電路的放大能力需要大于組放大電路的放大能力；所述控制電路包括寫控制單元和ECC電路，所述寫控制單元用于產(chǎn)生寫控制信號，并依據(jù)所述寫控制信號向全局存儲(chǔ)陣列寫入數(shù)據(jù)，所述寫控制信號包括字線打開信號、開啟第一級放大器的控制信號(SAl)、開啟組位線和段位線間選通電路的控制信號(CSl)、開啟第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、打開/關(guān)閉寫入數(shù)據(jù)控制信號(WEN)；所述ECC電路，用于對待寫入的數(shù)據(jù)進(jìn)行檢查和糾正；采用所述存儲(chǔ)器電路進(jìn)行數(shù)據(jù)寫入操作，具體可以包括以下步驟步驟601、讀出寫入字線下的原始存儲(chǔ)數(shù)據(jù)，準(zhǔn)備寫入數(shù)據(jù)(DIN)；在本發(fā)明的一種優(yōu)選實(shí)施例中，所述讀出寫入字線下原始存儲(chǔ)數(shù)據(jù)的操作可以采用如圖3所示的過程，為節(jié)約篇幅，本發(fā)明對此不再贅述。步驟602、依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對所述原始存儲(chǔ)數(shù)據(jù)和寫入數(shù)據(jù)(DIN)進(jìn)行檢查和糾正，產(chǎn)生經(jīng)檢查和糾正后的目標(biāo)寫入數(shù)據(jù)；在本發(fā)明的一種優(yōu)選實(shí)施例中，所述原始存儲(chǔ)數(shù)據(jù)可以包括原始數(shù)據(jù)本體和原始校驗(yàn)碼；在這種情況下，本步驟具體可以包括如下子步驟依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路采用原始校驗(yàn)碼對從寫入字線下讀出的原始存儲(chǔ)數(shù)據(jù)進(jìn)行檢查和糾正，獲得原始數(shù)據(jù)本體；采用寫入數(shù)據(jù)(DIN)替換所述原始數(shù)據(jù)本體中對應(yīng)的位，生成新的數(shù)據(jù)本體；ECC電路根據(jù)所述新數(shù)據(jù)本體產(chǎn)生新的校驗(yàn)碼；由所述新數(shù)據(jù)本體和新校驗(yàn)碼組成目標(biāo)寫入數(shù)據(jù)。步驟603 依據(jù)打開寫入數(shù)據(jù)控制信號(WEN)，將目標(biāo)寫入數(shù)據(jù)與所述全局位線連通；步驟604 依據(jù)關(guān)閉ECC電路控制信號(ECC)，關(guān)閉ECC電路；步驟605 依據(jù)打開段位線與全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接；步驟606 通過目標(biāo)寫入數(shù)據(jù)對連通的全局位線和段位線放電，在段位線(dBL)和段位線反(dBL_B)之間形成段位線電壓差(d_dbl)；步驟607:依據(jù)打開第二級放大器的控制信號(SA》，打開段放大電路，同時(shí)關(guān)閉對應(yīng)的段位線和全局位線間選通電路的控制信號(CS2)；所述段放大電路將所述段位線電壓差(d_dbl)放大至預(yù)置電壓值，并且，所述段位線與全局位線之間的連接被切斷；步驟608 關(guān)閉寫入數(shù)據(jù)控制信號(WEN)和寫入數(shù)據(jù)(DIN)；步驟609 依據(jù)字線打開信號，打開需要寫入的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；步驟610 依據(jù)開啟第一級放大器的控制信號(SA1)，打開組放大電路，將所述組位線電壓差(d_zbl)放大至預(yù)置電壓值；步驟611 依據(jù)打開組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接；所述段位線上的目標(biāo)寫入數(shù)據(jù)傳遞到組位線上， 經(jīng)組位線傳遞到組存儲(chǔ)陣列的存儲(chǔ)單元中。需要說明的是，所述寫入數(shù)據(jù)(DIN)的關(guān)閉也可以在關(guān)閉ECC電路后執(zhí)行。在本發(fā)明的一種優(yōu)選實(shí)施例中，所述寫控制信號還可以包括關(guān)閉所述組位線和段位線間選通電路的控制信號(CSl)、關(guān)閉第一級放大器的控制信號(SAl)、關(guān)閉字線(WL) 的控制信號和關(guān)閉第二級放大器的控制信號(SA》；在寫入數(shù)據(jù)后，本發(fā)明實(shí)施例還可以包括如下步驟步驟612、依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；步驟613、依據(jù)關(guān)閉第一級放大器的控制信號(SAl)，關(guān)閉所述組放大電路；并依據(jù)字線關(guān)閉信號關(guān)閉打開的字線(WL)；步驟614、依據(jù)關(guān)閉第二級放大器的控制信號(SA》，關(guān)閉段放大電路。以下針對本發(fā)明實(shí)施例中所采用互補(bǔ)動(dòng)態(tài)存儲(chǔ)單元進(jìn)一步說明本發(fā)明數(shù)據(jù)寫入操作的原理。如前所述，所述互補(bǔ)動(dòng)態(tài)存儲(chǔ)器單元由一個(gè)存儲(chǔ)單元A和一個(gè)互補(bǔ)存儲(chǔ)單元B組成，所述數(shù)據(jù)寫入操作包括將寫入數(shù)據(jù)傳送到位線BL和互補(bǔ)位線BL_B ；通過字線向存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B的導(dǎo)通晶體管柵極施加使其導(dǎo)通的控制信號，使存儲(chǔ)單元A和互補(bǔ)存儲(chǔ)單元B的導(dǎo)通晶體管分別導(dǎo)通；然后，通過位線BL和互補(bǔ)位線BL_B與存儲(chǔ)單元A的存儲(chǔ)節(jié)點(diǎn)SN和互補(bǔ)存儲(chǔ)單元B的存儲(chǔ)節(jié)點(diǎn)SN發(fā)生電荷共享，將已經(jīng)傳送到位線BL和互補(bǔ)位線BL_B上的寫入數(shù)據(jù)傳送給存儲(chǔ)單元A的存儲(chǔ)節(jié)點(diǎn)SN和互補(bǔ)存儲(chǔ)單元B的存儲(chǔ)節(jié)點(diǎn) SN,由此實(shí)現(xiàn)數(shù)據(jù)寫入。其中，在寫入數(shù)據(jù)傳送到位線BL和互補(bǔ)位線前，通過施加 (即接通)寫入數(shù)據(jù)控制信號WEN，將寫入數(shù)據(jù)傳送到存儲(chǔ)器的輸入端。在數(shù)據(jù)寫入后，將位線BL和互補(bǔ)位線BL_B預(yù)充電到VDD。因而在本發(fā)明的一種優(yōu)選實(shí)施例中，還可以包括如下步驟在關(guān)閉ECC電路后，打開寫入數(shù)據(jù)控制信號(WEN)產(chǎn)生前，關(guān)閉預(yù)充信號(PRC)；以及，在切斷所述組位線與段位線之間的連接，關(guān)閉組放大電路、字線和段放大電路后， 打開預(yù)充信號(PRC)，對組位線、段位線和全局位線進(jìn)行預(yù)充。由于動(dòng)態(tài)存儲(chǔ)單元需要刷新(refresh)的特性，因而在具體實(shí)現(xiàn)中，本發(fā)明實(shí)施例還可以包括如下步驟在組放大電路對組位線電壓差d_zbl放大至預(yù)置電壓值后，將同一字線中的原始數(shù)據(jù)回寫至存儲(chǔ)單元中。更具體而言，所述步驟603中目標(biāo)寫入數(shù)據(jù)與全局位線連通是指，所述目標(biāo)寫入數(shù)據(jù)及目標(biāo)寫入數(shù)據(jù)反分別與選中的全局位線gBL和全局位線反gBL_B相連通；所述步驟605中選通段位線與全局位線之間的連接是指，所述選通的全局位線 gBL和全局位線反gBL_B分別與選中的段位線dBL和段位線反dBL_B相連接；所述步驟611中選通組位線與段位線之間的連接是指，所述選通的段位線dBL和段位線反dBL_B分別與選中的組位線zBL和組位線反zBL_B相連接。為使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，以下結(jié)合圖4所示的全局存儲(chǔ)陣列示意圖，圖7所示的數(shù)據(jù)讀寫端口寫操作的波形示意圖，通過一個(gè)具體應(yīng)用的示例對本發(fā)明更進(jìn)一步說明。數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)SRAM相同，本例使用三級放大的方式實(shí)現(xiàn)數(shù)據(jù)讀寫端口對存儲(chǔ)器分組分段陣列的讀寫操作。采用圖4所示的在 WQVGA驅(qū)動(dòng)器芯片中使用的存儲(chǔ)器電路，如圖7中所列控制信號和各個(gè)位線的狀態(tài)，控制信號可以是1有效，也可以是0有效，圖7僅作示例，本發(fā)明不具體限定信號的0或1有效。在寫入數(shù)據(jù)之前各個(gè)位線需要預(yù)充到一定電位，本例中以預(yù)充到1進(jìn)行說明。由于數(shù)據(jù)讀寫端口的輸入數(shù)據(jù)是18位，寫過程需要更新18位數(shù)據(jù)和8位校驗(yàn)碼， 因此在寫入數(shù)據(jù)前需要先讀出原始存儲(chǔ)數(shù)據(jù)，具體處理如下1.讀出寫入字線下的116位數(shù)據(jù)；2.經(jīng)過ECC電路的檢查糾正后，讀出108位數(shù)據(jù)；3.替換掉需要寫入的18位數(shù)據(jù)，組成新的108位數(shù)據(jù)；4.新的108位數(shù)據(jù)經(jīng)過ECC電路編碼產(chǎn)生8位校驗(yàn)碼，兩者組成新的116位數(shù)據(jù)；5.執(zhí)行寫操作，寫入新的116位數(shù)據(jù)。以存儲(chǔ)器原始存儲(chǔ)數(shù)據(jù)為0，新寫入數(shù)據(jù)為1對寫過程作具體說明如下，圖7中71 為讀取數(shù)據(jù)操作的波形示意圖，72為寫入數(shù)據(jù)操作的波形示意圖11)讀出同一字線下的原始存儲(chǔ)數(shù)據(jù)，準(zhǔn)備寫入數(shù)據(jù)DIN，讀出數(shù)據(jù)和DIN經(jīng)過ECC 后產(chǎn)生116位數(shù)據(jù)，其包含更新18位寫入數(shù)據(jù)的108位數(shù)據(jù)和對應(yīng)的8位校驗(yàn)碼；新產(chǎn)生的116位數(shù)據(jù)即目標(biāo)寫入數(shù)據(jù)，具體可以采用以下方法生成在寫入之前先讀出116位原始存儲(chǔ)數(shù)據(jù)，ECC電路先通過校驗(yàn)碼確認(rèn)108位數(shù)據(jù)是否正確，若錯(cuò)誤則通過校驗(yàn)碼糾正錯(cuò)誤數(shù)據(jù)，然后用18位寫入數(shù)據(jù)代替需要寫入地址的數(shù)據(jù)，形成新的108位數(shù)據(jù)，最后ECC對新的108位數(shù)據(jù)進(jìn)行校驗(yàn)，產(chǎn)生相應(yīng)的8位校驗(yàn)碼， 新數(shù)據(jù)加新校驗(yàn)碼產(chǎn)生最終寫入存儲(chǔ)器陣列的116位數(shù)據(jù)。12)關(guān)閉ECC，關(guān)閉預(yù)充信號PRC ；13)打開寫入數(shù)據(jù)控制信號WEN和段位線與全局位線間的選通電路控制信號CS2， 使新產(chǎn)生的116位數(shù)據(jù)與全局位線gBL和全局位線反gBL_B和段位線dBL和段位線反dBL_ B相連通，通過該116位數(shù)據(jù)對連通的位線放電，形成段位線電壓差d_dbl ；14)打開第二級放大器控制信號SA2，隨后關(guān)閉CS2、TON和DIN，段放大電路對段位線上的d_dbl進(jìn)行放大，使dBL和dBL_B的電壓差達(dá)到最大值；15)打開需要寫入的字線WL，組位線zBL和組位線反zBL B分別與存儲(chǔ)單元的對應(yīng)存儲(chǔ)節(jié)點(diǎn)進(jìn)行電荷共享，在zBL和zBL_B之間形成組位線電壓差d_zbl ；16)打開第一級放大器控制信號SA1，用組放大電路對d_zbl進(jìn)行放大，使zBL和 zBL_B的電壓差達(dá)到最大值，并將同一字線中的原始數(shù)據(jù)回寫至存儲(chǔ)單元中；17)打開組位線與段位線間的選通電路控制信號CSl，使zbl/zblb和dbl/dblb分別連接。對于新寫入的不同數(shù)據(jù)(包含在18位數(shù)據(jù)和8位校驗(yàn)碼中)，由于zbl/zblb和 dbl/dblb的數(shù)據(jù)相反，為正確寫入數(shù)據(jù)，通過段放大電路的放大能力大于組放大電路的放大能力，使段位線dBL/段位線反dBL_B的數(shù)據(jù)傳遞到組位線zBL/組位線反zBL_B上，進(jìn)而傳遞到組存儲(chǔ)陣列的存儲(chǔ)單元中；對于不變的數(shù)據(jù)位(除上述18位數(shù)據(jù)以外的其它數(shù)據(jù)位)，由于zbl/zblb和dbl/dblb的數(shù)據(jù)相同，可正確寫入；18)組位線zBL和組位線反zBL_B的電壓差達(dá)到最大值后，關(guān)閉CS1、SAU WL和 SA2，隨后打開PRC，對組位線、段位線和全局位線進(jìn)行預(yù)充，完成寫操作。本說明書中每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。以上對本發(fā)明所提供的一種存儲(chǔ)器電路的數(shù)據(jù)讀取方法以及一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1. 一種存儲(chǔ)器電路的數(shù)據(jù)讀取方法，其特征在于，所述存儲(chǔ)器電路包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列包括全局放大電路；至少一個(gè)段存儲(chǔ)陣列，以及， 與各段存儲(chǔ)陣列連接的段放大電路及段選通電路；所述段存儲(chǔ)陣列中包括至少一個(gè)組存儲(chǔ)陣列，以及，與各組存儲(chǔ)陣列連接的組放大電路及組選通電路；所述全局放大電路通過全局位線與段放大電路及段選通電路連接，并且，所述全局放大電路中具有與所述全局位線連接的內(nèi)部位線；所述段放大電路及段選通電路通過段位線與組放大電路及組選通電路連接；所述組放大電路及組選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接；所述控制電路包括讀控制單元和ECC電路，所述讀控制單元用于產(chǎn)生讀控制信號，并依據(jù)所述讀控制信號從全局存儲(chǔ)陣列中讀出數(shù)據(jù)，所述讀控制信號包括字線打開/關(guān)閉信號、開啟/關(guān)閉第一級放大器的控制信號(SAl)、開啟/關(guān)閉組位線和段位線間選通電路的控制信號(CS 1)、開啟/關(guān)閉第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、開啟第三級放大器的控制信號(SA3)；所述ECC電路，用于對讀出的數(shù)據(jù)進(jìn)行檢查和糾正； 所述數(shù)據(jù)讀取方法包括依據(jù)字線打開信號，打開需要讀取的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；依據(jù)開啟第一級放大器的控制信號(SAl)，打開組放大電路，將所述組位線電壓差(d_ zbl)放大至預(yù)置電壓值；依據(jù)開啟組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接，在段位線(dBL)和段位線反(dBL_B)之間形成段位線電壓差(d_ dbl)；依據(jù)開啟第二級放大器的控制信號(SA2)，打開段放大電路，將段位線電壓差(d_dbl) 放大至預(yù)置電壓值；依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；依據(jù)關(guān)閉第一級放大器的控制信號(SAl)，關(guān)閉所述組放大電路；并依據(jù)控制電路產(chǎn)生的字線關(guān)閉信號關(guān)閉打開的字線(WL)；依據(jù)開啟段位線和全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接，在全局位線(gBL)和全局位線反(gBL_B)之間形成全局位線電壓差(d_gBL)；同時(shí)，選通所述全局位線和內(nèi)部位線之間的連接，在內(nèi)部位線(sBL)和內(nèi)部位線反(sBL_B)之間也形成內(nèi)部位線電壓差(d_sbl)；依據(jù)開啟第三級放大器的控制信號(SA3)，打開全局放大電路，將內(nèi)部位線電壓差(d_ sbl)放大；依據(jù)關(guān)閉段位線和全局位線間選通電路的控制信號(CS2)，關(guān)閉段選通電路，切斷所述段位線與全局位線之間的連接，以及，所述全局位線和內(nèi)部位線之間的連接； 依據(jù)關(guān)閉第二級放大器的控制信號(SA》，關(guān)閉段放大電路；在所述內(nèi)部位線電壓差(d_sbl)放大至預(yù)置電壓值后，依據(jù)打開ECC電路控制信號 (ECC)，打開ECC電路對全局放大電路輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出經(jīng)檢查和糾正后的數(shù)據(jù)。
2.如權(quán)利要求1所述的方法，其特征在于，所述讀控制信號還包括關(guān)閉第三級放大器的控制信號(SA!3)，所述的方法還包括在輸出經(jīng)檢查和糾正后的數(shù)據(jù)時(shí)，依據(jù)關(guān)閉第三級放大器的控制信號(SA!3)關(guān)閉所述全局放大電路。
3.如權(quán)利要求1所述的方法，其特征在于，所述讀控制信號還包括輸出控制信號 (OUT)，所述的方法還包括依據(jù)輸出控制信號(OUT)對輸出的數(shù)據(jù)進(jìn)行鎖存，并由控制電路選擇當(dāng)次需要輸出的鎖存數(shù)據(jù)并從數(shù)據(jù)讀寫端口輸出。
4.如權(quán)利要求2所述的方法，其特征在于，所述全局存儲(chǔ)陣列中的存儲(chǔ)單元為動(dòng)態(tài)存儲(chǔ)單元，所述的方法還包括在組放大電路對組位線電壓差(d_zbl)放大至預(yù)置電壓值后，將原始數(shù)據(jù)回寫至存儲(chǔ)單元中。
5.如權(quán)利要求1、2、3或4所述的方法，其特征在于，所述讀控制信號還包括開啟/關(guān)閉預(yù)充信號(PRC)，所述的方法還包括在打開字線之前，依據(jù)關(guān)閉預(yù)充信號(PRC)，關(guān)閉對組位線、段位線和全局位線的預(yù)充電操作；在關(guān)閉段選通電路后，依據(jù)開啟預(yù)充信號(PRC)，對組位線、段位線和全局位線開啟預(yù)充電操作。
6.如權(quán)利要求5所述的方法，其特征在于，還包括在關(guān)閉全局放大電路后，依據(jù)開啟預(yù)充信號(PRC)，對全局放大電路的內(nèi)部位線開啟預(yù)充電操作。
7.如權(quán)利要求6所述的方法，其特征在于，所述存儲(chǔ)器包括左右兩部分版圖，每部分版圖的結(jié)構(gòu)和存儲(chǔ)容量相同；所述數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)靜態(tài)存儲(chǔ)器SRAM相同，一次從全局存儲(chǔ)陣列讀出的數(shù)據(jù)是108位，由控制電路選擇當(dāng)次輸出的鎖存數(shù)據(jù)為18位。
8.一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法，其特征在于，所述存儲(chǔ)器電路包括與控制電路連接的全局存儲(chǔ)陣列，所述全局存儲(chǔ)陣列包括全局放大電路；至少一個(gè)段存儲(chǔ)陣列，以及， 與各段存儲(chǔ)陣列連接的段放大電路及段選通電路；所述段存儲(chǔ)陣列中包括至少一個(gè)組存儲(chǔ)陣列，以及，與各組存儲(chǔ)陣列連接的組放大電路及組選通電路；所述全局放大電路通過全局位線與段放大電路及段選通電路連接，并且，所述全局放大電路中具有與所述全局位線連接的內(nèi)部位線；所述段放大電路及段選通電路通過段位線與組放大電路及組選通電路連接；所述組放大電路及組選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接；其中，所述段放大電路的放大能力大于組放大電路的放大能力；所述控制電路包括寫控制單元和ECC電路，所述寫控制單元用于產(chǎn)生寫控制信號，并依據(jù)所述寫控制信號向全局存儲(chǔ)陣列寫入數(shù)據(jù)，所述寫控制信號包括字線打開信號、開啟第一級放大器的控制信號(SAl)、開啟組位線和段位線間選通電路的控制信號(CSl)、開啟第二級放大器的控制信號(SA2)、開啟/關(guān)閉段位線和全局位線間選通電路的控制信號 (CS2)、打開/關(guān)閉ECC電路的控制信號(ECC)、打開/關(guān)閉寫入數(shù)據(jù)控制信號(WEN)；所述 ECC電路，用于對待寫入的數(shù)據(jù)進(jìn)行檢查和糾正；所述數(shù)據(jù)寫入方法包括讀出寫入字線下的原始存儲(chǔ)數(shù)據(jù)，準(zhǔn)備寫入數(shù)據(jù)(DIN)；依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對所述原始存儲(chǔ)數(shù)據(jù)和寫入數(shù)據(jù) (DIN)進(jìn)行檢查和糾正，產(chǎn)生經(jīng)檢查和糾正后的目標(biāo)寫入數(shù)據(jù)；依據(jù)打開寫入數(shù)據(jù)控制信號(WEN)，將目標(biāo)寫入數(shù)據(jù)與所述全局位線連通； 依據(jù)關(guān)閉ECC電路控制信號(ECC)，關(guān)閉ECC電路；依據(jù)打開段位線與全局位線間選通電路的控制信號(CS2)，打開段選通電路，選通所述段位線與全局位線之間的連接；通過目標(biāo)寫入數(shù)據(jù)對連通的全局位線和段位線放電，在段位線(dBL)和段位線反 (dBL_B)之間形成段位線電壓差(d_dbl)；依據(jù)打開第二級放大器的控制信號(SA2)，打開段放大電路，同時(shí)關(guān)閉對應(yīng)的段位線和全局位線間選通電路的控制信號(CS2)；所述段放大電路將所述段位線電壓差(d_dbl)放大至預(yù)置電壓值，并且，所述段位線與全局位線之間的連接被切斷； 關(guān)閉寫入數(shù)據(jù)控制信號(WEN)和寫入數(shù)據(jù)(DIN)；依據(jù)字線打開信號，打開需要寫入的組存儲(chǔ)陣列中的字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；依據(jù)開啟第一級放大器的控制信號(SAl)，打開組放大電路，將所述組位線電壓差(d_ zbl)放大至預(yù)置電壓值；依據(jù)打開組位線和段位線間選通電路的控制信號(CSl)，打開組選通電路，選通所述組位線與段位線之間的連接；所述段位線上的目標(biāo)寫入數(shù)據(jù)傳遞到組位線上，經(jīng)組位線傳遞到組存儲(chǔ)陣列的存儲(chǔ)單元中。
9.如權(quán)利要求8所述的方法，其特征在于，所述原始存儲(chǔ)數(shù)據(jù)包括原始數(shù)據(jù)本體和原始校驗(yàn)碼；所述依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路對原始存儲(chǔ)數(shù)據(jù)和寫入數(shù)據(jù)(DIN)進(jìn)行檢查和糾正，產(chǎn)生經(jīng)檢查和糾正后的目標(biāo)寫入數(shù)據(jù)的步驟具體包括依據(jù)打開ECC電路控制信號(ECC)，打開ECC電路采用原始校驗(yàn)碼對從寫入字線下讀出的原始存儲(chǔ)數(shù)據(jù)進(jìn)行檢查和糾正，獲得原始數(shù)據(jù)本體；采用寫入數(shù)據(jù)(DIN)替換所述原始數(shù)據(jù)本體中對應(yīng)的位，生成新的數(shù)據(jù)本體； ECC電路根據(jù)所述新數(shù)據(jù)本體產(chǎn)生新的校驗(yàn)碼； 由所述新數(shù)據(jù)本體和新校驗(yàn)碼組成目標(biāo)寫入數(shù)據(jù)。
10.如權(quán)利要求9所述的方法，其特征在于，所述讀出寫入字線下的原始存儲(chǔ)數(shù)據(jù)的步驟具體包括打開需要讀取的寫入字線(WL)，在組位線(zBL)和組位線反(zBL_B)之間形成組位線電壓差(d_zbl)；打開組放大電路，將所述組位線電壓差(d_zbl)放大至預(yù)置電壓值； 打開組選通電路，選通所述組位線與段位線之間的連接，在段位線(dBL)和段位線反 (dBL_B)之間形成段位線電壓差(d_dbl)；打開段放大電路，將段位線電壓差(d_dbl)放大至預(yù)置電壓值； 關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；關(guān)閉所述組放大電路；并依據(jù)控制電路產(chǎn)生的字線關(guān)閉信號關(guān)閉打開的字線(WL)；打開段選通電路，選通所述段位線與全局位線之間的連接，在全局位線(gBL)和全局位線反(gBL_B)之間形成全局位線電壓差(d_gBL)；同時(shí)，選通所述全局位線和內(nèi)部位線之間的連接，在內(nèi)部位線(sBL)和內(nèi)部位線反(sBL_B)之間也形成內(nèi)部位線電壓差(d_sbl)；打開全局放大電路，將內(nèi)部位線電壓差(d_sbl)放大；關(guān)閉段選通電路，切斷所述段位線與全局位線之間的連接，以及，所述全局位線和內(nèi)部位線之間的連接；關(guān)閉段放大電路；在所述內(nèi)部位線電壓差(d_sbl)放大至預(yù)置電壓值后，依據(jù)打開ECC電路控制信號 (ECC)，打開ECC電路對全局放大電路輸出的數(shù)據(jù)進(jìn)行檢查和糾正，輸出經(jīng)檢查和糾正后的原始存儲(chǔ)數(shù)據(jù)，所述原始存儲(chǔ)數(shù)據(jù)包括原始數(shù)據(jù)本體和原始校驗(yàn)碼。
11.如權(quán)利要求8、9或10所述的方法，其特征在于，所述寫控制信號還包括關(guān)閉所述組位線和段位線間選通電路的控制信號(CSl)、關(guān)閉第一級放大器的控制信號(SAl)、關(guān)閉字線(WL)的控制信號和關(guān)閉第二級放大器的控制信號(SA2)；所述的方法在寫入數(shù)據(jù)后，還包括依據(jù)關(guān)閉組位線和段位線間選通電路的控制信號(CSl)，關(guān)閉組選通電路，切斷所述組位線與段位線之間的連接；依據(jù)關(guān)閉第一級放大器的控制信號(SAl)，關(guān)閉所述組放大電路；并依據(jù)字線關(guān)閉信號關(guān)閉打開的字線(WL)；依據(jù)關(guān)閉第二級放大器的控制信號(SA》，關(guān)閉段放大電路。
12.如權(quán)利要求11所述的方法，其特征在于，還包括在關(guān)閉ECC電路后，打開寫入數(shù)據(jù)控制信號(WEN)產(chǎn)生前，關(guān)閉預(yù)充信號(PRC)；以及，在切斷所述組位線與段位線之間的連接，關(guān)閉組放大電路、字線和段放大電路后，打開預(yù)充信號(PRC)，對組位線、段位線和全局位線進(jìn)行預(yù)充。
13.如權(quán)利要求12所述的方法，其特征在于，所述全局存儲(chǔ)陣列中的存儲(chǔ)單元為動(dòng)態(tài)存儲(chǔ)單元，所述的方法還包括在組放大電路對組位線電壓差(d_zbl)放大至預(yù)置電壓值后，將同一字線中的原始數(shù)據(jù)回寫至存儲(chǔ)單元中。
14.如權(quán)利要求13所述的方法，其特征在于，所述目標(biāo)寫入數(shù)據(jù)與全局位線連通是指， 所述目標(biāo)寫入數(shù)據(jù)及目標(biāo)寫入數(shù)據(jù)反分別與選中的全局位線(gBL)和全局位線反(gBL_B) 相連通；所述選通段位線與全局位線之間的連接是指，所述選通的全局位線(gBL)和全局位線反(gBL_B)分別與選中的段位線(dBL)和段位線反(dBL_B)相連接；所述選通組位線與段位線之間的連接是指，所述選通的段位線(dBL)和段位線反 (dBL_B)分別與選中的組位線(zBL)和組位線反(zBL_B)相連接。
15.如權(quán)利要求10所述的方法，其特征在于，所述存儲(chǔ)器包括左右兩部分版圖，每部分版圖的結(jié)構(gòu)和存儲(chǔ)容量相同；所述數(shù)據(jù)讀寫端口的數(shù)據(jù)輸入輸出總線是18位，接口與標(biāo)準(zhǔn)靜態(tài)存儲(chǔ)器SRAM相同，所述目標(biāo)寫入數(shù)據(jù)為116位。
全文摘要
本發(fā)明提供了一種存儲(chǔ)器電路的數(shù)據(jù)讀取方法以及一種存儲(chǔ)器電路的數(shù)據(jù)寫入方法，其中，所述存儲(chǔ)器電路中包括帶ECC電路的控制電路以及多級分段的全局存儲(chǔ)陣列。所述全局存儲(chǔ)陣列分成組存儲(chǔ)陣列和段存儲(chǔ)陣列，段存儲(chǔ)陣列中包括組存儲(chǔ)陣列及組放大選通電路；全局存儲(chǔ)陣列包括段存儲(chǔ)陣列、段放大選通電路及全局放大電路。全局放大電路通過全局位線與段放大選通電路連接，段放大選通電路通過段位線與組放大選通電路連接，組放大選通電路通過組位線與組存儲(chǔ)陣列中的存儲(chǔ)單元連接，通過這種多級分段的方式，可以有效減小存儲(chǔ)器面積。采用帶ECC電路的控制電路，用以在讀出數(shù)據(jù)后和寫入數(shù)據(jù)前進(jìn)行數(shù)據(jù)的檢查和糾正，可以保證數(shù)據(jù)讀寫的準(zhǔn)確率，有效提高芯片的成品率(芯片良率)。
文檔編號G11C7/18GK102332295SQ20111019981
公開日2012年1月25日 申請日期2011年7月15日 優(yōu)先權(quán)日2011年7月15日
發(fā)明者劉奎偉 申請人:北京兆易創(chuàng)新科技有限公司