專利名稱：記憶體陣列的擦除方法
技術領域：
本發(fā)明涉及一種記憶體陣列的操作方法，特別是涉及一種在記憶體陣列中針對選定記憶胞的擦除方法。
背景技術：
半導體記憶體可分為揮發(fā)性記憶體與非揮發(fā)性記憶體，而非揮發(fā)性記憶體即使在電源關閉時也能夠儲存資料，例如快閃記憶體(Flash Memory)?？扉W記憶體現(xiàn)已經(jīng)發(fā)展為高密度儲存的應用，像是數(shù)字相機的記憶卡、MP播放器的記憶體、以及通用串行總線(USB) 的記憶裝置。另外，快閃記憶體的應用也延伸到個人電腦的儲存裝置上，像是固態(tài)硬盤(SSD)。因此，對于快閃記憶體而言，未來還有許多可預期的市場領域。圖I是NAND型快閃記憶體陣列100的示意圖。請參閱圖I所示，NAND型快閃記憶體陣列100包括多個記憶胞串，例如記憶胞串150_1 150_2。每個記憶胞串包括有相互串聯(lián)的選擇晶體管、多個記憶胞及接地晶體管。每個記憶胞分別連結至對應的字元線。選擇晶體管與接地晶體管的柵極端分別耦接至串選擇線SSL與接地選擇線GSL，以分別通過串選擇線SSL及接地選擇線GSL來施加電壓至選擇晶體管與接地晶體管的柵極端。例如，記憶胞串150_1包括選擇晶體管SW11、記憶胞101 132及接地晶體管SW12，且記憶胞101 132分別耦接至字元線WLl WL32。選擇晶體管SWll與SW21的一端分別耦接至位元線BLl與BL2，并提供接地電壓GND至接地晶體管SW12與SW22的另一端。在傳統(tǒng)NAND型快閃記憶體陣列100的擦除方法中，通常會以一個記憶區(qū)塊為單位，例如將記憶胞串150_1 150_2視為同一記憶區(qū)塊，施加20V電壓于記憶區(qū)塊中所有的記憶胞(例如虛框160內(nèi)的記憶胞)的基底(substrate)(亦即，基底電壓Vs等于20V)，并將位元線BLl BLN浮接(floating)。接著，通過串選擇線SSL及接地選擇線GSL將電源電壓Vcc施加于選擇晶體管SWll及接地晶體管SW12的柵極端或使其浮接，致使記憶胞串150_1 150_2的兩端皆為浮接。之后，再將接地電壓GND提供至字元線WLl WL32，使每個記憶胞的柵極與基底之間形成一個高電壓降。如此一來，記憶胞的浮動柵內(nèi)的電子將能穿透記憶胞的氧化層而注入至基底，進而擦除記憶胞。此種擦除方法可稱作福勒-諾德哈姆穿隧(Fowler-Nordheim tunneling)方法,或稱為FN擦除方法。一般來說，現(xiàn)有快閃記憶體陣列通常使用上述的FN穿隧方法進行擦除操作，然而FN穿隧方法必須施加較大的壓降才能實現(xiàn)，例如施加大于20V以上的壓降才能建立足夠的垂直電場。此外，快閃記憶體在程序化-擦除循環(huán)(programming-erasing cycle ；P/E cycle)操作上具有次數(shù)限制，例如商業(yè)上的快閃記憶體通常保證可具有十萬次的程序化-擦除能力。然而，傳統(tǒng)的FN穿隧方法僅能以整個記憶區(qū)塊為單位進行擦除。藉此，另一個缺點在于，F(xiàn)N擦除操作無法指定單一記憶胞進行擦除操作。換句話說，快閃記憶體陣列可以提供選定記憶胞的隨機讀取與寫入操作，卻無法任意的進行隨機擦除。因此，如何針對選定記憶胞進行擦除，并同時降低其操作電壓，便是快閃記憶體在擦除操作上所面臨的一大挑戰(zhàn)。
由此可見，上述現(xiàn)有的記憶體陣列的擦除方法在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般方法又沒有適切的方法能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。因此如何能創(chuàng)設一種新的記憶體陣列的擦除方法，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標
發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的記憶體陣列的擦除方法存在的缺陷，而提供一種新的記憶體陣列的擦除方法，所要解決的技術問題是使其利用記憶胞的自我升壓或以直接施加電壓的方式，利用帶對帶熱空穴注入法來擦除選定記憶胞，藉以降低擦除方法中所施加的操作電壓，非常適于實用。本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶體陣列的擦除方法，此記憶體陣列包括多個記憶胞串，每個記憶胞串則包括連接至多條字元線的多個記憶胞。記憶體陣列的擦除方法包括下列步驟。提供第一電壓至記憶體陣列的基底。提供第二電壓至選定記憶胞的一字元線，并提供多個導通電壓至其余的字元線。以及，分別提供第三電壓與第四電壓至選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以利用帶對帶熱空穴注入法來擦除選定記憶胞，其中第三電壓不等于第四電壓。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。前述的記憶體陣列的擦除方法，其中每個記憶胞串還包括有第一晶體管(例如，選擇晶體管)與第二晶體管(例如，接地晶體管)。并且，記憶體陣列的擦除方法更包括下列步驟。導通連接至選定記憶胞的第一晶體管與第二晶體管其中之一，或是同時導通連接至選定記憶胞的第一晶體管與第二晶體管。前述的記憶體陣列的擦除方法，其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且記憶體陣列的擦除方法還包括下列步驟。導通連接至選定記憶胞的第一晶體管，以提供第三電壓至選定記憶胞的第一源極/漏極區(qū)。以及，關閉連接至選定記憶胞的第二晶體管，以使連接至選定記憶胞的第二源極/漏極區(qū)的記憶胞的通道自我升壓至第四電壓。前述的記憶體陣列的擦除方法，其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括導通連接至該選定記憶胞的該第一晶體管，以提供該第三電壓至該選定記憶胞的第一源極/漏極區(qū)；以及導通連接至該選定記憶胞的該第二晶體管，以提供該第四電壓至該選定記憶胞的第二源極/漏極區(qū)。前述的記憶體陣列的擦除方法，其中所述的第三電壓為一接地電壓。前述的記憶體陣列的擦除方法，其中所述的記憶體陣列的擦除方法還包括下列步驟。分別提供第五電壓與第六電壓至連接上述字元線的非選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以禁止此非選定記憶胞被擦除。前述的記憶體陣列的擦除方法，其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且記憶體陣列的擦除方法還包括下列步驟。同時關閉連接至非選定記憶胞所屬的記憶胞串的第一晶體管與第二晶體管，以使連接至非選定記憶胞的第一源極/漏極區(qū)的記憶胞的通道可自我升壓至第五電壓，并使連接至非選定記憶胞之第二源極/漏極區(qū)的記憶胞的通道可自我升壓至第六電壓。前述的記憶體陣列的擦除方法，其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且記憶體陣列的擦除方法還包括下列步驟。同時導通連接至非選定記憶胞所屬的記憶胞串的第一晶體管與第二晶體管，以分別提供第五電壓及第六電壓至非選定記憶胞之第一源極/漏極區(qū)及第二源極/漏極區(qū)。前述的記憶體陣列的擦除方法，其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且記憶體陣列的擦除方法還包括下列步驟。關閉連接至非選定記憶胞所屬的記憶胞串的第一晶體管，以使連接至非選定記憶胞的第一源極/漏極區(qū)的記憶胞的通道自我升壓至第五電壓。以及，導通連接至非選定記憶胞所 屬的記憶胞串的第二晶體管，以提供第六電壓至非選定記憶胞之第二源極/漏極區(qū)。前述的記憶體陣列的擦除方法，其中所述的第二電壓小于O。本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。借由上述技術方案，本發(fā)明記憶體陣列的擦除方法至少具有下列優(yōu)點及有益效果本發(fā)明利用記憶胞的自我升壓或以直接施加電壓的方式，使其在選定記憶胞能夠形成能帶對能帶(band to band ;BTB)熱空穴擦除操作，如此便可針對特定記憶胞串內(nèi)的選定記憶胞進行擦除，并使其他記憶胞不會受到擦除操作的影響。此外，由于BTB熱空穴擦除操作所需的電壓差將會低于FN擦除操作所需的垂直電場，因此可大幅度降低擦除方法中所施加的操作電壓。綜上所述，本發(fā)明是有關于一種記憶體陣列的擦除方法，此記憶體陣列包括多個記憶胞串，每個記憶胞串包括連接至多條字元線的多個記憶胞。此記憶體陣列的擦除方法包括下列步驟。提供第一電壓至記憶體陣列的基底。提供第二電壓至選定記憶胞的一字元線，并提供多個導通電壓至其余的字元線。以及，分別提供第三電壓與第四電壓至選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以利用帶對帶熱空穴注入法來擦除選定記憶胞，其中第三電壓不等于第四電壓。本發(fā)明在技術上有顯著的進步，具有明顯的積極效果，誠為一新穎、進步、實用的新設計。上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖I是NAND型快閃記憶體陣列的示意圖。圖2是依照本發(fā)明第一實施例說明記憶體陣列的示意圖。圖3是依據(jù)本發(fā)明實施例說明記憶體陣列的擦除方法的流程圖。圖4A是圖2的特定記憶胞串的截面示意圖。圖4B是圖2的遮蔽記憶胞串的截面示意圖。圖5是施加特定記憶胞串及遮蔽記憶胞串中各個電壓的流程圖。圖6是控制每個記憶胞串中第一晶體管及第二晶體管的流程圖。圖7是依照本發(fā)明第二實施例說明記憶體陣列的示意圖。圖8A是圖7的特定記憶胞串的截面示意圖。
圖8B是圖7的遮蔽記憶胞串的截面示意圖。圖9是依照本發(fā)明第三實施例說明記憶體陣列的示意圖。圖IOA是圖9的特定記憶胞串的截面示意圖。圖IOB是圖9的遮蔽記憶胞串的截面示意圖。圖11是依照本發(fā)明第四實施例說明記憶體陣列的示意圖。圖12A是圖11的特定記憶胞串的截面示意圖。圖12B是圖11的遮蔽記憶胞串的截面示意圖。圖13是依照本發(fā)明第一實施例所述的記憶體陣列的擦除方法的第一驅(qū)動波形 圖。圖14是依照本發(fā)明第一實施例所述的記憶體陣列的擦除方法的第二驅(qū)動波形圖。圖15是依照本發(fā)明第三實施例所述的記憶體陣列的擦除方法的第三驅(qū)動波形圖。100、200、700、900 :記憶體陣列101 132,201 232 :記憶胞150_1、250_1、750_1、950_1、1150_1 :特定記憶胞串150_2、250_2、750_2、950_2、1150_2 :遮蔽記憶胞串410 440、810 840、1010 1040、1210 1240 :通道SWlI、SWl2、Sff2K SW22 :晶體管CS :共源極Vs:基底電壓Vbd:漏極升壓電壓Vbs:源極升壓電壓Vd:共同電壓GND :接地電壓Vpass、Vpass_D、Vpass_S :導通電壓Vg:負電壓Vers:負擦除電壓SSL:串選擇線GSL :接地選擇線WLl WL32:字元線BLl BLM :位元線S310 S620:步驟Tl T3:期間
具體實施例方式為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的記憶體陣列的擦除方法其具體實施方式
、方法、步驟、特征及其功效，詳細說明如后。
有關本發(fā)明的前述及其他技術內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細說明中將可清楚呈現(xiàn)。通過具體實施方式
的說明，應當可對本發(fā)明為達成預定目的所采取的技術手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對本發(fā)明加以限制。圖2是依照本發(fā)明第一實施例說明記憶體陣列200的示意圖。請參閱圖2所示，記憶體陣列200包括有M個記憶胞串250_1 250_M，每個記憶胞串包括有分別連結至N條字元線WLl WLN的N個記憶胞，M及N皆為正整數(shù)。每個記憶胞串的兩端更包括與N個記憶胞相互串聯(lián)的第一晶體管(例如，選擇晶體管)及第二晶體管(例如，接地晶體管)。選擇晶體管的漏極端分別耦接至對應的位元線，而接地晶體管的源極端皆耦接至共源極CS。選擇晶體管(例如，晶體管SW11、SW21)與接地晶體管(例如，晶體管SW12、SW22)的柵極端分別耦接至串選擇線SSL與接地選擇線GSL,以通過串選擇線SSL及接地選擇線GSL來調(diào)整記憶胞串兩端的導通狀態(tài)。在本實施例中，為了便于說明，在此設定N等于32，并以兩個記憶胞串250_1 250_2作為舉例，但并非用以限制本發(fā)明。 舉例而言，記憶胞串250_1包括相互串聯(lián)的選擇晶體管SW11、記憶胞101 132及接地晶體管SW12，且記憶胞101 132的柵極端分別耦接至字元線WLl WL32。在本實施例中，選擇晶體管SWll與SW21的一端分別耦接至位元線BLl與BL2，接地晶體管SW12與SW22的另一端皆耦接至共源極CS。在其他實施例中，字元線WLl WLN、串選擇線SSL、接地選擇線GSL及共源極CS可受控于列解碼器(未繪示)，而位元線BLl BLM則可由分頁緩沖器(未繪示)進行控制，藉以實現(xiàn)本發(fā)明實施例所述的記憶體陣列200的擦除方法，本發(fā)明也不限制于此。為了能夠針對記憶體陣列200的一特定記憶胞串中的單一記憶胞進行擦除，并且禁止其他記憶胞以使其不會受到擦除操作的影響，本發(fā)明的實施例提出一種記憶體陣列的擦除方法，利用記憶胞的自我升壓或以直接施加電壓的方式，利用帶對帶熱空穴注入法在特定記憶胞串中擦除單一記憶胞。其中，使用BTB熱空穴穿隧效應來取代現(xiàn)有習知FN擦除操作的原因是，BTB熱空穴穿隧效應所需施加的電壓降約略為8至10V，而FN擦除操作則需施加約略為20V左右的電壓降，因此利用BTB熱空穴穿隧效應進行記憶體陣列的擦除操作將會大幅降低所需施加的工作電壓。為了致使本領域具有通常知識的技術人員能更為了解本發(fā)明，在此利用圖3配合下列四種實施例來詳細說明不同情況下的擦除操作，圖3是依據(jù)本發(fā)明實施例說明記憶體陣列的擦除方法的流程圖。第一及第二實施例主要利用記憶胞的自我升壓效應來達成選定記憶胞的BTB熱空穴擦除操作。相對地，第三及第四實施例主要則是利用直接施加電壓的方式，致使在特定記憶胞串中的單一記憶胞產(chǎn)生BTB熱空穴穿隧注入。熟悉此領域的技術人員可依據(jù)上述實施例來合理地調(diào)整相應電壓及動作流程，使其可達成本發(fā)明實施例所述的功效。為了便于說明第一至第四實施例，在此假設將對記憶胞串250_1的第i個記憶胞進行擦除，并將i設定為7，其中i為不大于N的正整數(shù)。也就是說，在此假設欲被擦除的選定記憶胞便是記憶胞串250_1中第7個記憶胞107，而并未選定的記憶胞(非選定記憶胞)則以記憶胞串250_2中第7個記憶胞207作為舉例。為了方便說明，以下將記憶胞串250_1稱為特定記憶胞串，而其他尚未被選定的記憶胞串(例如記憶胞串250_2)將會稱為遮蔽記憶胞串。第一實施例圖4A是圖2的特定記憶胞串250_1的截面示意圖。圖4B是圖2的遮蔽記憶胞串250_2的截面示意圖。以下以圖2的記憶體陣列200來進行圖3的擦除方法，并配合圖4A、圖4B說明第一實施例。首先，在步驟S310中，提供第一電壓(例如，接地電壓GND)至記憶體陣列200的基底。在本實施例中，接地電壓GND的電位為0V，因此步驟S310也是提供OV的基底電壓Vs至記憶體陣列200。在步驟S320中，提供第二電壓至選定記憶胞107的第7條字元線WL7，并分別提供多個導通電壓Vpass至其余的字元線。上述的第二電壓是負擦除電壓Vers，而負擦除電壓Vers約為-10V。例如，將導通電壓Vpass提供至字元線WLl WL6及WL8 WL32。藉此，記憶胞串250_1中的記憶胞101 106與108 132將依據(jù)導通電壓Vpass而導通，且記憶胞串250_2中的記憶胞201 206與208 232也將依據(jù)導通電壓Vpass而導通。在本實施例中，也可從記憶胞串250_1 250_M中一次設定多個特定記憶胞串，藉以同時擦除位于不同特定記憶胞串且連接到同一個字元線上的記憶胞，以便提高擦除效率。接著，如步驟S330所示，分別提供第三電壓與第四電壓至選定記憶胞(記憶胞107)的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以利用帶對帶熱空穴注入法來擦除此選定記憶胞(記憶胞107)。其中，第三電壓不等于第四電壓。并且，在步驟S340中，分別提供第五電壓與第六電壓至連接此字元線(例如，選定記憶胞107所對應的字元線WL7)的非選定記憶胞(例如，記憶胞207)的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以禁止非選定記憶胞207被擦除。換句話說，步驟S340使非選定記憶胞207不會受到擦除操作的影響。在此詳細說明第一實施例中的步驟S330及步驟S340，在細部流程中，會先施加特定記憶胞串250_1及遮蔽記憶胞串(例如，記憶胞串250_2)中各個電壓，并控制記憶胞串中每個選擇晶體管及接地晶體管的導通狀態(tài)，以實現(xiàn)步驟S330及步驟S340。施加特定記憶胞串250_1及遮蔽記憶胞串250_2中各個電壓的步驟如圖5所示，圖5是施加特定記憶胞串250_1及遮蔽記憶胞串250_2中各個電壓的流程圖。步驟S510通過特定記憶胞串250_1對應的位元線BLl，將選擇電壓(在第一實施例中，選擇電壓便是第三電壓，也就是接地電壓GND)提供至特定記憶胞串250_1中選擇晶體管SWll的源極端。在步驟S520中，通過遮蔽記憶胞串250_2對應的位元線BL2，將遮蔽電壓(在第一實施例中，遮蔽電壓便是電源電壓Vcc)提供至遮蔽記憶胞串250_2中選擇晶體管SW21的源極端。電源電壓Vcc的電位大小隨著記憶體陣列200的工藝而定，本實施例的電源電壓Vcc可以是3. 3V/1. 8V。在步驟S530中，則通過共源極CS提供接地電壓GND至特定記憶胞串250_1與遮蔽記憶胞串250_2中接地晶體管SW12、SW22的源極端。如此一來，便可控制記憶胞串中每個選擇晶體管及接地晶體管的導通狀態(tài)，以提供合適的電壓至選定記憶胞107及非選定記憶胞207的第一及第二源極/漏極區(qū)。圖6是控制每個記憶胞串中第一晶體管(選擇晶體管)及第二晶體管(接地晶體管)的流程圖。請參閱圖6所示,在步驟S610中，導通連接至選定記憶胞107的選擇晶體管SWlI,且在步驟S620中關閉連接至選定記憶胞107的接地晶體管SW12。在步驟S630中，關閉連接至非選定記憶胞207的選擇晶體管SW21，且在步驟S640中關閉連接至非選定記憶胞207的接地晶體管SW22。換句話說，步驟S630及步驟S640可以同時關閉位于遮蔽記憶胞串250_2中的選擇晶體管SW21及接地晶體管SW22。以下通過串選擇線SSL以及接地選擇線GSL來實現(xiàn)第一實施例中圖6的步驟流程。通過串選擇線SSL，將電源電壓Vcc提供至特定記憶胞串250_1中選擇晶體管SWll的柵極端及遮蔽記憶胞串250_2中選擇晶體管SW21的柵極端。藉此，選擇晶體管SWll將導通，選擇晶體管SW21會因其柵極端與漏極端皆被施加電源電壓Vcc而關閉。此外，通過接地選擇線GSL將接地電壓GND提供至特定記憶胞串250_1中接地晶體管SW12的柵極端及遮蔽記憶胞串250_2中接地晶體管SW22的柵極端。藉此，接地晶體管SW12、SW22皆為截止而關閉。綜合以上所述，在此說明第一實施例的特定記憶胞串250_1。如圖4A所示，記憶胞107的柵極端接收負擦除電壓Vers，因此呈現(xiàn)截止狀態(tài)。此外，由于選擇晶體管SWll與記 憶胞101 106皆導通，因此選擇晶體管SWll與記憶胞101 106的通道將相互連結，進而形成通道410。此外，由于選擇晶體管SWll會通過位元線BLl接收到接地電壓GND，因此會直接施加接地電壓GND于通道410，以提供第三電壓(接地電壓GND)至選定記憶胞107的第一源極/漏極區(qū)。從另一觀點來看，如圖2所示，虛線410用以表示圖4A中具有接地電壓GND的通道410。另一方面，由于記憶胞108 132皆導通，故記憶胞108 132的通道將相互連結，進而形成通道420。值得一提的是，由于記憶胞108 132的兩端皆為浮接，且記憶胞108 132的柵極端接收到導通電壓Vpass，因此記憶胞108 132會以自我升壓的方式，提高在通道420的電壓。換句話說，連接至選定記憶胞107的第二源極/漏極區(qū)的記憶胞108 132的通道420將自我升壓至第四電壓(例如，漏極升壓電壓Vbd)。由于記憶胞107的漏極端(漏極升壓電壓Vbd)與柵極端(負擦除電壓Vers)之間的電壓降，將會促使能帶對能帶穿隧效應而產(chǎn)生熱空穴。這些熱空穴可從記憶胞107的漏極端注入其電荷儲存層中，以與所截留的電子結合，進而達成記憶胞107的擦除。此擦除方法稱作能帶對能帶穿隧引發(fā)的熱空穴擦除方法。在此概略說明自我升壓的原理，并以記憶胞108 132及通道420作為舉例。當記憶胞108 132的兩端(例如源極端與漏極端)皆為浮接，并且記憶胞108 132的柵極端與基底之間具有電壓降的時候，每一記憶胞108 132的柵極端至基底將形成于電性上串接的兩寄生電容。藉此，每一記憶胞108 132的柵極端所接收到的導通電壓Vpass，將可通過串接的兩寄生電容而在通道420形成分壓，從而提升通道420的電位。回到圖4B，在此說明第一實施例的遮蔽記憶胞串250_2。由于選擇晶體管SW2以及記憶胞207的關閉，因此記憶胞201 206的兩端皆為浮接。此外，記憶胞201 206通過字元線WLl WL6接收導通電壓Vpass，因而可通過自我升壓的方式而形成具有第五電壓(例如，源極升壓電壓Vbs)的通道430。換句話說，連接至非選定記憶胞207的第一源極/漏極區(qū)的記憶胞201 206的通道430會自我升壓至第五電壓(源極升壓電壓Vbs)。相似地，由于接地晶體管SW22的關閉及記憶胞207的截止，記憶胞208 232也因為其兩端浮接而通過導通電壓Vpass來進行自我升壓，進而形成具有第六電壓(例如，漏極升壓電壓Vbd)的通道440。換言之，連接至非選定記憶胞207的第二源極/漏極區(qū)的記憶胞208 232的通道440會自我升壓至第六電壓(漏極升壓電壓Vbd)。由于漏極升壓電壓Vbd與源極升壓電壓Vbs皆屬于高準位電壓，因此會抑制記憶胞207的熱空穴的產(chǎn)生，使得記憶胞207無法進行擦除。值得一提的是，本實施例提供至字元線WLl WL32的多個通道電壓Vpass可以是相同的電位或是不相同的電位。例如，在另一實施例中，可以通過字元線WLl WL6，提供源極導通電壓Vpass_S ,或稱為第一導通電壓,至記憶胞101 106。此外,可以通過字兀線WL8 WL32，提供漏極導通電壓Vpass_D，或稱為第二導通電壓，至記憶胞108 132。其中，源極導通電壓Vpass_S是用以導通記憶胞101 106,而漏極導通電壓Vpass_D除了要導通記憶胞108 132以外，還必須促使記憶胞108 132的通道具有一定位準的電位。因此，在導通電壓的設定上，源極導通電壓以小于漏極導通電壓Vpass_D，以藉此降低記憶體陣列200的功率消耗。此外，源極導通電壓Vpass_S與漏極導通電壓Vpass_D可具有相同的電位。在實現(xiàn)上述擦除方法時,請參閱圖4A所示,就記憶胞107來說，因應BTB熱空穴穿隧效應而產(chǎn)生的電子，可能在2次碰撞時導致更多的電子-空穴對產(chǎn)生。此外，藉由2次碰撞所產(chǎn)生的電子可能會受到記憶胞108的導通電壓Vpass的吸引，而注入至記憶胞108的浮置柵極，進而影響記憶胞108的臨界電壓(threshold voltage),且此種情況稱為擦除擾動(erase disturb)。為了避免上述擦除擾動的產(chǎn)生，在另一實施例中，可針對相鄰于記憶胞107的漏極端方向的記憶胞108提供一低壓導通電壓字元線WL8，藉以抑制記憶胞108之臨界電壓的變動。其中，低壓導通電壓Vpass_L可由實驗數(shù)據(jù)來決定，概略而言，低壓導通電壓Vpass_L應小于漏極導通電壓Vpass_S,而大于漏極升壓電壓Vbd。第二實施例圖7是依照本發(fā)明第二實施例說明記憶體陣列700的示意圖。圖8A是圖7的特定記憶胞串750_1的截面示意圖。圖8B是圖7的遮蔽記憶胞串750_2的截面示意圖。以下以圖7的記憶體陣列700來進行圖3、圖5及圖6所述的擦除方法，并配合圖8A、圖SB說
明第二實施例。第二實施例與第一實施例相類似，其相似部分不再贅述。明顯的不同處在于，在圖5的步驟S510中，第二實施例的選擇電壓為電源電壓Vcc，步驟S520中的遮蔽電壓則為接地電壓GND，明顯與第一實施例的選擇電壓與遮蔽電壓不同。其他不同處在于，本實施例以記憶胞串750_1作為特定記憶胞串，并以記憶胞串750_2作為遮蔽記憶胞串的舉例。此外，在圖3的步驟S320中，第二實施例提供漏極導通電壓Vpass_D至字元線WLl WL6，并提供源極導通電壓Vpass_S至字元線WL8 WL32，藉以降低工作電壓。此外，第二實施例在圖6的步驟S610中，會關閉連接至選定記憶胞107的選擇晶體管SW11，且在步驟S620中導通連接至選定記憶胞107的接地晶體管SW12。換句話說，在步驟S610及S620中，便是導通連接至選定記憶胞107的選擇晶體管SWll與接地晶體管Sff12其中之一。此外，在步驟S630及S640中，同時導通位在遮蔽記憶胞串750_2中的選擇晶體管SW21及接地晶體管SW22。以下通過串選擇線SSL以及接地選擇線GSL來實現(xiàn)第二實施例中圖6的步驟流程。通過串選擇線SSL將電源電壓Vcc提供至特定記憶胞串750_1的選擇晶體管SW11，并通過接地選擇線GSL將電源電壓Vcc提供至特定記憶胞串750_1的選擇晶體管SW12，以取代第一實施例的接地電壓GND。綜合以上所述，在此說明第二實施例的特定記憶胞串750_1。如圖8A所示，在經(jīng)由本實施例所述的擦除方法后，由于選擇晶體管SWll及記憶胞107的截止,記憶胞101 106的兩端皆為浮接狀態(tài)。此外，記憶胞101 106通過字元線WLl WL6接收漏極導通電壓Vpass_D，因此可通過自我升壓的方式而形成具有第三電壓(例如，漏極升壓電壓Vbd)的通道810，藉以提供第三電壓(漏極升壓電壓Vbd)至選定記憶胞107的第一源極/漏極區(qū)。此外，由于接地晶體管SW12的導通，接地晶體管SW12至記憶胞108 132通過共源極CS而直接形成具有第四電壓(例如，接地電壓GND)的通道820，以提供第四電壓(接地電壓GND)至選定記憶胞107的第二源極/漏極區(qū)。藉此，特定記憶胞串750_1中選定記憶胞107產(chǎn)生能帶對能帶穿隧效應，以達成記憶胞107的擦除。 另一方面，在此說明第二實施例的遮蔽記憶胞串750_2。如圖8B所示，在經(jīng)由本實施例所述的擦除方法后，由于選擇晶體管SW21的導通以及記憶胞207的截止，選擇晶體管Sff21與記憶胞201 206將通過直接施加電壓的方式形成具有接地電壓GND的通道830，以提供第五電壓(接地電壓GND)至非選定記憶胞207的第一源極/漏極區(qū)。此外，由于接地晶體管SW22的導通，接地晶體管SW22至記憶胞208 232則通過共源極CS而直接形成具有接地電壓GND的通道840，以提供第六電壓(接地電壓GND)至非選定記憶胞207的第二源極/漏極區(qū)。藉此，便可禁止非選定記憶胞207被擦除。此外，在實現(xiàn)上述擦除方法時，第二實施例的記憶胞106也會產(chǎn)生第一實施例所述的擦除擾動的情況，因此可提供低壓導通電壓Vpass_L至字元線WL6，藉以抑制記憶胞106的臨界電壓的變動。第三實施例圖9是依照本發(fā)明第三實施例說明記憶體陣列900的示意圖。圖IOA是圖9的特定記憶胞串950_1的截面示意圖。圖IOB是圖9的遮蔽記憶胞串950_2的截面示意圖。以下以圖9的記憶體陣列900來進行圖3、圖5及圖6所述的擦除方法，并配合圖10A、圖IOB說明第三實施例。第三實施例與第一及第二實施例相類似，其相似部分不再贅述。明顯的不同處在于，在圖5的步驟S510中，第三實施例的選擇電壓為大于電源電壓Vcc的共同電壓Vd，藉以利用直接施加電壓的方式來讓記憶胞107產(chǎn)生BTB熱空穴穿隧擦除操作。例如，本實施例的共同電壓Vd可以是4. 5V/4V。此外，與其他實施例的不同處在于，本實施例以記憶胞串950_1作為特定記憶胞串，并以記憶胞串950_2作為遮蔽記憶胞串的舉例。圖5的步驟S530中，第三實施例的遮蔽電壓則為接地電壓GND。在圖6的步驟S610中，會導通連接至選定記憶胞107的選擇晶體管SW11，且在步驟S620中關閉連接至選定記憶胞107的接地晶體管SW12。此外，在步驟S630及步驟S640中，同時導通連接至非選定記憶胞207所屬的遮蔽記憶胞串950_2中的選擇晶體管SW21及接地晶體管SW22。以下通過串選擇線SSL以及接地選擇線GSL來實現(xiàn)第三實施例中圖6的步驟流程。第三實施例可選擇將導通電壓，例如導通電壓Vpass，通過串選擇線SSL提供至特定記憶胞串950_1的選擇晶體管SW11。藉此,選擇晶體管SWll將依據(jù)導通電壓而導通。而第三實施例也類似于第二實施例，通過接地選擇線GSL將電源電壓Vcc提供至特定記憶胞串950_1的選擇晶體管SWl2。在此說明第三實施例的特定記憶胞串950_1。如圖IOA所示，在經(jīng)由本實施例所述的擦除方法后，由于記憶胞107的截止、選擇晶體管SWll及接地晶體管SW12的導通，選擇晶體管SWll及記憶胞101 106通過位元線BLl所接收的共同電壓Vd,而直接形成具有共同電壓Vd的通道1010，以提供第三電壓(共同電壓Vd)至選定記憶胞107的第一源極/漏極區(qū)。而記憶胞108 132及接地晶體管SW12則通過共源極CS直接形成具有接地電壓GND的通道1020，以提供第四電壓(接地電壓GND)至選定記憶胞107的第二源極/漏極區(qū)。藉此，由于共同電壓Vd也屬于高準位電壓，因此可促使BTB穿隧效應產(chǎn)生在記憶胞107處，進而達成記憶胞107的擦除。另一方面，在此說明第三實施例的遮蔽記憶胞串950_2。如圖IOB所示，在經(jīng)由本實施例所述的擦除方法后，由于記憶胞207的截止、選擇晶體管SW21及接地晶體管SW22的導通，選擇晶體管SW21及記憶胞201 206將通過位元線BL2所接收的接地電壓GND，而直接形成具有接地電壓GND的通道1030，以提供第五電壓(接地電壓GND)至非選定記憶胞207之第一源極/漏極區(qū)。并且，記憶胞208 232及接地晶體管SW22則通過共源極CS直接形成具有接地電壓GND的通道1040，藉以提供第六電壓(接地電壓GND)至非選定記憶胞207的第二源極/漏極區(qū)。藉此，記憶胞207將無法進行擦除。第四實施例圖11是依照本發(fā)明第四實施例說明記憶體陣列1100的示意圖。圖12A是圖11的特定記憶胞串1150_1的截面示意圖。圖12B是圖11的遮蔽記憶胞串1150_2的截面示意圖。與其他實施例的不同處在于，本實施例以記憶胞串1150_1作為特定記憶胞串，并以記憶胞串1150_2作為遮蔽記憶胞串的舉例。以下以圖11的記憶體陣列1100來進行圖3、圖5及圖6所述的擦除方法，并配合圖12A、圖12B說明第四實施例。第四實施例與上述實施例皆類似，其相似部分不再贅述。明顯的不同處在于，在圖5的步驟S510中，第四實施例的選擇電壓為電源電壓Vcc，而在步驟S510的遮蔽電壓可以為共同電壓Vd。此外，在步驟S530中，第四實施例則是通過共源極CS提供上述共同電壓Vd至特定記憶胞串1150_1及遮蔽記憶胞串1150_2的接地晶體管SWl2、SW22。藉此，第四實施例在圖6的步驟S610中，會導通連接至選定記憶胞107的選擇晶體管SWl I，且在步驟S620中導通連接至選定記憶胞107的接地晶體管SW12。此外，在步驟S630中，關閉連接至非選定記憶胞207所屬的遮蔽記憶胞串1150_2中的選擇晶體管SWlI。以及，在步驟S640中，導通連接至非選定記憶胞207的接地晶體管SW22?；谝陨纤觯?四實施例便可利用自我升壓及直接施加電壓的方式來免去BTB熱空穴穿隧的擦除操作對于記憶胞207的影響。以下通過串選擇線SSL以及接地選擇線GSL來實現(xiàn)第四實施例中圖6的步驟流程。第四實施例通過串選擇線SSL將電源電壓Vcc提供至特定記憶胞串1150_1的選擇晶體管SWl I，并通過接地選擇線GSL來提供導通電壓，例如將導通電壓Vpass提供至特定記憶胞串1150_1的選擇晶體管SWl2。在此說明第四實施例的特定記憶胞串1150_1。如圖12A所示，經(jīng)由本實施例的擦除方法后，由于記憶胞107的截止、選擇晶體管SWll及接地晶體管SW12的導通，選擇晶體管SWll及記憶胞101 106通過位元線BLl所接收的接地電壓GND，而形成具有接地電壓GND的通道1210，藉以提供第三電壓(接地電壓GND)至選定記憶胞107的第一源極/漏極區(qū)。記憶胞108 132及接地晶體管SW12則通過共源極CS而形成具有共同電壓Vd的通道1220，以提供第四電壓(共同電壓Vd)至選定記憶胞107的第二源極/漏極區(qū)。藉此，由于共同電壓Vd也屬于高準位電壓，因此可促使BTB穿隧效應產(chǎn)生于記憶胞107，進而達成記憶胞107的擦除。另一方面，在此說明第四實施例的遮蔽記憶胞串1150_2。如圖12B所示，在經(jīng)由本實施例所述的擦除方法后，由于記憶胞207及選擇晶體管SW21的截止、以及接地晶體管SW22的導通，記憶胞201 206將會自我升壓而形成具有源極升壓電壓Vbs的通道1230，以提供第五電壓(源極升壓電壓Vbs)至非選定記憶胞207的第一源極/漏極區(qū)。此外，記憶胞208 232及接地晶體管SW22則透過共源極CS形成具有共同電壓Vd的通道1240，·以提供第六電壓(共同電壓Vd)至非選定記憶胞207的第二源極/漏極區(qū)。藉此，由于共同電壓Vd及源極升壓電壓Vbs皆屬于高準位電壓，因此記憶胞207將無法進行擦除。為了更為詳盡說明本發(fā)明實施例，在此提出三種記憶體陣列的擦除方法的驅(qū)動波形，熟悉此技術領域技術人員可依據(jù)這三種驅(qū)動波形合理地進行延伸，使其可適用于上述第一至第四實施例，以及其他符合本發(fā)明精神的記憶體陣列中。其中，在此利用第一實施例的記憶體陣列200 (如圖2所示)來說明第一及第二驅(qū)動波形，并利用第三實施例來說明第三驅(qū)動波形。圖13是依照本發(fā)明第一實施例所述的記憶體陣列200的擦除方法的第一驅(qū)動波形圖，其中，波形圖左方用以標示各種信號線，波形圖右方則用以標示各種電壓。請同時參閱圖2及圖13所示，與第一實施例相同的是，在此假設將對記憶胞串250_1的第7個記憶胞進行擦除，亦即i等級7。藉此，在期間Tl時，所有的字元線WLl WL32、串選擇線SSL、接地選擇線GSL及位元線BLl BL2都會施加接地電壓GND。接著，進入預充電期間T2，負擦除電壓Vers會在此時先行提供至被選擇的字元線WL7，藉以使每個記憶胞串的第7個記憶胞(例如記憶胞107及207)先行截止。如此一來，在第7個記憶胞上方的記憶胞(例如記憶胞101 106、201 206)與下方的記憶胞(例如記憶胞108 132,208 232)將相互隔絕。因此，在預充電期間T2中，串選擇線SSL、接地選擇線GSL及位元線BL1、BL2的電壓將會與字元線WL7同時提供，或略為晚于字元線WL7，例如提供電源電壓Vcc至串選擇線SSL及位元線BL2。然后，在擦除脈沖期間T3中，便將導通電壓Vpass_D及導通電壓Vpass_S分別提供至其余的字元線WLl WL6及字元線WL8 WL32中，藉以達成第一實施例所述的擦除方法。在本實施例中，也可以將源極導通電壓Vpass_S與漏極導通電壓Vpass_D以共同電壓Vd取代。上述第一驅(qū)動波形是先將負擦除電壓Vers提供至被選擇的字元線(例如字元線WL7)中，讓每個記憶胞串的第7個記憶胞先行截止，避免重復拖延(redelay)、通道形成等問題。此外，也可先將負擦除電壓Vers提供至未被選擇的字元線中，讓此字元線對應的記憶胞先行截止，同樣也可解決上述問題。例如，在第二驅(qū)動波形中，會預先將相鄰于被選擇的第7個記憶胞的第6個記憶胞進行截止，其他的實施方式則如下所述。
圖14是依照本發(fā)明第一實施例所述的記憶體陣列200的擦除方法的第二驅(qū)動波形圖。請同時參照圖2及圖14，首先在期間Tl時，預先提供負電壓Vg至未被選擇的字元線WL6，其他的信號線提供接地電壓GND，此時每個記憶胞串的第6個記憶胞皆因此而維持在截止狀態(tài)。因此，基于以上所述，在預充電期間T2時，除了被選擇的字元線WL7與字元線WL6以外，皆可提供對應的電壓至其他的信號線。然后，在擦除脈沖期間T3中，可先行將負擦除電壓Vers提供至被選擇的字元線WL7，使每個記憶胞串的第7個記憶胞(例如記憶胞107及207)截止。并且，字元線WL6的電壓(亦即，漏極導通電壓Vpass_D)可與字元線WL7同時提供，或約略晚于字元線WL7，也可達成第一實施例所述的擦除方法。除了上述兩種驅(qū)動波形外，第三驅(qū)動波形則適用于第三實施例。第三實施例是利用直接施加電壓方式形成BTB熱空穴穿隧效應，為了避免被選擇的字元線WL7及位元線BLl、BL2在提供電壓時有時間上的誤差，導致選擇晶體管SWlI、記憶胞101 106的通道 1010形成過于迅速，造成電荷穿越尚未完全截止的記憶胞207。圖15是依照本發(fā)明第三實施例所述的記憶體陣列900的擦除方法的第三驅(qū)動波形圖。請同時參照圖9及圖15，在期間Tl時，將所有的信號線提供接地電壓GND。接著，進入預充電期間T2，先行提供負擦除電壓Vers至被選擇的字元線WL7。然后，字元線WLl WL32、串選擇線SSL及接地選擇線GSL所對應的電壓將會與字元線WL7同時提供，或略為晚于字元線WL7。然后，在擦除脈沖期間T3中，便提供位元線BL1、BL2的電壓，例如提供共同電壓Vd至位元線BLl，藉以避免被選擇的字元線WL7及位元線BL1、BL2在提供電壓時有時間上的誤差?；谝陨纤觯景l(fā)明利用自我升壓或直接施加電壓的方式，致使選定記憶胞能夠形成能帶對能帶(band to band ；BTB)熱空穴擦除操作。如此，便可針對特定記憶胞串內(nèi)的選定記憶胞進行擦除，并使其他記憶胞不會受到擦除操作的影響。此外，由于BTB熱空穴擦除操作所需的電壓差將會低于FN擦除操作所需的垂直電場，因此可大幅度降低擦除方法所需的操作電壓。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的技術內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權利要求
1.一種記憶體陣列的擦除方法，其特征在于其中該記憶體陣列包括多個記憶胞串，每一該些記憶胞串包括連接至多條字元線的多個記憶胞，該記憶體陣列的擦除方法包括以下步驟 提供一第一電壓至該記憶體陣列的一基底； 提供一第二電壓至一選定記憶胞的一字元線，并提供多個導通電壓至其余的字元線；以及 分別提供一第三電壓與一第四電壓至該選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以利用帶對帶熱空穴注入法來擦除該選定記憶胞，其中該第三電壓不等于該第四電壓。
2.根據(jù)權利要求I所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括 導通連接至該選定記憶胞的該第一晶體管與該第二晶體管的其中之一，或是同時導通連接至該選定記憶胞的該第一晶體管與該第二晶體管。
3.根據(jù)權利要求I所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括 導通連接至該選定記憶胞的該第一晶體管，以提供該第三電壓至該選定記憶胞的第一源極/漏極區(qū)；以及 關閉連接至該選定記憶胞的該第二晶體管，以使連接至該選定記憶胞的第二源極/漏極區(qū)的該些記憶胞的通道自我升壓至該第四電壓。
4.根據(jù)權利要求I所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括 導通連接至該選定記憶胞的該第一晶體管，以提供該第三電壓至該選定記憶胞的第一源極/漏極區(qū)；以及 導通連接至該選定記憶胞的該第二晶體管，以提供該第四電壓至該選定記憶胞的第二源極/漏極區(qū)。
5.根據(jù)權利要求4所述的記憶體陣列的擦除方法，其特征在于其中所述的第三電壓為一接地電壓。
6.根據(jù)權利要求I所述的記憶體陣列的擦除方法，其特征在于還包括分別提供一第五電壓與一第六電壓至連接該字元線的一非選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以禁止該非選定記憶胞被擦除。
7.根據(jù)權利要求6所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括 同時關閉連接至該非選定記憶胞所屬的該記憶胞串的該第一晶體管與該第二晶體管，以使連接至該非選定記憶胞的第一源極/漏極區(qū)的該些記憶胞的通道自我升壓至該第五電壓，并使連接至該非選定記憶胞的第二源極/漏極區(qū)的該些記憶胞的通道自我升壓至該第六電壓。
8.根據(jù)權利要求6所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法更包括 同時導通連接至該非選定記憶胞所屬的該記憶胞串的該第一晶體管與該第二晶體管，以分別提供該第五電壓及該第六電壓至該非選定記憶胞的第一源極/漏極區(qū)及第二源極/漏極區(qū)。
9.根據(jù)權利要求8所述的記憶體陣列的擦除方法，其特征在于其中每一該些記憶胞串還包括一第一晶體管與一第二晶體管，且該記憶體陣列的擦除方法還包括 關閉連接至該非選定記憶胞所屬的該記憶胞串的該第一晶體管，以使連接至該非選定記憶胞的第一源極/漏極區(qū)的該些記憶胞的通道自我升壓至該第五電壓；以及 導通連接至該非選定記憶胞所屬的該記憶胞串的該第二晶體管，以提供該第六電壓至該非選定記憶胞的第二源極/漏極區(qū)。
10.根據(jù)權利要求I所述的記憶體陣列的擦除方法，其特征在于其中所述的第二電壓小于O。
全文摘要
本發(fā)明是有關于一種記憶體陣列的擦除方法，此記憶體陣列包括多個記憶胞串，每個記憶胞串包括連接至多條字元線的多個記憶胞。此記憶體陣列的擦除方法包括下列步驟。提供第一電壓至記憶體陣列的基底。提供第二電壓至選定記憶胞的一字元線，并提供多個導通電壓至其余的字元線。以及，分別提供第三電壓與第四電壓至選定記憶胞的第一源極/漏極區(qū)與第二源極/漏極區(qū)，以利用帶對帶熱空穴注入法來擦除選定記憶胞，其中第三電壓不等于第四電壓。藉此本發(fā)明利用記憶胞的自我升壓或以直接施加電壓的方式，通過帶對帶熱空穴注入法實現(xiàn)了對特定記憶胞串內(nèi)的選定記憶胞的擦除，使其他記憶胞不會受到擦除操作的影響，同時降低了擦除方法中所施加的操作電壓。
文檔編號G11C16/16GK102855935SQ20111018732
公開日2013年1月2日 申請日期2011年6月28日 優(yōu)先權日2011年6月28日
發(fā)明者黃竣祥 申請人:旺宏電子股份有限公司