專利名稱：應(yīng)用于fpga的通用位元電路及編程方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片 設(shè)計領(lǐng)域，尤其涉及應(yīng)用于反熔絲/熔絲FPGA(現(xiàn)場可編程門陣列)的位元(BITCELL)電路設(shè)計。
背景技術(shù)：
FPGA是一類高集成度的可編程邏輯器件，起源于美國的Xilinx公司，該公司于 1985年推出了世界上第一塊FPGA芯片。目前，F(xiàn)PGA的硬件體系結(jié)構(gòu)和軟件開發(fā)工具都在不斷的完善，日趨成熟，成為一種頗具吸引力的高性價比ASIC替代方案。從編程技術(shù)方面分類，市場上主要有3種FPGA器件反熔絲/熔絲型FPGA，基于SRAM的FPGA器件，基于 Flash的FPGA。其中反熔絲型FPGA具有高抗干擾性和抗輻照性能，適合于要求高可靠性、 高保密性的定型產(chǎn)品，如在空間或核環(huán)境使用。FPGA的位元(BITCELL)電路指的是FPGA中將SRAM、Flash、反熔絲/熔絲等單個存儲單元轉(zhuǎn)為恒定輸出的控制FPGA中各個電路節(jié)點狀態(tài)(開/關(guān)或高/低邏輯)的電路結(jié)構(gòu)，該位元電路結(jié)構(gòu)受多種因素影響，其最重要的存儲單元特性和FPGA基本邏輯塊類型。目前，反熔絲結(jié)構(gòu)主要有美國ACTEL公司擁有知識產(chǎn)權(quán)的MTM、美國QUICKL0GIC公司擁有知識產(chǎn)權(quán)的ONO等傳統(tǒng)結(jié)構(gòu)。近年來，利用MOS管柵氧擊穿原理的反熔絲(主要知識產(chǎn)權(quán)擁有者美國KIL0PASS公司)也被廣泛應(yīng)用；熔絲結(jié)構(gòu)主要有金屬和多晶熔絲。由于這些反熔絲/熔絲結(jié)構(gòu)各異，因此其特性也有很大差別，對FPGA位元電路而言，反熔絲/ 熔絲擊穿/熔斷后的電阻是主要關(guān)心的參數(shù)。反熔絲擊穿前電阻一般在GQ級，而MTM結(jié)構(gòu)反熔絲擊穿后的電阻阻值范圍為幾十Ω到200 Ω ；ONO結(jié)構(gòu)反熔絲擊穿后阻值在幾百Ω 至1ΚΩ之間；MOS柵氧型反熔絲擊穿后的電阻阻值較大，且分布十分分散，一般在幾百Ω 至幾十ΚΩ之間；金屬熔絲熔斷前電阻很小，還不到1Ω，多晶熔絲熔斷前一般為幾十Ω到幾百Ω，而熔絲熔斷后，電阻為無窮大。目前，F(xiàn)PGA的基本邏輯塊又分為基于選擇器的LE 結(jié)構(gòu)(LOGIC ELEMENT, Actel公司的ACT系列)和基于查找表的CLB結(jié)構(gòu)(可配置邏輯塊， Xilnx 公司，Siliconblue 公司)。由于存儲單元特性和FPGA基本邏輯塊類型的差異，因此位元電路結(jié)構(gòu)種類很多， 需要選取不同的匹配結(jié)構(gòu)，在設(shè)計及生產(chǎn)環(huán)節(jié)耗費了非常高的成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提出一種通用的位元電路結(jié)構(gòu)，該結(jié)構(gòu)可適用于所有的反熔絲/熔絲類型，與其特性無關(guān)；并且該結(jié)構(gòu)可適用于所有的FPGA基本邏輯塊類型，與其結(jié)構(gòu)無關(guān)。本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，應(yīng)用于FPGA的通用位元電路，其特征在于，包括設(shè)置于編程高電平端和第一開關(guān)器件的輸入端之間的第一可編程器件，所述第一可編程器件為反熔絲器件或熔絲器件；
設(shè)置于編程低電平端和第一開關(guān)器件的輸入端之間的第二可編程器件，所述第二可編程器件為反熔絲器件或熔絲器件；具有第一控制端的第一開關(guān)器件，其輸出端接地；第一開關(guān)器件的輸入端連接位元電路輸出端。 進一步的，還包括具有第二控制端的第二開關(guān)器件，第二開關(guān)器件的輸入端連接第一開關(guān)器件的輸入端，第二開關(guān)器件的輸出端連接位元電路輸出端。所述第一開關(guān)器件為NMOS管，第二開關(guān)器件為NMOS管。本發(fā)明還提出一種應(yīng)用于FPGA的通用位元電路編程方法，其特征在于，包括下述步驟1)將位元電路輸出端接地，所述位元電路輸出端和編程高電平端之間設(shè)置有第一可編程器件，位元電路輸出端和編程低電平端之間設(shè)置有第二可編程器件，所述第一可編程器件和第二可編程器件為反熔絲器件；2)如需實現(xiàn)輸出高電壓，則從編程高電平端輸入編程高壓，將第一可編程器件擊穿為電阻狀態(tài)，第二可編程器件保持為電容狀態(tài)，或者，如需實現(xiàn)輸出低電壓，從編程低電平端輸入編程高壓，將第二可編程器件擊穿為電阻狀態(tài)，第一可編程器件保持為電容狀態(tài)；3)切斷位元電路輸出端與地電平之間的連接。所述步驟2)中，將第一可編程器件或第二可編程器件保持為電容狀態(tài)系通過輸入半編程高壓實現(xiàn)。第二種應(yīng)用于FPGA的通用位元電路編程方法包括下述步驟1)將位元電路輸出端接地，所述位元電路輸出端和編程高電平端之間設(shè)置有第一可編程器件，位元電路輸出端和編程低電平端之間設(shè)置有第二可編程器件，所述第一可編程器件和第二可編程器件為反熔絲器件； 所述第一可編程器件和第二可編程器件為熔絲器件；2)如需實現(xiàn)輸出低電壓，則從編程高電平端輸入編程高壓，將第一可編程器件熔斷，第二可編程器件保持為導(dǎo)通狀態(tài)，或者，如需實現(xiàn)輸出高電壓，從編程低電平端輸入編程高壓，將第二可編程器件熔斷，第一可編程器件保持為導(dǎo)通狀態(tài)；3)切斷位元電路輸出端與地電平之間的連接。將第一可編程器件或第二可編程器件保持導(dǎo)通狀態(tài)系通過輸入半編程高壓實現(xiàn)。本發(fā)明的反熔絲/熔絲位元電路可以通過直接輸出高低電平或輸出高低電平控制傳輸管的開/關(guān)從而決定FPGA的電路節(jié)點狀態(tài)，可用于但不限于基于選擇器邏輯模塊的 FPGA和基于查找表邏輯模塊的FPGA，具有出色的通用性。


圖1為本發(fā)明所述的反熔絲/熔絲位元電路的電路圖。其中，a為反熔絲器件，b 為熔絲器件。圖2為本發(fā)明所述的反熔絲位元電路存儲1或0的示意圖。其中，a為存儲1的狀態(tài)，b為存儲0的狀態(tài)。
圖3為本發(fā)明所述的熔絲位元電路存儲1或0的示意圖。其中，a為存儲0的狀態(tài)，b為存儲1的狀態(tài)。圖4為本發(fā)明所述的用于基于邏輯模塊的反熔絲/熔絲FPGA中的反熔絲/熔絲位元電路。圖5為Actel公司FPGA中采用的邏輯模塊(ACT1系列LB)，也是本發(fā)明所述的基于邏輯模塊的反熔絲/熔絲型FPGA所用的邏輯模塊電路圖。圖6為本發(fā)明所述的基于邏輯模塊的反熔絲/熔絲FPGA的部分電路圖。圖7為本發(fā)明所述的基于查找表的FPGA所用的CLB模塊電路圖。圖8為本發(fā)明所述的基于查找表的反熔絲/熔絲FPGA的部分電路圖。圖9為圖4電路實現(xiàn)非邏輯時LB模塊端口信號示意圖和所需編程的反熔絲/熔絲示意圖。
具體實施例方式本發(fā)明提出的應(yīng)用于FPGA的通用位元電路可輸出恒定的獨立的高/低電平，對應(yīng)邏輯1/0，控制FPGA中各個電路節(jié)點狀態(tài)(開/關(guān)或高/低邏輯)。本發(fā)明提出的通用位元電路結(jié)構(gòu)包括2個反熔絲/熔絲器件，1個選擇NMOS管， 即第一開關(guān)器件，一個阻擋NMOS管，即第二開關(guān)器件。第一個反熔絲/熔絲器件的端口 1接編程電壓或者電源電壓，端口 2接選擇NMOS管漏極，選擇NMOS管源極接地，選擇NMOS管柵極為控制端；第二個反熔絲/熔絲器件的端口 1接編程電壓或地，端口 2與第一個反熔絲/ 熔絲的端口 2連接在一起；阻擋NMOS管源極與選擇NMOS管漏極相連，阻擋NMOS管柵極加使能信號，阻擋NMOS管漏極為位元電路輸出端。如圖1所示，圖Ia中Cl、C2對應(yīng)于前述的2個反熔絲，HVNl對應(yīng)于前述的選擇 NMOS管，HVN2對應(yīng)于前述的阻擋NMOS管，PRG_S對應(yīng)于前述的選擇NMOS管的柵極控制， PRG_0EN對應(yīng)于前述的阻擋NMOS管的柵極控制，PRG_VDD、PRG_GND分別對應(yīng)于前述的第一個反熔絲和第二個反熔絲的端口 1，OUT對應(yīng)于前述的阻擋NMOS管漏極輸出。圖Ib中Rl、R2對應(yīng)于前述的2個熔絲，HVW對應(yīng)于前述的選擇匪OS管，HVN2對應(yīng)于前述的阻擋NMOS管，PRG_S對應(yīng)于前述的選擇NMOS管的柵極控制，PRG_0EN對應(yīng)于前述的阻擋NMOS管的柵極控制，PRG_VDD、PRG_GND分別對應(yīng)于前述的第一個熔絲和第二個熔絲的端口 1，OUT對應(yīng)于前述的阻擋NMOS管漏極輸出。在圖Ia和圖Ib中，阻擋NMOS管位于虛線框中，其定義如下阻擋NMOS管起的作用是避免編程高壓不會破壞反熔絲/熔絲 FPGA內(nèi)的其他電路，在確認編程高壓不會破壞反熔絲/熔絲FPGA內(nèi)的其他電路的條件下， 該阻擋NMOS管可以去除。下面說明該位元電路的工作原理圖1 (a)中，對反熔絲進行編程，PRG_0EN輸入低電平0，HVN2關(guān)閉，保護FPGA內(nèi)部電路，控制信號PRG_S輸入高電平1，HVNl導(dǎo)通，從PRG_VDD端輸入編程高壓VPP，PRG_GND 端輸入半編程高壓VPP/2，Cl兩端承受高壓VPP，被擊穿形成電阻，如圖加所示。C2兩端最高承受VPP/2，不會被編程。編程完成后，PRG_S端置低電平0，HVNl關(guān)閉，PRG_0EN接高電平1，HVN2導(dǎo)通，相當于傳輸門，此時，PRG_VDD接電源VDD，PRG_GND接地GND，則VDD通過 C1擊穿后形成的電阻經(jīng)HVN2從OUT輸出高電平1，位元電路完成了輸出高電平的編程。反之如需要OUT輸出為低電平0，編程時，PRG_0EN輸入低電平0，HVNl關(guān)閉，保護FPGA內(nèi)部電路，控制信號PRG_S輸入高電平1，HVNl導(dǎo)通，從PRG_GND端輸入編程高壓VPP，PRG_VDD 接半編程高壓VPP/2，則C2被擊穿形成電阻，Cl兩端最高承受VPP/2，不會被編程，如圖2b 所示。編程完成后，PRG S端置低電平0，HVNl關(guān)閉，PRG_0EN接高電平1，HVN2導(dǎo)通，相當于傳輸門，此時，從PRG_VDD接電源VDD，PRG_GND接地GND，則GND通過C2擊穿后形成的電阻經(jīng)HVN2從OUT輸出低電平0，位元電路完成了輸出低電平的編程。其工作狀態(tài)表示于下表表1位元電路應(yīng)用于反熔絲時各信號狀態(tài)
權(quán)利要求
1.應(yīng)用于FPGA的通用位元電路，其特征在于，包括設(shè)置于編程高電平端和第一開關(guān)器件的輸入端之間的第一可編程器件，所述第一可編程器件為反熔絲器件或熔絲器件；設(shè)置于編程低電平端和第一開關(guān)器件的輸入端之間的第二可編程器件，所述第二可編程器件為反熔絲器件或熔絲器件；具有第一控制端的第一開關(guān)器件，其輸出端接地；第一開關(guān)器件的輸入端連接位元電路輸出端。
2.如權(quán)利要求1所述的應(yīng)用于反熔絲/熔絲FPGA的通用位元電路，其特征在于，還包括具有第二控制端的第二開關(guān)器件，第二開關(guān)器件的輸入端連接第一開關(guān)器件的輸入端， 第二開關(guān)器件的輸出端連接位元電路輸出端。
3.如權(quán)利要求1所述的應(yīng)用于FPGA的通用位元電路，其特征在于，所述第一開關(guān)器件為NMOS管，第二開關(guān)器件為NMOS管。
4.應(yīng)用于FPGA的通用位元電路編程方法，其特征在于，包括下述步驟1)將位元電路輸出端接地，所述位元電路輸出端和編程高電平端之間設(shè)置有第一可編程器件，位元電路輸出端和編程低電平端之間設(shè)置有第二可編程器件，所述第一可編程器件和第二可編程器件為反熔絲器件；2)如需實現(xiàn)輸出高電壓，則從編程高電平端輸入編程高壓，將第一可編程器件擊穿為電阻狀態(tài)，第二可編程器件保持為電容狀態(tài)，或者，如需實現(xiàn)輸出低電壓，從編程低電平端輸入編程高壓，將第二可編程器件擊穿為電阻狀態(tài)，第一可編程器件保持為電容狀態(tài)；3)切斷位元電路輸出端與地電平之間的連接。
5.如權(quán)利要求4所述的應(yīng)用于FPGA的通用位元電路編程方法，其特征在于，所述步驟 2)中，將第一可編程器件或第二可編程器件保持為電容狀態(tài)系通過輸入半編程高壓實現(xiàn)。
6.應(yīng)用于FPGA的通用位元電路編程方法，其特征在于，包括下述步驟1)將位元電路輸出端接地，所述位元電路輸出端和編程高電平端之間設(shè)置有第一可編程器件，位元電路輸出端和編程低電平端之間設(shè)置有第二可編程器件，所述第一可編程器件和第二可編程器件為反熔絲器件；所述第一可編程器件和第二可編程器件為熔絲器件；2)如需實現(xiàn)輸出低電壓，則從編程高電平端輸入編程高壓，將第一可編程器件熔斷，第二可編程器件保持為導(dǎo)通狀態(tài)，或者，如需實現(xiàn)輸出高電壓，從編程低電平端輸入編程高壓，將第二可編程器件熔斷， 第一可編程器件保持為導(dǎo)通狀態(tài)；3)切斷位元電路輸出端與地電平之間的連接。
7.如權(quán)利要求6所述的應(yīng)用于反熔絲/熔絲FPGA的通用位元電路編程方法，其特征在于，將第一可編程器件或第二可編程器件保持導(dǎo)通狀態(tài)系通過輸入半編程高壓實現(xiàn)。
全文摘要
應(yīng)用于FPGA的通用位元電路及編程方法，涉及芯片技術(shù)。本發(fā)明的電路包括設(shè)置于編程高電平端和第一開關(guān)器件的輸入端之間的第一可編程器件，所述第一可編程器件為反熔絲器件或熔絲器件；設(shè)置于編程低電平端和第一開關(guān)器件的輸入端之間的第二可編程器件，所述第二可編程器件為反熔絲器件或熔絲器件；具有第一控制端的第一開關(guān)器件，其輸出端接地；第一開關(guān)器件的輸入端連接位元輸出端。本發(fā)明的反熔絲/熔絲位元電路可以通過直接輸出高低電平或輸出高低電平控制傳輸管的開/關(guān)從而決定FPGA的電路節(jié)點狀態(tài)，可用于但不限于基于選擇器邏輯模塊的FPGA和基于查找表邏輯模塊的FPGA，具有出色的通用性。
文檔編號G11C17/16GK102169726SQ20111011292
公開日2011年8月31日 申請日期2011年5月3日 優(yōu)先權(quán)日2011年5月3日
發(fā)明者李威, 李平, 李曼, 袁蕊林, 謝小東 申請人:電子科技大學(xué)