專利名稱：影像顯示系統(tǒng)、移位寄存器與移位寄存器控制方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于ー種移位寄存器，特別關(guān)于ー種可避免最后ー級觸發(fā)器誤動作的移位寄存器。
背景技術(shù)：
移位寄存器(shift register)被廣泛應(yīng)用于數(shù)據(jù)驅(qū)動電路與柵極驅(qū)動電路，用以分別控制各數(shù)據(jù)線取樣數(shù)據(jù)信號的時序，以及為各柵極線產(chǎn)生掃描信號。在數(shù)據(jù)驅(qū)動電路中，移位寄存器用以輸出ー取樣信號至各數(shù)據(jù)線，使得影像數(shù)據(jù)可依序被寫入各數(shù)據(jù)線。另一方面，在柵極驅(qū)動電路中，移位寄存器用以產(chǎn)生ー掃描信號至各柵極線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)線的影像信號寫入一像素矩陣的像素。 圖I顯示傳統(tǒng)的移位寄存器電路圖。根據(jù)移位寄存器的操作，ー脈沖根據(jù)前ー級與下一級觸發(fā)器的輸出信號被依序傳遞至各觸發(fā)器。換言之，各觸發(fā)器的輸出信號被供應(yīng)至其下一級觸發(fā)器，用以作為設(shè)置該觸發(fā)器的ー設(shè)置信號，并且被供應(yīng)至其前一級觸發(fā)器，用以作為重置該觸發(fā)器的一重置信號。因此，于各觸發(fā)器將脈沖傳遞置下一級觸發(fā)器后，該觸發(fā)器會根據(jù)下ー級觸發(fā)器的輸出信號被重置。值得注意的是，最后一級觸發(fā)器F(N+1)的輸出信號0UT(N+1)被輸入至前一級觸發(fā)器F(N)與該最后一級觸發(fā)器F(N+1)本身，用以作為重置信號。因此，最后一級觸發(fā)器F (N+1)必須根據(jù)自己產(chǎn)生的輸出信號停止動作(自我重置)。然而，一旦觸發(fā)器F(N+1)與F(N)的電路產(chǎn)生延遲，最后一級觸發(fā)器F(N+1)將會在前一級觸發(fā)器F(N)被重置之前，提早被重置。如此ー來，會造成移位寄存器的誤動作，并產(chǎn)生不正常的輸出信號OUT(N)。因此，需要一種全新的移位寄存器架構(gòu)，用以避免上述最后ー級觸發(fā)器操作錯誤的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的ー實施例，ー種影像顯示系統(tǒng)，包括柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路。柵極驅(qū)動電路用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動一像素矩陣的多個像素。數(shù)據(jù)驅(qū)動電路用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至像素矩陣的這些像素。其中柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路的至少ー者包括一移位寄存器。移位寄存器包括多個串接的觸發(fā)器，各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生多個輸出信號，并且根據(jù)一重置信號被重置，其中多個觸發(fā)器的其中一者接收最后一級觸發(fā)器的一第一輸出信號作為重置信號，并且位于該觸發(fā)器之后的至少ー觸發(fā)器接收該觸發(fā)器的一第二輸出信號作為重置信號。根據(jù)本發(fā)明的另ー實施例，ー種移位寄存器，包括多個串接的觸發(fā)器。各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生多個輸出信號，并且根據(jù)一重置信號被重置，其中第n級觸發(fā)器接收最后一級觸發(fā)器的一第一輸出信號作為重置信號，并且位于第n級觸發(fā)器之后的至少ー觸發(fā)器接收第n級觸發(fā)器的一第二輸出信號作為重置信號，其中n為一正整數(shù)。根據(jù)本發(fā)明的另ー實施例，ー種移位寄存器控制方法，用以控制包括多個串接的觸發(fā)器的一移位寄存器的操作，其中各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生至少ー第一輸出信號與一第二輸出信號，并且根據(jù)一重置信號被重置。此移位寄存器控制方法包括提供一起始脈波至第一級觸發(fā)器作為第一級觸發(fā)器的輸入信號；提供前一級觸發(fā)器的第一輸出信號作為位于第一級觸發(fā)器之后的各級觸發(fā)器的輸入信號；提供后一級觸發(fā)器的第一輸出信號作為位于第n級觸發(fā)器之前的各觸發(fā)器的重置信號，其中n為一正整數(shù)；提供最后ー級觸發(fā)器的第一輸出信號作為第n級觸發(fā)器的重置信號；以及提供第n級觸發(fā)器的第二輸出信號作為位于第n級觸發(fā)器之后的至少ー觸發(fā)器的重置信號。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具體實施方式
作詳細說明，其中 圖I顯不傳統(tǒng)的移位寄存器電路圖。圖2顯示根據(jù)本發(fā)明的一實施例所述的影像顯示系統(tǒng)的多種實施方式。圖3顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器電路圖。圖4顯示根據(jù)本發(fā)明的一實施例所述的觸發(fā)器電路圖。圖5顯示根據(jù)本發(fā)明的一實施例所述的閂鎖器電路的電路圖。圖6a顯示根據(jù)本發(fā)明的一實施例所述的信號波形圖。圖6b顯示如圖3所示的最后兩級觸發(fā)器的信號波形圖。圖7顯示根據(jù)本發(fā)明的另ー實施例所述的觸發(fā)器電路圖。圖8顯示根據(jù)本發(fā)明的另ー實施例所述的閂鎖器電路的電路圖。圖9a顯示根據(jù)圖7所示的觸發(fā)器與圖8所示的閂鎖器電路實施例所述的信號波形圖。圖9b顯示如圖9a所示的信號波形圖中最后兩級觸發(fā)器的信號波形圖。圖10顯示根據(jù)本發(fā)明的另ー實施例所述的時脈信號波形圖。圖11顯示根據(jù)本發(fā)明的另ー實施例所述的接收三個時脈信號的移位寄存器電路圖。圖12顯示根據(jù)本發(fā)明的另ー實施例所述的接收三個時脈信號的移位寄存器電路圖。圖13顯示根據(jù)第11與12圖所示的移位寄存器實施例所產(chǎn)生的信號波形圖。圖14a至圖14d顯示根據(jù)本發(fā)明的另ー實施例所述的接收四個時脈信號的移位寄存器電路圖。圖15顯示根據(jù)本發(fā)明的另ー實施例所述的移位寄存器電路圖。主要元件符號說明150 邏輯電路；200 電子裝置；201 顯示器面板；202 輸入單元；210 柵極驅(qū)動電路；220 數(shù)據(jù)驅(qū)動電路；
230 像素矩陣；240 控制芯片；400、700、F (I)、F (2)、F (3)、F (n_l)、F (n)、F (N-2)、F (N-I)、F (N)、F (N+1) 觸發(fā)器；401、501、701、801 閂鎖器電路；402,702 開關(guān)電路；CLK 時脈輸入端；CLKl、CLK2、CLK3、CLK4、FB(n)、IN(n) ,OUT(I) ,OUT(2) ,OUT(3)、0UT(n_l)、0UT(n)、OUT (N-I)、OUT (N)、OUT (N+1)、S_RESET、X(I), X(2)、X(n)、X(N-I)、X(N)、X(N+1)、XB (I)、XB (2)、XB (n)、XB (N-I)、XB (N)、XB (N+1) 信號； FB 反饋端；IN 信號輸入端；OUT、X、XB 信號輸出端；RESET 系統(tǒng)重置信號輸入端；SP 起始脈波；T1、T2、T3 時間；VH> VL 電壓信號。
具體實施例方式為使本發(fā)明的制造、操作方法、目標和優(yōu)點能更明顯易懂，下文特舉幾個較佳實施例，并配合所附圖式，作詳細說明如下實施例圖2顯示根據(jù)本發(fā)明的一實施例所述的影像顯示系統(tǒng)的多種實施方式。如圖所示，影像顯示系統(tǒng)可包括一顯示器面板201,其中顯示器面板201包括ー柵極驅(qū)動電路210、一數(shù)據(jù)驅(qū)動電路220、一像素矩陣230以及ー控制芯片240。柵極驅(qū)動電路210用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動像素矩陣230的多個像素。數(shù)據(jù)驅(qū)動電路220用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至像素矩陣230的多個像素。控制芯片240用以產(chǎn)生多個時序信號，包括時脈信號、系統(tǒng)重置信號S_RESET與起始脈波SP等。此外，根據(jù)本發(fā)明的影像顯示系統(tǒng)可能包括于ー電子裝置200。電子裝置200可包括上述顯示器面板201與一輸入單元202。輸入單元202用于接收影像信號，以控制顯示器面板201顯示影像。根據(jù)本發(fā)明的實施例，電子裝置200有多種實施方式，包括一移動電話、一數(shù)字相機、ー個人數(shù)字助理、一便攜式電腦、ー桌上型電腦、一電視機、ー汽車用顯示器、一可攜式光盤播放器、或任何包括影像顯示功能的裝置。根據(jù)本發(fā)明的ー實施例，柵極驅(qū)動電路210與數(shù)據(jù)驅(qū)動電路220的至少ー者可包括一移位寄存器，用以依序輸出ー取樣信號至數(shù)據(jù)驅(qū)動電路220的各數(shù)據(jù)線，使得影像數(shù)據(jù)可依序被寫入各數(shù)據(jù)線，或依序產(chǎn)生ー掃描信號至柵極驅(qū)動電路210的各柵極線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)線的影像信號寫入像素矩陣230的像素中。圖3顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器電路圖。如圖所示，移位寄存器可包括(N+1)級串接的觸發(fā)器F(I)、F⑵、F⑶...F(N+1)，其中N為ー正整數(shù)。各觸發(fā)器至少具有一信號輸入端IN、一時脈輸入端CLK、一反饋端FB、一第一信號輸出端OUT以及一系統(tǒng)重置信號輸入端RESET。各觸發(fā)器根據(jù)于信號輸入端IN所接收到的輸入信號產(chǎn)生至少ー輸出信號，并且根據(jù)于反饋端FB所接收到的一重置信號被重置。此外，各觸發(fā)器更接收一系統(tǒng)重置信號S_RESET，用以重置整個移位寄存器的操作。關(guān)于各觸發(fā)器的輸入信號，移位寄存器的第一級觸發(fā)器F(I)接收起始脈波SP作為第一級觸發(fā)器的輸入信號，而其它級觸發(fā)器F(2) F(N+1)則分別接收前ー級(即，F(xiàn)(I) F(N))的第一輸出信號OUT(I) OUT(N)作為該級觸發(fā)器的輸入信號。
至于各級觸發(fā)器于反饋端FB所接收到的重置信號，根據(jù)本發(fā)明的ー實施例，移位寄存器可設(shè)計為使位于第n級觸發(fā)器F (n)之前的觸發(fā)器(例如，F(xiàn)(I) F(n_l))接收后一級觸發(fā)器(例如，F(xiàn)(2) F(n))的第一輸出信號0UT(2) OUT(n)作為該級觸發(fā)器的重置信號，而第n級觸發(fā)器F (n)則接收最后ー級觸發(fā)器F (N+1)的第一輸出信號OUT (N+1)作為該級觸發(fā)器的重置信號，其中n為正整數(shù)，并且0<n< (N+1)。換言之，第n級觸發(fā)器F(n)是根據(jù)最后ー級觸發(fā)器F (N+1)的第一輸出信號OUT (N+1)被重置。此外，根據(jù)本發(fā)明的一實施例，為了確保觸發(fā)器F (I)、F (2)、F (3)... F (N+1)可依序被重置，第n級觸發(fā)器F(n)可更拉出一第二信號輸出端X，用以輸出第二輸出信號X(n)至至少ー觸發(fā)器的一反饋端FB，用以作為該級觸發(fā)器的重置信號。以圖3所示的移位寄存器為例，觸發(fā)器F(I) F(N)的反饋端FB接收后ー級觸發(fā)器(例如，F(xiàn)(2) F(N+1))的第一輸出信號0UT(2) OUT (N+1)作為該級觸發(fā)器的重置信號，而最后一級觸發(fā)器F(N+1)的反饋端FB則接收第N級觸發(fā)器F(N)的第二輸出信號X(N)，用以作為最后ー級觸發(fā)器F(N+1)的重置信號。圖4顯示根據(jù)本發(fā)明的一實施例所述的觸發(fā)器電路圖。如圖所示，觸發(fā)器400包括閂鎖器電路401與開關(guān)電路402。閂鎖器電路401用以接收輸入信號IN(n)與重置信號FB(n)，井根據(jù)輸入信號IN(n)與重置信號FB(n)產(chǎn)生觸發(fā)器的第二輸出信號X(n)以及第ニ輸出信號的反相信號XB (n)。開關(guān)電路402用以接收時脈信號CLK1/CLK2、系統(tǒng)重置信號S_RESET、第二輸出信號X(n)以及其反相信號XB (n)，井根據(jù)這些信號的電位改變其導(dǎo)通狀態(tài)，用以輸出時脈信號CLK1/CLK2或低電壓信號VL作為該觸發(fā)器的第一輸出信號OUT(n)。其中，第一輸出信號OUT(n)可用以作為數(shù)據(jù)驅(qū)動電路的取樣信號或作為柵極驅(qū)動電路的柵極驅(qū)動信號。圖5顯示根據(jù)本發(fā)明的一實施例所述的閂鎖器電路的電路圖。如圖所示，閂鎖器電路501包括多個非或(NOR)邏輯門，其中第一非或邏輯門耦接至信號輸入端IN與用以輸出反相信號XB (n)的第三信號輸出端XB，第二非或邏輯門耦接至反饋端FB與用以輸出第ニ輸出信號X(n)的第二信號輸出端X。円鎖器電路501根據(jù)輸入信號IN(n)與重置信號FB(n)的ー邏輯運算結(jié)果產(chǎn)生第二輸出信號X(n)以及其反相信號XB(n)。值得注意的是，根據(jù)本發(fā)明的ー實施例，第一輸出信號OUT (n)為第二輸出信號X(n)與時脈信號CLK1/CLK2的ー邏輯運算結(jié)果。圖6a顯示根據(jù)本發(fā)明的一實施例所述的信號波形圖。如圖所示，首先，系統(tǒng)重置信號S_RESET被拉高至高電壓信號VH的電位，用以重置整個移位寄存器的操作。時脈信號CLKl被供應(yīng)至偶數(shù)級觸發(fā)器，而時脈信號CLK2被供應(yīng)至奇數(shù)級觸發(fā)器。根據(jù)第一級觸發(fā)器的信號波形，當?shù)诙敵鲂盘朮(I)具有低電壓電位時，時脈信號CLK2會被耦接至第一信號輸出端OUT，此時第一級觸發(fā)器根據(jù)時脈信號CLK2產(chǎn)生第一輸出信號OUT (I)。當?shù)诙売|發(fā)器的輸出信號OUT (2)被產(chǎn)生并反饋至第一級觸發(fā)器的反饋端FB吋，第一級觸發(fā)器的第ニ輸出信號X(I)會被重置成具有高電壓電位，使得低電壓信號VL被耦接至第一信號輸出端OUT,因此第一級觸發(fā)器根據(jù)低電壓信號VL產(chǎn)生第一輸出信號OUT (I)。圖6b顯示如圖3所示的最后兩級觸發(fā)器的信號波形圖。如圖所示,最后ー級觸發(fā)器F(N+1)的第一輸出信號OUT (N+1)于時間Tl被拉高。因應(yīng)第一輸出信號OUT (N+1)的上升緣，觸發(fā)器F(N)可被重置，因此觸發(fā)器F(N)的第二輸出信號X(N)于時間T2被拉高，其中Tl與T2的時間差是由于電路內(nèi)部的既定延遲所造成。之后，由于最后一級觸發(fā)器F(N+1)接收第二輸出信號X(N)作為重置信號，因此觸發(fā)器F(N+1)的第二輸出信號X(N+1)于時間T3因應(yīng)第二輸出信號X(N)的上升緣被拉高，其中T2與T3的時間差同樣是由于電路內(nèi)部的既定延遲所造成。最后，因應(yīng)第二輸出信號X(N+1)的上升緣，第一輸出信號OUT (N+1)可被拉低，因此最后一級觸發(fā)器F(N+1)可被重置。如此ー來，可確保在觸發(fā)器F(N)被重置之后，最后ー級觸發(fā)器F(N+1)才會被重置，進而解決上述最后ー級觸發(fā)器操作錯誤的問題。 值得注意的是，本發(fā)明的閂鎖器電路并不限于使用如圖5所示的使用或非(NOR)邏輯門實施。圖7顯示根據(jù)本發(fā)明的另ー實施例所述的觸發(fā)器電路圖。如圖所示，觸發(fā)器700的操作類似于觸發(fā)器400，差別之處在于閂鎖器電路701以及開關(guān)電路702分別使用與閂鎖器電路401以及開關(guān)電路402反相元件。圖8顯示根據(jù)本發(fā)明的另ー實施例所述的可應(yīng)用于觸發(fā)器700的閂鎖器電路電路圖。如圖所示，閂鎖器電路801包括多個與非(NAND)邏輯門，用以根據(jù)輸入信號IN(n)與重置信號FB(n)的ー邏輯運算結(jié)果產(chǎn)生第二輸出信號X(n)以及第ニ輸出信號X(n)的反相信號XB(n)。圖9a顯示根據(jù)圖7所示的觸發(fā)器與圖8所示的閂鎖器電路實施例所產(chǎn)生的信號波形圖。值得注意的是，圖9a與圖6a所示的信號波形圖雷同，差別僅在于系統(tǒng)重置信號S_RESET、起始脈沖SP、時脈信號CLKl與CLK2、以及第ー輸出信號OUT(I) OUT (N+1)互為反相。因此相關(guān)的說明可參考至圖6a，并于此不再贅述。圖9b顯示如圖9a所示的信號波形圖中最后兩級觸發(fā)器的信號波形圖。如圖所示，最后ー級觸發(fā)器F(N+1)的第一輸出信號OUT (N+1)于時間Tl被拉低。因應(yīng)第一輸出信號OUT(N+1)的下降緣，觸發(fā)器F(N)可被重置，因此觸發(fā)器F(N)的第二輸出信號X(N)于時間T2被拉低，其中Tl與T2的時間差是由于電路內(nèi)部的既定延遲所造成。之后，由于最后ー級觸發(fā)器F(N+1)接收第二輸出信號X(N)作為重置信號，因此觸發(fā)器F(N+1)的第二輸出信號X(N+1)于時間T3因應(yīng)第二輸出信號X(N)的下降緣被拉低，其中T2與T3的時間差同樣是由于電路內(nèi)部的既定延遲所造成。最后，因應(yīng)第二輸出信號X(N+1)的下降緣，第一輸出信號0UT(N+1)可被拉高，因此最后一級觸發(fā)器F(N+1)可被重置。如此ー來，可確保在觸發(fā)器F(N)被重置之后，最后ー級觸發(fā)器F(N+1)才會被重置，進而解決上述最后ー級觸發(fā)器操作錯誤的問題。此外，值得注意的是，本發(fā)明所使用的時脈信號波形并不限于如圖6a與圖9a所示的時脈信號CLKl與CLK2的波形。例如，本發(fā)明也可以使用互為反相的時脈信號，如圖10所示的時脈信號CLKl與CLK2的波形圖。此外，根據(jù)本發(fā)明的其它實施例，上述的發(fā)明概念亦可應(yīng)用于使用兩個以上的時脈信號的移位寄存器。圖11與圖12顯示根據(jù)本發(fā)明的另ー實施例所述的接收三個時脈信號的移位寄存器電路圖。為突顯本發(fā)明的特征，圖11與圖12僅顯示出分別接收不同的時脈信號的最后三級觸發(fā)器。任何熟習(xí)此項技術(shù)的人員，當可根據(jù)如圖3與圖11 12所示的移位寄存器電路圖以及以上段落的介紹推得其它級觸發(fā)器的結(jié)構(gòu)，因此以下將不再贅述。如圖11所示，第(N-I) (N+1)級觸發(fā)器F(N-I) F(N+1)分別接收時脈信號CLK1、CLK2與CLK3。第(N-I)級觸發(fā)器F(N-I)的反饋端FB接收第(N+1)級觸發(fā)器F(N+1)的第一輸出信號OUT (N+1)作為重置信號。第(N)級觸發(fā)器F(N)的反饋端FB接收第(N-I)級觸發(fā)器F(N-I)的第二輸出信號X(N-I)作為重置信號，而第(N+1)級觸發(fā)器F(N+1)的反饋端FB接收第(N)級觸發(fā)器F(N)的第二輸出信號X(N)作為重置信號。圖12顯示另一個接收三個時脈信號的移位寄存器電路圖。如圖12所示，第(N-I)級觸發(fā)器F(N-I)接收第(N+1)級觸發(fā)器F(N+1)的第一輸出信號OUT (N+1)作為重置信號。第(N)級觸發(fā)器F (N)與第(N+1)級觸發(fā)器F(N+1)接收第(N-I)級觸發(fā)器F(N-I)的第二 輸出信號X(N-I)作為重置信號。圖13顯示根據(jù)圖11與圖12所示的移位寄存器實施例所產(chǎn)生的信號波形圖。由圖中可看出，借由上述的耦接方式，觸發(fā)器F(N-I)、F(N)與F(N+1)可依序被重置，因此不會造成移位寄存器的誤動作問題。同樣地，上述的發(fā)明概念亦可應(yīng)用于使用三個以上的時脈信號的移位寄存器。圖14a 圖14d顯示根據(jù)本發(fā)明的另ー實施例所述的接收四個時脈信號的移位寄存器電路圖。為突顯本發(fā)明的特征，圖14a 圖14d僅顯示出分別接收不同的時脈信號的最后四級觸發(fā)器。任何熟習(xí)此項技術(shù)的人員，當可根據(jù)如圖3與圖14a 圖14d圖所示的移位寄存器電路圖以及以上段落的介紹推得其它級觸發(fā)器的結(jié)構(gòu)，因此以下將不再贅述。如圖14a所示，第(N-2) (N+1)級觸發(fā)器F(N_2) F(N+1)分別接收時脈信號CLK1、CLK2、CLK3與CLK4。第(N-2)級觸發(fā)器F(N_2)接收第(N+1)級觸發(fā)器F(N+1)的第ー輸出信號0UT(N+1)作為重置信號，第(N-2)級觸發(fā)器F(N-2)之后的各觸發(fā)器F(N-I) F(N+1)接收前ー級觸發(fā)器的第二輸出信號X(N-2) X(N)作為該級觸發(fā)器的重置信號。如圖14b所示，第(N-2)級觸發(fā)器F(N_2)接收第(N+1)級觸發(fā)器F(N+1)的第一輸出信號0UT(N+1)作為重置信號，第(N-I)級觸發(fā)器F(N-I)接收第(N-2)級觸發(fā)器F(N_2)的第二輸出信號X(N-2)作為重置信號，而第(N)級與第(N+1)級觸發(fā)器F(N)與F(N+1)接收第(N-I)級觸發(fā)器F(N-I)的第二輸出信號X(N-I)作為重置信號。如圖14c所示，第(N-2)級觸發(fā)器F(N_2)接收第(N+1)級觸發(fā)器F(N+1)的第一輸出信號0UT(N+1)作為重置信號，而第(N-I)級、第(N)級與第(N+1)級觸發(fā)器F(N-l)、F(N)與F(N+1)接收第(N-2)級觸發(fā)器F(N-2)的第二輸出信號X(N_2)作為重置信號。如圖14d所示，第(N-2)級觸發(fā)器F(N_2)接收第(N+1)級觸發(fā)器F(N+1)的第一輸出信號0UT(N+1)作為重置信號，第(N-I)級與第(N)級觸發(fā)器F(N-I)與F(N)接收第(N-2)級觸發(fā)器F(N-2)的第二輸出信號X(N-2)作為重置信號，而第(N+1)級觸發(fā)器F(N+1)接收第(N)級觸發(fā)器F(N)的第二輸出信號X(N)作為重置信號。借由上述的耦接方式，觸發(fā)器F(N-2)、F(N_1)、F(N)與F(N+1)可依序被重置，因此不會造成移位寄存器的誤動作問題。圖15顯示根據(jù)本發(fā)明的另ー實施例所述的移位寄存器電路圖。在此實施例中，移位寄存器可更包括ー邏輯電路150，耦接至至少ー觸發(fā)器的反饋端FB，用以延遲該觸發(fā)器的重置信號。如圖所示，邏輯電路150耦接于觸發(fā)器F(n-l)的第二信號輸出端X與觸發(fā)器F(n)的反饋端FB之間，用以提供一延遲。邏輯電路150可以使用多種不同的元件實施，其概念在于可提供一既定的延遲量，例如一個或多個延遲単元、反相器、與非(NAND)邏輯門、或非(NOR)邏輯門、或者觸發(fā)器等?；谝陨纤龅母拍?，本發(fā)明更提出ー種移位寄存器控制方法，用以控制具有多個串接的觸發(fā)器的一移位寄存器的操作，其中各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生至少ー第一輸出信號與一第二輸出信號，并且根據(jù)一重置信號被重置。此移位寄存器控制方法包括提供一起始脈波至第一級觸發(fā)器作為該級觸發(fā)器的輸入信號；提供前一級觸發(fā)器的第一輸出信號作為于第一級觸發(fā)器之后的各級觸發(fā)器的輸入信號；提供后一級觸發(fā)器的該第一輸出信號作為于第n級觸發(fā)器之前的各觸發(fā)器的重置信號，其中n為一正整數(shù)；提供最后ー級觸發(fā)器的第一輸出信號作為第n級觸發(fā)器的重置信號；以及提供第n級觸發(fā)器的第二輸出信號作為于第n級觸發(fā)器之后的至少ー觸發(fā)器的重置信號。至于第n級觸發(fā)器之后的其它觸發(fā)器的重置操作，根據(jù)本發(fā)明的ー實施例，可提供前一級觸發(fā)器的第二輸出信號作為位于第n級觸發(fā)器之后的一個或多個觸發(fā)器的重置 信號(如圖14a所示)，或者，根據(jù)本發(fā)明的另ー實施例，可提供某一級觸發(fā)器的第二輸出信號作為位于第n級觸發(fā)器之后的多個觸發(fā)器的重置信號(如圖14b 圖14d所示)。雖然本發(fā)明已以較佳實施例掲示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改和完善，因此本發(fā)明的保護范圍當以權(quán)利要求書所界定的為準。
權(quán)利要求
1.ー種影像顯示系統(tǒng)，包括 一柵極驅(qū)動電路，用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動一像素矩陣的多個像素；以及 一數(shù)據(jù)驅(qū)動電路，用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至該像素矩陣的這些像素， 其中該柵極驅(qū)動電路與該數(shù)據(jù)驅(qū)動電路的至少ー者包括 一移位寄存器，包括多個串接的觸發(fā)器，各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生多個輸出信號，并且根據(jù)一重置信號被重置，其中所述觸發(fā)器的其中一者接收最后一級觸發(fā)器的一第一輸出信號作為該重置信號，并且位于該觸發(fā)器之后的至少ー觸發(fā)器接收該觸發(fā)器的一第二輸出信號作為該重置信號。
2.如權(quán)利要求I所述的影像顯示系統(tǒng)，其特征在于，更包括一顯示器面板，其中該顯示器面板包括 該柵極驅(qū)動電路； 該數(shù)據(jù)驅(qū)動電路； 該像素矩陣；以及 ー控制芯片，用以產(chǎn)生一起始脈波， 其中該移位寄存器的一第一級觸發(fā)器接收該起始脈波作為該輸入信號，位于該第一級觸發(fā)器之后的各觸發(fā)器接收前ー級的該第一輸出信號作為該輸入信號，并且位于接收該最后一級觸發(fā)器的該第一輸出信號作為該重置信號的該觸發(fā)器之前的觸發(fā)器接收后ー級觸發(fā)器的該第一輸出信號作為該重置信號。
3.如權(quán)利要求I所述的影像顯示系統(tǒng)，其特征在于，位于接收該最后一級觸發(fā)器的該第一輸出信號作為該重置信號的該觸發(fā)器之后的一個或多個觸發(fā)器接收前ー級觸發(fā)器的該第二輸出信號作為該重置信號。
4.如權(quán)利要求I所述的影像顯示系統(tǒng)，其特征在于，位于接收該最后一級觸發(fā)器的該第一輸出信號作為該重置信號的該觸發(fā)器之后的多個觸發(fā)器接收同一級觸發(fā)器的該第二輸出信號作為該重置信號。
5.如權(quán)利要求I所述的影像顯示系統(tǒng)，其特征在于，更包括 ー邏輯電路，耦接至至少ー這些觸發(fā)器的用以接收該重置信號的一反饋端，用以延遲該觸發(fā)器的該重置信號。
6.如權(quán)利要求I所述的影像顯示系統(tǒng)，其特征在于，這些觸發(fā)器的至少ー者包括 ー閂鎖器電路，用以接收該輸入信號與該重置信號，井根據(jù)該輸入信號與該重置信號產(chǎn)生該觸發(fā)器的該第二輸出信號；以及 ー開關(guān)電路，用以接收ー時脈信號，并根據(jù)該觸發(fā)器的該第二輸出信號的一信號電位輸出該時脈信號作為該觸發(fā)器的該第一輸出信號。
7.如權(quán)利要求6所述的影像顯示系統(tǒng)，其特征在干，該閂鎖器電路包括多個邏輯門，用以根據(jù)該輸入信號與該重置信號的一邏輯運算結(jié)果產(chǎn)生該第二輸出信號。
8.—種移位寄存器,包括 多個串接的觸發(fā)器，各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生多個輸出信號，并且根據(jù)一重置信號被重置， 其中第n級觸發(fā)器接收最后一級觸發(fā)器的一第一輸出信號作為該重置信號，并且位于該第n級觸發(fā)器之后的至少ー觸發(fā)器接收該第n級觸發(fā)器的一第二輸出信號作為該重置信號，其中n為ー正整數(shù)。
9.如權(quán)利要求8所述的移位寄存器，其特征在于，第一級觸發(fā)器接收一起始脈波作為該輸入信號，位于該第一級觸發(fā)器之后的各觸發(fā)器接收前ー級的該第一輸出信號作為該輸入信號，并且位于該第n級觸發(fā)器之前的該觸發(fā)器接收后ー級觸發(fā)器的該第一輸出信號作為該重置信號。
10.如權(quán)利要求8所述的移位寄存器，其特征在于，位于該第n級觸發(fā)器之后的ー個或多個觸發(fā)器接收前ー級觸發(fā)器的該第二輸出信號作為該重置信號。
11.如權(quán)利要求8所述的移位寄存器，其特征在于，位于該第n級觸發(fā)器之后的多個觸發(fā)器接收同一級觸發(fā)器的該第二輸出信號作為該重置信號。
12.如權(quán)利要求8所述的移位寄存器，其特征在于，更包括 ー邏輯電路，耦接至至少ー這些觸發(fā)器的用以接收該重置信號的一反饋端，用以延遲該觸發(fā)器的該重置信號。
13.如權(quán)利要求8所述的移位寄存器，其特征在于，這些觸發(fā)器的至少ー者包括 ー閂鎖器電路，用以接收該輸入信號與該重置信號，井根據(jù)該輸入信號與該重置信號產(chǎn)生該觸發(fā)器的該第二輸出信號；以及 ー開關(guān)電路，用以接收ー時脈信號，并根據(jù)該觸發(fā)器的該第二輸出信號的一信號電位輸出該時脈信號作為該觸發(fā)器的該第一輸出信號。
14.如權(quán)利要求13所述的移位寄存器，其特征在干，該閂鎖器電路包括多個邏輯門，用以根據(jù)該輸入信號與該重置信號的一邏輯運算結(jié)果產(chǎn)生該第二輸出信號。
15.如權(quán)利要求13所述的移位寄存器,其特征在于,該第一輸出信號為該第二輸出信號與該時脈信號的ー邏輯運算結(jié)果。
16.ー種移位寄存器控制方法，用以控制包括多個串接的觸發(fā)器的一移位寄存器的操作，其中各觸發(fā)器根據(jù)ー輸入信號產(chǎn)生至少ー第一輸出信號與一第二輸出信號，并且根據(jù)一重置信號被重置，該移位寄存器控制方法包括 提供一起始脈波至第一級觸發(fā)器作為該第一級觸發(fā)器的該輸入信號； 提供前一級觸發(fā)器的該第一輸出信號作為位于該第一級觸發(fā)器之后的各級觸發(fā)器的該輸入信號； 提供后一級觸發(fā)器的該第一輸出信號作為位于第n級觸發(fā)器之前的各觸發(fā)器的該重置信號，其中，n為一正整數(shù)； 提供最后ー級觸發(fā)器的該第一輸出信號作為該第n級觸發(fā)器的該重置信號；以及 提供該第n級觸發(fā)器的該第二輸出信號作為位于該第n級觸發(fā)器之后的至少ー觸發(fā)器的該重置信號。
17.如權(quán)利要求16所述的移位寄存器控制方法,其特征在于,各觸發(fā)器的該第一輸出信號為該第二輸出信號與ー時脈信號的ー邏輯運算結(jié)果。
18.如權(quán)利要求16所述的移位寄存器控制方法，其特征在于，更包括 提供前一級觸發(fā)器的該第二輸出信號作為位于該第n級觸發(fā)器之后的ー個或多個觸發(fā)器的該重置信號。
19.如權(quán)利要求16所述的移位寄存器控制方法，其特征在于，更包括 提供同一級觸發(fā)器的該第二輸出信號作為位于該第n級觸發(fā)器之后的多個觸發(fā)器的該重置信號。
20.如權(quán)利要求16所述的移位寄存器控制方法，其特征在于，更包括 延遲這些觸發(fā)器的至少ー者的該重置信號。
全文摘要
本發(fā)明涉及一種影像顯示系統(tǒng)，包括柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路。柵極驅(qū)動電路用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動一像素矩陣的多個像素。數(shù)據(jù)驅(qū)動電路用以產(chǎn)生多個數(shù)據(jù)驅(qū)動信號以提供數(shù)據(jù)至像素矩陣的這些像素。其中柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路的至少一者包括一移位寄存器。移位寄存器包括多個串接的觸發(fā)器，各觸發(fā)器根據(jù)一輸入信號產(chǎn)生多個輸出信號，并且根據(jù)一重置信號被重置，其中多個觸發(fā)器的其中一者接收最后一級觸發(fā)器的一第一輸出信號作為重置信號，并且于該觸發(fā)器之后的至少一觸發(fā)器接收該觸發(fā)器的一第二輸出信號作為重置信號。
文檔編號G11C19/28GK102760495SQ20111011290
公開日2012年10月31日 申請日期2011年4月25日 優(yōu)先權(quán)日2011年4月25日
發(fā)明者施建豐, 朱庭瑤, 黃圣峰 申請人:奇美電子股份有限公司, 群康科技(深圳)有限公司