專利名稱：基于智能卡片上flash串行測試接口時序的實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試接ロ時序的實(shí)現(xiàn)方法，尤其涉及一種基于智能卡片上flash 串行測試接ロ時序的實(shí)現(xiàn)方法。
背景技術(shù)：
通常的半導(dǎo)體芯片的片內(nèi)flash生產(chǎn)測試一般由內(nèi)建自測試來完成，但是ー些測試項和測試方法沒有固定化的flash不能夠依靠內(nèi)建自測試的方式，它需要把所有端ロ完全開放出來，測試項和測試方法實(shí)現(xiàn)完全外部可控制。智能卡應(yīng)用的片內(nèi)flash生產(chǎn)測試一般要求是完全外部可控。目前隨著智能卡應(yīng)用的普及，智能卡芯片國內(nèi)市場競爭十分激烈。國內(nèi)芯片供應(yīng)商不斷地尋求新的エ藝線，壓縮面積，以降低成本。智能卡芯片面積的重要組成部份是 flash存儲器，國內(nèi)芯片供應(yīng)商在不斷地尋■求新的エ藝線的同時,也在不斷的換flash的型號。不同的供應(yīng)商、不同エ藝的flash在控制信號、時序要求、以及測試上要求千差萬別。 flash的生產(chǎn)測試是智能卡芯片生產(chǎn)測試中第一個環(huán)節(jié),也是最重要的一個環(huán)節(jié)。智能卡芯片設(shè)計者通常設(shè)計ー個片上的串行測試接ロ，經(jīng)過流片后，對片上flash進(jìn)行出廠篩選。此測試接ロ設(shè)計要依從ー個接ロ時序，目前不同的flash往往對應(yīng)著ー個不同的臨時版的接 ロ時序。不同的的臨時版的借ロ時序，針對不同的芯片測試會帶來很多麻煩。如何能設(shè)計出ー種通用性的flash串行測試接ロ時序，參考此時序開發(fā)的flash串行測試接ロ電路，通過簡單配置，不需重新開發(fā)就可以重復(fù)應(yīng)用于采用不同flash的智能卡芯片，成為本發(fā)明所要解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明目的提供一種基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，通過定義智能卡管腳到片上flash的串并轉(zhuǎn)換關(guān)系，針對不同的flash供應(yīng)商可實(shí)現(xiàn)串行測試接ロ時序通用的目的?；谥悄芸ㄆ蟜lash串行測試接ロ時序的實(shí)現(xiàn)方法，(I)數(shù)據(jù)、地址和控制信號按組定義不同的處理順序和處理方式；處理順序為在寫操作中，地址作為第一組首先輸入，數(shù)據(jù)信號作為第二組輸入， 然后輸入控制信號；在讀操作中，地址作為第一組首先輸入，控制信號作為第二組輸入，然后數(shù)據(jù)作為第三組輸出。處理方式為地址信號從低到高輸入；數(shù)據(jù)信號從低到高輸入或輸出；控制信號從低到高輸入，可以從低到高輸入一次或者多次，通常為輸入多次。用戶在配置flash的串并轉(zhuǎn)換接ロ時，可自行把時序中每個控制信號位與flash 控制信號連接起來。時序中控制信號的數(shù)目開放，不作規(guī)定，它取決于片上flash控制信號數(shù)目。在測試中，智能卡管腳上把所有控制信號逐個串行輸入一次，flash上所有控制信號都被觸發(fā)一遍。(2)將數(shù)據(jù)、地址和控制信號組成ADC、A⑶、DC、⑶4種工作模式，分別為地址+數(shù)據(jù)+控制模式(即ADC模式)、地址+控制+數(shù)據(jù)模式(即A⑶模式)、 數(shù)據(jù)+控制模式(即DC模式)以及控制+數(shù)據(jù)模式(即CD模式)。(3) ADC模式同DC模式組合，完成成組寫入(Burst write)操作，DC模式實(shí)現(xiàn)的 flash操作地址來自上一次flash操作的地址,上一次flash操作地址的自動加ー；(4)A⑶模式同⑶模式組合,完成成組讀出(Burst read)操作，DC模式實(shí)現(xiàn)的 flash操作地址來自上一次flash操作的地址,上一次flash操作地址的自動加一。本發(fā)明提出的基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其時序簡單清晰，參考其提供的時序開發(fā)的flash串行測試接ロ電路在芯片中占用的面積小，能夠最大限度降低生產(chǎn)成本。


圖I基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法基本流程2ADC模式時序3A⑶模式時序4DC模式時序5⑶模式時序圖
具體實(shí)施方案
以下結(jié)合各附圖及實(shí)施例，對本發(fā)明提出的內(nèi)容進(jìn)行詳細(xì)的描述。實(shí)施例端ロ測試信號及說明如下
名稱類型功能描述
IO IO測試數(shù)據(jù)串行輸入/輸出端ロ(與SCI7816 IO復(fù)用)；
CLK I測試時鐘輸入(與時鐘輸入CLK復(fù)用)，最高工作頻率為
5MHz ；
RSTb I測試數(shù)據(jù)通訊的同步信號，至少ー個時鐘周期的高電平
表示某種測試模式開始。
flash Wafer測試模式符號對應(yīng)關(guān)系如下
Symbol [2:0]FLASH WAFER測試模式
000ADC(Address+Data+Control)模式
001ACD (Address+Control+Data)模式
010DC (Data+Control)模式
011CD (Control+Data)模式
110EXIT退出測試
各種模式的實(shí)現(xiàn)過程如下
I、ADC模式
此模式用于flash擦寫操作，其模式時序圖如圖2所示，操作流程為
(I)在CLK的上升沿檢測到RSTB上的高電平表示模式開始，RSTB變低后開始接收IO上傳來的數(shù)據(jù)；(2)模式符號為000,表示Address+Data+Control模式,低位在前；(3)RSTB上給出ー個時鐘周期的高電平；(4)地址為N位，低位在前。(5)輸入M位數(shù)據(jù)，低位在前。(6)輸入第一組T位控制信號，低位在前；(7)輸入第二組T位控制信號，低位在前；......(省略)(8)輸入第P組T位控制信號，低位在前；(9) RSTB上給出ー個時鐘周期的高電平，ー個周期后，IO等于RBB ；(10)RSTB上給出ー個時鐘周期的高電平，退出。2、ACD 模式此模式用于flash讀操作，模式時序圖如圖3所示，操作流程為(I)在CLK的上升沿檢測到RSTB上的高電平表示模式開始，RSTB變低后開始接收 IO上傳來的數(shù)據(jù)；(2)模式符號為001,表示Address+Control+Data模式,低位在前；(3)RSTB上給出ー個時鐘周期的高電平；(4)地址為N位，低位在前；(5)輸入第一組T位控制信號,低位在前；(6)輸入第二組T位控制信號，低位在前；......(省略)(7)輸入第P組T位控制信號，低位在前；(8)RSTB上給出ー個時鐘周期的高電平；(9)等待一個時鐘周期鎖存讀出的數(shù)據(jù)；(10)輸出M位數(shù)據(jù)，低位在前；(11)在接收最后一個數(shù)據(jù)吋，RSTB上給出ー個時鐘周期的高電平，退出。3、DC 模式此模式用于flash成組寫入操作，時序圖如圖4所示，操作流程為(I)在CLK的上升沿檢測到RSTB上的高電平表示模式開始，RSTB變低后開始接收 IO上傳來的數(shù)據(jù)；(2)模式符號為010,表不Data+Control模式，低位在前；(3)RSTB上給出ー個時鐘周期的高電平；(4)輸入N位數(shù)據(jù)，低位在前；(5)輸入第一組T位控制信號，低位在前；(6)輸入第二組T位控制信號，低位在前；......(省略)(7)輸入第P組T位控制信號，低位在前；(8)RSTB上給出ー個時鐘周期的高電平，退出。4、CD 模式
此模式用于flash成組讀出操作，時序圖如圖5所示，操作流程為(I)在CLK的上升沿檢測到RSTB上的高電平表示模式開始，RSTB變低后開始接收 IO上傳來的數(shù)據(jù)；(2)模式符號為011，表示Control+Data模式，低位在前；(3)RSTB上給出ー個時鐘周期的高電平；(4)輸入第一組T位控制信號，低位在前；(5)輸入第二組T位控制信號，低位在前；......(省略)(6)輸入第P組T位控制信號，低位在前；(7)RSTB上給出ー個時鐘周期的高電平；(8)等待一個時鐘周期鎖存讀出的數(shù)據(jù)；(9)輸出則立數(shù)據(jù)，低位在前；(10)在接收最后一個數(shù)據(jù)吋，RSTB上給出ー個時鐘周期的高電平，退出。
權(quán)利要求
1.基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其特征在于包含以下實(shí)現(xiàn)步驟(1)數(shù)據(jù)、地址和控制信號按組定義不同的處理順序和處理方式；(2)將數(shù)據(jù)、地址和控制信號組成ADC、A⑶、DC、⑶4種工作模式；(3)ADC模式同DC模式組合，完成成組寫入操作；(4)A⑶模式同⑶模式組合，完成成組讀出操作；
2.如權(quán)利要求I所述的基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其特征在于所述數(shù)據(jù)、地址和控制信號的處理順序為在寫操作中，地址作為第一組首先輸入，數(shù)據(jù)信號作為第二組輸入，然后輸入控制信號；在讀操作中，地址作為第一組首先輸入，控制信號作為第二組輸入，然后數(shù)據(jù)作為第三組輸出。
3.如權(quán)利要求I所述的基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其特征在于所述數(shù)據(jù)、地址和控制信號的處理方式為地址信號從低到高輸入；數(shù)據(jù)信號從低到高輸入或輸出；控制信號從低到高輸入，從低到高輸入一次或者多次。
4.如權(quán)利要求I所述的基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其特征在于所述ADC、A⑶、DC、⑶4種工作模式分別為地址+數(shù)據(jù)+控制模式、地址+控制+數(shù)據(jù)模式、數(shù)據(jù)+控制模式和控制+數(shù)據(jù)模式。
5.如權(quán)利要求I所述的基于智能卡片上flash串行測試接ロ時序的實(shí)現(xiàn)方法，其特征在于所述時序中控制信號的數(shù)目開放，取決于片上flash控制信號數(shù)目。
全文摘要
本發(fā)明提供一種基于智能卡片上flash串行測試接口時序的實(shí)現(xiàn)方法，通過定義智能卡管腳到片上flash的串并轉(zhuǎn)換關(guān)系，針對不同的flash供應(yīng)商可實(shí)現(xiàn)串行測試接口時序通用的目的。實(shí)現(xiàn)步驟包含數(shù)據(jù)、地址和控制信號按組定義不同的處理順序和處理方式；將數(shù)據(jù)、地址和控制信號組成ADC、ACD、DC、CD四種工作模式；ADC模式同DC模式組合，完成成組寫入操作；ACD模式同CD模式組合，完成成組讀出操作。本發(fā)明提供的時序?qū)崿F(xiàn)方法簡單清晰，參考其提供的時序開發(fā)的flash串行測試接口電路在芯片中占用的面積小，能夠最大限度地降低生產(chǎn)成本。
文檔編號G11C29/56GK102610281SQ20111002553
公開日2012年7月25日 申請日期2011年1月24日 優(yōu)先權(quán)日2011年1月24日
發(fā)明者王彩紅 申請人:上海華虹集成電路有限責(zé)任公司