專利名稱：隨機存儲器的制作方法
技術(shù)領(lǐng)域：
隨機存儲器技術(shù)領(lǐng)域[0001]本實用新型涉及存儲處理領(lǐng)域，特別涉及一種隨機存儲器。[0002]背景技術(shù)[0003]隨機存取存儲器(RAM，random access memory)的存儲數(shù)據(jù)可按需讀出或?qū)懭耄易x寫的速度與該數(shù)據(jù)的存儲位置無關(guān)。這種存儲器是存儲器中讀寫速度最快的， 但在斷電時將丟失其存儲的數(shù)據(jù)，故主要用于存儲短時間使用的數(shù)據(jù)。按照存儲信息的 不同，隨機存儲器又可以分為靜態(tài)隨機存儲器Static RAM，SRAM)和動態(tài)隨機存儲器 (Dynamic RAM, DRAM)。[0004]現(xiàn)有的一種SRAM如圖1所示，其存儲單元是一個觸發(fā)器，由6個MOS管組 成，即第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5、第六MOS管Q6，它具有兩個穩(wěn)定的狀態(tài)，也叫做雙穩(wěn)態(tài)觸發(fā)器。SRAM具有較 快的存儲速度和較小的功率消耗。但是相對于動態(tài)存儲器，在相同的存儲容量下SRAM 所占面積較大，比較適合需要快速存取資料并且資料量不大的需求。[0005]現(xiàn)有的一種DRAM如圖2所示，其存儲單元是由一個MOS管Ml和電容器Cl組 成的記憶電路，其中MOS管Ml用作開關(guān)，所述電容器Cl用作存儲介質(zhì)。DRAM的電 容器Cl 一般采用堆疊式或者溝槽式的方式形成，優(yōu)點是占地面積小，可以做到大容量， 缺點是工藝上相比較邏輯電路復(fù)雜很多，而且存取速度比SRAM慢。DRAM的另一個缺 點是存儲單元是基于電容器Cl上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因 此必須定期地刷新，以保持它們原來記憶的正確信息。DRAM的再一個缺點是由于電容 器Cl和MOS管Ml之間導(dǎo)電互連，因此就存在一個用來導(dǎo)電互連的接觸孔，該接觸孔 在與MOS管互連的時候需要與硅表面進(jìn)行接觸，這樣接觸孔和硅之間的接觸的界面會存 在界面態(tài)，界面態(tài)中的電子比較活躍(在做接觸孔的時候需要進(jìn)行等離子刻蝕，會使芯 片表面產(chǎn)生損傷，同時兩種界面的接觸會存在界面態(tài)，由于界面態(tài)的存在，表面存在大 量的缺陷中心，使得載流子容易在表面俘獲和釋放，大大增加了漏電)，而漏電就是非常 難控制的一個問題，(漏電增大會導(dǎo)致刷新時間減短，增加功耗)，而且DRAM和SRAM 在讀寫的時候都會存在復(fù)位噪音。[0006]從上述對現(xiàn)有的技術(shù)的分析可以看出，現(xiàn)有的靜態(tài)隨機存儲器和動態(tài)隨機存儲 器的性能都具有缺陷。[0007]實用新型內(nèi)容[0008]本實用新型解決的技術(shù)問題提供一種隨機存儲器，可以提高隨機存儲器的性 能。[0009]為了解決上述技術(shù)問題，本實用新型提供一種隨機存儲器，包括[0010]預(yù)存單元，用于儲存參考數(shù)據(jù)；[0011]存儲單元，用于儲存數(shù)據(jù)；[0012]讀寫單元，用于向所述存儲單元中寫入數(shù)據(jù)，向所述預(yù)存單元寫入?yún)⒖紨?shù)據(jù)； 讀取所述預(yù)存單元儲存的參考數(shù)據(jù)和存儲單元儲存的數(shù)據(jù)；以及生成中間數(shù)據(jù)，所述中間數(shù)據(jù)與所述存儲單元儲存的數(shù)據(jù)和預(yù)存單元儲存的參考數(shù)據(jù)相關(guān)聯(lián)；[0013]輸出單元，用于比較所述讀寫單元生成的中間數(shù)據(jù)與所述參考數(shù)據(jù)，根據(jù)所述 中間數(shù)據(jù)與所述參考數(shù)據(jù)的大小關(guān)系輸出存儲數(shù)據(jù)，[0014]所述讀寫單元耦接存儲單元和預(yù)存單元，所述輸出單元耦接所述讀寫單元。[0015]可選的，所述預(yù)存單元包括電荷儲存元件，所述存儲單元包括至少一個電荷儲 存元件，所述中間數(shù)據(jù)與所述存儲單元儲存的數(shù)據(jù)和預(yù)存單元儲存的參考數(shù)據(jù)相關(guān)聯(lián)是 指中間數(shù)據(jù)=(預(yù)存單元儲存的電荷+存儲單元儲存的電荷)/(預(yù)存單元的電容值+存 儲單元的電容值)。[0016]可選的，所述電荷儲存元件為電容器，其一端輸入地信號，另一端電連接所述讀寫單元。[0017]可選的，所述電荷儲存元件為二極管，其正端輸入地信號，負(fù)端電連接所述讀寫單元。[0018]可選的，所述讀寫單元包括復(fù)位開關(guān)、讀寫使能開關(guān)、偏置電壓單元、以及與 所述存儲單元包括的二極管個數(shù)相同的存儲單元控制開關(guān)，其中，[0019]所述復(fù)位開關(guān)第一極用于輸入數(shù)據(jù)，所述復(fù)位開關(guān)第二極電連接所述存儲單元 控制開關(guān)的第一極、讀寫使能開關(guān)的控制極和所述預(yù)存單元；[0020]所述存儲單元控制開關(guān)的第二極電連接所述存儲單元；[0021]所述讀寫使能開關(guān)的第一極輸入電源信號，所述讀寫使能開關(guān)的第二極輸出對 應(yīng)于所述中間數(shù)據(jù)的中間信號，以及對應(yīng)于所述預(yù)存單元內(nèi)存儲的參考數(shù)據(jù)的參考信 號；[0022]所述偏置電壓單元電連接所述讀寫使能開關(guān)的第二極，為所述讀寫使能開關(guān)的 第二極提供偏置電壓。[0023]可選的，所述輸出單元包括[0024]二次采樣單元，用于獲取所述中間信號和所述參考信號；[0025]比較單元，用于比較所述中間信號和參考信號，所述比較單元耦接所述二次采 樣單元。[0026]可選的，所述復(fù)位開關(guān)、所述讀寫使能開關(guān)和所述存儲單元控制開關(guān)為MOS晶 體管開關(guān)，其柵極為控制極，漏極和源極分別為第一極和第二極。[0027]可選的，所述存儲單元包括至少兩個電荷儲存元件，[0028]所述存儲單元控制開關(guān)圍繞一個點對稱分布，對稱分布的存儲單元控制開關(guān)共 用同一第一極區(qū)；所述存儲單元的電荷儲存元件圍繞所述點對稱分布，所述存儲單元的 電荷儲存元件為二極管，其N型半導(dǎo)體層和所述存儲單元控制開關(guān)的第二極區(qū)共用。[0029]可選的，所述預(yù)存單元的電荷儲存元件為二極管，其N型半導(dǎo)體層和所述存儲 單元控制開關(guān)的第一極區(qū)共用，P型半導(dǎo)體層為P型襯底。[0030]可選的，所述二極管為感光二極管，其表面覆蓋有遮光層。[0031]可選的，所述感光二極管的N型半導(dǎo)體層內(nèi)具有利用釘扎工藝在所述N型半導(dǎo) 體層內(nèi)形成的P型半導(dǎo)體層。[0032]與現(xiàn)有技術(shù)相比，本實用新型主要具有以下優(yōu)點[0033]本實用新型的提供了一種由預(yù)存單元、存儲單元、讀寫單元和輸出單元構(gòu)成的全新的隨機存儲器，相比于現(xiàn)有的DRAM和SRAM，本實用新型的隨機存儲器由于采用 了雙相關(guān)采樣獲取預(yù)存單元儲存的參考數(shù)據(jù)以及與預(yù)存單元儲存的參考數(shù)據(jù)和存儲單元 儲存的數(shù)據(jù)相關(guān)的中間數(shù)據(jù)，并通過比較中間數(shù)據(jù)和參考數(shù)據(jù)輸出存儲數(shù)據(jù)，可以有效 消除由于每次復(fù)位時電壓的不均勻造成的復(fù)位噪音，而DRAM和SRAM在讀寫的時候都 會存在復(fù)位噪音。[0034]進(jìn)一步的，本實用新型利用二極管作為存儲單元來存儲數(shù)據(jù)，相比于DRAM中 形成堆疊或者溝槽電容的存儲單元，二極管與CMOS工藝兼容，因此減低了制造工藝的 復(fù)雜度。[0035]進(jìn)一步的，本實用新型通過表面P型半導(dǎo)體層的釘扎可以使二極管的漏電下降 到lmv/s每個像素以下，遠(yuǎn)遠(yuǎn)小于DRAM的漏電水平，在這種情況下，刷新時間相對于 DRAM的微秒級可以大大延長至毫秒甚至秒級都是可行的。[0036]進(jìn)一步的，本實用新型采用了多個二極管及多個存儲單元控制開關(guān)共享一個浮 動有源區(qū)(floating diffusion)的做法，在相同工藝條件下，多個二極管及多個存儲單元控 制開關(guān)的面積只相當(dāng)一個SRAM的面積，可以很大程度上提高芯片的集成度。[0037]
[0038]通過附圖中所示的本實用新型的優(yōu)選實施例的更具體說明，本實用新型的上述 及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。 并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本實用新型的主旨。[0039]圖1是現(xiàn)有的一種靜態(tài)隨機存儲器的結(jié)構(gòu)示意圖；[0040]圖2是現(xiàn)有的一種動態(tài)隨機存儲器的結(jié)構(gòu)示意圖；[0041]圖3本實用新型的隨機存儲器的結(jié)構(gòu)示意圖；[0042]圖4是圖3所示的隨機存儲器一實施例的電路示意圖；[0043]圖5是圖4所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關(guān)的結(jié)構(gòu) 俯視示意圖；[0044]圖6是圖5所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關(guān)的沿 A-A剖面的示意圖；[0045]圖7是圖4所示的隨機存儲器的工作時序圖。[0046]具體實施方式
[0047]針對上述問題，發(fā)明人經(jīng)過研究發(fā)現(xiàn)，一方面DRAM和SRAM在讀寫的時候都 會存在復(fù)位噪音。另一方面現(xiàn)有的SRAM所占面積較大，而DRAM工藝上復(fù)雜很多，而 且存取速度慢，而且存儲的電荷量隨著時間和溫度而減少，因此必須定期地刷新，再者 DRAM由于電容器Cl和MOS管Ml之間導(dǎo)電互連，因此就存在一個用來導(dǎo)電互連的接 觸孔，該接觸孔在與MOS管互連的時候需要與硅表面進(jìn)行接觸，這樣接觸孔和硅之間的 接觸的界面會存在界面態(tài)，界面態(tài)中的電子比較活躍(在做接觸孔的時候需要進(jìn)行等離 子刻蝕，會使芯片表面產(chǎn)生損傷，同時兩種界面的接觸會存在界面態(tài)，由于界面態(tài)的存 在，表面存在大量的缺陷中心，使得載流子容易在表面俘獲和釋放，大大增加了漏電)， 而漏電就是非常難控制的一個問題，(漏電增大會導(dǎo)致刷新時間減短，增加功耗)。[0048]針對上述原因，本實用新型提供了一種隨機存儲器，可以提高隨機存儲器的性 能。[0049]為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，
以下結(jié)合附圖對 本實用新型的具體實現(xiàn)方式做詳細(xì)的說明。[0050]圖3是本實用新型的隨機存儲器的結(jié)構(gòu)示意圖。如圖3所示的隨機存儲器包括 預(yù)存單元101，用于儲存參考數(shù)據(jù)；存儲單元103，用于儲存數(shù)據(jù)；讀寫單元105，用于 向所述存儲單元103中寫入數(shù)據(jù)，向所述預(yù)存單元101寫入?yún)⒖紨?shù)據(jù)，讀取所述預(yù)存單 元儲存的參考數(shù)據(jù)和存儲單元儲存的數(shù)據(jù)；以及生成中間數(shù)據(jù)，所述中間數(shù)據(jù)與所述存 儲單元103儲存的數(shù)據(jù)和所述預(yù)存單元101儲存的參考數(shù)據(jù)相關(guān)聯(lián)，讀取所述預(yù)存單元 101內(nèi)儲存的參考數(shù)據(jù)；輸出單元107，用于比較所述中間數(shù)據(jù)和所述參考數(shù)據(jù)的大小關(guān) 系，并根據(jù)所述大小關(guān)系輸出存儲數(shù)據(jù)。[0051]圖4是圖3所示的隨機存儲器一實施例的電路示意圖；圖5是圖4所示的隨機存 儲器的存儲單元和讀寫單元的存儲單元控制開關(guān)的結(jié)構(gòu)俯視示意圖；圖6是圖5所示的隨 機存儲器的存儲單元和讀寫單元的存儲單元控制開關(guān)的沿A-A剖面的示意圖。下面結(jié)合 圖3至圖6對隨機存儲器一實施例進(jìn)行詳細(xì)說明。[0052]如圖4所示，所述預(yù)存單元101用于儲存參考數(shù)據(jù)，在本實施例中，所述預(yù)存單 元101包括電荷儲存元件。所述存儲單元103包括至少一個電荷儲存元件。所述電荷存 儲單元可以為電容器或者二極管，例如，所述預(yù)存單元101的電荷存儲單元為電容器， 所述存儲單元103的電荷存儲元件為二極管；或者，所述預(yù)存單元101的電荷儲存元件也 可以是二極管，所述存儲單元103的電荷儲存元件也可以是電容器。所述中間數(shù)據(jù)與所 述存儲單元103儲存的數(shù)據(jù)和預(yù)存單元101儲存的參考數(shù)據(jù)相關(guān)聯(lián)是指中間數(shù)據(jù)=(預(yù) 存單元儲存的電荷+存儲單元儲存的電荷)/ (預(yù)存單元的電容值+存儲單元的電容值)。[0053]本實施例中，所述預(yù)存單元的電荷儲存元件為電容器C11，所述存儲單元103包 括四個電荷儲存元件，即二極管PI、P2、P3、P4。所述讀寫單元105包括復(fù)位開關(guān)Tl、 讀寫使能開關(guān)T2、存儲單元控制開關(guān)T3和偏置電壓單元T4，在本實施例中，所述存儲 單元控制開關(guān)T3包括與存儲單元103的二極管個數(shù)相同的存儲單元控制開關(guān)(即四個存 儲單元控制開關(guān)T31、T32、T33、T34)。[0054]本實施例中利用二極管反接作為電容使用(即二極管的正端輸入地信號，負(fù)端 電連接所述讀寫單元)，充當(dāng)存儲單元的電荷存儲元件來儲存數(shù)據(jù)，相比于DRAM中形 成堆疊或者溝槽電容的存儲單元，二極管電容與CMOS工藝兼容，因此減低了制造工藝 的復(fù)雜度。[0055]在本實施例中，所述偏置電壓單元為MOS晶體管。所述復(fù)位開關(guān)、所述讀寫使 能開關(guān)和所述存儲單元控制開關(guān)為MOS晶體管開關(guān)，其柵極為控制極，漏極和源極分別 為第一極和第二極，具體地，可以是第一極為漏極，第二極為源極；或者，可以是第一 極為源極，第二極為漏極。[0056]其中，所述電容器Cll的一端輸入地信號GND，另一端電連接所述讀寫單元 105的復(fù)位開關(guān)Tl的第二極，所述復(fù)位開關(guān)Tl的第一極用于輸入寫數(shù)據(jù)，控制極用于讀 寫控制信號(所述控制極即MOS晶體管開關(guān)的柵極)。所述復(fù)位開關(guān)Tl的第二極還電 連接所述存儲單元控制開關(guān)T3的第一極，所述存儲單元控制開關(guān)T3的第二極電連接所述 存儲單元103的二極管PI、P2、P3、P4的負(fù)向端，二極管電容PI、P2、P3、P4的正向 端輸入地信號GND。所述復(fù)位開關(guān)Tl第二極還電連接讀寫使能開關(guān)T2的控制極(所述控制極即MOS晶體管開關(guān)的柵極)，用于控制讀寫使能開關(guān)T2的閉合和打開，所述讀寫 使能開關(guān)T2的第一極輸入電源信號VDD，所述讀寫使能開關(guān)T3的第二極電連接所述偏 置電壓單元T4，在本實施例中復(fù)位開關(guān)Tl為NMOS晶體管，所述復(fù)位開關(guān)Tl的第一極 為漏極，第二極為源極，控制極為柵極。所述存儲單元控制開關(guān)T3為NMOS晶體管， 其第一極為漏極，第二極為源極，控制極為柵極。所述讀寫使能開關(guān)T2為NMOS晶體 管，所述控制極即為NMOS晶體管的柵極，第一極可以為NMOS晶體管的漏極，第二極 可以為NMOS晶體管的源極。所述偏置電壓單元T4為所述讀寫使能開關(guān)T3的第二極提 供偏置電壓，所述讀寫使能開關(guān)T3的第二極輸出對應(yīng)于所述存儲單元103存儲的數(shù)據(jù)與 所述預(yù)存單元101存儲的參考數(shù)據(jù)的平均值的參考信號，以及對應(yīng)于所述預(yù)存單元101內(nèi) 存儲的參考數(shù)據(jù)的參考信號，在本實施例中所述偏置電壓單元T4即為始終打開的起分壓 作用的NMOS晶體管，其柵極接VDD。[0057]所述輸出單元107包括二次采樣單元111，用于獲取所述存儲信號，以及所述參 考信號。具體的，所述二次采樣單元包括采樣開關(guān)SHS，參考開關(guān)SHR，電連接在 采樣開關(guān)SHS和地之間的采樣電容C12和電連接在參考開關(guān)SHR和地之間的參考電容 C13。[0058]比較單元113，其正向輸入端電連接所述采樣開關(guān)SHS與采樣電容C12的連接 端，其負(fù)向輸入端電連接所述參考開關(guān)SHR與參考電容C13的連接端，用于比較所述存 儲信號與所述參考信號的大小，如果大則輸出的存儲數(shù)據(jù)為1，否則輸出的存儲數(shù)據(jù)為 O0[0059]在本實施例中，所述采樣開關(guān)SHS和所述參考開關(guān)SHR為MOS晶體管開關(guān)。[0060]繼續(xù)參考圖4，當(dāng)存儲單元控制開關(guān)為多個時，多個存儲單元控制開關(guān)T3可以 共用同一極區(qū)，例如在本實施例中，所述存儲單元控制開關(guān)T3包括四個開關(guān)，即開關(guān) T31、T32、T33、T34,對應(yīng)于四個二極管PI、P2、P3、P4,當(dāng)然在其他實施例中也可 以為2個、6個或8個等。參考圖5，所述存儲單元控制開關(guān)T3的四個開關(guān)圍繞一個點 O對稱分布，在本實施例中所述存儲單元控制開關(guān)T3為MOS晶體管，對稱分布的存儲單 元控制開關(guān)T31、T32、T33、T34共用同一第一極區(qū)(例如漏極區(qū)T3D)，存儲單元控制 開關(guān)T31、T32、T33、T34的源極T31S、T33S、T32S、T34S圍繞所述點O對稱分布； 所述二極管PI、P2、P3、P4也圍繞所述點O對稱分布。本實用新型采用了多個二極管 及多個存儲單元控制開關(guān)共享一個浮動有源區(qū)(floating diffusion)的做法，在相同工藝條 件下，多個二極管電容及多個存儲單元控制開關(guān)的面積只相當(dāng)一個SRAM的面積，可以 很大程度上提高芯片的集成度。[0061]參考圖6所述，在本實施例中，所述二極管由感光二極管PI、P2、P3、P4及覆 蓋感光二極管的遮光層構(gòu)成。所述二極管Pi包括感光二極管Pii和位于感光二極管Pii 表面的遮光層P12，二極管P2包括感光二極管P21，和位于感光二極管P21表面的遮光層 P12。所述感光二極管Pll、P21的P型半導(dǎo)體層為P型襯底，N型半導(dǎo)體層和所述存儲 單元控制開關(guān)T3的第二極區(qū)(例如源極區(qū))共用。所述遮光層即為不透光的層，防止由 于光照射到光電二極管上導(dǎo)致漏電。所述遮光層可以用上層的金屬互連層實現(xiàn)，做為一 種選擇方法，也可以用單獨的不透光層來實現(xiàn)。[0062]所述感光二極管還包括利用釘扎工藝在所述N型半導(dǎo)體層內(nèi)形成的P型半導(dǎo)體層。本實用新型通過表面P型半導(dǎo)體層的釘扎可以使二極管的漏電下降到lmv/s每個像 素以下，遠(yuǎn)遠(yuǎn)小于DRAM的漏電水平，在這種情況下，刷新時間相對于DRAM的微秒 級可以大大延長至毫秒甚至秒級都是可行的。本實施例中利用釘扎工藝把光電二極管由 表面容易漏電區(qū)域推深到離表面有一定距離，這樣可以保證光電二極管漏電很小，并且 釘扎注入是用P型注入，而光電二極管是N型，可以在離表面有一定距離的地方形成一 個附屬的PN 二極管，而這個區(qū)域?qū)λ{(lán)光的特性會有很大的幫助，藍(lán)光是短波長，一般在 硅里面只有小于0.5微米都會被吸收完。[0063]在其它實施例中，所述二極管可以為普通的不受光照影響的二極管。[0064]參考圖6，預(yù)存單元可以是感光二極管Cir，其表面覆蓋遮光層，所述感光二 極管的P型半導(dǎo)體層為P型襯底，N型半導(dǎo)體層和所述存儲單元控制開關(guān)T3的漏極區(qū)共 用。所述P型襯底和N型半導(dǎo)體層構(gòu)成感光二極管，所述感光二極管Cir的N型半導(dǎo) 體層即所述存儲單元控制開關(guān)T3的源極區(qū)上覆蓋有遮光層P12。[0065]本本實施例中利用二極管反接作為電容使用，充當(dāng)電荷儲存元件來儲存數(shù)據(jù)， 相比于DRAM中形成堆疊或者溝槽電容的存儲單元，二極管與CMOS工藝兼容，因此減 低了制造工藝的復(fù)雜度，在本實施例中為了和圖形傳感器的工藝兼容，所述二極管采用 了感光二極管，因此為了防止電荷泄露，在感光二極管上覆蓋有遮光層。除此之外，所 述電荷儲存元件也可以為其它形式的電容器。[0066]下面結(jié)合圖7對本實用新型的隨機存儲器的工作方式進(jìn)行說明[0067]用作讀寫使能開關(guān)T2的讀寫MOS晶體管的漏極接電源電壓VDD，用作偏置電 壓單元T4的NMOS晶體管的柵極接電源電壓VDD，使得偏置電壓單元T4始終打開。在 本實施例中，所述復(fù)位開關(guān)Tl、讀寫使能開關(guān)T2、存儲控制開關(guān)T3、偏置電壓單元T4 都為NMOS晶體管開關(guān)。[0068]首先，向隨機存儲器寫入數(shù)據(jù)時，復(fù)位開關(guān)Tl和存儲控制開關(guān)T3打開，即圖 7中，用作復(fù)位開關(guān)Tl的復(fù)位MOS晶體管的柵極置高，使得復(fù)位開關(guān)Tl打開，用作存 儲控制開關(guān)T31的存儲控制MOS晶體管的柵極置高，使得存儲控制開關(guān)T31打開，從復(fù) 位MOS晶體管的漏極寫入數(shù)據(jù)，數(shù)據(jù)被存儲在存儲單元的二極管Pl中，例如存儲的數(shù)據(jù) 為大小等于OV或者VDD的電壓。然后關(guān)閉復(fù)位開關(guān)Tl和存儲控制開關(guān)T31，即復(fù)位 MOS晶體管的柵極置低，存儲控制MOS晶體管的柵極置低。[0069]接著，從隨機存儲器讀出數(shù)據(jù)時，用作復(fù)位開關(guān)Tl的復(fù)位MOS晶體管的柵極 置高，用作復(fù)位開關(guān)Tl的復(fù)位MOS晶體管的漏極輸入?yún)⒖紨?shù)據(jù)，即電壓VDD/2，參考 數(shù)據(jù)被存儲在用作預(yù)存單元101的電容器Cll中。[0070]接著，打開參考開關(guān)SHR，并且讀寫MOS晶體管的柵極輸入電壓VDD/2，漏 極輸出參考信號，即電壓VI，從而參考電容C13存儲了參考信號，即電壓VI。然后關(guān) 閉參考開關(guān)SHR。[0071]接著，關(guān)閉復(fù)位開關(guān)Tl，即用作復(fù)位開關(guān)Tl的復(fù)位MOS晶體管的柵極置低。 打開采樣開關(guān)SHS。下面分為輸出的存儲數(shù)據(jù)為1和O的兩種情況進(jìn)行說明[0072]如果二極管內(nèi)存儲了低電位，例如OV電壓，則打開存儲控制開關(guān)T31，用作存 儲控制開關(guān)T31的一個存儲控制MOS晶體管的柵極置高，電容器Cll內(nèi)存儲的電荷和二 極管Pl中的電荷中和，因此讀寫MOS晶體管的柵極電壓降低到VI’ =VDD/2X(電容器Cll的電容值/(電容器Cll的電容值+存儲單元的二極管電容Pl的電容值)，當(dāng)所述 電容器Cll的電容值和所述二極管Pl的電容值相等，則VI’ = VDD/4,也就是為電容 器Cll存儲的數(shù)據(jù)和二極管電容Pl存儲的參考數(shù)據(jù)的平均值，從而讀寫MOS晶體管源極 輸出的電平降低為電壓V2，且V2會比VI，降低一個開啟電壓，即V2 = V1，_Vt。在 本實施例中所述存儲單元存儲的數(shù)據(jù)對應(yīng)于所述存儲單元的電容值以及其存儲的電荷， 所述預(yù)存單元存儲的參考數(shù)據(jù)對應(yīng)于所述預(yù)存單元的電容值以及其存儲的電荷，所述電 容器存儲的數(shù)據(jù)和二極管存儲的參考數(shù)據(jù)的平均值為所述存儲電荷之和與所述電容之和 的比值，從而參考電容C13存儲了采樣信號，即電壓V2。然后關(guān)閉采樣開關(guān)SHS。[0073]如果二極管內(nèi)存儲了高電位，例如VDD電壓，則打開存儲控制開關(guān)T31，即 用作存儲控制開關(guān)T31的一個存儲控制MOS晶體管的柵極置高，電容器Cll內(nèi)存儲 的電荷和二極管Pl中的電荷中和，因此讀寫MOS晶體管的柵極電壓升高到VI’ = (VDD/2+VDD)X(電容器Cll的電容值/(電容器Cll的電容值+存儲單元的二極管 Pl的電容值)，當(dāng)所述電容器Cll的電容值和所述二極管Pl的電容值相等，則VI’ = VDD3/4,也就是為電容器和二極管存儲的數(shù)據(jù)的平均值，從而讀寫MOS晶體管源極輸 出的電平升高為電壓V3，且V3會比VI，降低一個開啟電壓，即V3 = V1，-Vt,從而 參考電容C13存儲了采樣信號，即電壓V3。然后關(guān)閉采樣開關(guān)SHS。[0074]接著，利用比較器113，比較參考電壓Vl和電壓V2/電壓V3，因為Vl < V3 則輸出的存儲數(shù)據(jù)為1，Vl > V2則輸出的存儲數(shù)據(jù)為O。[0075]在其它實施例中，所述復(fù)位開關(guān)Tl、讀寫使能開關(guān)T2、存儲控制開關(guān)T3、偏置 電壓單元T4都為PMOS晶體管開關(guān)，其作為控制極的柵極接低電平開關(guān)斷開，接高電平 開關(guān)導(dǎo)通，本領(lǐng)域技術(shù)人員可以根據(jù)常規(guī)手段調(diào)整其連接方式。[0076]本實用新型的隨機存儲器，相比于現(xiàn)有的DRAM和SRAM，本實用新型的隨機 存儲器由于采用了雙相關(guān)采樣可以有效消除由于每次復(fù)位時電壓的不均勻造成的復(fù)位噪 音，而DRAM和SRAM在讀寫的時候都會存在復(fù)位噪音。[0077]進(jìn)一步的，本實用新型利用二極管作為存儲單元來存儲數(shù)據(jù)，相比于DRAM中 形成堆疊或者溝槽電容的存儲單元，二極管與CMOS工藝兼容，因此減低了制造工藝的 復(fù)雜度。[0078]進(jìn)一步的，本實用新型通過表面P型半導(dǎo)體層的釘扎可以使二極管的漏電下降 到lmv/s每個像素以下，遠(yuǎn)遠(yuǎn)小于DRAM的漏電水平，在這種情況下，刷新時間相對于 DRAM的微秒級可以大大延長至毫秒甚至秒級都是可行的。[0079]進(jìn)一步的，本實用新型采用了多個二極管及多個存儲單元控制開關(guān)共享一個浮 動有源區(qū)(floating diffosion)的做法，在相同工藝條件下，多個二極管及多個存儲單元控 制開關(guān)的面積只相當(dāng)一個SRAM的面積，可以很大程度上提高芯片的集成度。[0080]而且，本實用新型利用了對4T結(jié)構(gòu)的圖像傳感器進(jìn)行改進(jìn)得到，因此制造工藝 比較成熟，例如有一些步驟可以利用4T結(jié)構(gòu)的圖像傳感器的制造工藝，這樣使得本實用 新型的制造工藝和圖像傳感器的工藝兼容，應(yīng)用范圍較廣。[0081]以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式 上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本實用新型技術(shù)方案范圍情況下，都 可利用上述揭示的方法和技術(shù)內(nèi)容對本實用新型技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本實用新型技術(shù)方案的內(nèi)容，依據(jù) 本實用新型的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于 本實用新型技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求1.一種隨機存儲器，其特征在于，包括 預(yù)存單元，用于儲存參考數(shù)據(jù)；存儲單元，用于儲存數(shù)據(jù)；讀寫單元，用于向所述存儲單元中寫入數(shù)據(jù)，向所述預(yù)存單元寫入?yún)⒖紨?shù)據(jù)；讀取 所述預(yù)存單元儲存的參考數(shù)據(jù)和存儲單元儲存的數(shù)據(jù)；以及生成中間數(shù)據(jù)，所述中間數(shù) 據(jù)與所述存儲單元儲存的數(shù)據(jù)和預(yù)存單元儲存的參考數(shù)據(jù)相關(guān)聯(lián)；輸出單元，用于比較所述讀寫單元生成的中間數(shù)據(jù)與所述參考數(shù)據(jù)，根據(jù)所述中間 數(shù)據(jù)與所述參考數(shù)據(jù)的大小關(guān)系輸出存儲數(shù)據(jù)，所述讀寫單元耦接存儲單元和預(yù)存單元，所述輸出單元耦接所述讀寫單元。
2.根據(jù)權(quán)利要求1所述的隨機存儲器，其特征在于，所述預(yù)存單元包括電荷儲存元 件，所述存儲單元包括至少一個電荷儲存元件，所述中間數(shù)據(jù)與所述存儲單元儲存的數(shù) 據(jù)和預(yù)存單元儲存的參考數(shù)據(jù)相關(guān)聯(lián)是指中間數(shù)據(jù)=(預(yù)存單元儲存的電荷+存儲單元 儲存的電荷)/ (預(yù)存單元的電容值+存儲單元的電容值)。
3.根據(jù)權(quán)利要求2所述的隨機存儲器，其特征在于，所述電荷儲存元件為電容器，其 一端輸入地信號，另一端電連接所述讀寫單元。
4.根據(jù)權(quán)利要求2所述的隨機存儲器，其特征在于，所述電荷儲存元件為二極管，其 正端輸入地信號，負(fù)端電連接所述讀寫單元。
5.根據(jù)權(quán)利要求2所述的隨機存儲器，其特征在于，所述讀寫單元包括復(fù)位開關(guān)、讀 寫使能開關(guān)、偏置電壓單元、以及與所述存儲單元包括的二極管個數(shù)相同的存儲單元控制開關(guān)，其中，所述復(fù)位開關(guān)第一極用于輸入數(shù)據(jù)，所述復(fù)位開關(guān)第二極電連接所述存儲單元控制 開關(guān)的第一極、讀寫使能開關(guān)的控制極和所述預(yù)存單元； 所述存儲單元控制開關(guān)的第二極電連接所述存儲單元；所述讀寫使能開關(guān)的第一極輸入電源信號，所述讀寫使能開關(guān)的第二極輸出對應(yīng)于 所述中間數(shù)據(jù)的中間信號，以及對應(yīng)于所述預(yù)存單元內(nèi)存儲的參考數(shù)據(jù)的參考信號；所述偏置電壓單元電連接所述讀寫使能開關(guān)的第二極，為所述讀寫使能開關(guān)的第二 極提供偏置電壓。
6.根據(jù)權(quán)利要求5所述的隨機存儲器，其特征在于，所述輸出單元包括 二次采樣單元，用于獲取所述中間信號和所述參考信號；比較單元，用于比較所述中間信號和參考信號，所述比較單元耦接所述二次采樣單兀。
7.根據(jù)權(quán)利要求5所述的隨機存儲器，其特征在于，所述復(fù)位開關(guān)、所述讀寫使能開 關(guān)和所述存儲單元控制開關(guān)為MOS晶體管開關(guān)，其柵極為控制極，漏極和源極分別為第一極和第二極。
8.根據(jù)權(quán)利要求7所述的隨機存儲器，其特征在于，所述存儲單元包括至少兩個電荷 儲存元件，所述存儲單元控制開關(guān)圍繞一個點對稱分布，對稱分布的存儲單元控制開關(guān)共用同 一第一極區(qū)；所述存儲單元的電荷儲存元件圍繞所述點對稱分布，所述存儲單元的電荷 儲存元件為二極管，其N型半導(dǎo)體層和所述存儲單元控制開關(guān)的第二極區(qū)共用。
9.根據(jù)權(quán)利要求7所述的隨機存儲器，其特征在于，所述預(yù)存單元的電荷儲存元件 為二極管，其N型半導(dǎo)體層和所述存儲單元控制開關(guān)的第一極區(qū)共用，P型半導(dǎo)體層為P 型襯底。
10.根據(jù)權(quán)利要求4或8或9所述的隨機存儲器，其特征在于，所述二極管為感光二 極管，其表面覆蓋有遮光層。
11.根據(jù)權(quán)利要求10所述的隨機存儲器，其特征在于，所述感光二極管的N型半導(dǎo)體 層內(nèi)具有利用釘扎工藝在所述N型半導(dǎo)體層內(nèi)形成的P型半導(dǎo)體層。
專利摘要本實用新型提供了一種隨機存儲器，包括預(yù)存單元，用于儲存參考數(shù)據(jù)；存儲單元，用于儲存數(shù)據(jù)；讀寫單元，用于向所述存儲單元中寫入數(shù)據(jù)，向所述預(yù)存單元寫入?yún)⒖紨?shù)據(jù)；讀取所述預(yù)存單元儲存的參考數(shù)據(jù)和存儲單元儲存的數(shù)據(jù)；以及生成中間數(shù)據(jù)，所述中間數(shù)據(jù)與所述存儲單元儲存的數(shù)據(jù)和預(yù)存單元儲存的參考數(shù)據(jù)相關(guān)聯(lián)；輸出單元，用于比較所述讀寫單元生成的中間數(shù)據(jù)與所述參考數(shù)據(jù)，根據(jù)所述中間數(shù)據(jù)與所述參考數(shù)據(jù)的大小關(guān)系輸出存儲數(shù)據(jù)，從而可以提高隨機存儲器的性能。
文檔編號G11C11/4193GK201804568SQ20102050929
公開日2011年4月20日 申請日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者李文強, 李 杰, 趙立新, 霍介光 申請人:格科微電子(上海)有限公司