專利名稱：雙分離柵快閃存儲器陣列的列譯碼電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體的，本發(fā)明涉及一種雙分離柵快閃存儲器陣列的列譯碼電路。
背景技術(shù)：
作為一種集成電路存儲器件，快閃存儲器具有電可擦寫存儲信息的功能，因此，快閃存儲器被廣泛應(yīng)用于如便攜式電腦、手機、數(shù)碼音樂播放器等電子產(chǎn)品中。通常的，依據(jù)柵極結(jié)構(gòu)的不同，快閃存儲器分為堆疊柵極快閃存儲器及分離柵極快閃存儲器兩種類型， 這兩種快閃存儲器都需要將存儲單元以適合本身操作的陣列進行排布，每一存儲單元都用來儲存單一位的數(shù)據(jù)。這種快閃存儲器的存儲陣列需要場氧化層或溝槽式絕緣層來分離存儲單元，同時，為了提高快閃存儲器的擦寫效率，需要較大面積的存儲單元才能得到高電容耦合比，因此，所述快閃存儲器存儲單元的面積較為龐大，無法有效提高存儲密度。為了提高快閃存儲器的存儲密度，美國專利USM14693提供了一種雙分離柵結(jié)構(gòu)的快閃存儲器。如圖1所示，所述雙分離柵快閃存儲器包括兩個對稱分布的存儲位，其中， 第一存儲位包括第一電極101、第一控制柵極103、第一浮柵105以及所述第一浮柵105下方的第一溝道區(qū)107 ；第二存儲位包括第二電極109、第二控制柵極111，第二浮柵113以及所述第二浮柵105下方的第二溝道區(qū)115 ；此外，所述雙分離柵快閃存儲器還包含有位于第一溝道區(qū)107及第二溝道區(qū)115間的中間溝道區(qū)117，以及所述第一控制柵極103、第二控制柵極111與中間溝道區(qū)117上的中間電極119。通過在所述雙分離柵快閃存儲器的各個電極上加載不同的驅(qū)動信號，所述第一存儲位與第二存儲位即可以獨立的進行讀、寫操作。然而，由于所述雙分離柵快閃存儲器包含有兩個存儲位，在對所述雙分離柵快閃存儲器構(gòu)成的存儲陣列進行讀寫操作時，必須對與各個電極連接的字線、位線及柵控制線進行合適的選擇，以避免同一存儲單元的不同存儲位相互影響，或者不同存儲單元間的相互影響。特別的，所述雙分離柵快閃存儲器的第一電極與第二電極間必須形成穩(wěn)定的電勢差，以形成穩(wěn)定的讀、寫電流，防止數(shù)據(jù)的存儲與讀出操作出錯。因此，需要提供一種適于所述雙分離柵快閃存儲器陣列的列譯碼電路，以便向被選定操作的存儲單元的第一電極及第二電極提供驅(qū)動信號。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種雙分離柵快閃存儲器陣列的列譯碼電路，以較為簡單的電路結(jié)構(gòu)實現(xiàn)存儲單元的選擇。為解決上述問題，本發(fā)明提供了一種雙分離柵快閃存儲器陣列的列譯碼電路，包括預(yù)譯碼單元及位線組單元，其中所述預(yù)譯碼單元用于接收外部輸入的地址信號，基于所述地址信號形成開關(guān)控制信號并提供給位線組單元；所述位線組單元包含有多根連接外部驅(qū)動單元與存儲陣列的位線及多個控制開關(guān)，所述位線包含有連接至存儲陣列的多個位線分路與連接線，所述連接線與位線分路分別由對應(yīng)控制開關(guān)控制；所述位線組單元中的控制開關(guān)基于預(yù)譯碼單元提供的開關(guān)控制信號，選擇導(dǎo)通對應(yīng)的位線分路及連接線，從而實現(xiàn)外部驅(qū)動單元與存儲陣列的連接。本發(fā)明具有以下優(yōu)點1.以較為簡單的電路結(jié)構(gòu)實現(xiàn)了存儲陣列中不同存儲列的位線復(fù)用，從而減小了列譯碼電路的面積，并降低存儲器的成本。2.采用四根位線對所述雙分離柵快閃存儲器進行驅(qū)動，有效抑制了相鄰存儲單元對被選擇存儲單元的干擾，降低了存儲器的出錯率。


圖1是現(xiàn)有技術(shù)雙分離柵快閃存儲器的剖面結(jié)構(gòu)示意圖。圖2是一種雙分離柵快閃存儲器陣列的示意圖。圖3是本發(fā)明雙分離柵快閃存儲器陣列及列譯碼電路實施例的示意圖。圖4是本發(fā)明雙分離柵快閃存儲器陣列的列譯碼電路的一種電路實例圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)的雙分離柵快閃存儲器陣列的每一存儲單元均包含有兩個存儲位，為了避免存儲位之間及相鄰存儲單元之間的干擾，所述雙分離柵快閃存儲器陣列的驅(qū)動方法較為復(fù)雜。圖2是一種雙分離柵快閃存儲器陣列的示意圖。如圖2所示，所述雙分離柵快閃存儲器陣列包含有陣列排布的多個存儲單元，以及用于選擇所述存儲單元并提供驅(qū)動信號的多根位線、字線以及控制柵線。所述存儲單元采用雙分離柵快閃晶體管結(jié)構(gòu)，每一雙分離柵快閃晶體管均包含有第一電極、第二電極、第一控制柵極、第二控制柵極以及中間電極；其中，所述存儲單元包括有兩個存儲位，分別是由所述第一電極、第一控制柵極以及中間電極構(gòu)成的第一存儲位，以及由所述第二電極、第二控制柵極以及中間電極構(gòu)成的第二存儲位。與所述雙分離柵快閃晶體管的第一控制柵極與第二控制柵極相對應(yīng)，所述分離柵快閃存儲器陣列包含有與字線平行的第一控制柵線以及第二控制柵線。所述第一控制柵線、第二控制柵線以及字線共同構(gòu)成了存儲陣列行向的選擇線；其中，所述第一控制柵線與第一控制柵極相連接，所述第二控制柵線與第二控制柵極相連接，所述字線與存儲單元的中間電極相連接。與所述雙分離柵快閃晶體管的第一電極與第二電極相對應(yīng)，所述分離柵快閃存儲器陣列中兩根相鄰的位線分別與所述第一電極與第二電極相連接，并作為存儲陣列列向的選擇線。當(dāng)存儲陣列中一個存儲單元需要進行讀寫操作時，與該存儲單元對應(yīng)的位線、字線、第一控制柵線以及第二控制柵線同時被選中，并在所述被選擇的位線上加載對應(yīng)的電壓，以完成讀、寫操作。接下來，以所述雙分離柵快閃存儲器陣列中的一個存儲單元為例，對所述雙分離柵快閃存儲器陣列的驅(qū)動方法進行說明。仍如圖2所示，第一晶體管Ml是構(gòu)成所述存儲單元的存儲晶體管。所述第一晶體管Ml的第一控制柵極CGl與第一控制柵線211相連接，第二控制柵極CG2與第二控制柵線 212相連接，中間電極GO與字線213相連接，第一電極Pl與第一位線201相連接，第二電極P2與第二位線202相連接。在具體實施例中，所述第一晶體管Ml與其同一行中相鄰的兩個晶體管分別共用一根位線。在對所述第一晶體管Ml的第一存儲位Cl進行讀寫操作時，分別通過第一位線 201、第二位線202、第一控制柵線211、第二控制柵線212以及字線213上加載不同的電壓 (所述第一位線201置于地電位，第二位線202置于正電位)以在兩端電極間形成電勢差， 從而形成相應(yīng)的讀寫電流。特別的，由于所述第一晶體管Ml的第一電極Pl與相鄰的第二晶體管M2共用第二位線202，在進行讀操作時，所述第二位線202上施加的電壓會與第二晶體管M2另一端連接的第三位線203間形成干擾電勢差，所述干擾電勢差在第二晶體管M2上產(chǎn)生一定的干擾電流，從而影響第一晶體管Ml讀電流的準(zhǔn)確性。因此，為了避免所述干擾電流的影響，在對所述第一晶體管Ml的第二存儲位C2進行讀寫操作時，不僅需要選中與所述第一晶體管Ml兩端電極相連的第一位線201與第二位線202，還需要選中另一與第二位線202相鄰的第三位線203，以及另一與所述第三位線203 相鄰的第四位線204，所述第三位線203與第四位線204位于遠離第一晶體管Ml需要進行讀寫操作的第二存儲位C2的一側(cè)。具體而言，在對所述第一晶體管Ml的第二存儲位C2進行讀操作時，所述第一位線 201接地，所述第二位線202、第三位線203以及第四位線204上均加載第一電平；此外，第一控制柵線211上加載第二電平，字線213上加載第三電平，第二控制柵線212上加載第四電平。通過在所述第二位線202、第三位線203以及第四位線204上加載相同的驅(qū)動信號后，所述第一晶體管Ml相鄰的晶體管的第一電極與第二電極間不會形成電勢差，也就避免了干擾電流的形成，抑制了相鄰晶體管對第一晶體管Ml的干擾。類似的，在對所述第一晶體管Ml的第二存儲位C2進行寫操作時，所述第一位線 201上加載第八電平，所述第二位線202及第三位線203上加載第九電平，所述第四位線 204上加載第十電平；此外，所述第一控制柵線211加載第五電平，所述字線213加載第七電平，所述第二控制柵線213加載第六電平。在具體實施例中，所述第一電平為0. 8至1. 6伏，所述第二電平為0至1伏，所述第三電平為2至3伏，所述第四電平為2至6伏，所述第五電平為5至9伏，所述第六電平為1至2伏，所述第七電平為2至6伏，所述第八電平為2. 5至5. 5伏，所述第九電平為0. 1 至0.6伏，所述第十電平為1至5伏?？梢钥闯觯噍^于普通的分離柵結(jié)構(gòu)快閃存儲器，所述雙分離柵快閃存儲器陣列的驅(qū)動方法較為復(fù)雜，特別是為了避免干擾電流的影響，每次的讀、寫操作時需要在四根位線上提供對應(yīng)的驅(qū)動信號。基于此，發(fā)明人設(shè)計了一種針對所述雙分離柵快閃存儲器陣列的列譯碼電路，所述列譯碼電路通過在位線間設(shè)置由開關(guān)控制的連接線，使得不同組的位線可以復(fù)用，從而減小了列譯碼電路的面積，并降低存儲器的成本。圖3是本發(fā)明雙分離柵快閃存儲器陣列的列譯碼電路實施例的示意圖。如圖3所示，所述雙分離柵快閃存儲器陣列的列譯碼電路實施例包括預(yù)譯碼單元 301及位線組單元303，其中所述預(yù)譯碼單元301用于接收外部輸入的地址信號，基于所述地址信號形成開關(guān)控制信號并提供給位線組單元303 ；所述地址信號與存儲器陣列中的存儲單元一一對應(yīng)。所述位線組單元303包含有多根連接外部驅(qū)動單元305與存儲陣列307的位線及多個控制開關(guān)，所述位線包含有連接至存儲陣列307的多個位線分路與連接線，所述連接線與位線分路分別由對應(yīng)控制開關(guān)控制；所述位線組單元303中的控制開關(guān)基于預(yù)譯碼單元301提供的開關(guān)控制信號，選擇導(dǎo)通對應(yīng)的位線分路及連接線，從而實現(xiàn)外部驅(qū)動單元305與存儲陣列307的連接。所述存儲列是指所述雙分離柵快閃存儲器陣列沿位線分布的一列存儲單元。通過預(yù)譯碼單元301確定需要進行操作的存儲單元的存儲位之后，與當(dāng)前存儲單元兩端電極連接的引出線、以及與當(dāng)前存儲單元相鄰但遠離需要進行操作的存儲位一側(cè)的另兩根相鄰的引出線同時與位線相連。所述引出線一端與存儲單元的電極相連接，另一端與位線分路或連接線相連。在具體實施例中，所述預(yù)譯碼單元301可以采用多路選擇器實現(xiàn)。圖4是本發(fā)明雙分離柵快閃存儲器陣列及列譯碼電路的一種電路實例圖。如圖4所示，所述雙分離柵快閃存儲器陣列及列譯碼電路包括存儲陣列401及位線組單元，其中，所述位線組單元包含有多根連接外部驅(qū)動單元與存儲陣列401的位線，所述位線通過位線分路或連接線與存儲陣列的引出線相連，所述位線分路及連接線上均包含有控制開關(guān)，基于預(yù)譯碼單元(圖中未示出)提供的開關(guān)控制信號，所述控制開關(guān)導(dǎo)通或關(guān)斷，從而控制外部驅(qū)動單元(圖中未示出)與存儲陣列401的連接。下面結(jié)合圖4，對所述位線組單元的組成及連接關(guān)系進行說明。需要說明的是，圖 4中只示出了該存儲陣列401的局部結(jié)構(gòu)，對于存儲陣列401而言，其可以包含有多個存儲單元，其中，每一位線對應(yīng)于存儲陣列401中的一個存儲列，每一字線對應(yīng)于存儲陣列401 中的一個存儲行。所述存儲行是指沿字線或控制柵線分布的一行存儲單元。所述存儲單元的數(shù)量對應(yīng)于字線與位線的乘積，例如，對于具有64根位線與4000根字線的存儲陣列，其包含的存儲單元數(shù)量為256000個。所述位線組單元包括多個規(guī)則排布的位線組子單元，每個位線組子單元中包含有 4根位線，即第一位線410、第二位線420、第三位線430以及第四位線440，其中，每一位線均包含有四個分路。在具體實施例中，所述位線組子單元與八列存儲列相對應(yīng)，其中，有七列存儲列為與位線組子單元完全對應(yīng)，有兩列存儲列分別與相鄰位線組子單元共同控制。具體而言，所述第一位線410通過第一位線第一分路411與第一存儲列481及第零存儲列480相連(即與所述存儲列中存儲單元兩端電極對應(yīng)的引出線相連接，下同)，通過第一位線第二分路412與第四存儲列484、第五存儲列485相連，通過第三連接線453與第二存儲列482、第三存儲列483相連，通過第四連接線妨4與第六存儲列486、第七存儲列
6487相連；所述第二位線420通過第二位線第一分路421與第一存儲列481及第二存儲列 482相連，通過第一位線第二分路422與第五存儲列485、第六存儲列486相連，通過第八連接線458與第三存儲列483、第四存儲列484相連，通過第十連接線460與第七存儲列487、 第八存儲列488相連；所述第三位線430通過第三位線第一分路431與第二存儲列482及第三存儲列 483相連，通過第三位線第二分路432與第六存儲列486、第七存儲列487相連，通過第二連接線452與第零存儲列480、第一存儲列481相連，通過第五連接線455與第四存儲列484、 第五存儲列485相連；所述第四位線440通過第四位線第一分路441與第三存儲列483及第四存儲列 484相連，通過第四位線第二分路442與第七存儲列487、第八存儲列488相連，通過第九連接線459與第一存儲列481、第二存儲列482相連，通過第十一連接線461與第五存儲列 485、第六存儲列486相連。此外，所述四根位線還通過相鄰連接線與相鄰位線組子單元間的存儲列相連。具體而言，第一位線410通過第一連接線451與相鄰位線組子單元的對應(yīng)存儲列相連(圖4 中未示出，其位置對應(yīng)于圖4的第六存儲列與第七存儲列)；第二位線420通過第六連接線 456與相鄰位線組子單元的對應(yīng)存儲列相連(圖4中未示出，其位置對應(yīng)于圖4的第零存儲列與第一存儲列)；第三位線430通過第七連接線457與相鄰位線組子單元的對應(yīng)存儲列相連(圖4中未示出，其位置對應(yīng)于圖4的第七存儲列與第八存儲列)；第四位線440通過第十二連接線462與相鄰位線組子單元對應(yīng)的存儲列相連(圖4中未示出，其位置對應(yīng)于圖4的第一存儲列與第二存儲列)?？梢钥闯觯鑫痪€組單元中包含的多個位線組子單元是重復(fù)有序排布的，對應(yīng)每一位線的位線分路及連接線共同構(gòu)成四個連接至存儲陣列中相鄰的八列存儲單元一端電極的通路，所述每一通路均由一個對應(yīng)的控制開關(guān)控制；通過所述控制開關(guān)的選通，在對存儲單元進行讀寫操作時，與當(dāng)前存儲單元兩端電極連接的兩根引出線、以及與當(dāng)前存儲單元相鄰但遠離需要進行操作的存儲單元一側(cè)的另兩根相鄰的引出線同時連接至四根位線。此外，同一位線組子單元的每一位線均通過一根相鄰連接線與相鄰位線組子單元的一列存儲單元相連接，即圖中示出的第一連接線451、第六連接線456、第十連接線460以及第十二連接線462。仍如圖4所示，對于所述位線分路以及連接線，通過控制開關(guān)來控制其導(dǎo)通或關(guān)斷狀態(tài)，從而實現(xiàn)位線與特定存儲位的連接。在具體實施例中，所述第一連接線451、第二連接線452、第七連接線457以及第九連接線459由第一控制開關(guān)Sl控制；所述第一位線第一分路411、第二位線第一分路421、第三位線第一分路431以及第四位線第一分路441由第二控制開關(guān)S2控制；所述第三連接線453、第五連接線455、第八連接線458以及第十一連接線461由第三控制開關(guān)S3控制；所述第一位線第二分路412、第二位線第二分路422、 第三位線第二分路432以及第四位線第二分路442由第四控制開關(guān)S4控制；所述第四連接線454、第六連接線456、第十連接線460以及第十二連接線462由第五控制開關(guān)S5控制。因此，從重復(fù)排布的角度來看，每一位線組子單元需要5個獨立的開關(guān)控制信號， 以控制對應(yīng)的20個控制開關(guān)。每一個導(dǎo)通的控制開關(guān)對應(yīng)于一組位線分路及連接線(共4根位線分路或連接線)的導(dǎo)通，并向一個存儲列提供驅(qū)動信號。在具體實施例中，所述控制開關(guān)可以采用傳輸門結(jié)構(gòu)實現(xiàn)。通過預(yù)譯碼單元提供的開關(guān)控制信號對所述控制開關(guān)進行控制，即可以控制形成由位線向引出線的通道，同時，通過在所述位線上加載對應(yīng)的驅(qū)動信號，即可以在存儲單元的兩個電極(第一電極與第二電極)間建立電勢差，再配合以字線、第一控制柵線及第二控制柵線的驅(qū)動信號，從而完成相應(yīng)的讀寫操作。在具體實施例中，通過預(yù)譯碼單元確定需要進行操作的存儲單元的存儲位之后， 與所述存儲單元兩端電極連接的兩根引出線、以及與所述存儲單元相鄰但遠離該存儲位一側(cè)的另兩根引出線分別連接至四根位線。在對所述被選定存儲單元的一個存儲位進行寫操作時，與該存儲位相連的位線上加載第八電平，與該存儲單元相連的另一位線加載第九電平，與該存儲單元相鄰且遠離被選擇存儲位一側(cè)的兩根位線上分別加載第九電平與第十電平；在對該存儲位進行讀操作時，與該存儲位相連的位線接地，與該存儲單元相連的另一位線加載第一電平，與該存儲單元相連且遠離被選擇存儲位一側(cè)的兩根位線上同時加載第一電平。接下來，對所述列譯碼電路的控制開關(guān)對位線的選擇進行說明。當(dāng)?shù)诙刂崎_關(guān)S2導(dǎo)通時，第一位線第一分路411、第二位線第一分路421、第三位線第一分路431以及第四位線第一分路441分別導(dǎo)通，此時，分別有第一存儲列481的兩個存儲位Cll及C14、以及第三存儲列483的兩個存儲位C32及C33符合讀寫操作的位線連接條件。此時，可以通過在位線上加載的不同信號(即不同的電平)來區(qū)分是對第一存儲列481進行讀寫操作，還是對第三存儲列483進行讀寫操作。以讀操作為例，若需要對第一存儲列481的存儲位Cll及C14進行操作，則需要將第一位線410接地，同時在其余位線上加載第一電平；而若需要對第三存儲列483的存儲位C32及C33進行讀操作，則需要將第四位線440接地，同時在其余位線上加載第一電平。寫操作的控制方式與讀操作類似，在此不再贅述。同時，由于一列存儲列的各個存儲單元對應(yīng)于不同的行，是由不同的字線及柵控制線控制的，因此，配合以不同字線及柵控制線的控制信號，即可確定唯一的存儲單元，并對該存儲單元中的一個存儲位進行讀寫操作。當(dāng)?shù)谌刂崎_關(guān)S3導(dǎo)通時，第三連接線453、第五連接線455、第八連接線458以及第十一連接線461分別導(dǎo)通。此時，分別有第三存儲列483的兩個存儲位C31及C34、以及第五存儲列485的兩個存儲位C52及C53符合讀寫操作的位線連接條件。此時，可以通過在位線上加載的不同信號(即不同的電平)來區(qū)分是對第三存儲列483進行讀寫操作， 還是對第五存儲列485進行讀寫操作。當(dāng)?shù)谒目刂崎_關(guān)S4導(dǎo)通時，第一位線第二分路412、第二位線第二分路422、第三位線第二分路432、第四位線第二分路442分別導(dǎo)通。此時，分別有第五存儲列485的兩個存儲位C51及C54、以及第七存儲列487的兩個存儲位C72及C73符合讀寫操作的位線連接條件。此時，可以通過在位線上加載的不同信號(即不同的電平)來區(qū)分是對第五存儲列 485進行讀寫操作，還是對第七存儲列487進行讀寫操作。對于由第一控制開關(guān)Sl以及第五控制開關(guān)S5導(dǎo)通時控制的存儲位，其選址原理與前述控制開關(guān)的控制原理相同，但還需要涉及圖4中未示出的相鄰位線，在此不再說明，但不應(yīng)限制其范圍。本發(fā)明雙分離柵快閃存儲器陣列的列譯碼電路以較為簡單的電路結(jié)構(gòu)實現(xiàn)了不同存儲列的位線復(fù)用，從而減小了列譯碼電路的面積，并降低存儲器的成本。此外，本發(fā)明的列譯碼電路采用四根位線對所述雙分離柵快閃存儲器進行驅(qū)動，有效抑制了相鄰存儲單元對被選擇存儲單元的干擾，降低了存儲器的出錯率。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種雙分離柵快閃存儲器陣列的列譯碼電路，其特征在于，包括預(yù)譯碼單元及位線組單元，其中所述預(yù)譯碼單元用于接收外部輸入的地址信號，基于所述地址信號形成開關(guān)控制信號并提供給位線組單元；所述位線組單元包含有多根連接外部驅(qū)動單元與存儲陣列的位線及多個控制開關(guān)，所述位線包含有連接至存儲陣列的多個位線分路與連接線，所述連接線與位線分路分別由對應(yīng)控制開關(guān)控制；所述位線組單元中的控制開關(guān)基于預(yù)譯碼單元提供的開關(guān)控制信號，選擇導(dǎo)通對應(yīng)的位線分路及連接線，從而實現(xiàn)外部驅(qū)動單元與存儲陣列的連接。
2.如權(quán)利要求1所述的雙分離柵快閃存儲器陣列的列譯碼電路，其特征在于，所述位線組單元包含有多個位線組子單元，每一位線組子單元包含有四根位線以及二十個控制開關(guān)，每一控制開關(guān)均對應(yīng)于一個所述通路，基于所述預(yù)譯碼單元提供的控制開關(guān)信號，所述位線組子單元中分屬于不同的位線的四個通路同時導(dǎo)通；其中，所述位線組子單元還包含有四根相鄰連接線，同一位線組子單元的每一位線均通過一根相鄰連接線與相鄰位線組子單元對應(yīng)的存儲單元相連接。
3.如權(quán)利要求2所述的雙分離柵快閃存儲器陣列的列譯碼電路，其特征在于，對應(yīng)每一位線的位線分路及其連接線共同構(gòu)成四個連接至存儲陣列中相鄰的八列存儲單元的通路，所述每一通路均由一個對應(yīng)的控制開關(guān)控制；通過所述控制開關(guān)的選通，在對存儲單元進行讀寫操作時，與當(dāng)前存儲單元兩端電極連接的引出線、以及與當(dāng)前存儲單元相鄰但遠離需要進行操作的存儲位一側(cè)的另兩根相鄰的引出線同時與位線相連。
4.如權(quán)利要求1所述的雙分離柵快閃存儲器陣列的列譯碼電路，其特征在于，所述控制開關(guān)為傳輸門。
5.如權(quán)利要求1所述的雙分離柵快閃存儲器陣列的列譯碼電路，其特征在于，所述預(yù)譯碼單元為多路選擇器。
全文摘要
一種雙分離柵快閃存儲器陣列的列譯碼電路，包括預(yù)譯碼單元，用于接收外部輸入的地址信號，基于所述地址信號形成開關(guān)控制信號并提供給位線組單元；位線組單元，包含有多根連接外部驅(qū)動單元與存儲陣列的位線及多個控制開關(guān)，所述位線包含有連接至存儲陣列的多個位線分路與連接線，所述連接線與位線分路分別由對應(yīng)控制開關(guān)控制；所述控制開關(guān)基于預(yù)譯碼單元提供的開關(guān)控制信號，選擇導(dǎo)通對應(yīng)的位線分路及連接線，從而實現(xiàn)外部驅(qū)動單元與存儲陣列的連接。本發(fā)明列譯碼電路的雙分離柵快閃存儲器陣列以較為簡單的電路結(jié)構(gòu)實現(xiàn)了不同存儲列的位線復(fù)用，從而減小了列譯碼電路的面積，并降低存儲器的成本。
文檔編號G11C16/04GK102298968SQ201010217958
公開日2011年12月28日 申請日期2010年6月23日 優(yōu)先權(quán)日2010年6月23日
發(fā)明者徐翌, 楊光軍 申請人:上海宏力半導(dǎo)體制造有限公司