專利名稱：可變電阻存儲(chǔ)器器件及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用存儲(chǔ)單元(memory cell)的可變電阻存儲(chǔ)器器件，每個(gè)存儲(chǔ)單元 包括存取晶體管和數(shù)據(jù)存儲(chǔ)元件，該數(shù)據(jù)存儲(chǔ)元件與存取晶體管串聯(lián)連接以用作電阻隨著 施加到數(shù)據(jù)存儲(chǔ)元件的電壓而改變的數(shù)據(jù)存儲(chǔ)元件，并且涉及用于操作可變電阻存儲(chǔ)器器 件的方法。
背景技術(shù)：
已經(jīng)知道了采用各自包括數(shù)據(jù)存儲(chǔ)元件的存儲(chǔ)單元的可變電阻存儲(chǔ)器器件，該 數(shù)據(jù)存儲(chǔ)元件具有因?qū)щ婋x子注入到數(shù)據(jù)存儲(chǔ)元件的絕緣膜中或者因從絕緣膜汲取這些 離子而改變的電阻。為了獲得關(guān)于這種可變電阻存儲(chǔ)器器件的更多信息，建議讀者參考 文檔，例如 K. Aratani 等的"A NovelResistance Memory with High Scalability and Nanosecond Switching，” Technical Digest IEDM 2007，第 783-786 頁(下面稱為非專利 文獻(xiàn)1)。數(shù)據(jù)存儲(chǔ)元件具有通過在數(shù)據(jù)存儲(chǔ)元件的兩個(gè)電極之間形成上述的導(dǎo)電離子供 給層和絕緣膜而構(gòu)成的層壓結(jié)構(gòu)。每個(gè)存儲(chǔ)單元采用在第一和第二配線之間彼此串聯(lián)連接的數(shù)據(jù)存儲(chǔ)元件和存取 晶體管，第一和第二配線可通過有源矩陣驅(qū)動(dòng)操作進(jìn)行驅(qū)動(dòng)。由于存儲(chǔ)單元采用存取晶體 管(T)和作為數(shù)據(jù)存儲(chǔ)元件的可變電阻電阻器(R)，因此，將該存儲(chǔ)單元稱為ITlR型存儲(chǔ)單兀。將采用ITlR型存儲(chǔ)單元的可變電阻存儲(chǔ)器器件稱為ReRAM(電阻隨機(jī)存取存儲(chǔ) 器)O如在諸如非專利文獻(xiàn)1之類的文檔中所述的，在ReRAM中采用的數(shù)據(jù)存儲(chǔ)元件的 電阻用來指示如下狀態(tài)數(shù)據(jù)已存儲(chǔ)在數(shù)據(jù)存儲(chǔ)元件中的狀態(tài)或者數(shù)據(jù)已從數(shù)據(jù)存儲(chǔ)元件 被擦除的狀態(tài)。即，數(shù)據(jù)存儲(chǔ)元件的電阻表示存儲(chǔ)在數(shù)據(jù)存儲(chǔ)元件中的數(shù)據(jù)的值?？梢酝ㄟ^ 向數(shù)據(jù)存儲(chǔ)元件施加具有ns (納秒)量級(jí)的窄寬度的脈沖，來執(zhí)行將數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)存儲(chǔ) 元件中的數(shù)據(jù)寫操作以及從數(shù)據(jù)存儲(chǔ)元件擦除數(shù)據(jù)的數(shù)據(jù)擦除操作。因此，由于ReRAM是 能夠以與RAM(隨機(jī)存取存儲(chǔ)器)同樣高的速度進(jìn)行操作的NVM(非易失性存儲(chǔ)器)，因此， ReRAM引起了很多關(guān)注。在本發(fā)明中，將數(shù)據(jù)擦除操作定義為被執(zhí)行來將反向數(shù)據(jù)(inverteddata)存儲(chǔ) 在存儲(chǔ)單元所采用的數(shù)據(jù)存儲(chǔ)元件中的操作。反向數(shù)據(jù)是與通過執(zhí)行數(shù)據(jù)寫操作而存儲(chǔ)在 數(shù)據(jù)存儲(chǔ)元件中的數(shù)據(jù)相反的數(shù)據(jù)。在本發(fā)明的說明書中，如果不需要將數(shù)據(jù)寫操作和數(shù) 據(jù)擦除操作彼此區(qū)分開來，則將數(shù)據(jù)寫和數(shù)據(jù)擦除操作兩者稱為數(shù)據(jù)更新操作，這是它們 的通稱技術(shù)術(shù)語。在下面的描述中，還將施加到存儲(chǔ)單元以執(zhí)行更新操作的前述脈沖稱為 更新脈沖。然而，為了使ReRAM作為閃存的替代，需要ReRAM克服幾個(gè)障礙，閃存是現(xiàn)行的 TO(浮動(dòng)?xùn)?_NAND型的NVM。障礙之一是需要對(duì)高速核實(shí)(verify)操作的執(zhí)行具有良好控制特性。核實(shí)操作是為了核實(shí)已正常地執(zhí)行了更新操作而在施加更新操作的更新脈沖之 后被執(zhí)行以從數(shù)據(jù)存儲(chǔ)元件中讀出數(shù)據(jù)的讀取操作。作為用于在存儲(chǔ)單元上高速執(zhí)行核實(shí)操作的方法，已知了如下方法其中，在施加 了更新脈沖之后余留在連接到存儲(chǔ)單元的位線BL上的殘余電荷在放電過程中通過存儲(chǔ)單 元被放電，并且利用諸如靈敏放大器(senseamplifier)之類的電壓傳感器來檢測(cè)作為放 電過程的結(jié)果而出現(xiàn)在位線BL上的電壓改變。為了獲得關(guān)于用于高速執(zhí)行核實(shí)操作的這 種方法的更多信息，建議讀者參考文檔，例如日本專利早期公開No. 2007-133930 (下面稱 為專利文獻(xiàn)1)。根據(jù)專利文獻(xiàn)1中公開的核實(shí)操作方法，在施加了更新脈沖之后立即執(zhí)行核實(shí)操 作而不等經(jīng)過一等待時(shí)間。由于沒有在更新脈沖的施加與核實(shí)操作的執(zhí)行之間所需的等待 時(shí)間，因此，可以在短的時(shí)段內(nèi)完成核實(shí)操作。因此，在下面的描述中，核實(shí)操作被稱為直接 核實(shí)操作，其是指在施加了更新脈沖之后不等經(jīng)過一等待時(shí)間就立即執(zhí)行的核實(shí)操作。

發(fā)明內(nèi)容
作為可以在上述核實(shí)操作中使用的靈敏放大器，已知了這樣的靈敏放大器，用于 通過利用基準(zhǔn)電壓作為將與出現(xiàn)在位線BL上的電勢(shì)相比較的比較基準(zhǔn)，來檢測(cè)該電勢(shì)。然而，利用為了改變前面提到的更新脈沖的電壓而執(zhí)行的控制，即使用作前述數(shù) 據(jù)存儲(chǔ)元件的可變電阻元件的電阻的改變足夠大，在一些情況中，靈敏放大器也不能通過 感測(cè)出現(xiàn)在位線BL上的電勢(shì)的改變來檢測(cè)電阻改變。另一方面，即使可變電阻元件的電阻 的改變足夠小，在一些情況中，靈敏放大器也會(huì)將電阻改變錯(cuò)誤地檢測(cè)為到有意義電平的 有意義改變。為了解決上述問題，本發(fā)明的發(fā)明人發(fā)明了一種采用1T1R存儲(chǔ)單元和能夠通過 高精度地感測(cè)出現(xiàn)在位線BL上的電勢(shì)來檢測(cè)數(shù)據(jù)存儲(chǔ)元件的電阻的改變的靈敏放大器的 可變電阻存儲(chǔ)器器件，并且發(fā)明了一種用于操作這種可變電阻存儲(chǔ)器器件的方法。根據(jù)本發(fā)明的第一實(shí)施例，提供了一種可變電阻存儲(chǔ)器器件，其采用了存儲(chǔ)單元、 第一配線、第二配線、驅(qū)動(dòng)/控制部件以及靈敏放大器。在該可變電阻存儲(chǔ)器器件中，每個(gè) 存儲(chǔ)單元具有電流路徑，該電流路徑包括用于根據(jù)由施加到所述存儲(chǔ)單元的電壓引起的所 述數(shù)據(jù)存儲(chǔ)元件的電阻變化來存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)元件，并且包括串聯(lián)連接到數(shù)據(jù)存儲(chǔ)元 件的存取晶體管。第一配線中的每條配線連接到所述電流路徑的兩端中的特定的一端。第 二配線連接到所述電流路徑的兩端中的另一端。對(duì)于每個(gè)存儲(chǔ)單元，驅(qū)動(dòng)/控制部件驅(qū)動(dòng) 并控制如下操作數(shù)據(jù)寫操作，該操作通過在所述第一配線和所述第二配線之間施加寫脈 沖以使得寫單元電流流經(jīng)所述存儲(chǔ)單元，來將數(shù)據(jù)寫入所述存儲(chǔ)單元；數(shù)據(jù)擦除操作，該操 作通過在所述第一配線和所述第二配線之間施加擦除脈沖以使得擦除單元電流流經(jīng)所述 存儲(chǔ)單元，來從所述存儲(chǔ)單元擦除數(shù)據(jù)；以及直接核實(shí)操作，該操作在緊鄰所述數(shù)據(jù)寫操作 之后或緊鄰所述數(shù)據(jù)擦除操作之后使所述第一配線浮置(float)，以使得讀單元電流流經(jīng) 所述存儲(chǔ)單元。靈敏放大器通過以由所述驅(qū)動(dòng)/控制部件根據(jù)所述寫脈沖或擦除脈沖的操 作電壓生成的基準(zhǔn)電壓作為比較基準(zhǔn)，來感測(cè)在所述直接核實(shí)操作中引起的在所述第一配 線上生成的電勢(shì)改變。
希望通過提供下面的電路來實(shí)現(xiàn)根據(jù)本發(fā)明第一實(shí)施例的可變電阻存儲(chǔ)器器 件操作電壓生成/控制電路，被嵌入在所述驅(qū)動(dòng)/控制部件中以用作如下的電壓生 成/控制電路，用于生成所述寫脈沖或擦除脈沖，并且根據(jù)由所述靈敏放大器基于所述驅(qū) 動(dòng)/控制部件為了驅(qū)動(dòng)所述直接核實(shí)操作而執(zhí)行的控制來執(zhí)行的感測(cè)操作的結(jié)果，或者根 據(jù)到此為止執(zhí)行的所述感測(cè)操作的次數(shù)來改變所述寫脈沖或擦除脈沖的操作電壓；以及基準(zhǔn)電壓生成/控制電路，也被嵌入在所述驅(qū)動(dòng)/控制部件中以用作如下的電壓 生成/控制電路，用于生成將提供給所述靈敏放大器的基準(zhǔn)電壓并且根據(jù)所述操作電壓的 改變來改變所述基準(zhǔn)電壓。另外，在本發(fā)明的第一優(yōu)選形式中，基準(zhǔn)電壓生成/控制電路采用電阻器串以及 分壓選擇電路，所述電阻器串包括彼此串聯(lián)連接的多個(gè)電阻器。以施加到所述電阻器串的 操作電壓為基礎(chǔ)，所述分壓選擇電路在位于構(gòu)成所述電阻器串的每?jī)蓚€(gè)電阻器之間的連接 點(diǎn)處的各個(gè)抽頭處生成大小彼此不同的多個(gè)電壓。然后，分壓選擇電路從所生成的電壓中 選擇具有與提供給所述分壓選擇電路的分壓選擇信號(hào)相對(duì)應(yīng)的大小的電壓。最后，分壓選 擇電路將所選電壓輸出給所述靈敏放大器以作為前面提到的所述基準(zhǔn)電壓。實(shí)現(xiàn)可變電阻存儲(chǔ)器器件的第二優(yōu)選形式還包括基準(zhǔn)線、基準(zhǔn)電壓?jiǎn)卧约盎鶞?zhǔn) 電壓生成/控制電路，所述基準(zhǔn)電壓?jiǎn)卧B接在所述基準(zhǔn)線與所述第二配線之間以包括基 準(zhǔn)電壓晶體管。所述基準(zhǔn)電壓?jiǎn)卧蓪⑻峁┙o所述靈敏放大器的所述基準(zhǔn)電壓，而所述 基準(zhǔn)電壓生成/控制電路根據(jù)所述操作電壓來改變所述基準(zhǔn)電壓。根據(jù)本發(fā)明的第二實(shí)施例，提供了一種用于操作可變電阻存儲(chǔ)器器件的方法，該 可變電阻存儲(chǔ)器器件采用具有電流路徑的存儲(chǔ)單元，該電流路徑包括數(shù)據(jù)存儲(chǔ)元件，所述 數(shù)據(jù)存儲(chǔ)元件根據(jù)由施加到所述存儲(chǔ)單元的電壓引起的所述數(shù)據(jù)存儲(chǔ)元件的電阻變化來 存儲(chǔ)數(shù)據(jù)。用于操作可變電阻存儲(chǔ)器器件的方法包括脈沖施加步驟和直接核實(shí)步驟。脈沖施加步驟被配置來將寫脈沖或擦除脈沖施加到第一配線與第二配線之間的 所述存儲(chǔ)單元以用作引起所述第一配線和所述第二配線之間的電勢(shì)差的脈沖，所述第一配 線連接到所述電流路徑的兩端中的特定的一端，所述第二配線連接到所述電流路徑的兩端 中的另一端。另一方面，通過將寫脈沖或擦除脈沖施加到第一和第二配線之間的存儲(chǔ)單元，直 接核實(shí)步驟通過如下處理而執(zhí)行首先，使所述第一配線進(jìn)入高阻抗?fàn)顟B(tài)，并且然后，通過 保持所述第一配線的高阻抗?fàn)顟B(tài)并且通過以根據(jù)施加到所述存儲(chǔ)單元的所述寫脈沖或擦 除脈沖的操作電壓生成的基準(zhǔn)電壓為比較基準(zhǔn)，來檢測(cè)由流經(jīng)數(shù)據(jù)存儲(chǔ)元件的讀電流引起 的出現(xiàn)在所述第一配線上的電勢(shì)改變。根據(jù)本發(fā)明，可以提供采用ITlR存儲(chǔ)單元和能夠高精度地檢測(cè)電壓改變的靈敏 放大器的可變電阻存儲(chǔ)器器件，并且提供用于操作可變電阻存儲(chǔ)器器件的方法。


圖IA和IB是各自示出了第一和第二實(shí)施例以及修改版本的實(shí)施例共有的存儲(chǔ)單 元的等效電路的多個(gè)電路圖，第一和第二實(shí)施例實(shí)現(xiàn)了包括該存儲(chǔ)單元的可變電阻存儲(chǔ)器 器件；
圖2是示出了可變電阻存儲(chǔ)器器件中包括的兩個(gè)相鄰存儲(chǔ)單元的剖面的示圖；圖3A和3B是各自示出了用作存儲(chǔ)單元所采用的數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電 阻器的剖面并且示出了數(shù)據(jù)存儲(chǔ)元件的操作的多個(gè)示圖；圖4是示出了表示數(shù)據(jù)存儲(chǔ)元件的單元電阻對(duì)流經(jīng)數(shù)據(jù)存儲(chǔ)元件的寫電流的依 賴關(guān)系的曲線圖的示圖；圖5是示出了根據(jù)第一實(shí)施例的可變電阻存儲(chǔ)器器件的IC芯片的配置的框圖；圖6是示出了可變電阻存儲(chǔ)器器件中采用的X選擇器的典型電路的電路圖；圖7是示出了可變電阻存儲(chǔ)器器件中采用的Y選擇器的典型電路的電路圖；圖8是示出了可變電阻存儲(chǔ)器器件中采用的WL驅(qū)動(dòng)器的兩個(gè)相鄰單元的電路 圖；圖9是示出了可變電阻存儲(chǔ)器器件中采用的CSW驅(qū)動(dòng)器的兩個(gè)相鄰單元的電路 圖；圖10是示出了根據(jù)第一實(shí)施例連接到在可變電阻存儲(chǔ)器器件中采用的存儲(chǔ)單元 的讀系統(tǒng)電路的主要細(xì)節(jié)的電路圖；圖11A至111是示出了各自表示在數(shù)據(jù)擦除操作的序列中使用的信號(hào)的時(shí)序圖的 同樣多個(gè)波形的多個(gè)示圖，每個(gè)數(shù)據(jù)擦除操作之后緊隨根據(jù)第一實(shí)施例執(zhí)行的直接核實(shí)擦 除操作；圖12是示出通過連續(xù)執(zhí)行直接核實(shí)操作三次而執(zhí)行的數(shù)據(jù)更新操作的概念的說 明圖；圖13A至131是示出了各自表示在數(shù)據(jù)寫操作的序列中使用的信號(hào)的時(shí)序圖的 同樣多個(gè)波形的多個(gè)示圖，每個(gè)數(shù)據(jù)寫操作之后緊隨根據(jù)第一實(shí)施例執(zhí)行的直接核實(shí)寫操 作；圖14是示出根據(jù)第二實(shí)施例的可變電阻存儲(chǔ)器器件的IC芯片的配置的框圖。圖15是示出連接到根據(jù)第二實(shí)施例的可變電阻存儲(chǔ)器器件中采用的存儲(chǔ)單元的 讀系統(tǒng)電路的主要細(xì)節(jié)的電路圖；圖16A至161是示出了各自表示在數(shù)據(jù)擦除操作的序列中使用的信號(hào)的時(shí)序圖的 同樣多個(gè)波形的多個(gè)示圖，每個(gè)數(shù)據(jù)擦除操作之后緊隨根據(jù)第二實(shí)施例執(zhí)行的直接核實(shí)擦 除操作；以及圖17A至171是示出了各自表示在數(shù)據(jù)寫操作的序列中使用的信號(hào)的時(shí)序圖的 同樣多個(gè)波形的多個(gè)示圖，每個(gè)數(shù)據(jù)寫操作之后緊隨根據(jù)第二實(shí)施例執(zhí)行的直接核實(shí)寫操作。
具體實(shí)施例方式將在如下這樣布置的章節(jié)中通過參考附圖來說明本發(fā)明的優(yōu)選實(shí)施例1.第一實(shí)施例第一實(shí)施例實(shí)現(xiàn)了具有用于通過基于電阻的分壓來生成基準(zhǔn)電壓的基準(zhǔn)電壓生 成/控制電路的ReRAM。2.第二實(shí)施例第二實(shí)施例實(shí)現(xiàn)了具有如下基準(zhǔn)電壓生成/控制電路的ReRAM 通過在基準(zhǔn)電壓生成時(shí)經(jīng)由包括在存儲(chǔ)單元陣列中的基準(zhǔn)電壓存儲(chǔ)單元?jiǎng)?chuàng)建放電路徑，并且生成流經(jīng)該放電路徑(仿真放電路徑的路徑)的鏡像電流，來控制基準(zhǔn)電壓。3.修改實(shí)施例1.第一實(shí)施例存儲(chǔ)單元配置圖IA和IB是各自示出了第一和第二實(shí)施例以及修改版本的實(shí)施例共有的存儲(chǔ)單 元MC的等效電路的多個(gè)電路圖。注意，盡管圖IA是示出寫電流Iw在存儲(chǔ)單元MC的等效 電路中流動(dòng)的電路圖，而圖IB是示出擦除電流Ie在存儲(chǔ)單元MC的等效電路中在與寫電流 Iw的方向相反的方向上流動(dòng)的電路圖，然而，圖IA的電路圖所示的存儲(chǔ)單元配置與圖IB的 電路圖所示的存儲(chǔ)單元配置是等同的。圖IA和IB的電路圖所示的存儲(chǔ)單元MC的每個(gè)采用了可變電阻單元電阻器Rcell 以及存取晶體管AT。可變電阻單元電阻器Rcell用作具有可變電阻的數(shù)據(jù)存儲(chǔ)元件?？勺冸娮鑶卧娮杵鱎cell的兩端中的特定的一端連接到板線(Plateline)PL, 而兩端中的另一端連接到存取晶體管AT的源極。存取晶體管AT的漏極連接到位線BL，而 存取晶體管AT的柵極連接到用作存取線的字線WL。位線BL是前面提到的第一配線的典型示例，而板線PL是前面所述的第二配線的 典型示例。注意，雖然在圖IA和IB的示圖中，位線BL和板線PL朝向彼此垂直的方向，然 而位線BL和板線PL實(shí)際上也可以朝向彼此平行的方向。圖2是示出可變電阻存儲(chǔ)器器件所包括的兩個(gè)相鄰存儲(chǔ)單元MC的剖面的示圖。 更具體地，圖2是示出表示兩個(gè)相鄰存儲(chǔ)單元MC的并且不包括陰影部分的模型的剖面的示 圖。具體地，作為不包括任何東西的部分的圖2的剖面圖所示的每個(gè)空白部分被填充有絕 緣膜或者用作另一組件(或者另一組件的一部分)。在圖2的剖面圖所示的每個(gè)存儲(chǔ)單元MC中，存取晶體管AT被形成在半導(dǎo)體襯底 100 上。更具體而言，將分別用作存取晶體管AT的源極S和存取晶體管AT的漏極D的兩 個(gè)摻雜區(qū)域被形成在半導(dǎo)體襯底100上。在源極S與漏極D之間的中間襯底區(qū)域中，利用 諸如多晶硅之類的材料形成柵電極，該柵電極通過柵絕緣膜而與中間襯底區(qū)域隔開。在各 自的存儲(chǔ)單元MC中形成的兩個(gè)柵電極分別用作字線WLl和WL2。分別位于兩個(gè)存儲(chǔ)單元MC中的兩個(gè)存取晶體管AT共享同一漏極D，該漏極D連接 到作為第一配線層IM而形成的位線BL。在存取晶體管AT的源極S上，重復(fù)地堆積插栓(plug) 104和平臺(tái)焊盤(landing pad)105以形成堆棧(stack)。平臺(tái)焊盤105通常是配線層。在堆棧上，形成可變電阻單元 電阻器Rcell。各自由堆積在堆棧中的插栓104和平臺(tái)焊盤105組成的對(duì)的數(shù)目是任意確 定的。通常，這些對(duì)的數(shù)目為四個(gè)或五個(gè)?？勺冸娮鑶卧娮杵鱎cell被形成在下電極101與用作板線PL的上電極之間?？?變電阻單元電阻器Rcell具有膜配置，包括連接到下電極101的絕緣膜102以及連接到板 線PL的半導(dǎo)體膜103。用于制作絕緣膜102的材料的典型示例是SiN、SiO2和Gd203。另一方面，用于制作半導(dǎo)體膜103的材料的典型示例是金屬膜、合金膜和金屬化合物膜。金屬膜通常包括諸如Cu、Ag和Zn之類的一種或多種金屬元素的膜。合金膜的典 型示例是由CuTe組成的合金膜。注意，Cu、Ag和Zn以外的金屬元素也可以用于制作半導(dǎo) 體膜103，只要其它金屬元素的每種具有允許使金屬元素容易離子化的性質(zhì)即可。另外，使 用S、Se和Te中的至少一者作為將與Cu、Ag和Zn中的至少一者相組合的元素是可取的。 半導(dǎo)體膜103被形成作為用于供給導(dǎo)電離子的層。圖3A和3B是各自示出了用作數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的放大 剖面并且示出了數(shù)據(jù)存儲(chǔ)元件Rcell的操作的多個(gè)示圖。在圖3A和3B的示圖所示的每個(gè)典型示例中，絕緣膜102由Si02形成，而半導(dǎo)體 膜103是由基于Cu-Te的合金化合物(其是基于Cu-Te合金的化合物)制成的，在圖3A的剖面圖中，按如下方向在下電極101與用作板線PL的上電極之間施加 電壓絕緣膜102和半導(dǎo)體膜103分別被用作陰極和陽極。例如，鏈接到下電極101 (其連 接到絕緣膜102)的位線BL連接到具有0V電勢(shì)的地GND，而鏈接到半導(dǎo)體膜103的板線PL 接收+3V的電勢(shì)。通過如上所述分別被設(shè)為+3V和0V電勢(shì)的半導(dǎo)體膜103和下電極101，可變電阻 單元電阻器Rcell表現(xiàn)出這樣的特性使得包括在半導(dǎo)體膜103中的Cu、Ag和/或Zn離子 化并且被作為陰極的絕緣膜102所吸引。因此，這些金屬的導(dǎo)電離子被注入絕緣膜102中。 于是，絕緣膜102的絕緣特性惡化，使絕緣膜102產(chǎn)生了導(dǎo)電特性。結(jié)果，寫電流Iw在由圖 3A的剖面圖所示的箭頭指示的方向上流動(dòng)。寫電流Iw正流動(dòng)的這種操作稱為數(shù)據(jù)寫操作 或數(shù)據(jù)設(shè)定操作。另一方面，在圖3B的剖面圖所示的狀態(tài)中，按如下方向在下電極101與用作板線 PL的上電極之間施加電壓絕緣膜102和半導(dǎo)體膜103分別被用作陽極和陰極。例如，鏈接 到下電極101 (其連接到絕緣膜102)的位線BL接收+1. 7V的電勢(shì)，而鏈接到半導(dǎo)體膜103 的板線PL連接到具有0V電勢(shì)的地GND。通過如上所述分別被設(shè)為0V和+1. 7V電勢(shì)的半導(dǎo)體膜103和下電極101，使得被 注入絕緣膜102中的離子返回半導(dǎo)體膜103，并且使可變電阻單元電阻器Rcell的電阻被重 置為數(shù)據(jù)寫操作之前呈現(xiàn)的其原始大值。在此狀態(tài)中，擦除電流Ie在由圖3B的剖面圖所 示的箭頭指示的方向上流動(dòng)。擦除電流Ie正流動(dòng)的這種操作稱為數(shù)據(jù)擦除操作或數(shù)據(jù)重 置操作。注意，一般地，數(shù)據(jù)設(shè)定操作是將導(dǎo)電離子充分地注入絕緣膜102以建立設(shè)定狀 態(tài)的操作，而數(shù)據(jù)重置操作是從絕緣膜102充分地汲取導(dǎo)電離子以建立重置狀態(tài)的操作。另一方面，可以任意地選擇設(shè)定狀態(tài)或重置狀態(tài)作為寫數(shù)據(jù)狀態(tài)或擦除數(shù)據(jù)狀 態(tài)。更具體而言，寫數(shù)據(jù)狀態(tài)可以定義為設(shè)定狀態(tài)，而擦除數(shù)據(jù)狀態(tài)可以定義為重置狀態(tài)。 作為一種替代，寫數(shù)據(jù)狀態(tài)相反地被定義為重置狀態(tài)，而擦除數(shù)據(jù)狀態(tài)相反地被定義為設(shè) 定狀態(tài)。在下面的描述中，將寫數(shù)據(jù)狀態(tài)定義為設(shè)定狀態(tài)，該狀態(tài)是通過降低絕緣膜102 的絕緣特性以便將整個(gè)可變電阻單元電阻器Rcell的電阻減小到充分小的值來建立的，而 相反地，將擦除數(shù)據(jù)狀態(tài)定義為重置狀態(tài)，該狀態(tài)是通過將絕緣膜102的絕緣特性恢復(fù)到 在初始狀態(tài)中出現(xiàn)的其原始水平以便將整個(gè)可變電阻單元電阻器Rcell的電阻增大到充 分大的值來建立的。
出于上述原因，可以說絕緣膜102是可變電阻層的典型實(shí)現(xiàn)方式。圖1A和1B的電路圖所示的指示流經(jīng)可變電阻單元電阻器Rcell的電流方向的箭 頭的方向與圖3A和3B的剖面圖所示的指示流經(jīng)可變電阻單元電阻器Rcell的電流方向的 箭頭的方向一致。如圖4的示圖所示，整個(gè)可變電阻單元電阻器Rcell的電阻隨著寫電流Iw的大 小而改變。在下面的描述中，也將整個(gè)可變電阻單元電阻器Rcell的電阻簡(jiǎn)稱為單元電阻 Rc。由于單元電阻Rc隨著寫電流Iw的大小在一定程度上線性地改變，因此，通過控制寫電 流Iw，可變電阻單元電阻器Rcell可以用于存儲(chǔ)多個(gè)不同的值。例如，可變電阻單元電阻器 Rcell可以用于存儲(chǔ)三個(gè)或更多個(gè)不同的值。通過以可逆的方式將可變電阻單元電阻器Rcell的電阻從小的值改變?yōu)榇蟮闹?或者反之亦然，能夠建立可以分別與兩個(gè)所存儲(chǔ)值相關(guān)聯(lián)的前述設(shè)定狀態(tài)和重置狀態(tài)。艮口， 可變電阻單元電阻器Rcell可以用作二值數(shù)據(jù)存儲(chǔ)元件。另外，即使施加到可變電阻單元 電阻器Rcell的電壓被去除，分別表現(xiàn)出大的單元電阻Rc和小的單元電阻Rc (分別表示存 儲(chǔ)在存儲(chǔ)單元MC中的數(shù)據(jù)的兩個(gè)不同值)的設(shè)定狀態(tài)和重置狀態(tài)也可以長(zhǎng)期保持。因此， 存儲(chǔ)單元MC用作非易失性存儲(chǔ)器。注意，在實(shí)際的數(shù)據(jù)設(shè)定操作中，可變電阻單元電阻器Rcell的絕緣膜102的電阻 根據(jù)注入到絕緣膜102中的金屬離子的數(shù)目而改變。因此，可以將絕緣膜102視為用于存 儲(chǔ)數(shù)據(jù)的實(shí)際存儲(chǔ)層。存儲(chǔ)單元MC是利用可變電阻單元電阻器Rcell構(gòu)成的，并且多個(gè)這種存儲(chǔ)單元MC 被布局以形成用作可變電阻存儲(chǔ)器器件的核心部分的存儲(chǔ)單元矩陣。除了存儲(chǔ)單元矩陣之 外，可變電阻存儲(chǔ)器器件還包括被稱為外圍電路的驅(qū)動(dòng)電路。順便提及，如果在具有圖1A至圖3B的示圖所示的配置的可變電阻單元電阻器 Rcell上多次重復(fù)地執(zhí)行數(shù)據(jù)寫(或擦除)操作，則處于由于數(shù)據(jù)寫操作而表現(xiàn)出小的電阻 的設(shè)定狀態(tài)中的可變電阻單元電阻器Rcell的單元電阻Rc可能被設(shè)為比預(yù)先推測(cè)的水平 小的值。然而，提供了這些實(shí)施例以應(yīng)對(duì)由如下的數(shù)據(jù)更新(寫或擦除)操作引起的不希 望的改變問題隨著單元電阻Rc的改變而將數(shù)據(jù)寫入存儲(chǔ)單元MC或從存儲(chǔ)單元MC擦除數(shù) 據(jù)。更具體而言，在完成了緊接著特定數(shù)據(jù)寫操作或特定數(shù)據(jù)擦除操作之后執(zhí)行的直接核 實(shí)操作后，希望基于直接核實(shí)操作的結(jié)果，在直接核實(shí)操作之后執(zhí)行另外的數(shù)據(jù)寫操作或 另外的數(shù)據(jù)擦除操作。另外(或者作為替代)，為了應(yīng)對(duì)由隨著單元電阻Rc的改變而將數(shù) 據(jù)寫入存儲(chǔ)單元MC或從存儲(chǔ)單元MC擦除數(shù)據(jù)的數(shù)據(jù)更新(即寫或擦除)操作引起的不希 望的改變問題，希望執(zhí)行驅(qū)動(dòng)控制以逐漸地增大施加在位線BL與板線PL之間的寫電壓或 擦除電壓。直接核實(shí)操作在本發(fā)明的實(shí)施例中，對(duì)于核實(shí)操作，靈敏放大器SA采用了這樣的方法，根據(jù)該 方法，在緊鄰施加更新脈沖(即，寫脈沖或擦除脈沖)以執(zhí)行數(shù)據(jù)更新(即，寫或擦除)操 作之后余留在位線BL上的殘余電荷在固定的時(shí)間段期間通過存儲(chǔ)單元MC被放電到板線PL 中，并且作為由于放電過程而引起的改變，出現(xiàn)在位線BL上的電壓改變被檢測(cè)以判斷是否 成功地執(zhí)行了數(shù)據(jù)更新操作。根據(jù)該方法，因此不需要為了核實(shí)操作而對(duì)位線BL預(yù)先充電的具體過程。因此，在下面的描述中，將根據(jù)本發(fā)明的核實(shí)操作稱為直接核實(shí)操作。作為替代，對(duì)于直接核實(shí)操作，靈敏放大器SA還可以采用另一方法，根據(jù)該方法， 在施加了用于執(zhí)行數(shù)據(jù)更新的更新脈沖(即，寫脈沖或擦除脈沖)之后，累積在板線PL上 的電荷在固定時(shí)間段期間通過存儲(chǔ)單元MC被反向地傳送到位線BL，并且作為由電傳送過 程引起的電壓改變，出現(xiàn)在位線BL上的電壓改變被檢測(cè)以判斷是否成功地執(zhí)行了數(shù)據(jù)更 新操作。另外，沒有驅(qū)動(dòng)靈敏放大器SA執(zhí)行操作來感測(cè)電壓，而是可以執(zhí)行感測(cè)電流的操 作。以下描述說明如下典型配置對(duì)于數(shù)據(jù)寫操作，在施加了用于執(zhí)行數(shù)據(jù)寫操作的 寫脈沖之后，累積在板線PL上的電荷在固定時(shí)間段期間通過存儲(chǔ)單元MC被轉(zhuǎn)移到具有比 該板線PL上出現(xiàn)的電勢(shì)低的電勢(shì)的位線BL，并且，作為由該電轉(zhuǎn)移過程引起的電壓改變， 出現(xiàn)在位線BL上的電壓改變由靈敏放大器SA在緊隨數(shù)據(jù)寫操作之后的直接核實(shí)操作中被 檢測(cè)到，以判斷是否成功地執(zhí)行了數(shù)據(jù)寫操作。
另一方面，對(duì)于數(shù)據(jù)擦除操作，在施加了用于執(zhí)行數(shù)據(jù)擦除操作的擦除脈沖之后， 累積在位線BL上的電荷在固定時(shí)間段期間通過存儲(chǔ)單元MC被放電到具有比該位線BL上 出現(xiàn)的電勢(shì)低的電勢(shì)的板線PL，并且，作為由該放電過程引起的電壓改變，出現(xiàn)在位線BL 上的電壓改變由靈敏放大器SA在緊隨數(shù)據(jù)擦除操作之后的直接核實(shí)操作中被檢測(cè)到，以 判斷是否成功地執(zhí)行了數(shù)據(jù)擦除操作。根據(jù)本實(shí)施例的可變電阻存儲(chǔ)器器件采用了驅(qū)動(dòng)/控制部件，用于除了控制數(shù)據(jù) 更新操作本身外，還控制直接核實(shí)操作。另外，可變電阻存儲(chǔ)器器件還包括在后面將描述的 圖5的框圖中由標(biāo)號(hào)7表示的前述靈敏放大器SA。靈敏放大器SA是這樣的部件，其用于 通過利用給予靈敏放大器SA的基準(zhǔn)節(jié)點(diǎn)的基準(zhǔn)電壓作為將與下面的電勢(shì)相比較的比較基 準(zhǔn)，來感測(cè)源自位線BL并且出現(xiàn)在靈敏放大器SA的感測(cè)節(jié)點(diǎn)上的電勢(shì)。注意，基準(zhǔn)電壓可 以由可變電阻存儲(chǔ)器器件外面的源生成。然而，希望向可變電阻存儲(chǔ)器器件所采用的驅(qū)動(dòng) /控制部件提供嵌入在該驅(qū)動(dòng)/控制部件中的基準(zhǔn)電壓生成/控制電路以用作生成基準(zhǔn)電 壓的電路。后面將詳細(xì)描述基準(zhǔn)電壓生成/控制電路。希望向驅(qū)動(dòng)/控制部件提供寫/擦除驅(qū)動(dòng)器，用于在需要另外的驅(qū)動(dòng)脈沖作為前 面提到的更新脈沖的情況中，適當(dāng)?shù)厣山酉聛韺⒃O(shè)置在作為第一配線的位線BL上的驅(qū) 動(dòng)脈沖電壓，并且用于在根據(jù)靈敏放大器SA產(chǎn)生的電壓感測(cè)結(jié)果，不需要另外的驅(qū)動(dòng)脈沖 的情況中，適當(dāng)?shù)夭簧沈?qū)動(dòng)脈沖電壓。在一些情況中，寫/擦除驅(qū)動(dòng)器具有用于生成對(duì)于 連續(xù)數(shù)據(jù)更新操作序列不發(fā)生改變的驅(qū)動(dòng)脈沖電壓的電路配置。然而，在本實(shí)施例的情況 中，寫/擦除驅(qū)動(dòng)器具有用于生成如下驅(qū)動(dòng)脈沖電壓的電路配置，該驅(qū)動(dòng)脈沖電壓根據(jù)其 每個(gè)在緊鄰連續(xù)數(shù)據(jù)更新操作之一之后、直到現(xiàn)在為止執(zhí)行的直接核實(shí)操作的數(shù)目而逐漸 增大。從上面的描述顯而易見，驅(qū)動(dòng)脈沖電壓是將施加在連到到存儲(chǔ)單元MC的位線BL與 板線PL之間的更新脈沖電壓。在下面的描述中，也將作為更新脈沖電壓的驅(qū)動(dòng)脈沖電壓稱 為操作電壓。寫/擦除驅(qū)動(dòng)器是用于將操作電壓施加到位線BL的部件，該操作電壓源自由 本發(fā)明提供的驅(qū)動(dòng)/控制部件所采用的前述操作電壓生成/控制電路。另外，希望配置寫/擦除驅(qū)動(dòng)器以根據(jù)由靈敏放大器SA產(chǎn)生的檢測(cè)結(jié)果來中止向 位線BL施加另外的操作電壓的操作。具體而言，希望向?qū)?擦除驅(qū)動(dòng)器提供禁止控制功 能，以便在此后，如果靈敏放大器SA產(chǎn)生了判定已成功執(zhí)行了最近的數(shù)據(jù)寫或擦除操作從而足夠更新存儲(chǔ)在存儲(chǔ)單元MC中的數(shù)據(jù)的電壓檢測(cè)結(jié)果，則終止施加另外的操作電壓的 操作。S卩，SA(靈敏放大器)執(zhí)行禁止控制，以根據(jù)SA(靈敏放大器)7執(zhí)行的電壓檢測(cè)結(jié) 果來判斷此后是否中止向位線BL施加另外的操作電壓的操作。后面將詳細(xì)描述禁止控制。除此之外，驅(qū)動(dòng)/控制部件還包括用于向板線PL施加電壓的板驅(qū)動(dòng)器(plate driver) 0后面將詳細(xì)描述板驅(qū)動(dòng)器。通過參考芯片框圖，下面的描述將說明IC芯片的典型實(shí)現(xiàn)方式，該IC芯片包括 SA (靈敏放大器)以及具有上述板驅(qū)動(dòng)器和寫/擦除驅(qū)動(dòng)器的驅(qū)動(dòng)/控制部件，寫/擦除驅(qū) 動(dòng)器用于將由操作電壓生成/控制電路生成的操作電壓施加到位線BL。包括在下面所述的 典型IC芯片中的驅(qū)動(dòng)/控制部件還具有用作生成供SA(靈敏放大器)用作比較基準(zhǔn)的基 準(zhǔn)電壓的電路的前述基準(zhǔn)電壓生成/控制電路。IC芯片配置圖5是示出可變電阻存儲(chǔ)器器件的IC芯片的配置的框圖。圖5的框圖所示的可變電阻存儲(chǔ)器器件采用存儲(chǔ)器陣列1以及存儲(chǔ)器陣列1的外 圍電路。存儲(chǔ)器陣列1和外圍電路被集成以形成圖5的框圖所示的IC芯片。存儲(chǔ)器陣列1 被創(chuàng)建為圖1A至圖3B的示圖所示的存儲(chǔ)單元MC的矩陣。存儲(chǔ)器陣列1具有行和列。每 行具有布局在行方向上的(M+1)個(gè)存儲(chǔ)單元MC，而每列具有布局在列方向上的(N+1)個(gè)存 儲(chǔ)單元MC。標(biāo)號(hào)M和N各自表示較大的整數(shù)。M和N的具體值可以任意地設(shè)置。如上所述，存儲(chǔ)器陣列1的每一行具有布局在行方向上的(M+1)個(gè)存儲(chǔ)單元MC。 各自被用在(M+1)個(gè)存儲(chǔ)單元MC之一中的存取晶體管AT的柵極連接到朝向行方向的同一 字線WL。因此，存在與行同樣多的字線WL。字線WL的數(shù)目或行數(shù)為(N+1)。在圖5的框圖 中，(N+1)條字線WL分別用標(biāo)號(hào)WL<0>至WL<N>表示。均朝向行方向的字線WL<0>至WL<N> 在列方向上以預(yù)先確定的間隔被布局。另一方面，存儲(chǔ)器陣列1的每一列具有布局在列方向上的(N+1)個(gè)存儲(chǔ)單元MC。 各自被用在(N+1)個(gè)存儲(chǔ)單元MC之一中的存取晶體管AT的漏極連接到朝向列方向的同一 位線BL。因此，存在與列同樣多的位線BL。位線BL的數(shù)目或列數(shù)為(M+1)。在圖5的框圖 中，(M+1)條位線BL分別用標(biāo)號(hào)BL<0>至BL<M>表示。均朝向列方向的位線BL<0>至BL<M> 在行方向上以預(yù)先確定的間隔被布局。如上所述，可變電阻單元電阻器Rcell的兩端中的特定的一端連接到板線PL，而 可變電阻單元電阻器Rcell的兩端中的另一端連接到存取晶體管AT的源極。位于任何特定 行上的可變電阻單元電阻器Rcell的特定端連接到與該特定行相關(guān)聯(lián)的共同水平板線PL。 因此，存儲(chǔ)器陣列1具有與行同樣多的水平板線PL。即，存儲(chǔ)器陣列1具有(N+1)條水平 板線PL。均朝向行方向的這(N+1)條水平板線PL在列方向上以預(yù)先確定的間隔被布局。 (N+1)條水平板線PL的特定端通過鏈接到板驅(qū)動(dòng)器12的共同配線彼此相連，板驅(qū)動(dòng)器12 被設(shè)置在存儲(chǔ)器陣列1外面的位置處。另外，作為替代，還可以提供這樣的配置，其中，位于任意特定列上的可變電阻單 元電阻器Rcell的特定端連接到與該特定列相關(guān)聯(lián)的共同垂直板線PL。在這種替代配置 中，存儲(chǔ)器陣列1具有與列同樣多的板垂直線PL。即，存儲(chǔ)器陣列1具有(M+1)條垂直板線 PL。均作為朝向列方向的長(zhǎng)配線的這(M+1)條垂直板線PL在行方向上以預(yù)先確定的間隔 被擺置。(M+1)條垂直板線PL的特定端通過鏈接到板驅(qū)動(dòng)器12的共同配線彼此相連，板驅(qū)動(dòng)器12被設(shè)置在存儲(chǔ)器陣列1外面的位置處。如圖5的框圖所示，外圍電路包括X地址譯碼器2、還用作Y地址譯碼器的預(yù)譯碼 器3、WL(字線)驅(qū)動(dòng)器4、BLI (位線隔離)開關(guān)5以及CSW(列開關(guān))驅(qū)動(dòng)器6。另外，外 圍電路還采用為每列設(shè)置的SA(靈敏放大器)7，以及1/0(輸入/輸出)緩沖器9。此外， 外圍電路還具有寫/擦除驅(qū)動(dòng)器10、控制電路11以及上述板驅(qū)動(dòng)器12。此外，外圍電路還 包括也稱為VREF生成器的基準(zhǔn)電壓生成/控制電路14、也稱為VE、VW、VPLATE生成器的操 作電壓生成/控制電路15，以及用于執(zhí)行諸如禁止控制之類的控制操作的邏輯塊16。X地址譯碼器2被配置為包括各自用作X地址譯碼器2的基本單位的多個(gè)X選擇 器20。X地址譯碼器2是這樣的電路，用于對(duì)從預(yù)譯碼器3接收的X地址信號(hào)進(jìn)行譯碼并 且用于將基于譯碼處理結(jié)果選擇的X選擇信號(hào)X_SEL提供給WL驅(qū)動(dòng)器4。未在圖5的框圖 中示出X選擇器20，將在后面參考圖6的電路圖進(jìn)行詳細(xì)描述。預(yù)譯碼器3是用于將輸入地址信號(hào)分路為X地址信號(hào)和Y地址信號(hào)的電路。預(yù)譯 碼器3將X地址信號(hào)提供給X地址譯碼器2。另一方面，在預(yù)譯碼器3中采用的Y地址譯碼 部件對(duì)Y地址信號(hào)譯碼。在預(yù)譯碼器3中采用的Y地址譯碼部件被配置為包括各自用作Y地址譯碼部件的 基本單位的多個(gè)Y選擇器30。在預(yù)譯碼器3中采用的Y地址譯碼部件是這樣的電路，用于 對(duì)作為分路輸入地址信號(hào)的結(jié)果而獲得的Y地址信號(hào)譯碼，并且用于將基于譯碼處理結(jié)果 選擇的Y選擇信號(hào)Y_SEL提供給CSW驅(qū)動(dòng)器6。未在圖5的框圖中示出Y選擇器30，將在 后面參考圖7的電路圖進(jìn)行詳細(xì)描述。WL驅(qū)動(dòng)器4被配置為包括各自被設(shè)置用于字線WL的多個(gè)，即(N+1)個(gè)WL驅(qū)動(dòng)單元 4A。具體地，(N+1)個(gè)WL驅(qū)動(dòng)單元4A各自的輸出節(jié)點(diǎn)連接到(N+1)條字線WL<0>至WL<N> 之一。即，(N+1)條字線WL<0>至WL<N>中的每特定的一條字線WL連接到為該特定字線WL 設(shè)置的WL驅(qū)動(dòng)單元4A的輸出節(jié)點(diǎn)。從X地址譯碼器2接收到的X選擇信號(hào)X_SEL用于選 擇(N+1)個(gè)WL驅(qū)動(dòng)單元4A中的一個(gè)。從(N+1)個(gè)WL驅(qū)動(dòng)單元4A中選出的一個(gè)WL驅(qū)動(dòng) 單元4A將預(yù)先確定的電壓施加到連接到該所選WL驅(qū)動(dòng)單元4A的輸出節(jié)點(diǎn)的字線WL。未 在圖5的框圖中示出WL驅(qū)動(dòng)單元4A，將在后面參考圖8的電路圖進(jìn)行詳細(xì)描述。CSW驅(qū)動(dòng)器6被配置為包括各自用作CSW驅(qū)動(dòng)器6的基本單位的多個(gè)CSW驅(qū)動(dòng)單 元6A。CSW驅(qū)動(dòng)器6是用于根據(jù)從預(yù)譯碼器3接收到的Y選擇信以及從控制電路 11接收到的BLIE(位線隔離使能)信號(hào)來生成BLI (位線隔離)信號(hào)BLI<M:0>的電路。由 CSW驅(qū)動(dòng)器6生成的BL隔離信號(hào)BLI<M:0>是這樣的信號(hào)由CSW驅(qū)動(dòng)器6提供給BLI開 關(guān)5以用作控制BLI開關(guān)5的信號(hào)。未在圖5的框圖中示出CSW驅(qū)動(dòng)單元6A，將在后面參 考圖9的電路圖進(jìn)行詳細(xì)描述。BLI開關(guān)5是各自被配置為僅包括NM0S晶體管的一組開關(guān)。作為替代，BLI開關(guān) 5也可以是通過將NM0S晶體管與PM0S晶體管的源極彼此相連并且將NM0S晶體管和PM0S 晶體管的漏極彼此相連而由NM0S晶體管和PM0S晶體管形成的一組TG(傳輸門)。包括在 BLI開關(guān)5中的每個(gè)開關(guān)(或TG)用于將SABL(靈敏放大器位線)連接到位線BL之一。 即，BLI開關(guān)5采用與位線BL同樣多的這種開關(guān)(或TG)。更具體地，BLI開關(guān)5采用總共 (M+1)個(gè)開關(guān)(或TG)。BLI開關(guān)5能夠控制選擇和取消選擇位線BL之一的操作。更具體地，在圖5的框
14圖所示的可變電阻存儲(chǔ)器器件的情況中，BLI開關(guān)5所用的NMOS晶體管通過從CSW驅(qū)動(dòng)器 6接收到的BL隔離信號(hào)BLI<0>至BLI<M>之一而導(dǎo)通。進(jìn)入導(dǎo)體狀態(tài)的NMOS晶體管將連 線到NMOS晶體管的位線BL連接到感測(cè)放大器位線SABL，感測(cè)放大器位線SABL連線到寫/ 擦除驅(qū)動(dòng)器10以及靈敏放大器7的感測(cè)節(jié)點(diǎn)。 寫/擦除驅(qū)動(dòng)器10連接到I/O緩沖器9，I/O緩沖器9將來自可變電阻存儲(chǔ)器器 件外面的源的輸入數(shù)據(jù)提供給寫/擦除驅(qū)動(dòng)器10。根據(jù)該輸入數(shù)據(jù)，寫/擦除驅(qū)動(dòng)器10經(jīng) 由上述的靈敏放大器位線SABL以及包括在BLI開關(guān)5中的NMOS晶體管(作為進(jìn)入導(dǎo)通狀 態(tài)的晶體管)來驅(qū)動(dòng)已由BLI開關(guān)5選擇的位線BL。靈敏放大器7的輸出節(jié)點(diǎn)還連接到I/O緩沖器9。在由BLI開關(guān)5選擇的位線BL 上發(fā)生的電勢(shì)改變通過前述的進(jìn)入導(dǎo)通狀態(tài)的NMOS晶體管以及靈敏放大器位線SABL被提 供給靈敏放大器7。靈敏放大器7放大該電勢(shì)改變并且將經(jīng)放大的電勢(shì)改變提供給I/O緩 沖器9。如前所述，操作電壓生成/控制電路15生成擦除BL電壓VE、寫B(tài)L電壓VW以及 PL電壓VPLATE。由操作電壓生成/控制電路15生成的擦除BL電壓VE和寫B(tài)L電壓VW被 提供給基準(zhǔn)電壓生成/控制電路14和寫/擦除驅(qū)動(dòng)器10。另一方面，也由操作電壓生成/ 控制電路15生成的PL電壓VPLATE被提供給基準(zhǔn)電壓生成/控制電路14和板驅(qū)動(dòng)器12?；鶞?zhǔn)電壓生成/控制電路14是用于基于從操作電壓生成/控制電路15接收到的 擦除BL電壓VE、寫B(tài)L電壓VW以及PL電壓VPLATE來生成基準(zhǔn)電壓VREF的電路?；鶞?zhǔn)電 壓生成/控制電路14將基準(zhǔn)電壓VREF提供給靈敏放大器7的基準(zhǔn)節(jié)點(diǎn)。后面將參考圖10 的電路圖描述基準(zhǔn)電壓生成/控制電路14和操作電壓生成/控制電路15的典型配置。如圖5的框圖所示，控制電路11基于提供給控制電路11的輸入寫使能信號(hào)WRT、 輸入擦除使能信號(hào)ERS以及數(shù)據(jù)讀取信號(hào)RD進(jìn)行操作?？刂齐娐?1具有如下的六個(gè)功能。(1) :WL (字線)控制功能，用于將WL選擇使能信號(hào)WLEN提供給WL驅(qū)動(dòng)器4所采 用的WL驅(qū)動(dòng)單元4A。(2) :BLI (位線隔離)控制功能，用于將BLI使能信號(hào)BLIE提供給CSW(列開關(guān)) 驅(qū)動(dòng)器6所采用的CSW驅(qū)動(dòng)單元6A，CSff驅(qū)動(dòng)器6將BLI開關(guān)元件選擇使能信號(hào)BLIE<0> 至BLIR<m>提供給BLI開關(guān)5所采用的BLI開關(guān)元件，以使得BLI開關(guān)元件之一進(jìn)入導(dǎo)通 狀態(tài)并使其余BLI開關(guān)元件保持截止?fàn)顟B(tài)。(3)操作電壓生成控制功能，用于在數(shù)據(jù)寫操作時(shí)將寫使能信號(hào)WRTE提供給寫/ 擦除驅(qū)動(dòng)器10并且在數(shù)據(jù)擦除操作時(shí)將擦除使能信號(hào)ERSE提供給寫/擦除驅(qū)動(dòng)器10，以 在實(shí)施例中用作BL驅(qū)動(dòng)信號(hào)BLDRV。(4)操作電壓生成控制功能，用于按照需要在數(shù)據(jù)寫操作時(shí)將寫使能信號(hào)WRTE 提供給板驅(qū)動(dòng)器12并且在數(shù)據(jù)擦除操作時(shí)將擦除使能信號(hào)ERSE提供給板驅(qū)動(dòng)器12，以在 實(shí)施例中用作PL驅(qū)動(dòng)信號(hào)。(5) :SA(靈敏放大器)激活/去激活控制功能，用于在直接核實(shí)操作中將SA使能 信號(hào)SAE提供給靈敏放大器7。(6)禁止控制功能，用于通過將禁止控制信號(hào)提供給邏輯塊16來執(zhí)行禁止控制， 以使得不再執(zhí)行直接核實(shí)操作。
S卩，控制電路11輸出控制信號(hào)，包括WL選擇使能信號(hào)WLEN、BLI使能信號(hào)BLIE、 BL驅(qū)動(dòng)信號(hào)BLDRV、寫使能信號(hào)WRTE、擦除使能信號(hào)ERSE、SA使能信號(hào)SAE、提供給邏輯塊 6的禁止控制信號(hào)、預(yù)充電信號(hào)PRE以及驅(qū)動(dòng)電壓選擇信號(hào)SEL1至SEL4，如圖5的框圖所 示。后面將詳細(xì)描述各種控制信號(hào)中的每種。圖5的框圖未示出其它電路，例如用于從電源電壓生成多種電壓的電路以及用于 控制時(shí)鐘信號(hào)的生成的電路。
控制系統(tǒng)電路接下來，下面的描述將說明用作X地址譯碼器2的基本單元的X選擇器20以及用 作預(yù)譯碼器3采用的Y地址譯碼部件的基本單元的Y選擇器30。然后，下面的描述將說明 用作WL驅(qū)動(dòng)器4的基本單元的WL驅(qū)動(dòng)單元4A以及用作CSW驅(qū)動(dòng)器6的基本單元的CSW 驅(qū)動(dòng)單元6A。圖6是示出X選擇器20的典型電路的電路圖。圖6的電路圖所示的X選擇器20被配置為采用設(shè)置在前級(jí)的四個(gè)反相器INV0至 INV3、設(shè)置在中間級(jí)的四個(gè)NAND(與門)電路NANDO至NAND3，以及設(shè)置在后級(jí)的四個(gè)反相 器 INV4 至 INV7。X選擇器20從預(yù)譯碼器3接收X地址比特X0和XI，根據(jù)對(duì)X地址比特X0和XI 的譯碼結(jié)果來激活四個(gè)X選擇信號(hào)X_SEL0至X_SEL3中的一個(gè)。通常，X選擇器20通過將 四個(gè)X選擇信號(hào)X_SEL0至X_SEL3中的任何特定的一個(gè)設(shè)置為高電平來激活該特定的X選 擇信號(hào)X_SEL。圖6的電路圖所示的X選擇器20是典型的2比特譯碼器。然而，根據(jù)要譯碼的輸 入X地址比特X的數(shù)目，可以擴(kuò)展圖6的電路圖所示的X選擇器20的配置或者可以增加構(gòu) 成該配置的級(jí)數(shù)以與3個(gè)或更多個(gè)輸入X地址比特X保持一致。圖7是示出Y選擇器30的典型電路的電路圖。圖7的電路圖所示的Y選擇器30被配置為采用設(shè)置在前級(jí)的四個(gè)反相器INV8至 INV11、設(shè)置在中間級(jí)的四個(gè)NAND (與門)電路NAND4至NAND7，以及設(shè)置在后級(jí)的四個(gè)反相 器 INV12 至 INV15。Y選擇器30接收Y地址比特Y0和Y1，根據(jù)對(duì)Y地址比特Y0和Y1的譯碼結(jié)果來 激活四個(gè)Y選擇信號(hào)Y_SEL0至Y_SEL3中的一個(gè)。通常，Y選擇器30通過將四個(gè)Y選擇信 號(hào)Y_SEL0至Y_SEL3中的任何特定的一個(gè)設(shè)置為高電平來激活該特定的Y選擇信號(hào)Y_SEL。圖7的電路圖所示的Y選擇器30是典型的2比特譯碼器。然而，根據(jù)要譯碼的輸 入Y地址比特Y的數(shù)目，可以擴(kuò)展圖7的電路圖所示的Y選擇器30的配置或者可以增加構(gòu) 成該配置的級(jí)數(shù)以與3個(gè)或更多個(gè)輸入Y地址比特Y保持一致。圖8是示出WL驅(qū)動(dòng)器4的兩個(gè)相鄰WL驅(qū)動(dòng)單元4A的電路圖。WL驅(qū)動(dòng)器4采用了與存儲(chǔ)單元矩陣的行或者設(shè)置在存儲(chǔ)單元矩陣每列上的存儲(chǔ) 單元MC同樣多的WL驅(qū)動(dòng)單元4A (其每個(gè)如圖8的電路圖所示)。從前面給出的描述顯而 易見，構(gòu)成存儲(chǔ)單元矩陣的行數(shù)或者設(shè)置在存儲(chǔ)單元矩陣的每列上的存儲(chǔ)單元MC的數(shù)目 為(N+1)。(N+1)個(gè)WL驅(qū)動(dòng)單元4A的每個(gè)由圖6的電路圖所示的X選擇器20所選擇(或 激活)的X選擇信號(hào)X_SEL來驅(qū)動(dòng)以進(jìn)行操作。在圖8的電路圖所示的配置的情況中，兩
16個(gè)WL驅(qū)動(dòng)單元4A分別由X選擇信號(hào)X_SELO和X_SEL1驅(qū)動(dòng)以進(jìn)行操作。由X選擇信號(hào)X_ SELO或X_SEL1驅(qū)動(dòng)的WL驅(qū)動(dòng)單元4A分別激活字線WL<0>或WL<1>。如圖8的電路圖所示，每個(gè)WL驅(qū)動(dòng)單元4A被配置為采用NAND (與門)電路和反相器。在圖8的電路圖所示的配置的情況中，上面的WL驅(qū)動(dòng)單元4A被配置為采用NAND電 路NAND8和反相器INV16。NAND電路的輸入節(jié)點(diǎn)之一接收WL選擇使能信號(hào)WLEN，而NAND電路的另一輸入節(jié) 點(diǎn)接收由圖6的電路圖所示的X選擇器20所選擇(或激活)的X選擇信號(hào)X_SEL0或X_ SELl。在圖8的電路圖所示的配置中所包括的上面的WL驅(qū)動(dòng)單元4A的情況中，NAND電路 NAND8的另一輸入節(jié)點(diǎn)接收X選擇信號(hào)X_SEL0。NAND電路NAND8的輸出節(jié)點(diǎn)連接到反相器 INV16的輸入節(jié)點(diǎn)。反相器INV的輸出節(jié)點(diǎn)連接到字線WL<0>或WL<1>。在圖8的電路圖 所示的配置中所包括的上面的WL驅(qū)動(dòng)單元4A的情況中，反相器INV16的輸出節(jié)點(diǎn)連接到 字線WL<0>。由反相器INV輸出的信號(hào)使得連接到該反相器INV的字線WL進(jìn)入激活或去激 活狀態(tài)。圖9是示出CSW驅(qū)動(dòng)器6的兩個(gè)相鄰CSW驅(qū)動(dòng)單元6A的電路圖。如圖9的電路圖所示，每個(gè)CSW驅(qū)動(dòng)單元6A被配置為采用NAND (與門)電路和反 相器。在圖9的電路圖所示的配置的情況中，上面的CSW驅(qū)動(dòng)單元6A被配置為采用NAND 電路NAND12和反相器INV21。NAND電路NAND12的輸出節(jié)點(diǎn)連接到反相器INV21的輸入節(jié)
點(diǎn)οNAND電路的輸入節(jié)點(diǎn)之一接收BLI選擇使能信號(hào)BLIE，而NAND電路的另一輸入 節(jié)點(diǎn)接收由圖7的電路圖所示的Y選擇器30所選擇(或激活)的Y選擇信號(hào)Y_SEL0或Y_ SEL1。在圖9的電路圖所示的配置中所包括的上面的CSW驅(qū)動(dòng)單元6A的情況中，NAND電 路NAND12的另一輸入節(jié)點(diǎn)接收Y選擇信號(hào)Y_SEL0。如果BLI使能信號(hào)BLIE和Y選擇信號(hào) Y.SEL0或Y_SEL1都被設(shè)為表示活動(dòng)狀態(tài)的高電平，則由NAND電路NAND輸出的信號(hào)為低 電平。因此，在本實(shí)施例中，將BL隔離信號(hào)BLI<0>或BLK1>設(shè)為表示活動(dòng)狀態(tài)的高電平。 在圖9的電路圖所示的配置中所包括的上面的CSW驅(qū)動(dòng)單元6A的情況中，如果BLI使能信 號(hào)BLIE和Y選擇信號(hào)Y_SEL0都被設(shè)為表示活動(dòng)狀態(tài)的高電平，則由NAND電路NAND12輸 出的信號(hào)為低電平。因此，在本實(shí)施例中，將BL隔離信號(hào)BLI<0>設(shè)為表示活動(dòng)狀態(tài)的高電 平。在圖9的電路圖所示的配置中所包括的下面的CSW驅(qū)動(dòng)單元6A以與上面的CSW 驅(qū)動(dòng)單元6A相同的方式工作。BL隔離信號(hào)BLI<0>或BLK1>等在圖5的框圖中由標(biāo)號(hào)BLI<0>至BLI<M>表示并 且被提供給BLI開關(guān)5所采用的BLI開關(guān)元件。更具體地，BL隔離信號(hào)BLI<0>或BLK1> 等的每個(gè)被提供給BLI開關(guān)5所采用的NMOS晶體管的柵極。圖5的框圖所示的控制電路11生成用于圖8的電路圖所示的WL驅(qū)動(dòng)器4的WL選 擇使能信號(hào)WLEN以及用于圖9的電路圖所示的CSW驅(qū)動(dòng)器6的BLI使能信號(hào)BLIE，將WL 選擇使能信號(hào)WLEN和BLI使能信號(hào)BLIE分別提供給WL驅(qū)動(dòng)器4和CSW驅(qū)動(dòng)器6。控制電路11基于提供給控制電路11的輸入寫使能信號(hào)WRT、輸入擦除使能信號(hào) ERS和數(shù)據(jù)讀取信號(hào)RD進(jìn)行操作，除了生成如前所述的WL選擇使能信號(hào)WLEN和BLI使能 信號(hào)BLIE之外，還生成多種控制信號(hào)。如前所述，除WL選擇使能信號(hào)WLEN和BLI使能信號(hào)BLIE以外的控制信號(hào)包括BL驅(qū)動(dòng)信號(hào)BLDRV、寫使能信號(hào)WRTE、擦除使能信號(hào)ERSE、用 于控制靈敏放大器7的SA使能信號(hào)SAE、提供給邏輯塊16的禁止控制信號(hào)、預(yù)充電信號(hào)PRE 以及選擇信號(hào)SEL1至SEL4。為了更好地理解該說明，建議讀者參考圖5的框圖。讀系統(tǒng)電路的細(xì)節(jié)圖10是示出根據(jù)第一實(shí)施例連接到可變電阻存儲(chǔ)器器件所采用的存儲(chǔ)單元MC的 讀系統(tǒng)電路的主要細(xì)節(jié)的電路圖。如前所述，根據(jù)本實(shí)施例的可變電阻存儲(chǔ)器器件采用了存儲(chǔ)器陣列1和存儲(chǔ)器陣 列1的外圍電路。存儲(chǔ)器陣列1被創(chuàng)建作為圖1A至圖3B的示圖所示的存儲(chǔ)單元MC的矩 陣。外圍電路用作驅(qū)動(dòng)存儲(chǔ)器陣列1的驅(qū)動(dòng)電路。為了簡(jiǎn)化附圖，圖10的電路圖僅示出了 用于一個(gè)存儲(chǔ)單元列的讀控制電路，一個(gè)存儲(chǔ)單元列僅包括存儲(chǔ)單元MC中連接到位線BL 的一個(gè)存儲(chǔ)單元MC。然而，實(shí)際上，根據(jù)本實(shí)施例的可變電阻存儲(chǔ)器器件具有多個(gè)存儲(chǔ)單元 列并且每列包括連接到由存儲(chǔ)單元MC共享的共同位線BL的多個(gè)存儲(chǔ)單元MC。在下面的描 述中，存儲(chǔ)單元列也簡(jiǎn)稱為存儲(chǔ)列。讀系統(tǒng)電路包括在連接到一條位線BL的存儲(chǔ)單元上執(zhí)行的直接核實(shí)操作中使用 的前述外圍電路。在圖10的電路圖所示的典型讀系統(tǒng)電路中，外圍電路包括靈敏放大器7、 寫/擦除驅(qū)動(dòng)器10和基準(zhǔn)電壓生成/控制電路14。在圖10的電路圖中，將用作在操作電 壓生成/控制電路15中所采用的部件的寫/擦除驅(qū)動(dòng)器10稱為BL驅(qū)動(dòng)器?？梢詾閳D5的框圖所示的每個(gè)存儲(chǔ)器陣列1提供靈敏放大器7、寫/擦除驅(qū)動(dòng)器 10和基準(zhǔn)電壓生成/控制電路14。作為替代，還可以為預(yù)定的多個(gè)前述存儲(chǔ)列的每個(gè)存儲(chǔ) 列或者每個(gè)存儲(chǔ)器子陣列提供靈敏放大器7、寫/擦除驅(qū)動(dòng)器10和基準(zhǔn)電壓生成/控制電 路14?；鶞?zhǔn)電壓生成/控制電路14是用于生成將由靈敏放大器7進(jìn)行比較的基準(zhǔn)電壓 的電路。靈敏放大器7和寫/擦除驅(qū)動(dòng)器10連接到靈敏放大器位線SABL，靈敏放大器位線 SABL通過圖5的框圖所示的BLI開關(guān)5鏈接到位線BL。如圖10的電路圖中詳細(xì)示出的， 靈敏放大器位線SABL通過BLI晶體管5T鏈接到位線BL，BLI晶體管5T用作圖5的框圖所 示的BLI開關(guān)5所采用的BLI開關(guān)元件之一。靈敏放大器7是一種具有用“ + ”號(hào)表示的感測(cè)節(jié)點(diǎn)和用“_”表示的基準(zhǔn)節(jié)點(diǎn)的放 大器。在由控制電路11所生成的SA使能信號(hào)SAE設(shè)置的使能狀態(tài)中，靈敏放大器7取用由 基準(zhǔn)電壓生成/控制電路14提供給基準(zhǔn)節(jié)點(diǎn)“_”的基準(zhǔn)電壓VREF作為比較基準(zhǔn)，并且放 大出現(xiàn)在感測(cè)節(jié)點(diǎn)“ + ”上的BL電壓。BL電壓是從位線BL通過BLI開關(guān)5和靈敏放大器位 線SABL提供給感測(cè)節(jié)點(diǎn)“ + ”的電壓。具體地，在使能狀態(tài)中，靈敏放大器7檢測(cè)提供給基 準(zhǔn)節(jié)點(diǎn)“_”的基準(zhǔn)電壓VREF與出現(xiàn)在感測(cè)節(jié)點(diǎn)“ + ”上的BL電壓之間的大小關(guān)系。然后， 通過使基準(zhǔn)電壓VREF與BL電壓之間的大小關(guān)系保持不變，靈敏放大器7將基準(zhǔn)電壓VREF 與BL電壓之間的差值放大為具有與電源生成的電壓的電平相等的大小的電壓。靈敏放大 器7將經(jīng)放大的電壓輸出給I/O緩沖器9。將由靈敏放大器7輸出的經(jīng)放大的電壓稱為SA 輸出信號(hào)SA0UT。也稱為BL驅(qū)動(dòng)器的寫/擦除驅(qū)動(dòng)器10被配置為采用反相器INV17和傳輸門電路 TG1。傳輸門電路TG1連接在寫/擦除驅(qū)動(dòng)器10的輸入節(jié)點(diǎn)與靈敏放大器位線SABL之間。 寫/擦除驅(qū)動(dòng)器10的輸入節(jié)點(diǎn)是用于從圖5的框圖所示的操作電壓生成/控制電路15接收擦除BL電壓VE和寫B(tài)L電壓VW的節(jié)點(diǎn)。反相器INV17連接在形成了傳輸門電路TG1的 NM0S晶體管和PM0S晶體管的柵極之間。到反相器INV17的輸入是由同樣由圖5的框圖所 示的控制電路11生成的BL驅(qū)動(dòng)信號(hào)BLDRV。圖10的電路圖所示的典型讀系統(tǒng)電路中采用的基準(zhǔn)電壓生成/控制電路14包括 兩個(gè)電壓生成部件14E和14W，其每個(gè)包括用于通過基于電阻來分割輸入電壓從而生成輸 出電壓的電位計(jì)(potentiometer)。擦除基準(zhǔn)電壓生成部件14E和寫基準(zhǔn)電壓生成部件14W 分別被提供用于數(shù)據(jù)擦除操作和數(shù)據(jù)寫操作。基準(zhǔn)電壓生成/控制電路14還具有擦除晶 體管Te和負(fù)反饋放大器NFA。由擦除使能信號(hào)ERSE控制的擦除晶體管Te是用作如下開 關(guān)的晶體管，該開關(guān)將由擦除基準(zhǔn)電壓生成部件14E生成的輸出電壓傳遞到負(fù)反饋放大器 NFA,以用于穩(wěn)定用作基準(zhǔn)電壓VREF的輸出電壓。同樣，基準(zhǔn)電壓生成/控制電路14還具 有寫晶體管Tw并且與擦除晶體管Te共享負(fù)反饋放大器NFA。由寫使能信號(hào)WRTE控制的寫 晶體管Tw是用作如下開關(guān)的晶體管，該開關(guān)將由寫基準(zhǔn)電壓生成部件14W生成的輸出電壓 傳遞到負(fù)反饋放大器NFA以用于穩(wěn)定輸出電壓。擦除基準(zhǔn)電壓生成部件14E中采用的電位計(jì)具有電阻器串RS，該電阻器串RS通常 包括彼此串聯(lián)連接的五個(gè)單位電阻器UR。將任意兩個(gè)相鄰單位電阻器UR之間的連接點(diǎn)稱 為電阻器間抽頭(tap)或電阻器間節(jié)點(diǎn)。在具有這種配置的電位計(jì)的情況中，擦除基準(zhǔn)電 壓生成部件14E還包括各自連接到四個(gè)電阻器間抽頭之一的四個(gè)選擇晶體管ST1至ST4。四 個(gè)選擇晶體管ST1至ST4分別由分壓選擇信號(hào)SEL1至SEL4控制。選擇信號(hào)SEL1至SEL4 由如前所述的圖5的框圖所示的控制電路11生成。四個(gè)選擇晶體管ST1至ST4和擦除晶體管Te是由本發(fā)明實(shí)施例所提供的分壓選 擇電路的典型實(shí)現(xiàn)方式。擦除基準(zhǔn)電壓生成部件14E中采用的電阻器串RS的兩端中的特定一端接收由圖 5的框圖所示的操作電壓生成/控制電路15生成的PL電壓VPLATE。擦除基準(zhǔn)電壓生成部 件14E中采用的電阻器串RS的兩端中的另一端接收也由操作電壓生成/控制電路15生成 的擦除BL電壓VE。作為劃分PL電壓VPLATE與擦除BL電壓VE之間的差值的結(jié)果，分壓出 現(xiàn)在電阻器串RS的每個(gè)電阻器間抽頭處。另一方面，寫基準(zhǔn)電壓生成部件14W中采用的電阻器串RS的兩端中的特定一端接 收由圖5的框圖所示的操作電壓生成/控制電路15生成的寫B(tài)L電壓VW。寫基準(zhǔn)電壓生成 部件14W中采用的電阻器串RS的兩端中的另一端接收也由操作電壓生成/控制電路15生 成的PL電壓VPLATE。作為劃分BL電壓VW和PL電壓VPLATE之間的差值的結(jié)果，分壓出現(xiàn) 在電阻器串RS的每個(gè)電阻器間抽頭處。圖5的框圖所示的控制電路11激活擦除使能信號(hào)ERSE以使擦除晶體管Te進(jìn)入 導(dǎo)通狀態(tài)。通過使擦除晶體管Te進(jìn)入導(dǎo)通狀態(tài)，擦除晶體管Te根據(jù)分壓選擇信號(hào)SEL1至 SEL4，將由擦除基準(zhǔn)電壓生成部件14E的四個(gè)選擇晶體管ST1至ST4之一從電阻器串RS輸 出的分壓傳遞到負(fù)反饋放大器NFA。同樣，圖5的框圖所示的控制電路11激活寫使能信號(hào)WRTE以使寫晶體管Tw進(jìn)入 導(dǎo)通狀態(tài)。通過使寫晶體管Tw進(jìn)入導(dǎo)通狀態(tài)，寫晶體管Tw根據(jù)分壓選擇信號(hào)SEL1至SEL4， 將由寫基準(zhǔn)電壓生成部件14W的四個(gè)選擇晶體管ST1至ST4之一從電阻器串RS輸出的分 壓傳遞到負(fù)反饋放大器NFA。
由擦除晶體管Te或?qū)懢w管Tw傳遞的分壓被提供給負(fù)反饋放大器NFA的非反向 輸入節(jié)點(diǎn)“ + ”。負(fù)反饋放大器NFA的反向輸入節(jié)點(diǎn)“_”被連線到負(fù)反饋放大器NFA的輸出 節(jié)點(diǎn)。由負(fù)反饋放大器NFA輸出的信號(hào)是提供給靈敏放大器7的基準(zhǔn)節(jié)點(diǎn)“_”的基準(zhǔn)電 壓 VREF。如上所述，包括用作電位計(jì)(用于劃分擦除BL電壓VE或?qū)態(tài)L電壓VW)的單位電 阻器UR的串聯(lián)電路的基準(zhǔn)電壓生成/控制電路14以PL電壓VPLATE為基準(zhǔn)電壓來生成分 壓。隨著擦除BL電壓VE或?qū)態(tài)L電壓VW的變化而改變的分壓隨后從選擇晶體管ST1至ST4 中的所選擇的一個(gè)輸出。然后，在基準(zhǔn)電壓生成/控制電路14中，由選擇晶體管ST1至ST4 中的所選擇的一個(gè)輸出的分壓被提供給負(fù)反饋放大器NFA，以用于穩(wěn)定該分壓并且最后將 穩(wěn)定后的電壓輸出到靈敏放大器7的基準(zhǔn)節(jié)點(diǎn)“_”用作基準(zhǔn)電壓VREF。結(jié)果，對(duì)于數(shù)據(jù)擦除操作，由基準(zhǔn)電壓生成/控制電路14生成的基準(zhǔn)電壓VREF和 PL電壓VPLATE之間的大小關(guān)系與擦除BL電壓VE和PL電壓VPLATE之間的大小關(guān)系相同。 另一方面，對(duì)于數(shù)據(jù)寫操作，基準(zhǔn)電壓VREF和PL電壓VPLATE之間的大小關(guān)系與寫B(tài)L電壓 VW和PL電壓VPLATE之間的大小關(guān)系相同。另外，基準(zhǔn)電壓VREF相對(duì)于PL電壓VPLATE的 大小也根據(jù)擦除BL電壓VE或?qū)態(tài)L電壓VW相對(duì)于PL電壓VPLATE的大小而改變。注意，在后面將描述的對(duì)本實(shí)施例的典型修改版本中，取代改變由寫/擦除驅(qū)動(dòng) 器10生成的BL電壓的是，PL電壓VPLATE被改變同時(shí)使BL電壓保持在恒定電平。為了生 成可變PL電壓VPLATE，需要將圖5的框圖所示的板驅(qū)動(dòng)器12設(shè)計(jì)為與圖10的電路圖所示 的寫/擦除驅(qū)動(dòng)器10的配置幾乎等同的配置。即，本實(shí)施例的典型修改版本中采用的板驅(qū) 動(dòng)器12在數(shù)據(jù)擦除操作中將擦除BL電壓VE或者在數(shù)據(jù)寫操作中將寫B(tài)L電壓VW提供給板 線PL。在本實(shí)施例的典型修改版本的情況中，位線BL上出現(xiàn)的電勢(shì)被保持為恒定電平，或 者作為替代，使得位線BL上出現(xiàn)的電勢(shì)基于提供給板線PL的擦除BL電壓VE和寫B(tài)L電壓 VW之間的電勢(shì)差而改變，以生成具有所希望脈沖高度的擦除脈沖以及同樣具有所希望脈沖 高度的寫脈沖。在本實(shí)施例的典型修改版本的情況中，由基準(zhǔn)電壓生成/控制電路14生成的基 準(zhǔn)電壓VREF和施加到BL線的恒定電壓之間的大小關(guān)系與施加到板線PL的可變PL電壓 VPLATE和該恒定電壓之間的大小關(guān)系相同。另外，以該恒定電壓作為基準(zhǔn)，基準(zhǔn)電壓VREF 的大小還根據(jù)可變PL電壓VPLATE的大小而改變。如上所述，對(duì)于本實(shí)施例，可變PL電壓 VPLATE在數(shù)據(jù)擦除操作中等于擦除BL電壓VE(或者在數(shù)據(jù)寫操作中等于寫B(tài)L電壓VW)。在圖10的電路圖所示的讀控制電路的典型配置中，圖5的框圖所示的操作電壓生 成/控制電路15通過寫/擦除驅(qū)動(dòng)器10將可變擦除BL電壓VE或可變寫B(tài)L電壓VW提供 給位線BL。在此情況中，操作電壓生成/控制電路15將通常固定的PL電壓VPLATE提供給 基準(zhǔn)電壓生成/控制電路14和板驅(qū)動(dòng)器12。注意，如圖10的電路圖所示，預(yù)充電晶體管18被設(shè)置在位線BL與板線PL之間， 以用作通過將由圖5的框圖所示的控制電路11生成的預(yù)充電信號(hào)PRE設(shè)為活動(dòng)狀態(tài)而使 其進(jìn)入導(dǎo)通狀態(tài)的晶體管。在本實(shí)施例中，如上所述，出現(xiàn)在板線PL上的PL電壓VPLATE被控制為在數(shù)據(jù)寫 操作、數(shù)據(jù)擦除操作和直接核實(shí)操作期間維持在固定電平。然而，在非操作時(shí)間時(shí)，PL電壓VPLATE被設(shè)為高電平，以便通過預(yù)充電晶體管18對(duì)位線BL進(jìn)行預(yù)充電。然而，注意，例如 可以通過提供單獨(dú)的預(yù)充電線來以多種方式修改用于對(duì)位線BL進(jìn)行預(yù)充電的機(jī)制。直接核實(shí)擦除序列直接核實(shí)擦除序列是數(shù)據(jù)擦除操作和其每個(gè)在緊隨施加了用于執(zhí)行數(shù)據(jù)擦除操 作之一的擦除脈沖之后執(zhí)行的直接核實(shí)擦除操作的序列。圖11A至11F是示出分別表示根 據(jù)第一實(shí)施例執(zhí)行的兩個(gè)連續(xù)的直接核實(shí)擦除操作中的線上的被控制電壓或電壓改變的 時(shí)序圖的多個(gè)波形的時(shí)序圖。圖12是示出通過在根據(jù)圖11A至111所示的時(shí)序圖執(zhí)行的 控制下，連續(xù)地執(zhí)行三次直接核實(shí)擦除操作而執(zhí)行的數(shù)據(jù)寫操作的概念的說明圖。將在后 面更詳細(xì)地描述圖12的概念圖。更具體地，圖11A是示出PL電壓VPLATE的時(shí)序圖的波形圖。圖11B是示出預(yù)充 電信號(hào)PRE的時(shí)序圖的波形圖。圖11C是示出擦除使能信號(hào)ERSE的時(shí)序圖的波形圖。圖 11D是示出寫使能信號(hào)WRSE的時(shí)序圖的波形圖。圖11E1是示出分壓選擇信號(hào)SEL1的時(shí)序 圖的波形圖。圖11E2是示出分壓選擇信號(hào)SEL2的時(shí)序圖的波形圖。圖11E3是示出分壓 選擇信號(hào)SEL3的時(shí)序圖的波形圖。圖11E4是示出分壓選擇信號(hào)SEL4的時(shí)序圖的波形圖。 圖11F是示出出現(xiàn)在字線WL上的WL電勢(shì)的時(shí)序圖的波形圖。圖11G是示出BL隔離信號(hào) BLI的時(shí)序圖的波形圖。圖11H是示出BL驅(qū)動(dòng)信號(hào)BLDRV的時(shí)序圖的波形圖。圖111是示 出出現(xiàn)在位線BL和靈敏放大器位線SABL上的BL電勢(shì)的時(shí)序圖、擦除BL電壓VE的時(shí)序圖 以及基準(zhǔn)電壓VREF的時(shí)序圖的波形圖。注意，通過疊加在BL電勢(shì)的改變上，圖111的波形圖還示出了由圖5的框圖所示 的操作電壓生成/控制電路15生成并控制的擦除BL電壓VE的變化，以及由圖10的電路 圖所示的基準(zhǔn)電壓生成/控制部件14 (包括基于電阻器的電位計(jì))生成并控制的基準(zhǔn)電壓 VREF根據(jù)擦除BL電壓VE的變化進(jìn)行的改變。圖11A至111是用于典型數(shù)據(jù)擦除操作的時(shí)序圖，包括跟隨有第二直接核實(shí)擦除 操作的不成功(on-go)第一直接核實(shí)擦除操作，第二直接核實(shí)擦除操作滿足借助于增加在 第二直接核實(shí)擦除操作之前施加的擦除BL電壓VE的步增處理的成功標(biāo)準(zhǔn)。不成功直接核 實(shí)擦除操作是產(chǎn)生指示在緊鄰直接核實(shí)操作之前的數(shù)據(jù)更新操作不成功的結(jié)果的直接核 實(shí)操作。另外，在圖11A至111的時(shí)序圖所示的典型數(shù)據(jù)擦除操作中，從四個(gè)分壓選擇信號(hào) SEL1至SEL4中選擇分壓選擇信號(hào)SEL2。然而，注意，還可以從四個(gè)分壓選擇信號(hào)SEL1至 SEL4中選擇除分壓選擇信號(hào)SEL2以外的分壓選擇信號(hào)。在時(shí)刻TO之前的待機(jī)狀態(tài)中，如圖11A、11B和11G的波形圖分別所示的，PL電壓 VPLATE、預(yù)充電信號(hào)PRE和BL隔離信號(hào)BLI的每個(gè)被維持在H(高)電平。通過將預(yù)充電 信號(hào)PRE設(shè)為H電平，使得預(yù)充電晶體管18維持導(dǎo)通狀態(tài)，并且將BL隔離信號(hào)BLI設(shè)為H 電平，使得BLI晶體管5T維持導(dǎo)通狀態(tài)。通過將預(yù)充電晶體管18設(shè)為導(dǎo)通狀態(tài)，被設(shè)為H 電平的PL電壓VPLATE對(duì)位線BL進(jìn)行預(yù)充電。通過將BLI晶體管5T設(shè)為導(dǎo)通狀態(tài)，位線 BL被連接到靈敏放大器位線SABL。因此，與位線BL —樣，靈敏放大器位線SABL也由設(shè)置 在H電平的PL電壓VPLATE進(jìn)行預(yù)充電。在如圖11A的波形圖所示的PL電壓VPLATE從H電平變?yōu)長(zhǎng) (低)電平而如圖11C 的波形圖所示的擦除使能信號(hào)ERSE從L電平變?yōu)镠電平時(shí)的時(shí)刻TO處，開始數(shù)據(jù)擦除操 作。當(dāng)PL電壓VPLATE從H電平變?yōu)長(zhǎng)電平時(shí)，出現(xiàn)在位線BL和靈敏放大器位線SABL上的BL電勢(shì)也從H電平變?yōu)長(zhǎng)電平，如圖111的波形圖所示。同時(shí)，S卩，在時(shí)刻TO處，如圖11E2的波形圖所示的分壓選擇信號(hào)SEL2從L電平變 為H電平以便使圖10的電路圖所示的選擇晶體管ST2進(jìn)入導(dǎo)通狀態(tài)，而如圖11C的波形圖 所示的擦除使能信號(hào)ERSE從L電平變?yōu)镠電平以便使圖10的電路圖所示的擦除晶體管 Te進(jìn)入導(dǎo)通狀態(tài)。通過使選擇晶體管ST2和擦除晶體管Te的每個(gè)進(jìn)入導(dǎo)通狀態(tài)，基準(zhǔn)電 壓VREF被設(shè)為所希望的分壓電平，在此情況中等于{VE+(VPLATE-VE)*(3/5)}。此時(shí)，對(duì)于 未在圖11A至111的時(shí)序圖中具體示出的未被選擇的位線BL，使BL隔離信號(hào)BLI維持在L 電平。因此，未被選擇的靈敏放大器位線SABL被從此后將執(zhí)行的數(shù)據(jù)擦除操作的對(duì)象中排 除。然而，由于圖11G是示出所選位線BL的BL隔離信號(hào)BLI的波形的示圖，因此，該BL隔 離信號(hào)BLI此后按現(xiàn)狀維持在H電平。然后，在時(shí)刻T1，如圖11B的波形圖所示的預(yù)充電信號(hào)PRE從H電平變?yōu)長(zhǎng)電平， 以便使圖10的電路圖所示的預(yù)充電晶體管18進(jìn)入截止?fàn)顟B(tài)。通過使預(yù)充電晶體管18進(jìn) 入截止?fàn)顟B(tài)，位線BL和板線PL之間的預(yù)充電路徑被切斷，以使得位線BL和板線PL彼此斷 開連接。然后，在時(shí)刻T2，如圖11F的波形圖所示，出現(xiàn)在字線WL上的電勢(shì)從L電平變?yōu)镠 電平，以便使存取晶體管AT進(jìn)入導(dǎo)通狀態(tài)。通過使存取晶體管AT進(jìn)入導(dǎo)通狀態(tài)，在位線BL 和板線PL之間創(chuàng)建了存儲(chǔ)單元MC的電流路徑來取代預(yù)充電路徑。電流路徑通過存取晶體 管AT和在存儲(chǔ)單元MC中采用的可變電阻單元電阻器Rcell來將位線BL和板線PL彼此相 連。然后，在時(shí)刻T3和T4之間的時(shí)段期間，如圖11H的波形圖所示，控制電路11使BL 驅(qū)動(dòng)信號(hào)BLDRV維持H電平以便將正脈沖施加到圖10的電路圖所示的寫/擦除驅(qū)動(dòng)器10。 該正脈沖使得寫/擦除驅(qū)動(dòng)器10保持在導(dǎo)通狀態(tài)。通過處于導(dǎo)通狀態(tài)的寫/擦除驅(qū)動(dòng)器 10，由圖5的框圖所示的操作電壓生成/控制電路15生成的擦除BL電壓VE通過該寫/擦 除驅(qū)動(dòng)器10被傳遞到靈敏放大器位線SABL。結(jié)果，在時(shí)刻T3和T4之間的時(shí)段期間，使得 靈敏放大器位線SABL，并且由此使得位線BL保持在擦除BL電壓VE的電平，如圖111的波 形圖所示。通過經(jīng)由寫/擦除驅(qū)動(dòng)器10將擦除BL電壓VE傳遞到靈敏放大器位線SABL，擦除 脈沖被施加到存儲(chǔ)單元MC。擦除脈沖的大小等于PL電壓VPLATE與擦除BL電壓VE之間的 電勢(shì)差。擦除脈沖僅在時(shí)刻T3和T4之間的短時(shí)段期間被施加到存儲(chǔ)單元MC。結(jié)果，如圖 3B的示圖所示，擦除電流Ie流經(jīng)存儲(chǔ)單元MC，并且增大了存儲(chǔ)單元MC的可變電阻單元電 阻器Rcell的電阻。在時(shí)刻T4處，BL驅(qū)動(dòng)信號(hào)BLDRV的正脈沖被終止，以使得寫/擦除驅(qū)動(dòng)器10停止 將擦除BL電壓VE施加到靈敏放大器位線SABL的驅(qū)動(dòng)操作。當(dāng)寫/擦除驅(qū)動(dòng)器10停止了 將擦除BL電壓VE施加到靈敏放大器位線SABL的驅(qū)動(dòng)操作時(shí)，使得靈敏放大器位線SABL， 并且由此使得位線BL進(jìn)入浮置狀態(tài)。即，當(dāng)寫/擦除驅(qū)動(dòng)器10停止了將擦除BL電壓VE施 加到靈敏放大器位線SABL的驅(qū)動(dòng)操作時(shí)，存儲(chǔ)單元MC進(jìn)行從驅(qū)動(dòng)狀態(tài)到放電狀態(tài)的轉(zhuǎn)變， 該驅(qū)動(dòng)狀態(tài)強(qiáng)制地將擦除BL電壓VE提供給靈敏放大器位線SABL，該放電狀態(tài)允許位線BL 將余留在位線BL上的殘余電荷通過存儲(chǔ)單元MC自放電(self-discharge)到板線PL。前 面所述的直接核實(shí)操作是感測(cè)(或讀取)操作，其被執(zhí)行以判斷存儲(chǔ)單元MC中所采用的可 變電阻單元電阻器Rcell的電阻是否已被充分地增大，即從存儲(chǔ)單元MC擦除數(shù)據(jù)的嘗試是否充足。這種嘗試的充足性取決于緊隨將擦除脈沖施加到存儲(chǔ)單元MC之后有多少余留在 位線BL上的殘余電荷通過存儲(chǔ)單元MC被放電到板線PL，即，出現(xiàn)在靈敏放大器位線SABL 上的電勢(shì)被降低了多少。直接核實(shí)擦除操作在時(shí)刻T4開始并在時(shí)刻T5終止。在直接核實(shí)擦除操作中，余 留在位線BL上的殘余電荷通過存儲(chǔ)單元MC被放電到板線PL。因此，出現(xiàn)在位線BL(并且 由此，出現(xiàn)在靈敏放大器位線SABL)上的電勢(shì)開始降低，如圖111的波形圖所示。在略微超 前時(shí)刻T5的時(shí)間處，即，在放電處理將位線BL上余留的殘余電荷通過存儲(chǔ)單元MC放電到 板線PL達(dá)預(yù)先確定的時(shí)間段之后，未在圖11A至111的時(shí)序圖中具體示出的SA使能信號(hào) SAE進(jìn)入活動(dòng)狀態(tài)。通過使SA使能信號(hào)SAE進(jìn)入活動(dòng)狀態(tài)，靈敏放大器7在所謂的放大操 作中通過以基準(zhǔn)電壓VREF的電勢(shì)為基準(zhǔn)來放大出現(xiàn)在靈敏放大器位線SABL上的電勢(shì)。作 為放大操作的結(jié)果，靈敏放大器7生成SA輸出信號(hào)SA0UT，將SA輸出信號(hào)SA0UT輸出到諸 如內(nèi)部CPU (中央處理單元)之類的內(nèi)部接收者或者通過I/O緩沖器9輸出到諸如外部CPU 之類的外部接收者。在該第一直接核實(shí)擦除操作中，余留在位線BL上的殘余電荷通過存儲(chǔ)單元MC被 放電到板線PL，以使得在時(shí)刻T5之前SA使能信號(hào)SAE進(jìn)入活動(dòng)狀態(tài)時(shí)，出現(xiàn)在靈敏放大器 位線SABL上的電勢(shì)被減小到基準(zhǔn)電壓VREF以下。在此情況中，由靈敏放大器7生成的SA 輸出信號(hào)SA0UT指示出在第一直接核實(shí)擦除操作之前向存儲(chǔ)單元MC施加的第一擦除脈沖 未能從存儲(chǔ)單元MC擦除數(shù)據(jù)，S卩，增加用作存儲(chǔ)單元MC的數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電 阻器Rcell的電阻的操作還不充足。通過使來自靈敏放大器7的SA輸出信號(hào)SA0UT指示第一直接核實(shí)擦除操作是 不成功操作，操作電壓生成/控制電路15在時(shí)刻T5處開始增加擦除BL電壓VE的步增 (step-up)時(shí)段，以增大下次施加給存儲(chǔ)單元MC的擦除脈沖的大小。當(dāng)操作電壓生成/控 制電路15增加擦除BL電壓VE時(shí)，包括電勢(shì)計(jì)的基準(zhǔn)電壓生成/控制電路14也增大基準(zhǔn) 電壓VREF，這是因?yàn)殡妱?shì)計(jì)由如圖10的電路圖所示的擦除BL電壓VE與恒定的PL電壓 VPLATE之間的差值驅(qū)動(dòng)。結(jié)果，基準(zhǔn)電壓VREF自動(dòng)地跟隨擦除BL電壓VE，如圖111的波 形圖所示。步增時(shí)段在時(shí)刻T6終止。在約與時(shí)刻T6相同的時(shí)刻處，BL驅(qū)動(dòng)信號(hào)BLDRV的第 二正脈沖被施加到寫/擦除驅(qū)動(dòng)器10，如圖11H的波形圖所示。結(jié)果，除了大二擦除脈沖的 大小大于第一擦除脈沖的大小之外，按照與第一擦除脈沖在時(shí)刻T3和T4之間的短時(shí)段期 間被施加到存儲(chǔ)單元MC相同的方式，第二擦除脈沖在時(shí)刻T6和T7之間的短時(shí)段期間被施 加到存儲(chǔ)單元MC。然后，按照與在時(shí)刻T4開始并在時(shí)刻T5結(jié)束的第一直接核實(shí)擦除操作相同的方 式，第二直接核實(shí)擦除操作在時(shí)刻T7處開始并在時(shí)刻T8處終止。在時(shí)刻T7處，BL驅(qū)動(dòng)信 號(hào)BLDRV的第二正脈沖終止，以使得寫/擦除驅(qū)動(dòng)器10停止將擦除BL電壓VE提供給靈敏 放大器位線SABL的驅(qū)動(dòng)操作。因此，使得靈敏放大器位線SABL和位線BL進(jìn)入浮置狀態(tài)。 即，當(dāng)寫/擦除驅(qū)動(dòng)器10停止將擦除BL電壓VE提供給靈敏放大器位線SABL的驅(qū)動(dòng)操作 時(shí)，存儲(chǔ)單元MC從強(qiáng)制地將擦除BL電壓VE提供給靈敏放大器位線SABL的驅(qū)動(dòng)狀態(tài)轉(zhuǎn)變 到允許位線BL將余留在位線BL上的殘余電荷通過存儲(chǔ)單元MC自放電到板線PL的放電狀 態(tài)。
在略微超前時(shí)刻T8的時(shí)間處，即，在放電處理將位線BL上余留的殘余電荷通過存 儲(chǔ)單元MC放電到板線PL達(dá)預(yù)先確定的時(shí)間段之后，SA使能信號(hào)SAE進(jìn)入活動(dòng)狀態(tài)以使能 靈敏放大器7。在此第二直接核實(shí)擦除操作中，第二擦除脈沖的大小大于第一擦除脈沖的大 小。因此，位線BL上余留的殘余電荷通過存儲(chǔ)單元MC被放電到板線PL，以使得在時(shí)刻T8 之前SA使能信號(hào)SAE進(jìn)入活動(dòng)狀態(tài)時(shí)，出現(xiàn)在靈敏放大器位線SABL上的電勢(shì)被減小到仍 然在基準(zhǔn)電壓VREF以上的電勢(shì)。在此情況中，由靈敏放大器7生成的SA輸出信號(hào)SA0UT 指示出在第二直接核實(shí)擦除操作之前向存儲(chǔ)單元MC施加的第二擦除脈沖成功地從存儲(chǔ)單 元MC擦除了數(shù)據(jù)，S卩，到此為止在存儲(chǔ)單元MC上執(zhí)行的數(shù)據(jù)擦除操作已充足，滿足成功標(biāo) 準(zhǔn)。如上所述，靈敏放大器7輸出SA輸出信號(hào)SA0UT，用作去往諸如內(nèi)部CPU之類的 內(nèi)部接收者以及通過I/O緩沖器9去往諸如外部CPU之類的外部接收者的關(guān)于擦除脈沖的 信息。這種CPU告知操作電壓生成/控制電路15不要在時(shí)刻T8處開始增加擦除BL電壓 VE的步增時(shí)段。沒有在時(shí)刻T8處開始步增時(shí)段，如圖11B的波形圖所示，通過將預(yù)充電信 號(hào)PRE從L電平變?yōu)镠電平來初始化預(yù)充電信號(hào)PRE，而如圖11F的波形圖所示，出現(xiàn)在字 線WL上的電勢(shì)從H電平變?yōu)長(zhǎng)電平。然后，在時(shí)刻T9處，如圖11A的波形圖所示，PL電壓 VPLATE從L電平變?yōu)镠電平，如圖11C的波形圖所示，擦除使能信號(hào)ERSE從H電平變?yōu)長(zhǎng) 電平，并且如圖11E2所示，分壓選擇信號(hào)SEL2從H電平變?yōu)長(zhǎng)電平。由此，數(shù)據(jù)擦除操作 在時(shí)刻T9處終止。圖12是示出分別在如上面所說明的那樣執(zhí)行的三次連續(xù)的直接核實(shí)操作之后執(zhí) 行三次的數(shù)據(jù)更新操作的概念的說明圖。在圖12的概念圖中，基準(zhǔn)電壓VREF被增大以跟 隨未在圖中示出的擦除BL電壓VE的增加。如前所述，這是因?yàn)?，由于如圖10的電路圖所 示的電勢(shì)計(jì)由擦除BL電壓VE和恒定PL電壓VPLATE之差來驅(qū)動(dòng)，因此包括該電勢(shì)計(jì)的基 準(zhǔn)電壓生成/控制電路14增大了基準(zhǔn)電壓VREF。結(jié)果，基準(zhǔn)電壓VREF被控制為等于擦除 BL電壓VE和恒定PL電壓VPLATE之差的一部分。直接核實(shí)寫序列直接核實(shí)寫序列是數(shù)據(jù)寫操作和其每個(gè)在緊隨施加了用于執(zhí)行數(shù)據(jù)寫操作之一 的寫脈沖之后執(zhí)行的直接核實(shí)寫操作的序列。圖13A至13F是示出分別表示根據(jù)第一實(shí)施 例執(zhí)行的兩個(gè)連續(xù)的直接核實(shí)寫操作中的線上的被控制電壓或電壓改變的時(shí)序圖的多個(gè) 波形的時(shí)序圖。更具體地，除了圖13F的波形圖示出了寫B(tài)L電壓VW的時(shí)序圖而圖11F的波 形圖示出了擦除BL電壓VE的時(shí)序圖以夕卜，圖13A至13F分別對(duì)應(yīng)于圖11A至圖11F。除了 PL電壓VPLATE、擦除使能信號(hào)ERSE、寫使能信號(hào)WRTE、基準(zhǔn)電壓VREF和出現(xiàn)在位線BL(或 靈敏放大器位線SABL)上的電勢(shì)的波形以外，圖13A至131的時(shí)序圖基本上類似于圖11A 至111的時(shí)序圖。圖13A至131是用于典型數(shù)據(jù)寫操作的時(shí)序圖，包括跟隨有第二直接核實(shí)寫操作 的不成功的第一直接核實(shí)寫操作，第二直接核實(shí)寫操作滿足借助于增加在第二直接核實(shí)寫 操作之前施加的寫B(tài)L電壓VW的步減(st印-down)處理的成功標(biāo)準(zhǔn)。實(shí)際上，通過降低寫 BL電壓VW，增大了在圖13A至131的時(shí)序圖中稱為程序脈沖(program pulse)的寫脈沖的 大小。另外，在圖13A至131的時(shí)序圖所示的典型數(shù)據(jù)寫操作中，從四個(gè)分壓選擇信號(hào)SEL1 至SEL4中選擇分壓選擇信號(hào)SEL2。然而，注意，還可以從四個(gè)分壓選擇信號(hào)SEL1至SEL4中選擇除分壓選擇信號(hào)SEL2以外的分壓選擇信號(hào)。更具體地，圖13A至131的時(shí)序圖與圖11A至111的時(shí)序圖的不同之處在于在如 圖13A的波形圖所示，PL電壓VPLATE—直被維持在H電平。因此，如圖131的波形圖所示， 甚至在預(yù)充電操作之后開始了數(shù)據(jù)寫操作的時(shí)刻TO之后，出現(xiàn)在位線BL(并且由此出現(xiàn)在 靈敏放大器位線SABL)上的電勢(shì)也被維持在H電平預(yù)充電電勢(shì)。出現(xiàn)在位線BL(并且由此 出現(xiàn)在靈敏放大器位線SABL)上的電勢(shì)被維持在H電平預(yù)充電電勢(shì)直到時(shí)刻T3為止。另外，圖13A至131的時(shí)序圖與圖11A至111的時(shí)序圖的不同之處在于使圖13D 的波形圖所示的寫使能信號(hào)WRTE進(jìn)入活動(dòng)狀態(tài)，來替代激活圖13C的波形圖所示的擦除使 能信號(hào)ERSE。這些操作與圖11A至111的時(shí)序圖所示的操作相反。即，使得圖11C的波形 圖所示的擦除使能信號(hào)ERSE進(jìn)入活動(dòng)狀態(tài)，來取代激活前面所述的圖11D的波形圖所示的 寫使能信號(hào)WRTE。在時(shí)刻T0，寫使能信號(hào)WRTE從L電平變?yōu)镠電平。由于寫使能信號(hào)WRTE從L電 平變?yōu)镠電平，圖5的框圖所示的操作電壓生成/控制電路15將寫B(tài)L電壓VW提供給寫/ 擦除驅(qū)動(dòng)器10。寫B(tài)L電壓VW的電平小于PL電壓VPLATE的電平。另一方面，在圖10的電 路圖所示的基準(zhǔn)電壓生成/控制電路14中，寫晶體管Tw通過從L電平變?yōu)镠電平的寫使 能信號(hào)WRTE而進(jìn)入導(dǎo)通狀態(tài)，而擦除晶體管Te由于擦除使能信號(hào)ERSE保持在不活動(dòng)狀態(tài) 而維持截止?fàn)顟B(tài)。因此，在圖13A至131的時(shí)序圖所示的時(shí)刻TO處，基準(zhǔn)電壓生成/控制 電路14開始將分壓提供給靈敏放大器7以作為基準(zhǔn)電壓VREF的操作，該分壓是由寫基準(zhǔn) 電壓生成部件14W生成并且由通過分壓選擇信號(hào)SEL2而進(jìn)入導(dǎo)通狀態(tài)的選擇晶體管ST2 選擇的。在時(shí)刻T3處，如圖13H的波形圖所示的BL驅(qū)動(dòng)信號(hào)BLDRV的正脈沖被提供給寫/ 擦除驅(qū)動(dòng)器10，以驅(qū)動(dòng)寫/擦除驅(qū)動(dòng)器10將從操作電壓生成/控制電路15接收到的寫B(tài)L 電壓VW傳遞到靈敏放大器位線SABL。被傳遞到靈敏放大器位線SABL的寫B(tài)L電壓VW通過 已處于導(dǎo)通狀態(tài)的BLI晶體管5T被進(jìn)一步轉(zhuǎn)發(fā)到位線BL。因此，如圖131的波形圖所示， 出現(xiàn)在靈敏放大器位線SABL和位線BL上的電勢(shì)下降到具有比PL電壓VPLATE的電平低的 電平的寫B(tài)L電壓VW。結(jié)果，由于施加到存儲(chǔ)單元MC的寫脈沖具有與前面所述的在數(shù)據(jù)擦 除操作中使用的擦除脈沖相反的極性，因此，寫電流Iw按圖3A的示圖所示的方向流經(jīng)存儲(chǔ) 單元MC。因此，用作存儲(chǔ)單元MC的數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的電阻減 小。用作存儲(chǔ)單元MC的數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的電阻的減小取 決于在作為在時(shí)刻T4處開始的前述直接核實(shí)寫操作而執(zhí)行的感測(cè)(或讀取)操作中，出現(xiàn) 在靈敏放大器位線SABL和位線BL上的電勢(shì)下降了多少。更具體地，在第一直接核實(shí)寫操作中，出現(xiàn)在靈敏放大器位線SABL和位線BL上的 電勢(shì)不超過基準(zhǔn)電壓VREF。在此情況中，認(rèn)為用作存儲(chǔ)單元MC的數(shù)據(jù)存儲(chǔ)元件的可變電阻 單元電阻器Rcell的電阻的減小是不足以引起數(shù)據(jù)寫操作(其最后失敗)的減小。然后，通過執(zhí)行與前面所述的數(shù)據(jù)擦除操作相同的控制，作為在時(shí)刻T7處開始的 第二感測(cè)(或讀取)操作的第二直接核實(shí)寫操作被執(zhí)行。在第二直接核實(shí)寫操作中，出現(xiàn) 在靈敏放大器位線SABL和位線BL上的電勢(shì)在時(shí)刻T7和時(shí)刻T8之間的短時(shí)段內(nèi)超過了基 準(zhǔn)電壓VREF。在此情況中，認(rèn)為用作存儲(chǔ)單元MC的數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的電阻的減小是足以引起滿足成功標(biāo)準(zhǔn)的、成功的數(shù)據(jù)寫操作的減小。然后，在時(shí)刻 T9，數(shù)據(jù)寫操作終止。從圖13A至131的時(shí)序圖顯而易見，在上述直接核實(shí)寫序列中，BL電勢(shì)和基準(zhǔn)電 壓VREF之間的關(guān)系與前述直接核實(shí)擦除序列中的BL電勢(shì)和基準(zhǔn)電壓VREF之間的關(guān)系相 反。另外，同樣，顯然在直接核實(shí)寫序列的情況中，寫B(tài)L電壓VW在時(shí)刻T5和T6之間的步 減時(shí)段中被降低，并且基準(zhǔn)電壓VREF的大小被控制為跟隨寫B(tài)L電壓VW的改變。2.第二實(shí)施例IC芯片配置圖14是示出根據(jù)第二實(shí)施例的可變電阻存儲(chǔ)器器件的IC芯片配置的框圖。圖15是示出連接到在根據(jù)第二實(shí)施例的可變電阻存儲(chǔ)器器件中采用的存儲(chǔ)單元 MC以用作外圍電路的讀系統(tǒng)電路的主要細(xì)節(jié)的電路圖。下面的描述通過指出圖14和圖5的電路圖所示的框圖之間的差異以及圖15和圖 10的電路圖所示的電路圖之間的差異，僅說明第二和第一實(shí)施例之間的差異。下面的描述 既不說明圖14和圖5的電路圖所示的框圖共有的組件也不說明圖15和圖10的電路圖所 示的電路圖共有的組件。與圖5的框圖所示的可變電阻存儲(chǔ)器器件非常類似地，圖14的框圖所示的可變電 阻存儲(chǔ)器器件采用了存儲(chǔ)器陣列1和存儲(chǔ)器陣列1的外圍電路。同樣，與圖5的框圖所示 的可變電阻存儲(chǔ)器器件非常類似地，圖14的框圖所示的外圍電路包括X地址譯碼器2、預(yù)譯 碼器3、WL驅(qū)動(dòng)器4、BLI開關(guān)5和CSW驅(qū)動(dòng)器6。另外，與圖5的框圖所示的可變電阻存儲(chǔ) 器器件非常類似地，圖14的框圖所示的外圍電路還采用為每列設(shè)置的SA(靈敏放大器)7、 1/0(輸入/輸出)緩沖器9、寫/擦除驅(qū)動(dòng)器10、控制電路11、板驅(qū)動(dòng)器12，以及用作操作 電壓生成/控制電路15的VE、VW、VPLATE生成器。取代圖5的框圖所示的基準(zhǔn)電壓生成/控制電路14的是，圖14的框圖所示的可 變電阻存儲(chǔ)器器件還采用包括在驅(qū)動(dòng)/控制部件中的WL基準(zhǔn)電壓生成/控制電壓8A和WL 基準(zhǔn)電壓驅(qū)動(dòng)電路8B。在圖14的框圖中，WL基準(zhǔn)電壓生成/控制電壓8A被示為VWL_REF 生成器，而WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B被示為WL_ref驅(qū)動(dòng)器。另外，圖14的框圖所示的存儲(chǔ)器陣列1包括基準(zhǔn)電壓存儲(chǔ)單元RC、基準(zhǔn)電壓位線 RBL以及基準(zhǔn)電壓字線RWL?；鶞?zhǔn)電壓存儲(chǔ)單元RC采用基準(zhǔn)電壓晶體管RT和基準(zhǔn)電壓電 阻器R0。在基準(zhǔn)電壓存儲(chǔ)單元RC中采用的基準(zhǔn)電壓晶體管RT的源極(或漏極)連接到基 準(zhǔn)電壓位線RBL，而基準(zhǔn)電壓晶體管RT的漏極(或源極)通過基準(zhǔn)電壓電阻器R0連接到板 線PL?；鶞?zhǔn)電壓晶體管RT的柵極連接到基準(zhǔn)電壓字線RWL。與根據(jù)圖5的框圖所示的第一實(shí)施例的可變電阻存儲(chǔ)器器件中采用的基準(zhǔn)電壓 生成/控制電路14非常類似地，WL基準(zhǔn)電壓生成/控制電壓8A接收來自操作電壓生成/ 控制電路15的擦除BL電壓VE或?qū)態(tài)L電壓VW，并且還接收來自控制電路11的擦除使能信 號(hào)ERSE或?qū)懯鼓苄盘?hào)WRTE。WL基準(zhǔn)電壓生成/控制電壓8A將原始WL基準(zhǔn)電壓信號(hào)VWL_REF輸出給WL基準(zhǔn) 電壓驅(qū)動(dòng)電路8B。WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B利用該WL基準(zhǔn)電壓信號(hào)VWL_REF，生成將通過 基準(zhǔn)電壓字線RWL提供給基準(zhǔn)電壓存儲(chǔ)單元RC的基準(zhǔn)電壓晶體管RT的WL基準(zhǔn)電壓WL_ REF。在下面的描述中，也將WL基準(zhǔn)電壓WL_REF稱為RWL電壓，以便將該電壓與WL基準(zhǔn)電壓信號(hào)VWL_REF區(qū)分開來。在根據(jù)X譯碼器2所生成的選擇信號(hào)和/或控制電路11所生成的WL選擇使能信 號(hào)WLE的控制下，WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B被激活以通過基準(zhǔn)電壓字線RWL將WL基準(zhǔn)電壓 WL.REF提供給基準(zhǔn)電壓存儲(chǔ)單元RC的基準(zhǔn)電壓晶體管RT。如圖15的電路圖所示，WL基準(zhǔn)電壓生成/控制電壓8A采用了被設(shè)置用于數(shù)據(jù)擦 除操作的恒流源和基準(zhǔn)電壓元件RE，以及被設(shè)置用于數(shù)據(jù)寫操作的恒流源和基準(zhǔn)電壓元件 RE。在數(shù)據(jù)擦除操作中，由驅(qū)動(dòng)BL電壓VE所驅(qū)動(dòng)的恒流源生成的基準(zhǔn)電流IRef通過 基準(zhǔn)電壓元件RE流到擦除晶體管Te，該基準(zhǔn)電壓元件RE被設(shè)置用于數(shù)據(jù)擦除操作以作為 基準(zhǔn)電阻器。另一方面，在數(shù)據(jù)寫操作中，由寫B(tài)L電壓VW所驅(qū)動(dòng)的恒流源生成的基準(zhǔn)電流 IRef通過基準(zhǔn)電壓元件RE流到寫晶體管Tw，該基準(zhǔn)電壓元件RE被設(shè)置用于數(shù)據(jù)寫操作 以作為基準(zhǔn)電阻器?；鶞?zhǔn)電壓元件RE通常是其漏極和柵極彼此相連以作為二極管工作的 NM0S晶體管。在恒流源與用作二極管的基準(zhǔn)電壓元件RE之間的結(jié)點(diǎn)處，上面所述的WL基準(zhǔn)電 壓信號(hào)VWL_REF被生成，并且通過在數(shù)據(jù)擦除操作中通過擦除使能信號(hào)ERSE而進(jìn)入導(dǎo)通狀 態(tài)的擦除晶體管Te或者在數(shù)據(jù)寫操作中通過寫使能信號(hào)WRTE而進(jìn)入導(dǎo)通狀態(tài)的寫晶體管 Tw而被提供給負(fù)反饋放大器NFA的非反向輸入節(jié)點(diǎn)“ + ”。負(fù)反饋放大器NFA的反向輸入 節(jié)點(diǎn)“_”被連接到負(fù)反饋放大器NFA的輸出節(jié)點(diǎn)。在此配置中，負(fù)反饋放大器NFA用作在 將WL基準(zhǔn)電壓信號(hào)VWL_REF提供給WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B之前穩(wěn)定該WL基準(zhǔn)電壓信號(hào) VWL_REF的電路。如圖15的電路圖所示，WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B采用了反相器INV18、傳輸門電路 TG2和重置晶體管RST。反相器INV 18接收由圖14的框圖所示的X譯碼器2生成的選擇 信號(hào)或者由同樣如圖14的框圖所示的控制電路11生成的WL選擇使能信號(hào)WLE，并且使輸 入信號(hào)反向。然后，反相器INV18將經(jīng)反向的信號(hào)提供給在傳輸門電路TG2中采用的PM0S 晶體管的柵極。在傳輸門電路TG2中采用的NM0S晶體管的柵極被連線到反相器INV18的 輸入節(jié)點(diǎn)。傳輸門電路TG2被設(shè)置在負(fù)反饋放大器NFA的輸出節(jié)點(diǎn)與重置晶體管RST之間。 具體地，傳輸門電路TG2的輸入節(jié)點(diǎn)連接到負(fù)反饋放大器NFA的輸出節(jié)點(diǎn)，而傳輸門電路 TG2的輸出節(jié)點(diǎn)連接到重置晶體管RST的源極(或漏極)。重置晶體管RST的柵極被連線 到反相器INV18的輸出節(jié)點(diǎn)。在上述WL基準(zhǔn)電壓驅(qū)動(dòng)電路8B的配置中，當(dāng)傳輸門電路TG2進(jìn)入截止?fàn)顟B(tài)時(shí)，重 置晶體管RST進(jìn)入導(dǎo)通狀態(tài)。通過處于截止?fàn)顟B(tài)的傳輸門電路TG2使重置晶體管RST進(jìn)入 導(dǎo)通狀態(tài)，重置晶體管RST通過將基準(zhǔn)電壓字線RWL連接到地來重置WL基準(zhǔn)電壓驅(qū)動(dòng)電路 8B。注意，在根據(jù)圖15的框圖所示的第二實(shí)施例的可變電阻存儲(chǔ)器器件中，取代在根 據(jù)圖10的框圖所示的第一實(shí)施例的可變電阻存儲(chǔ)器器件中采用的寫/擦除驅(qū)動(dòng)器10的 是，BL驅(qū)動(dòng)器10A和新添加的基準(zhǔn)電壓BL驅(qū)動(dòng)器10B被采用。按照與在根據(jù)圖10的框圖 所示的第一實(shí)施例的可變電阻存儲(chǔ)器器件中采用的寫/擦除驅(qū)動(dòng)器10相同的方式，BL驅(qū) 動(dòng)器10A將擦除BL電壓VE或?qū)態(tài)L電壓VW施加到靈敏放大器位線SABL。另一方面，具有與BL驅(qū)動(dòng)器10A相同的配置的新添加的基準(zhǔn)電壓BL驅(qū)動(dòng)器10B將擦除BL電壓VE或?qū)態(tài)L 電壓VW施加到通過圖14的框圖所示的BLI開關(guān)5中采用的BLI晶體管5T連接到基準(zhǔn)電 壓位線BL_REF的基準(zhǔn)電壓靈敏放大器位線SABL_REF?；鶞?zhǔn)電壓靈敏放大器位線SABL_REF 和基準(zhǔn)電壓位線BL_REF專門被提供用于基準(zhǔn)電壓存儲(chǔ)單元RC?；鶞?zhǔn)電壓靈敏放大器位線 SABL_REF還連接到靈敏放大器7的基準(zhǔn)電壓節(jié)點(diǎn)，以用作運(yùn)送基準(zhǔn)電壓VREF的線路。在根據(jù)圖15的框圖所示的第二實(shí)施例的可變電阻存儲(chǔ)器器件的配置中，例如，基 準(zhǔn)電壓存儲(chǔ)單元RC可以被驅(qū)動(dòng)，以使得基準(zhǔn)電壓存儲(chǔ)單元RC在鏡像生成處理(或偽生成 處理)中生成WL基準(zhǔn)電壓生成/控制電路8A中所生成的恒定基準(zhǔn)電流IRef，以便生成提 供給靈敏放大器7的基準(zhǔn)電壓節(jié)點(diǎn)的基準(zhǔn)電壓VREF。即，執(zhí)行控制以使得大小約等于基準(zhǔn) 電流IRef的大小的電流流向基準(zhǔn)電壓存儲(chǔ)單元RC。通過執(zhí)行這樣的控制，能夠調(diào)節(jié)出現(xiàn)在 基準(zhǔn)電壓存儲(chǔ)單元RC所采用的基準(zhǔn)電壓晶體管RT的柵極上的H電平，或者換言之，能夠調(diào) 節(jié)作為WL基準(zhǔn)電壓WL_REF被提供給基準(zhǔn)電壓字線RWL的WL基準(zhǔn)電壓信號(hào)VWL_REF的大 小。然后，由于大小約等于基準(zhǔn)電流IRef的大小的電流流經(jīng)基準(zhǔn)電壓存儲(chǔ)單元RC，因此，使 得基準(zhǔn)電壓位線BL_REF，并且由此使得基準(zhǔn)電壓靈敏放大器位線SABL_REF被放電，并將可 變基準(zhǔn)電壓VREF提供給靈敏放大器7。操作序列圖16A至161是示出分別表示在緊隨根據(jù)第二實(shí)施例執(zhí)行的直接核實(shí)擦除操作之 后的數(shù)據(jù)擦除操作的序列中使用的信號(hào)的時(shí)序圖的同樣多個(gè)波形的多個(gè)示圖。圖17A至 171是示出分別表示在緊隨根據(jù)第二實(shí)施例執(zhí)行的直接核實(shí)寫操作之后的數(shù)據(jù)寫操作的序 列中使用的信號(hào)的時(shí)序圖的同樣多個(gè)波形的多個(gè)示圖。通過以與圖11A至111的時(shí)序圖相 等同的方式來生成圖16A至161的時(shí)序圖中的信號(hào)來執(zhí)行控制，而通過以與圖13A至131 的時(shí)序圖相等同的方式來生成圖17A至171的時(shí)序圖中的信號(hào)來執(zhí)行控制。然而，在數(shù)據(jù)擦除操作的情況中，由于在第一和第二實(shí)施例之間生成基準(zhǔn)電壓 VREF的方式不同，因此，第二實(shí)施例的圖161的波形圖所示的一些信號(hào)改變與第一實(shí)施例 的圖111的波形圖所示的那些信號(hào)改變不同。同樣，在數(shù)據(jù)寫操作的情況中，由于在第一和 第二實(shí)施例之間生成基準(zhǔn)電壓VREF的方式不同，因此，第二實(shí)施例的圖171的波形圖所示 的一些信號(hào)改變與第一實(shí)施例的圖131的波形圖所示的那些信號(hào)改變不同。更具體地，在用于數(shù)據(jù)擦除操作的序列的圖161的波形圖和用于數(shù)據(jù)寫操作的序 列的圖171的波形圖中，在分配給在時(shí)刻T4處開始的第一直接核實(shí)操作的第一感測(cè)時(shí)段和 分配給在時(shí)刻T7處開始的第二直接核實(shí)操作的第二感測(cè)時(shí)段期間，用標(biāo)號(hào)(MC)表示的箭 頭所指的粗線表示出現(xiàn)在通過位線BL連接到存儲(chǔ)單元MC的靈敏放大器位線SABL上的電 勢(shì)。由于第一和第二感測(cè)時(shí)段之間的MC(存儲(chǔ)單元)狀態(tài)不同，因此，第一感測(cè)時(shí)段期間反 映了位線BL和靈敏放大器位線SABL的放電過程的粗線(MC)的斜度與第二感測(cè)時(shí)段中的 粗線(MC)的斜度不同。在此情況中，MC狀態(tài)是存儲(chǔ)單元MC中采用的可變電阻單元電阻器 Rcell的電阻。另一方面，用標(biāo)號(hào)(RC)表示的箭頭所指的細(xì)線表示出現(xiàn)在通過基準(zhǔn)電壓位線BL_ REF連接到基準(zhǔn)電壓存儲(chǔ)單元RC的基準(zhǔn)電壓靈敏放大器位線SABL_REF上的電勢(shì)。由于第 一和第二感測(cè)時(shí)段之間的RC(基準(zhǔn)電壓存儲(chǔ)單元)的狀態(tài)沒有不同，因此，第一感測(cè)時(shí)段期 間反映了基準(zhǔn)電壓位線BL_REF和基準(zhǔn)電壓靈敏放大器位線SABL_REF的放電過程的細(xì)線(RC)的斜度與第二感測(cè)時(shí)段中的細(xì)線(RC)的斜度相等。在此情況中，RC狀態(tài)是在不具有 用作數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的基準(zhǔn)電壓存儲(chǔ)單元RC中采用的基準(zhǔn)電 壓電阻器R0的一直固定的電阻。靈敏放大器7將出現(xiàn)在靈敏放大器位線SABL上的電勢(shì)與出現(xiàn)在用作基準(zhǔn)電壓 VREF的基準(zhǔn)電壓靈敏放大器位線SABL_REF上的電勢(shì)相比較，以判斷在從存儲(chǔ)單元MC擦除 數(shù)據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)單元MC時(shí)在直接核實(shí)操作之前向存儲(chǔ)單元MC施加的更新(即， 擦除或?qū)?脈沖是成功了還是失敗了。如圖161和171的波形圖所示，在分配給時(shí)刻T4 和時(shí)刻T5之間的第一直接核實(shí)操作的第一直接感測(cè)時(shí)段中，發(fā)現(xiàn)出現(xiàn)在靈敏放大器位線 SABL上的電勢(shì)比出現(xiàn)在將用作基準(zhǔn)電壓VREF的基準(zhǔn)電壓靈敏放大器位線SABL_REF上的 電勢(shì)低。在此情況中，靈敏放大器7輸出SA輸出信號(hào)SA0UT，指示在從存儲(chǔ)單元MC擦除數(shù) 據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)單元MC時(shí)在第一直接核實(shí)操作之前向存儲(chǔ)單元MC施加的第一更新 (即，擦除或?qū)?脈沖以失敗告終。另一方面，在分配給時(shí)刻T7和時(shí)刻T8之間的第二直接 核實(shí)操作的第二時(shí)段中，發(fā)現(xiàn)出現(xiàn)在靈敏放大器位線SABL上的電勢(shì)比出現(xiàn)在將用作基準(zhǔn) 電壓VREF的基準(zhǔn)電壓靈敏放大器位線SABL_REF上的電勢(shì)高。在此情況中，靈敏放大器7 輸出SA輸出信號(hào)SA0UT，指示在從存儲(chǔ)單元MC擦除數(shù)據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)單元MC時(shí)在 第二直接核實(shí)操作之前向存儲(chǔ)單元MC施加的第二更新(即，擦除或?qū)?脈沖成功。根據(jù)上述第一和第二實(shí)施例，即使更新(即，擦除或?qū)?脈沖改變，在緊鄰將更新 脈沖施加給存儲(chǔ)單元MC以實(shí)現(xiàn)更新(S卩，擦除或?qū)?操作之后執(zhí)行的直接核實(shí)操作也很難 產(chǎn)生關(guān)于在從存儲(chǔ)單元MC擦除數(shù)據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)單元MC時(shí)在直接核實(shí)操作之前施 加更新脈沖是成功還是失敗的錯(cuò)誤判斷結(jié)果。由此可以提供能夠以高可靠度進(jìn)行操作的可 變電阻存儲(chǔ)器器件。下面將說明由本發(fā)明提供的對(duì)第一和第二實(shí)施例的多種修改版本。3.修改版本實(shí)施例3-1.第一修改版本的實(shí)施例如上所述由根據(jù)本發(fā)明的第一和第二實(shí)施例的寫/擦除驅(qū)動(dòng)器10 (也稱為位線驅(qū) 動(dòng)器)執(zhí)行的功能也可以由板線驅(qū)動(dòng)器12來執(zhí)行。在此修改版本中，位線BL在數(shù)據(jù)擦除 和寫操作中由寫/擦除驅(qū)動(dòng)器10維持在恒定電壓。如上所述，在第一和第二實(shí)施例的情況 中，寫/擦除驅(qū)動(dòng)器10將數(shù)據(jù)擦除操作中的可變擦除BL電壓VE或數(shù)據(jù)寫操作中的可變寫 BL電壓VW從操作電壓生成/控制電路15傳遞到位線BL。另外，還可以提供這樣的配置，其中，在數(shù)據(jù)擦除和寫操作中，寫/擦除驅(qū)動(dòng)器10 向位線BL輸出可變擦除BL電壓VE或可變寫B(tài)L電壓VW，而板線驅(qū)動(dòng)器12向板線PL輸出 可變PL電壓VPLATE。同樣，在此配置的情況中，可變擦除脈沖和可變寫脈沖實(shí)際上被施加 到存儲(chǔ)單元MC。3-2.第二修改版本的實(shí)施例對(duì)逐漸增大操作電壓的控制也可以由寫/擦除驅(qū)動(dòng)器10 (也稱為位線驅(qū)動(dòng)器)、板 線驅(qū)動(dòng)器12或?qū)?擦除驅(qū)動(dòng)器10和板線驅(qū)動(dòng)器12兩者來執(zhí)行。上述第一和第二實(shí)施例 的每個(gè)僅僅是由操作電壓生成/控制電路15來執(zhí)行對(duì)逐漸增大操作電壓的控制的典型實(shí) 現(xiàn)方式。3-2.第二修改版本的實(shí)施例
本發(fā)明的實(shí)現(xiàn)方式并不局限于作為包括基準(zhǔn)電壓生成/控制電路14的實(shí)施例的 圖5的框圖所示的第一實(shí)施例，基準(zhǔn)電壓生成/控制電路14具有各自采用如圖10的電路 圖所示的分壓選擇晶體管ST1至ST4的分壓選擇電路。分別被設(shè)置用于數(shù)據(jù)擦除操作和數(shù)據(jù)寫操作的每個(gè)分壓選擇電路是這樣的電路， 該電路根據(jù)出現(xiàn)在位線BL上的、作為擦除BL電壓VE或?qū)態(tài)L電壓VW的BL電勢(shì)與出現(xiàn)在板 線PL上的PL電壓VPLATE的電勢(shì)之間的差值來調(diào)節(jié)基準(zhǔn)電壓VREF。由于如上所述BL電勢(shì) 可能在步增或步減時(shí)段期間被改變，因此，每個(gè)分壓選擇電路根據(jù)BL電勢(shì)與PL電壓VPLATE 的電勢(shì)之間的差值來調(diào)節(jié)基準(zhǔn)電壓VREF。BP,由于構(gòu)成IC芯片的元件的變化以及其它原 因，在一些情況中，僅僅通過利用用于分壓選擇電路的預(yù)定分壓比，對(duì)數(shù)據(jù)擦除和寫操作的 每個(gè)的執(zhí)行不能產(chǎn)生存儲(chǔ)單元MC的所希望狀態(tài)。如上所述，在此上下文中，是指在存儲(chǔ)單 元MC中用作數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的電阻。為了避免，對(duì)數(shù)據(jù)擦除和 寫操作的每個(gè)的執(zhí)行不能產(chǎn)生存儲(chǔ)單元MC的所希望狀態(tài)的情況，在第一和第二實(shí)施例中， 調(diào)節(jié)基準(zhǔn)電壓VREF以改變被提供用于直接核實(shí)操作的判斷標(biāo)準(zhǔn)，該判斷標(biāo)準(zhǔn)將用作關(guān)于 在從存儲(chǔ)單元MC擦除數(shù)據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)單元MC時(shí)在直接核實(shí)操作之前向存儲(chǔ)單元 MC施加的更新(S卩，擦除或?qū)?脈沖是成功還是失敗的標(biāo)準(zhǔn)。因此，通過利用該功能來調(diào)節(jié) 基準(zhǔn)電壓VREF，可以從如下優(yōu)點(diǎn)中受益數(shù)據(jù)擦除操作或數(shù)據(jù)寫操作可以被執(zhí)行以總是產(chǎn) 生在存儲(chǔ)單元MC中采用的用作數(shù)據(jù)存儲(chǔ)元件的可變電阻單元電阻器Rcell的預(yù)期的電阻。如果即使在存在構(gòu)成IC芯片的多個(gè)變化的元件以及多個(gè)其它原因時(shí)也總是可以 通過利用在設(shè)計(jì)時(shí)設(shè)置的分壓比來獲得存儲(chǔ)單元MC的所希望狀態(tài)，則電阻器串RS可以被 構(gòu)成為包括兩個(gè)電阻器。在此情況中，在兩個(gè)電阻器之間的結(jié)點(diǎn)處生成的電壓可以按原狀 用作基準(zhǔn)電壓VREF。因此，能夠提供可以使基準(zhǔn)電壓生成/控制電路14的配置簡(jiǎn)化的優(yōu) 點(diǎn)o另外，為了調(diào)節(jié)基準(zhǔn)電壓VREF，取代使用分壓選擇電路，可以采用這樣的配置，其 中，兩個(gè)電阻器彼此串聯(lián)連接并且將可變電阻器用作兩個(gè)電阻器之一。除此之外，用于控制基準(zhǔn)電壓VREF的方法并不局限于第一實(shí)施例采用的方法。 根據(jù)第一實(shí)施例采用的方法，基準(zhǔn)電壓VREF被設(shè)置為跟隨操作電壓的改變的電平。具 體地，基準(zhǔn)電壓VREF被調(diào)節(jié)為這樣的電平，該電平被設(shè)置為與數(shù)據(jù)擦除操作的電壓差 (VE-VPLATE)或數(shù)據(jù)寫操作的電壓差(VPLATE-VW)相等的BL電勢(shì)幅度的預(yù)定部分中的一個(gè) 部分，其中，在電壓差的表達(dá)式中使用的標(biāo)號(hào)VE、VW和VPLATE分別表示擦除BL電壓VE、寫 BL電壓VW和PL電壓VPLATE。例如，還可以設(shè)想出用于實(shí)現(xiàn)另一 VREF控制方法的基準(zhǔn)電 壓生成/控制電路14的了呢故意電路配置。根據(jù)由基準(zhǔn)電壓生成/控制電路14的另一電 路配置采用的另一 REF控制方法，以基準(zhǔn)電壓VREF的電勢(shì)與BL電勢(shì)之間的差值為常數(shù)的 方式來基于BL電勢(shì)控制基準(zhǔn)電壓VREF。3-4.第四實(shí)施例用于執(zhí)行對(duì)基準(zhǔn)電流的生成的控制的配置并不局限于如圖15的電路圖所示的為 第二實(shí)施例設(shè)計(jì)的典型電路。例如，可以采用普通的恒定電阻電阻器來替代基準(zhǔn)電壓元件RE。然而，與圖15的 電路圖的情況一樣，在采用NM0S晶體管作為基準(zhǔn)電壓元件RE的情況中，基準(zhǔn)電壓元件RE 的變化具有與圖15的電路圖所示的基準(zhǔn)電壓存儲(chǔ)單元RC中采用的基準(zhǔn)電壓晶體管RT的變化相同的方向。因此，圖15的電路圖所示的典型電路提供了如下優(yōu)點(diǎn)基準(zhǔn)電壓元件RE 的變化和基準(zhǔn)電壓晶體管RT的變化的影響可以被消除。另一方面，在試圖針對(duì)基準(zhǔn)電壓元件RE的變化、基準(zhǔn)電壓晶體管RT的變化以及由 其它原因引起的變化來補(bǔ)償基準(zhǔn)電壓VREF時(shí)，可以采用可變電阻電阻器來取代基準(zhǔn)電壓 元件RE以調(diào)節(jié)基準(zhǔn)電壓REF?？傊?，可以采用用于執(zhí)行對(duì)基準(zhǔn)電壓VREF的生成進(jìn)行控制的任何配置，只要該配 置能夠根據(jù)恒定電流與該恒定電流流經(jīng)的元件的電阻之積來生成基準(zhǔn)電壓VREF即可。3-5.第五實(shí)施例可變電阻存儲(chǔ)器器件的IC芯片的配置并不局限于分別用于第一和第二實(shí)施例的 圖10和圖14所示的那些配置。例如，可以提供這樣的配置，其中，可變電阻存儲(chǔ)器器件包括各自具有與前述存儲(chǔ) 器陣列1相同的配置的多個(gè)存儲(chǔ)器陣列，以及為存儲(chǔ)器陣列提供的、用作由存儲(chǔ)器陣列共 享的共同電路的控制系統(tǒng)電路。本申請(qǐng)包含與2009年4月22日向日本專利局提交的日本在先專利申請(qǐng)JP 2009-103907中公開的內(nèi)容有關(guān)的主題，該在先申請(qǐng)的全部?jī)?nèi)容通過引用結(jié)合于此。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，取決于設(shè)計(jì)要求和其它因素，可以作出多種修改、組 合、子組合和變更，只要它們?cè)谒綑?quán)利要求或其等同物的范圍內(nèi)即可。
權(quán)利要求
一種可變電阻存儲(chǔ)器器件，包括存儲(chǔ)單元，每個(gè)存儲(chǔ)單元具有包括存取晶體管和串聯(lián)連接到所述存取晶體管的數(shù)據(jù)存儲(chǔ)元件的電流路徑，所述數(shù)據(jù)存儲(chǔ)元件根據(jù)由施加到所述存儲(chǔ)單元的電壓引起的所述數(shù)據(jù)存儲(chǔ)元件的電阻變化來改變數(shù)據(jù)存儲(chǔ)狀態(tài)；第一配線，所述第一配線中的每條配線連接到所述電流路徑的兩端中的特定的一端；第二配線，所述第二配線連接到所述電流路徑的兩端中的另一端；驅(qū)動(dòng)/控制部件，被配置為驅(qū)動(dòng)并控制數(shù)據(jù)寫操作，該操作通過在所述第一配線和所述第二配線之間施加寫脈沖以使得寫單元電流流經(jīng)所述存儲(chǔ)單元，來將數(shù)據(jù)寫入所述存儲(chǔ)單元，數(shù)據(jù)擦除操作，該操作通過在所述第一配線和所述第二配線之間施加擦除脈沖以使得擦除單元電流流經(jīng)所述存儲(chǔ)單元，來從所述存儲(chǔ)單元擦除數(shù)據(jù)，直接核實(shí)操作，該操作在緊鄰所述數(shù)據(jù)寫操作之后或緊鄰所述數(shù)據(jù)擦除操作之后使所述第一配線浮置，以使得讀單元電流流經(jīng)所述存儲(chǔ)單元；以及靈敏放大器，用于通過以由所述驅(qū)動(dòng)/控制部件根據(jù)所述寫脈沖或所述擦除脈沖的操作電壓所生成的基準(zhǔn)電壓作為比較基準(zhǔn)，來感測(cè)在所述直接核實(shí)操作中引起的在所述第一配線上生成的電勢(shì)改變。
2.根據(jù)權(quán)利要求1所述的可變電阻存儲(chǔ)器器件，還包括操作電壓生成/控制電路，該操作電壓生成/控制電路被包括在所述驅(qū)動(dòng)/控制部件 中以用作如下的電壓生成/控制電路，該電壓生成/控制電路被配置為生成所述寫脈沖或 所述擦除脈沖，并且根據(jù)由所述靈敏放大器基于由所述驅(qū)動(dòng)/控制部件為了驅(qū)動(dòng)所述直接 核實(shí)操作而執(zhí)行的所述控制而執(zhí)行的感測(cè)操作的結(jié)果，和/或根據(jù)到此為止執(zhí)行的所述感 測(cè)操作的次數(shù)來改變所述寫脈沖或所述擦除脈沖的操作電壓；以及基準(zhǔn)電壓生成/控制電路，該基準(zhǔn)電壓生成/控制電路也被包括在所述驅(qū)動(dòng)/控制部 件中以用作如下的電壓生成/控制電路，該電壓生成/控制電路被配置為生成將提供給所 述靈敏放大器的基準(zhǔn)電壓并且根據(jù)所述操作電壓的改變來改變所述基準(zhǔn)電壓。
3.根據(jù)權(quán)利要求2所述的可變電阻存儲(chǔ)器器件，其中所述基準(zhǔn)電壓生成/控制電路采用電阻器串以及選擇電路，所述電阻器串包括彼此串 聯(lián)連接的多個(gè)電阻器；以施加到所述電阻器串的所述操作電壓為基礎(chǔ)，所述選擇電路在位于構(gòu)成所述電阻器 串的每?jī)蓚€(gè)電阻器之間的各個(gè)連接點(diǎn)處的多個(gè)抽頭處生成具有彼此不同的大小的多個(gè)電 壓；所述選擇電路從所生成的電壓中選擇具有與提供給所述選擇電路的分壓選擇信號(hào)相 對(duì)應(yīng)的大小的電壓；以及所述選擇電路將所選電壓輸出給所述靈敏放大器以作為所述基準(zhǔn)電壓。
4.根據(jù)權(quán)利要求2所述的可變電阻存儲(chǔ)器器件，其中所述基準(zhǔn)電壓生成/控制電路采用電阻器串，所述電阻器串包括彼此串聯(lián)連接的多個(gè) 電阻器；以及以施加到所述電阻器串的所述操作電壓為基礎(chǔ)，在構(gòu)成所述電阻器串的任何兩個(gè)電阻 器之間的抽頭處生成的電壓被提供給所述靈敏放大器以作為所述基準(zhǔn)電壓。
5.根據(jù)權(quán)利要求1所述的可變電阻存儲(chǔ)器器件，還包括基準(zhǔn)線、基準(zhǔn)電壓?jiǎn)卧约盎鶞?zhǔn)電壓生成/控制電路，所述基準(zhǔn)電壓?jiǎn)卧B接在所述 基準(zhǔn)線與所述第二配線之間以包括基準(zhǔn)電壓晶體管，其中所述基準(zhǔn)電壓?jiǎn)卧蓪⑻峁┙o所述靈敏放大器的所述基準(zhǔn)電壓，并且 所述基準(zhǔn)電壓生成/控制電路根據(jù)所述操作電壓來改變所述基準(zhǔn)電壓。
6.根據(jù)權(quán)利要求5所述的可變電阻存儲(chǔ)器器件，還包括操作電壓生成/控制電路，該操作電壓生成/控制電路被包括在所述驅(qū)動(dòng)/控制部件 中以用作如下的電壓生成/控制電路，該電壓生成/控制電路被配置為生成所述寫脈沖或 擦除脈沖，并且根據(jù)由所述靈敏放大器基于由所述驅(qū)動(dòng)/控制部件為了驅(qū)動(dòng)所述直接核實(shí) 操作而執(zhí)行的所述控制而執(zhí)行的感測(cè)操作的結(jié)果，和/或根據(jù)到此為止執(zhí)行的所述感測(cè)操 作的次數(shù)來改變所述操作電壓；以及基準(zhǔn)電壓生成/控制電路，該基準(zhǔn)電壓生成/控制電路也被包括在所述驅(qū)動(dòng)/控制部 件中以用作如下的電壓生成/控制電路，該電壓生成/控制電路被配置為生成將從所述基 準(zhǔn)電壓?jiǎn)卧峁┙o所述靈敏放大器的基準(zhǔn)電壓并且根據(jù)所述操作電壓的改變來改變所述 基準(zhǔn)電壓。
7.根據(jù)權(quán)利要求6所述的可變電阻存儲(chǔ)器器件，其中，所述基準(zhǔn)電壓生成/控制電路 具有用于生成基準(zhǔn)電流的電流源并且具有由所述基準(zhǔn)電流驅(qū)動(dòng)的基準(zhǔn)元件；并且 基于出現(xiàn)在所述電流源與所述基準(zhǔn)元件之間的結(jié)點(diǎn)處的電壓來控制設(shè)置在所述基準(zhǔn)線與所述第二配線之間的所述基準(zhǔn)電壓?jiǎn)卧幕鶞?zhǔn)電壓晶體管，以調(diào)節(jié)所述基準(zhǔn)電壓?jiǎn)卧?的電阻，從而控制流經(jīng)所述基準(zhǔn)電壓?jiǎn)卧膯卧娏饕陨伤龌鶞?zhǔn)電壓。
8.根據(jù)權(quán)利要求1所述的可變電阻存儲(chǔ)器器件，其中 所述數(shù)據(jù)存儲(chǔ)元件具有兩個(gè)電極；在所述兩個(gè)電極之間，離子供給層被疊加在存儲(chǔ)層上以形成層壓體； 所述存儲(chǔ)層由絕緣材料構(gòu)成；以及所述離子供給層包括Cu、Ag和Zn中的至少一者以及S、Se和Te中的至少一者。
9.一種用于操作可變電阻存儲(chǔ)器器件的方法，所述可變電阻存儲(chǔ)器器件包括具有電 流路徑的存儲(chǔ)單元，所述電流路徑包括數(shù)據(jù)存儲(chǔ)元件，所述數(shù)據(jù)存儲(chǔ)元件根據(jù)由施加到所 述存儲(chǔ)單元的電壓引起的所述數(shù)據(jù)存儲(chǔ)元件的電阻變化來改變數(shù)據(jù)存儲(chǔ)狀態(tài)，所述方法包 括脈沖施加步驟，該步驟將寫脈沖或擦除脈沖施加到第一配線與第二配線之間的所述存 儲(chǔ)單元以用作引起所述第一配線和所述第二配線之間的電勢(shì)差的脈沖，所述第一配線連接 到所述電流路徑的兩端中的特定的一端，所述第二配線連接到所述電流路徑的兩端中的另 一端；以及直接核實(shí)步驟，包括保持將所述寫脈沖或擦除脈沖施加到所述第一配線與所述第二配線之間的所述存儲(chǔ) 單元的狀態(tài)，使所述第一配線進(jìn)入高阻抗?fàn)顟B(tài)，并且通過保持所述第一配線的所述高阻抗?fàn)顟B(tài)并且通過以根據(jù)施加到所述存儲(chǔ)單元的所 述寫脈沖或擦除脈沖的操作電壓所生成的基準(zhǔn)電壓作為比較基準(zhǔn)，來檢測(cè)出現(xiàn)在所述第一配線上的電勢(shì)改變，作為由流經(jīng)所述數(shù)據(jù)存儲(chǔ)元件的讀電流引起的改變。
10.根據(jù)權(quán)利要求9所述的用于操作可變電阻存儲(chǔ)器器件的方法，還包括基準(zhǔn)電壓生成/控制步驟，該步驟生成所述基準(zhǔn)電壓并且根據(jù)施加到所述第一配線和 第二配線之間的所述存儲(chǔ)單元的所述寫脈沖或擦除脈沖的操作電壓來改變所述基準(zhǔn)電壓。
11.根據(jù)權(quán)利要求10所述的用于操作可變電阻存儲(chǔ)器器件的方法，其中所述基準(zhǔn)電壓生成/控制步驟被執(zhí)行以根據(jù)所述寫脈沖或擦除脈沖被施加到的電位 計(jì)的所選輸出來改變所述基準(zhǔn)電壓。
12.根據(jù)權(quán)利要求10所述的用于操作可變電阻存儲(chǔ)器器件的方法，其中所述基準(zhǔn)電壓生成/控制步驟被執(zhí)行，以通過如下方式改變所述基準(zhǔn)電壓根據(jù)施加 到所述第一配線和第二配線之間的所述存儲(chǔ)單元的所述寫脈沖或擦除脈沖的操作電壓來 控制在生成所述基準(zhǔn)電壓的節(jié)點(diǎn)與所述第二配線之間創(chuàng)建的放電路徑的電阻。
13.根據(jù)權(quán)利要求12所述的用于操作可變電阻存儲(chǔ)器器件的方法，其中改變所述基準(zhǔn)電壓的所述基準(zhǔn)電壓生成/控制步驟被執(zhí)行，以根據(jù)用于生成恒定電流 的元件的電阻與所述恒定電流的乘積來生成用于控制所述放電路徑的電阻的電壓。
全文摘要
本發(fā)明公開了可變電阻存儲(chǔ)器器件及其操作方法。該可變電阻存儲(chǔ)器器件包括存儲(chǔ)單元；第一配線；第二配線；驅(qū)動(dòng)/控制部件；以及靈敏放大器。
文檔編號(hào)G11C11/56GK101872643SQ20101015172
公開日2010年10月27日 申請(qǐng)日期2010年4月15日 優(yōu)先權(quán)日2009年4月22日
發(fā)明者北川真 申請(qǐng)人:索尼公司