專利名稱：具有集成傳輸線補償組件的電互連系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于補償傳輸線的特性阻抗的不連續(xù)的系統(tǒng)和方法，且更具體地，涉 及在磁記錄盤驅(qū)動器中補償用于將讀/寫電路連接到讀/寫變換器的傳輸路徑中的阻抗不 連續(xù)的系統(tǒng)和方法。
背景技術(shù)：
諸如硬盤驅(qū)動器(HDD)存儲器件之類的磁數(shù)據(jù)存儲器件包括前端(front-end)系 統(tǒng)10 (參看圖1 (a))，該前端系統(tǒng)10包括用于在磁介質(zhì)中讀和寫磁數(shù)據(jù)轉(zhuǎn)換的一個或多個 讀/寫變換器(transducer)。讀變換器23和寫變換器24也被稱為讀磁頭和寫磁頭或讀元 件和寫元件。包括讀/寫變換器的部分典型地被稱為滑動器14。滑動器14被安裝在機械 懸掛(沒有示出)上，隨后將機械懸掛附于將變換器定位在支撐磁介質(zhì)膜的旋轉(zhuǎn)盤(沒有 示出)上的軌道之上的機械臂(傳動器)(沒有示出)上。到和來自讀和寫變換器的電信號由讀放大器12和寫驅(qū)動器發(fā)射器22中的相應(yīng) 的電子電路處理。寫變換器24是通過創(chuàng)建相應(yīng)的磁場而在介質(zhì)中寫電數(shù)據(jù)_電流信號 的電感線圈，且被考慮為用于寫信號的接收器。由寫驅(qū)動器發(fā)射器22創(chuàng)建用于寫變換器 的電數(shù)據(jù)-電流信號，該寫驅(qū)動器發(fā)射器22在該實例中包括具有源終端電阻器(source termination resistor) 29a和29b的差分信號寫驅(qū)動器13 (如圖1 (b)所示)。讀/寫信 道11從讀放大器12讀取數(shù)據(jù)并提供數(shù)據(jù)信號給寫驅(qū)動器發(fā)射器22。這些電信號沿著附于 可移動的傳動器(沒有示出)的導(dǎo)電路徑行進，然后通過前端互連15。圖1 (b)是在現(xiàn)有技術(shù)的盤驅(qū)動器中組成前端互連15中的傳輸線路徑的所選組件 的簡化圖示。在到達在滑動器14外側(cè)上的讀/寫變換器引導(dǎo)墊(沒有示出)之前，前端互 連15典型地包括芯片-載體互連(chip-carrierinterconnect)41、懸掛互連(suspension interconnect) 42和萬向接頭互連(gimbalinterconnect) 43。芯片-載體互連41阻抗分量 被示為Za32。懸掛互連42阻抗被示為分別具有值Zb和Zc的阻抗分量35和38。如圖1 (b) 所示，萬向接頭互連43是懸掛互連42的子集且被示為具有值Z。的阻抗分量38。包括導(dǎo)電跡線(electrically conductive trace)作為前端互連15的一部分，且 它們將讀/寫變換器引導(dǎo)墊連接到讀/寫電子設(shè)備。懸掛互連42典型地是三層層壓的結(jié) 構(gòu)(沒有示出)。層壓的層可包括從其形成上述導(dǎo)電跡線的金屬信號導(dǎo)體層、絕緣介質(zhì)層以 及支撐該介質(zhì)層的傳導(dǎo)金屬襯底層。多種導(dǎo)電跡線結(jié)構(gòu)形成在滑動器14中的寫驅(qū)動器發(fā)射器22和寫變換器24之間 的傳輸線路徑。理想的前端互連15不應(yīng)該需要補償，但是在實際器件中，成本和技術(shù)限制 導(dǎo)致沿著信號路徑存在不連續(xù)或阻抗變化。用于在該傳輸線路徑(在寫驅(qū)動器發(fā)射器22 和寫變換器24之間)中的阻抗匹配的現(xiàn)有技術(shù)強制沿著信號路徑的均勻特征阻抗(Za = Zb = Zc)以減小信號失真并最小化在寫驅(qū)動器發(fā)射器22的信號反射，如圖3(a)所示，而這 將在下面討論?，F(xiàn)有技術(shù)還教導(dǎo)了使用單纜線互連阻抗級，該單纜線互連阻抗級具有通過避免在結(jié)點的不連續(xù)(因為其不具有結(jié)點)和通過沿著整個單纜線具有一個恒定阻抗級而減小信 號反射和損耗的優(yōu)點。阻抗匹配可以使用分立的元件，但是有時傳輸線和短線(stub)跡線(短線)優(yōu)選 地用于高頻應(yīng)用和/或小的幾何體(geometry)。短線是僅針對電抗集總效應(yīng)(reactive lump effect)而添加的傳輸線的空端(dead-end)片段。兩個短線類型是開路端=無 限)和短路端(4 = 0)?？偟膩碚f，開路端短線是電容性的，且短路端短線是電感性的。圖 4和圖5圖示將在下面討論的短線的不同配置。Klaassen的美國專利5，608，591描述了用于數(shù)據(jù)記錄盤驅(qū)動器的集成變換器電 子懸掛互連。該類型的懸掛互連是包括連接到寫變換器的導(dǎo)電跡線的多層層壓結(jié)構(gòu)。避免 這些跡線的特性阻抗的突然變化以最小化信號反射。為實現(xiàn)這種效果，相應(yīng)地使跡線的寬 度定形以防止在懸掛互連中跡線接合面積、孔經(jīng)和其它機械障礙的急劇變化。而且，跡線的 方向的變化是逐漸的，以避免信號反射。Klaassen的591教導(dǎo)了僅用于補償懸掛互連中突 然的阻抗改變的配置。雖然現(xiàn)今，存在避免這種阻抗級的突然變化的其它懸掛互連設(shè)計。Mikalauskas的美國專利6，791. 429描述了通過以校正阻抗的方式在傳輸線中引 入適當(dāng)量的延遲來抵消傳輸線寄生元件不連續(xù)。通過至少部分地考慮校正阻抗和寄生元件 效應(yīng)來計算延遲。校正傳輸線包括添加到存在寄生元件的傳輸線的部分的、基于寄生元件 的特性的電感或電容。校正傳輸線位于寄生元件(其可以是結(jié)點、通路或鉸鏈)之前或之 后的信號傳輸線中。低阻抗懸掛互連和低功率寫前端系統(tǒng)中的近來的發(fā)展產(chǎn)生了針對完整的前端信 號路徑或前端互連改進阻抗控制的需要。

發(fā)明內(nèi)容
在本發(fā)明的實施例中，沿著在源(驅(qū)動器)和接收器(例如，變換器)之間的傳輸 線路徑使用電容和/或電感分量(特征)以補償阻抗不連續(xù)和/或不匹配，以改進寫信號 傳遞的頻率響應(yīng)。本發(fā)明的另一實施例可用于改進讀信號的頻率響應(yīng)。在本發(fā)明的實施例 中，通過添加具有選擇來補償由所需的物理互連特征引起的固有的阻抗不連續(xù)的阻抗特性 的非均勻性，來對于傳輸線減少信號反射且改進信號傳遞。通常選擇補償阻抗值使得源阻 抗位于目標的阻抗不連續(xù)和補償阻抗之間。本發(fā)明允許將集成的補償特征添加到傳輸線而 不增加傳輸線的總長度。在用于典型的存儲系統(tǒng)中的實施例中，補償特征可以是在包括在 寫驅(qū)動器發(fā)射器22和寫變換器24之間的傳輸線中的導(dǎo)電跡線中的非均勻性(幾何結(jié)構(gòu))。 優(yōu)選地，補償特征位于不連續(xù)附近或臨近不連續(xù)以避免相位失真。在本發(fā)明的實施例中，可 以在寫驅(qū)動器輸出和芯片_載體互連41之間，和/或在芯片-載體互連41和懸掛互連42 之間，和/或在懸掛互連42和寫變換器24之間添加阻抗補償組件。另外，小段萬向接頭互 連43可在其接口具有附加的補償組件。本發(fā)明的實施例包括在寫驅(qū)動器發(fā)射器22和寫變 換器24之間的前端互連中的一個或多個補償組件以改進信號傳遞性能。補償位置包括互 連分段，但不限于這些接口點。前端互連系統(tǒng)還使用補償組件來實現(xiàn)整體較低的有效阻抗 級，其中需要較低的阻抗級以實現(xiàn)較低功率的前端系統(tǒng)。在替代的實施例中，可使用補償來 實現(xiàn)較高的總阻抗。雖然現(xiàn)有技術(shù)教導(dǎo)沿著互連平均較高的阻抗級，但是通過使用補償組件，本發(fā)明允許使用低阻抗互連，同時顧及高阻抗部分，諸如芯片-載體互連41。本發(fā)明還減少來自任 意高阻抗部分的傳輸線反射，允許較低阻抗的互連部分的更佳使用和較低功率的寫驅(qū)動器 的更佳設(shè)計。


圖1 (a)是現(xiàn)有技術(shù)的盤驅(qū)動器的前端系統(tǒng)的簡化示意性圖示。圖1 (b)是現(xiàn)有技術(shù)的盤驅(qū)動器中組成前端互連的傳輸線路經(jīng)的所選互連部分的 簡化示意性圖示。圖2是在寫驅(qū)動器發(fā)射器22和寫變換器24之間的前端互連中具有三個補償組件 的本發(fā)明實施例的簡化示意性圖示。圖3(a)是用于圖示需要高功率(HP)的現(xiàn)有技術(shù)的阻抗輪廓的圖表。圖3 (b)中 的圖表示出使用低阻抗互連，但具有針對芯片-載體互連41和萬向接頭互連43的阻抗限 制的現(xiàn)有技術(shù)實例。圖3(c)中的圖表圖示根據(jù)本發(fā)明實施例的、利用使用低功率(LP)的 低阻抗互連的補償組件的使用。圖4是可在用于本發(fā)明實施例的互連中實現(xiàn)的電容性短線跡線的簡化示意 性圖示圖4(a)示出翼(wing)，圖4(b)示出紙狀物(f inger)，且圖4 (c)示出交叉下 (cross-under)層。圖5(a)和圖5(b)是可在用于本發(fā)明實施例的互連中實現(xiàn)的電感性短線跡線的簡 化示意性圖示圖5(a)示出螺旋交叉，且圖5(b)示出蛇形特征。圖6示出用于圖示本發(fā)明的史密斯圖，其示出具有和不具有補償校正的效果。
具體實施例方式圖2是在寫驅(qū)動器發(fā)射器22和寫變換器24之間具有三個阻抗補償組件31、34、37 的本發(fā)明實施例的簡化的示意性圖示。該實施例包括采用具有源終端電阻器29a和29b的 差分信號寫驅(qū)動器13的寫驅(qū)動器發(fā)射器22。電壓類型的寫驅(qū)動器13產(chǎn)生信號VdHre。寫 驅(qū)動器發(fā)射器22產(chǎn)生信號V。ut。傳輸路徑16包括具有值Ztll的芯片-載體互連阻抗33，以 及分別具有值Ztl2和Ztl3的懸掛互連阻抗36和39。后一阻抗39 (具有值ZJ用于子集萬向 接頭互連。在電阻器29a和29b以及芯片-載體互連阻抗33之間共享第一阻抗補償組件 (Compl)31。在替代實施例中，第一阻抗補償組件(Compl) 31可以位于芯片載體互連之前或 之后?？偟膩碚f，阻抗補償組件可以位于傳輸線中目標的不連續(xù)之前或之后，但是在目標和 補償之間的物理分離最好比用于特定應(yīng)用的數(shù)據(jù)速率的波長要小。過大的分離可能造成不 需要的相位失真。例如，可使用縮略的規(guī)則(rule of thumb)，其中分離應(yīng)該小于數(shù)據(jù)速率 的基波波長的1/30 (三次諧波波長的1/10)。對于盤驅(qū)動器中的典型的寫變換器，這可能造 成將分離限制到不大于5mm的設(shè)計決定。還優(yōu)選的是在目標的不連續(xù)和補償特征之間沒有 介入的不連續(xù)。第二阻抗補償組件(Comp2) 34位于芯片載體互連阻抗33和第一懸掛互連阻抗36 之間。第三阻抗補償組件(Comp3) 37位于第一懸掛互連阻抗36和萬向接頭互連阻抗39之 間。
將在下面更加詳細地描述阻抗補償組件31、34、37的實現(xiàn)，但其每一個都是在跡 線中形成的電路徑的一部分。再次，這些補償組件的位置不限于這里描述的這些特定位置。圖3(b)和3(c)是將用于圖示根據(jù)本發(fā)明實施例的補償組件的操作的圖。由用于 時域反射計(TDR)中的概念啟示理想化的圖。TDR以信號階躍驅(qū)動傳輸線，且之后將所反射 的信號作為時間的函數(shù)記錄。如果組成傳輸線的導(dǎo)體具有恒定的阻抗級，信號階躍將具有 恒定的電壓響應(yīng)。阻抗不連續(xù)引起某些信號被反射回發(fā)射器(在該情況中的寫驅(qū)動器)。 總的來說，阻抗不連續(xù)引起關(guān)于驅(qū)動脈沖和阻抗的反射性電壓。這些不連續(xù)到達TDR的時 間是沿著存在不連續(xù)的傳輸線的物理距離的函數(shù)。電互連的阻抗輪廓可以圖形地映射沿著非均勻傳輸線的單獨的傳導(dǎo)跡線阻抗。圖 3 (a-c)的垂直刻度表示阻抗，而水平刻度表示相應(yīng)的傳輸線分段或組件所位于的時間或距 離。對于高功率(HP)系統(tǒng)，對于寫驅(qū)動器(WD)，示出理想的阻抗級作為水平Rrap線。對于 低功率(LP)系統(tǒng)，圖3(b)和3(c)中Rwdhp的值低于(Rtolp)圖3(a)中的值。圖3(a)圖示在對于前端互連中的所有分段具有相對高阻抗級的存儲系統(tǒng)中包括 未補償?shù)膫鲃悠骰ミB的現(xiàn)有技術(shù)的傳輸線的阻抗的實例。在該情況下，需要高功率供應(yīng)級 來維持高阻抗級。圖3(b)示出具有用于與圖2中的懸掛互連的阻抗Ztl2對應(yīng)的分段48的低阻抗級 的現(xiàn)有技術(shù)的情況。目標是維持具有低電源的高性能級，但是該性能被芯片-載體互連(與 阻抗Ztll對應(yīng)的分段47)所引起的阻抗不連續(xù)所妨礙。該性能還可能被萬向接頭互聯(lián)(與 阻抗Ztl3對應(yīng)的分段49)妨礙。圖3(b)還示出與圖3(a)相比更新的低功率阻抗級(Rmp)， 并且該圖示出了互連分段48的阻抗級的下降。該低阻抗Rmp支持低電源電壓，但是如上所 述，芯片_載體互連的阻抗可妨礙性能。圖3(c)示出具有與Ζ, Z02和Ztl3傳輸路徑分段組合的本發(fā)明的阻抗補償組件的 傳輸路徑的阻抗輪廓。選擇第一阻抗補償組件(Compl) 31來產(chǎn)生從未補償?shù)腪tll值降低有 效傳輸線阻抗的圖3(c)中的分段51。總的來說，可以將阻抗補償組件的設(shè)計考慮為使用總 的傳輸線阻抗和由互聯(lián)不連續(xù)貢獻的部分，以得出新的阻抗補償不連續(xù)，其中在位置足夠 靠近如上所述的互連不連續(xù)時，新的阻抗補償不連續(xù)可以被當(dāng)作形成具有有利的阻抗特性 的單一組合的不連續(xù)。選擇補償阻抗值以使得源阻抗(例如，用于Ztll的Rwmp)位于阻抗不 連續(xù)和補償阻抗之間。在圖3(c)的實例中，阻抗不連續(xù)Ztll高于RTOP，所以選擇補償阻抗值 以低于Rwdlp。類似地，選擇第二阻抗補償組件(Comp2)34以產(chǎn)生幫助補償傳輸線阻抗Ztll值的分 段52。注意到，對于該示例，ZOl的源阻抗等于Rtop。對于傳輸線阻抗Zci3相對高的情況，可 以可選地添加第三阻抗補償組件(Comp3)37來產(chǎn)生分段53。在該示例中根據(jù)本發(fā)明的阻抗 補償?shù)目偟男Ч歉倪M在存在大的傳輸線不連續(xù)(諸如芯片-載體互連)時的信號傳遞特 性。本發(fā)明還減少來自任意高阻抗部分的累計傳輸線反射。但是應(yīng)該注意，與現(xiàn)有技術(shù)中 教導(dǎo)的相反，通過阻抗補償組件使得沿著傳輸線的阻抗更不均勻。與補償組件31、34、37對應(yīng)的阻抗輪廓51、52、54的三個分段位于它們所補償?shù)哪?標的互連元件之間。在本發(fā)明的其它實施例中，某些或全部補償組件可位于沿著傳輸路徑 的不同位置上。根據(jù)本發(fā)明的傳輸線的阻抗輪廓的一個值得注意的特征是傳輸線的總長度 不增加；因此，集成的補償組件的長度改進從寫驅(qū)動器發(fā)射器22到寫變換器24的信號傳
7遞。不連續(xù)是阻抗的階躍或突然變化。例如，在傳輸線中間的不均勻形成兩個不連續(xù)。 可以將不連續(xù)和補償當(dāng)作形成單一組合的所補償?shù)牟贿B續(xù)。圖3(c)示出具有為與初始互 連相同長度的新的組合的所補償?shù)牟贿B續(xù)的阻抗級，因為補償特征消耗部分總的互連，因 此長度不增加?？梢允褂迷O(shè)計者可用的任意技術(shù)來實現(xiàn)本發(fā)明，該技術(shù)實際上對于特定應(yīng)用更改 傳輸線的阻抗。將在下一部分中描述用于確定補償組件的阻抗的技術(shù)。在某些應(yīng)用中，可 以使用用于補償組件的標準分立電容器或電感器，但是在盤驅(qū)動傳動器的情況下，通常優(yōu) 選地使用可由沿著前端互連傳輸路徑的導(dǎo)體跡線的物理設(shè)計創(chuàng)建的電容和電感。在用于盤 驅(qū)動器的實際傳動器上可用的小物理空間限制了可用于構(gòu)造補償組件的跡線的物理尺寸。 而且，在寫傳輸線路徑的情況下，低功率寫應(yīng)用要求低阻抗級。這意味著具有主要電容性阻 抗的組件總的來說將比那些主要為電感性的組件更易于實現(xiàn)。圖4(a_c)是可在用于本發(fā)明實施例的傳動器上的傳導(dǎo)跡線中實現(xiàn)的特征的電容 性組件簡化示意性圖示。在每個示例中，將幾何傳導(dǎo)跡線特征內(nèi)置于從寫驅(qū)動器發(fā)射器22 延伸到寫變換器24的傳導(dǎo)路徑中。圖4(a)示出按照三個補償組件31、34、37中的任意一個 補償組件的需要，可以內(nèi)置于傳導(dǎo)跡線以添加電容的“翼”61a和61b的簡單集合。從導(dǎo)電 材料形成翼61a、61b和/或其它特征，并且將其集成到傳導(dǎo)路徑中以更改傳輸線的阻抗特 性。在標準傳動器中，對于跡線沉淀(cbposit)的傳導(dǎo)材料的厚度通常是均勻的，所以可通 過改變跡線的寬度來形成翼和其它類似特征。圖4(b)示出纏繞的“手指” 61a和62b或互 相嚙合的梳狀結(jié)構(gòu)，其可被同樣地內(nèi)置于傳導(dǎo)跡線中以通過改變跡線的形狀來添加電容。還可以使用諸如用于制造電路板上的傳導(dǎo)路徑的技術(shù)之類的標準技術(shù)來以多個 層構(gòu)造在傳導(dǎo)跡線中的補償特征。可以使用其中沉淀、掩模和蝕刻由絕緣材料分離的傳導(dǎo) 材料的兩個或多個層的多相處理來形成具有包括通路的復(fù)雜幾何學(xué)的特征，該通路具有形 成在不同層中材料的墊之間的連接的傳導(dǎo)材料。圖4(c)示出“交叉下層”設(shè)計，其中左和右 路徑63、64中的每一個具有在其它路徑下延伸的短線63’、64’以創(chuàng)建低阻抗電容性組件。 還從導(dǎo)電材料形成短線。因此，路徑63具有由在路徑64下延伸但是不形成與路徑64的直 接物理接觸(因為它們由絕緣材料(沒有示出)分離)的元件63a、63b和63c組成的短線 63’。路徑64具有由在路徑63下延伸但不形成與路徑63的直接物理接觸的元件64a、64b 組成的短線64’。可通過沉淀由絕緣材料的層分離的導(dǎo)電材料的至少兩層，并且形成該至少 兩層的圖案來形成該特征，該絕緣材料的層具有對于左和右路徑連接傳導(dǎo)層中適當(dāng)區(qū)域的 導(dǎo)電材料的通路?？梢栽谝粋€層中形成短線63’、64’和相關(guān)聯(lián)的組件，并由通路連接到在 形成主路徑的另一層中的材料。雖然在圖4(c)中示出在該實施例中短線在相對的路徑下 通過，但是短線可關(guān)于創(chuàng)建所需的電容量的相對路徑、在之上或位于任意相鄰方位。在該結(jié) 構(gòu)中，左和右并聯(lián)路徑可以是或可以不是對稱的，但是設(shè)計目標是保持差分線對平衡。圖5(a)和圖5(b)是可在用于本發(fā)明實施例的前端跡線中實現(xiàn)的電感性組件的簡 化的示意性圖示。圖5 (a)示出其中元件73在左跡線的螺旋73a下通過且元件71在右跡 線中的螺旋71a下通過的螺旋交叉。圖5(b)示出分別內(nèi)置于左和右跡線74、75的簡單的 蛇狀的幾何形狀。確定補償值
將描述使用現(xiàn)有技術(shù)的電壓型寫驅(qū)動器系統(tǒng)的特定實施例的設(shè)計以圖示該原理， 但是不同的源和/或芯片_載體互連阻抗級將造成不同的實現(xiàn)方案。如圖2所示的電壓型 寫驅(qū)動器13使用在寫驅(qū)動器發(fā)射器22的輸出(Vout)具有源終端電阻的對稱電壓驅(qū)動。該 源終端Rto被分為兩個，使得串聯(lián)電阻器29a、29b每個都是Rto/2。寫驅(qū)動器發(fā)射器22的輸 出通過包括芯片_載體互聯(lián)阻抗33和兩個懸掛互連阻抗36、39 (其分別具有差分特性阻抗 值Zc^Ztl2和Ztl3)的分段的傳輸路徑16連接到寫變換器24。如上所述，現(xiàn)有技術(shù)的解決方 案力爭等效的特性阻抗，且力爭相對高的阻抗級，例如在70 Ω以上。寫變換器24是寫驅(qū)動器系統(tǒng)中的接收器，且在等式1中表示在接收器的傳輸線反 射。對于小于6GHz的頻率，寫變換器24的支配阻抗是電阻器值25與寫變換器的阻抗值 Zh。典型地，寫變換器的阻抗小于懸掛互連的阻抗。因此，來自寫變換器的終端將創(chuàng)建負的 反射。
抗 Z02 1
寫驅(qū)動器發(fā)射器22的輸出阻抗Rto可被設(shè)計為等于或大于懸掛互連的特性阻 將該輸出阻抗值配置考慮為過終止(over-terminate) (Rm > Z02)，且寫信號良 好地表現(xiàn)并可具有所需的超調(diào)(overshoot)。因為寫變換器的阻抗值(Zh)是下終止 (under-terminate)的(Zh < Z02)，因此存在來自寫變換器24的信號反射。因此，然后在寫 驅(qū)動器發(fā)射器的輸出的V。ut部分終止所反射的信號。另夕卜，由如在圖2中所示的Vtoire電壓確定寫電流(Iw)。等式2示出寫電流的表達 式，并且典型地，寫變換器(磁頭)電阻Rh遠小于終端電阻(Rto)。 因此，等式3所示，從等式2中，從所需的寫電流(Iw)確定Vtoire電壓。Vdrive=lwRwn等式 3然后如等式4所示，由電壓Vtoire和芯片-載體互連阻抗的特性阻抗Ztll確定啟動 的電壓V。ut。
T, IyU01
二 -等式 4如上所述，寫驅(qū)動器發(fā)射器的輸出阻抗Rto的值可被設(shè)計為大于或等于芯片-載體 互連有效阻抗值^工。當(dāng)寫驅(qū)動器發(fā)射器的輸出阻抗相等(RTO = Zci1)時，簡化等式4為等式 5。
等式 5等式5示出，通過減少芯片-載體互連有效阻抗值Ztll ；然后減小所需的V。ut電壓。 當(dāng)v。ut電壓減小時，然后減小電源電壓需要。對于低芯片-載體有效阻抗值Ztll和懸掛互連 阻抗值Ztl2，所需的電源電壓低。對于νωνε電壓達成相同結(jié)論，這是因為可將輸出阻抗設(shè)計 為低的值(< 30Ω)。例如，如果需要50mA寫電流(Iw)且Rto和Ztll阻抗值是20 Ω，那么通過使用等式3和等式5，Vdrive和V。ut電壓將分別是IV和0. 5V。 如上所述，理想地，對于前端互連不需要補償。但是成本和技術(shù)限制強行造成沿著 信號路徑的不連續(xù)或阻抗變化。具體地，芯片-載體互連典型地是高阻抗互連部分。當(dāng)前 懸掛設(shè)計可具有相對均勻的互連阻抗級。本實例中描述的實施例僅使用第一和第二補償組 件31、34，且其中Ztl2和Ztl3值相等。對于該條件，在等式6中示出在Ztl2之前的輸出(Zom)的 阻抗。對于等式6，Ztll是芯片-載體互連的特性阻抗值，β是相位常數(shù)，且L是Ztll的總長 度。通過檢查，當(dāng)Rto等于Ztll時，輸出阻抗值Z。ut等于Rto。 實際物理實現(xiàn)示出Ztll接近是Rto的值的兩倍，且對于該條件，需要補償組件31、34 來使得輸出阻抗等于R 。在這些阻抗條件下，等式6可以由等式7近似。Zout ^ Rm+iZ01tan β L = RTO+iZ01 τ pd ω 等式 7其中β =相位常數(shù)，L = Ztll的長度，= ZOl的傳播延遲，且ω =弧度的頻率如上所述，添加補償以使得有效輸出阻抗Z。ut與適于在接收器的所需信號響應(yīng)的 源阻抗Rw或阻抗級相等，諸如在使用過終止的情況。對于具有相對大的值Ztll的情況，包括 電容性補償以創(chuàng)建用于芯片_載體互連的有效特性阻抗。等式8示出對于補償組件31和 34的電容性值的計算，其是從有效電感(Ztll Tpd，等式7的子部分)、特性阻抗等式(sqrt(L/ C))和源阻抗(Rto)得出的。 其中C。。mp31 =針對31的補償，Ccomp34 =針對34的補償。在等式8中，comp31和comp34的項是相同的，但是可以注意到可以不相等地分布 總和(comp31+comp34)。例如，實施例可使用1. I*comp31+0. 9*comp34以達到總和。例如， 當(dāng)限制允許用于補償特征之一的區(qū)域，使得其難以實現(xiàn)較低阻抗級時，重新分布補償可能 是有益的，并且當(dāng)在組件之間的距離相對短(<基波波長的1/10)時，補償組件的重新分布 是可能的。對于等式8，源阻抗值可以是寫驅(qū)動器發(fā)射器22Rto的源阻抗值，或者可以以在 不同位置的傳輸路徑阻抗值代替該源阻抗值，以使得可將補償組件置于沿著傳輸路徑的其 它位置。另外，如圖3(c)所示，可以以非常低的阻抗分段51和52構(gòu)造補償組件。這些短 分段將使用等式9來確定有效電容值。
等式 9其中C。。mp。=補償電容，τ pdc =短分段的傳播延遲，Zoc =短分段的特性阻抗使用標準史密斯圖，可以繪出使用C。。mp31和C。。mp34的益處，使得針對高數(shù)據(jù)速率應(yīng) 用對系統(tǒng)進行匹配。在圖6的史密斯圖中，從0. 01到2GHz示出包括Rto、Z01和Ztl2和補償 Comp31, Comp34的新的輸出阻抗Z。ut。點實線示出沒有補償?shù)摹⒉黄ヅ涞腪tll和Ztl2的效果， 而粗體的實線示出具有補償校正的本發(fā)明的實施例。史密斯圖繪出反射((Z。ut_RTO)/(Z。ut+RTO))，并且減小反射來改進信號傳遞。因此， 當(dāng)反射和/或阻抗在圖6的史密斯圖的中心時匹配傳輸系統(tǒng)。沒有補償且具有限制Ztll阻抗的物理限制，線從中心螺旋向外(虛線，沒有補償)。使用C。。mp31和C。。mp34，補償將阻抗帶 回中心(實線)。補償允許具有低阻抗互連的高頻性能寫系統(tǒng)。通過提供補償組件來提供總的低互連阻抗值，該前端互連設(shè)計具有新的和新穎的 有效阻抗級范圍(<30 Ω)。通過利用低互連阻抗級，針對電源的電壓需要急劇減小。另 外，添加補償組件來沿著前端互連提供具有物理不完整性的高性能。如上所述，代替需要先 前使用的高功率電壓(+/-5V(IOV))，補償組件允許使用諸如1.8V的低電源電壓。相反，一些互連結(jié)構(gòu)固有地具有非常低的阻抗級，那么需要電感性補償，且可以構(gòu) 造短的電感性分段。這些短的分段將使用等式10來確定有效電感值。Lcodipl = τ pdLZ0L 等式 10其中L。。_ =補償電感，τ pdL =短分段的傳播延遲，Zol =短分段的特性阻抗。以特定實施例的形式描述了本發(fā)明。對于本領(lǐng)域技術(shù)人員明顯或顯而易見的替換 和變型(諸如補償讀傳輸線路徑)意欲包含在本發(fā)明的范圍之內(nèi)。
1權(quán)利要求
一種設(shè)備，包括發(fā)射器；接收器；和傳輸線，連接發(fā)射器和接收器，所述傳輸線包括形成阻抗不連續(xù)的第一非均勻性；和補償特征，集成在傳輸線中形成第二非均勻性，所述補償特征具有補償?shù)谝环蔷鶆蛐缘淖杩埂?br> 2.如權(quán)利要求1所述的設(shè)備，其中，所述補償特征以集成在傳輸線中的導(dǎo)電跡線形成。
3.如權(quán)利要求1所述的設(shè)備，其中，所述補償特征具有至少部分從源阻抗、非均勻性的 阻抗和非均勻性的傳播延遲得出的阻抗。
4.如權(quán)利要求1所述的設(shè)備，其中，所述補償特征的阻抗與非均勻性的阻抗和非均勻 性的傳播延遲成正比，并且與源阻抗成反比。
5.如權(quán)利要求1所述的設(shè)備，其中，源阻抗的值在非均勻性的阻抗的值和補償特征的 阻抗的值之間。
6.如權(quán)利要求1所述的設(shè)備，其中，所述傳輸線包括導(dǎo)電材料的并聯(lián)跡線，且所述補償 特征構(gòu)成以導(dǎo)電材料的幾何形狀的非均勻性。
7.如權(quán)利要求1所述的設(shè)備，其中，所述傳輸線包括均勻厚度的導(dǎo)電材料的并聯(lián)跡線， 而所述補償特征包括在導(dǎo)電材料的寬度上的非均勻性。
8.如權(quán)利要求1所述的設(shè)備，其中，所述傳輸線包括沉淀在至少第一和第二層的導(dǎo)電 材料的并聯(lián)跡線，并且所述補償特征包括在第一和第二層中的導(dǎo)電材料上的非均勻性。
9.如權(quán)利要求1所述的設(shè)備，其中，所述補償特征具有左和右路徑，所述左和右路徑具 有添加電容并向著相對路徑延伸而不造成物理接觸的短線或手指。
10.如權(quán)利要求1所述的設(shè)備，其中，在所述補償特征和所述非均勻性之間的距離小于 在傳輸線上傳輸?shù)臄?shù)據(jù)速率的基波波長的1/30。
11.如權(quán)利要求1所述的設(shè)備，其中，所述非均勻性是第一互連。
12.如權(quán)利要求1所述的設(shè)備，其中，所述非均勻性產(chǎn)生與高于源阻抗的阻抗對應(yīng)的第 一信號反射，而所述補償特征產(chǎn)生與低于所述源阻抗的阻抗對應(yīng)的第二信號反射。
13.如權(quán)利要求1所述的設(shè)備，其中，所述補償特征不增加傳輸線的總長度。
14.一種設(shè)備，包括發(fā)射器；變換器，安裝在可移動的傳動器上；和傳輸線，連接驅(qū)動器和變換器，所述傳輸線包括第一互連，具有第一阻抗，所述第一阻抗形成傳輸線中的第一阻抗不連續(xù)；和第一補償特征，形成傳輸線中的第二阻抗不連續(xù)，所述第一補償特征至少部分地補償 第一阻抗不連續(xù)，所述第一補償特征是從在可移動的傳動器上非均勻地設(shè)置的傳輸線中集 成的導(dǎo)電材料形成的。
15.如權(quán)利要求14所述的設(shè)備，其中，所述第一補償特征的阻抗是至少部分地從源阻 抗、第一阻抗不連續(xù)和第一阻抗不連續(xù)的傳播延遲得出的，以使得源阻抗的值在第一補償 特征的特性值和發(fā)射器阻抗的值之間。
16.如權(quán)利要求14所述的設(shè)備，其中，所述第一互連是芯片載體互連，且所述傳輸線進 一步包括形成第二阻抗不連續(xù)的懸掛互連和與懸掛互連相鄰的懸掛互連補償特征，并且所 述懸掛互連補償特征部分地或完全地補償懸掛互連的第二阻抗不連續(xù)，所述懸掛互連補償 特征是從在可移動的傳動器上非均勻地設(shè)置的傳輸線中集成的導(dǎo)電材料形成的。
17.如權(quán)利要求14所述的設(shè)備，其中，所述第一互連是芯片載體互連，且所述傳輸線進 一步包括形成第三阻抗不連續(xù)的萬向接頭互連和與萬向接頭互連相鄰的萬向接頭互連補 償特征，并且所述萬向接頭互連補償特征部分地或完全地補償萬向接頭互連的第三阻抗不 連續(xù)，所述萬向接頭互連補償特征是從在可移動的傳動器上非均勻地設(shè)置的傳輸線中集成 的導(dǎo)電材料形成的。
18.如權(quán)利要求14所述的設(shè)備，其中，在所述第一補償特征和所述第一互連之間的距 離小于在傳輸線上傳輸?shù)臄?shù)據(jù)速率的基波波長的1/30。
19.如權(quán)利要求14所述的設(shè)備，其中，所述第一互連產(chǎn)生與高于源阻抗的阻抗對應(yīng)的 第一信號反射，而所述第一補償特征產(chǎn)生與低于源阻抗的阻抗對應(yīng)的第二信號反射。
20.如權(quán)利要求14所述的設(shè)備，其中，所述第一補償特征不增加傳輸線的總長度。
全文摘要
具有集成傳輸線補償組件的電互連系統(tǒng)。沿著在發(fā)射器/驅(qū)動器/源和接收器/變換器之間的傳輸線路徑使用阻抗補償特征以補償不抗不連續(xù)或不匹配(例如，由物理互連特征引起的)和/或改進沿著傳輸線的信號傳遞的頻率響應(yīng)。阻抗補償特征是具有選擇來補償目標阻抗不連續(xù)的阻抗特性的非均勻性。補償特征可以是在發(fā)射器/驅(qū)動器/源和接收器/變換器之間的互連傳輸線中集成的導(dǎo)電跡線中的非均勻性(設(shè)計來具有特定阻抗特性的幾何結(jié)構(gòu))。可使用補償特征降低或升高傳輸線的有效阻抗級。
文檔編號G11B5/02GK101887729SQ200910261958
公開日2010年11月17日 申請日期2009年12月23日 優(yōu)先權(quán)日2008年12月23日
發(fā)明者盧茲·弗蘭卡-內(nèi)托, 約翰·T·康特雷拉斯 申請人:日立環(huán)球儲存科技荷蘭有限公司