專(zhuān)利名稱(chēng)：使用自升壓對(duì)閃存器件編程的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲(chǔ)器件的操作，且特別地，涉及一種使 用自升壓對(duì)閃存器件編程的方法。
背景技術(shù)：
閃存器件特別是NAND閃存器件已被越來(lái)越多地用作數(shù)據(jù)存儲(chǔ)介 質(zhì)。閃存器件以相對(duì)低的成本提供高的存儲(chǔ)密度。最近，為增加小芯片 的存儲(chǔ)容量，開(kāi)發(fā)了能夠在一個(gè)存儲(chǔ)單元中存儲(chǔ)多于2位數(shù)據(jù)的多位單 元。這種類(lèi)型的存儲(chǔ)單元總稱(chēng)為多層單元(MLC)。單層單元(SLC) 包括一個(gè)具有兩種狀態(tài)(即編程/擦除)的存儲(chǔ)單元。MLC可以在一個(gè) 存儲(chǔ)單元中存儲(chǔ)2位、3位、4位或者更多位的數(shù)據(jù)。因此，MLC可以 實(shí)現(xiàn)SLC存儲(chǔ)容量?jī)杀兑陨系拇鎯?chǔ)容量。MLC通常具有兩個(gè)或者更多 個(gè)閾值電壓分布，并且還具有對(duì)應(yīng)于閾值電壓分布的兩個(gè)或者更多個(gè)數(shù) 據(jù)存儲(chǔ)狀態(tài)。
利用佛洛-諾罕隧穿效應(yīng)(Fowler-Nordhdm Tunneling)來(lái)擦除和 編程N(yùn)AND閃存器件。在編程期間，給選擇的存儲(chǔ)單元的字線施加預(yù) 定編程電壓，且給位線施加地電壓。為防止對(duì)未選擇的存儲(chǔ)單元編程， 給位線施加電源電壓。當(dāng)給選擇的存儲(chǔ)單元的字線施加編程電壓以及給 位線施加地電壓時(shí)，在浮柵和存儲(chǔ)單元的溝道之間形成高電場(chǎng)。通過(guò)該 電場(chǎng)產(chǎn)生隧穿效應(yīng)，其中溝道電子穿過(guò)浮柵和溝道之間的隧道氧化層。 通過(guò)在浮柵中積聚電子，存儲(chǔ)單元的閾值電壓(Vt)增加。
根據(jù)過(guò)編程問(wèn)題和讀取容限，NAND閃存器件中的處于編程狀態(tài)的 存儲(chǔ)單元的閾值電壓(Vt)分布是影響器件特性的重要因素。通過(guò)增量步進(jìn)脈沖編程(ISPP)法來(lái)編程MLC閃存器件，其中才艮據(jù)程序循環(huán)逐 步增加編程電壓。ISPP法精確地控制存儲(chǔ)單元的閾值電壓分布。當(dāng)重 復(fù)程序周期的程序循環(huán)時(shí)，編程電壓(Vpgm)根據(jù)ISPP法而逐步增加。 每個(gè)程序循環(huán)包括編程期和編程驗(yàn)證期。編程電壓(Vpgm)被增加預(yù) 定的階躍電壓(AV1)，并且對(duì)于每個(gè)程序循環(huán)保持編程時(shí)間為恒定值。
在MLC閃存器件中，由于已編程存儲(chǔ)單元的閾值電壓被設(shè)置成在 第一讀取電壓和通過(guò)電壓(Vpass)之間被互相隔開(kāi)，因此對(duì)已編程存 儲(chǔ)單元的閾值電壓的控制是非常重要的因素。然而，很難控制由存儲(chǔ)單 元之間的串?dāng)_引起的干擾特性。而且，隨著相應(yīng)于單元尺寸的減少而導(dǎo) 致的耦合率減少，溝道升壓下降，因此變得更難確保編程干擾特性。當(dāng) 溝道升壓不充分時(shí)，產(chǎn)生編程干擾。特別地，當(dāng)溝道升壓太高時(shí)，由于 產(chǎn)生柵致漏極泄漏(GIDL)導(dǎo)致的熱載流子注入(HCI)，笫一字線也 受到干擾。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式致力于一種對(duì)閃存器件編程的方法，該方法通過(guò) 改變施加給未選擇的存儲(chǔ)單元字線的通過(guò)電壓來(lái)控制溝道升壓電平以 確保器件特性。
在一個(gè)實(shí)施方式中，對(duì)閃存器件編程的方法是通過(guò)施加編程電壓給 選擇的存儲(chǔ)單元以及施加通過(guò)電壓給未選擇的存儲(chǔ)單元、以增量步進(jìn)脈 沖編程(ISPP)的方式對(duì)閃存器件編程。通過(guò)改變所述通過(guò)電壓以使得 在所述未選擇的存儲(chǔ)單元的溝道電壓和字線電壓之間保持預(yù)定范圍的 差距來(lái)執(zhí)行所述編程。
相對(duì)于編程電壓的電平改變通過(guò)電壓。優(yōu)選地，當(dāng)編程電壓的電平 高于1.9V時(shí)，通過(guò)電壓被增加第一階躍電壓。
相對(duì)于針對(duì)選擇的存儲(chǔ)單元而執(zhí)行程序循環(huán)的次數(shù)來(lái)改變通過(guò)電 壓。優(yōu)選地，在執(zhí)行了程序循環(huán)總數(shù)目的一半之后，通過(guò)電壓被增加第 一階躍電壓。
在又一個(gè)實(shí)施方式中，對(duì)閃存器件編程的方法包括通過(guò)施加編程電 壓給選擇的存儲(chǔ)單元以及施加通過(guò)電壓給未選擇的存儲(chǔ)單元而對(duì)選擇的存儲(chǔ)單元編程；驗(yàn)證選擇的存儲(chǔ)單元的編程狀態(tài)；當(dāng)存儲(chǔ)單元未被編 程為目標(biāo)電平時(shí)，確定編程電壓的電平是否高于第一電壓；并且當(dāng)編程 電壓不高于第一電壓時(shí)通過(guò)將編程電壓增加第一階躍電壓而對(duì)存儲(chǔ)單 元再編程，以及當(dāng)編程電壓高于第一電壓時(shí)，將編程電壓和通過(guò)電壓分 別增加第一階躍電壓和第二階躍電壓。
在再一個(gè)實(shí)施方式中， 一種對(duì)閃存器件編程的方法包括通過(guò)施加編 程電壓給選擇的存儲(chǔ)單元以及施加通過(guò)電壓給未選擇的存儲(chǔ)單元而對(duì) 選擇的存儲(chǔ)單元編程；驗(yàn)證選擇的存儲(chǔ)單元的編程狀態(tài)；當(dāng)存儲(chǔ)單元未 被編程為目標(biāo)電平時(shí)，確定執(zhí)行程序循環(huán)的次數(shù)；且當(dāng)執(zhí)行程序循環(huán)的 次數(shù)不大于第一數(shù)目時(shí)通過(guò)將編程電壓增加第一階躍電壓而對(duì)存儲(chǔ)單 元再編程，以及當(dāng)執(zhí)行程序循環(huán)的次數(shù)大于第一數(shù)目時(shí)，分別將編程電 壓和通過(guò)電壓增加第一階躍電壓和第二階躍電壓。
對(duì)選擇的存儲(chǔ)單元編程包括接通漏極選擇晶體管且關(guān)斷源極選擇 晶體管；通過(guò)給位線施加電源電壓而執(zhí)行預(yù)充電；通過(guò)關(guān)斷漏極選擇晶 體管而浮置存儲(chǔ)單元的溝道；以及施加編程電壓給選擇的存儲(chǔ)單元且施 加通過(guò)電壓給未選擇的存儲(chǔ)單元。


結(jié)合以下附圖的詳細(xì)描述，將更清楚地理解本公開(kāi)的主題的以上以 及其它的方面、特征和其它優(yōu)點(diǎn)
圖1是示出典型NAND閃存器件的單元串和頁(yè)緩沖器的結(jié)構(gòu)的視
圖2是常規(guī)的自升壓編程法的時(shí)序圖3是示出對(duì)NAND閃存器件的常規(guī)編程操作期間，單元串的電路 模型的視圖4是示出根據(jù)本發(fā)明的實(shí)施方式對(duì)閃存器件編程操作期間，編程 電壓和通過(guò)電壓變化的視圖5是示出為根據(jù)本發(fā)明的一個(gè)實(shí)施方式的對(duì)NAND閃存器件編程 方法的流程圖；以及圖6是示出為根據(jù)本發(fā)明的另一個(gè)實(shí)施方式的對(duì)NAND閃存器件編 程方法的流程圖。
具體實(shí)施例方式
在下文中，將參照附圖描述本發(fā)明的示例性實(shí)施方式。然而，這些 實(shí)施方式僅用于說(shuō)明性目的并不用于限制本發(fā)明的范圍。
在NAND閃存器件的編程/擦除操作中，單元的數(shù)據(jù)為"1"意味著 其中閾值電壓為負(fù)值(-)的已擦除單元，且單元的數(shù)據(jù)為"0"意味著 其中閾值電壓為正值(+ )的已編程單元。以每個(gè)塊為基礎(chǔ)執(zhí)行NAND 存儲(chǔ)器件的擦除操作。當(dāng)一個(gè)塊被擦除時(shí)，塊中的所有單元變成數(shù)據(jù)為 "1"的狀態(tài)。使用者可以在塊中的所有數(shù)據(jù)被擦除的狀態(tài)下通過(guò)編程 操作來(lái)在存儲(chǔ)單元中編程數(shù)據(jù)"0"或"1"。在存儲(chǔ)單元中寫(xiě)入數(shù)據(jù)"0" 的操作意味著編程存儲(chǔ)單元以將存儲(chǔ)單元的閾值電壓從負(fù)值(-)改變 為正值(+ )。寫(xiě)入數(shù)據(jù)"0"的操作是改變存儲(chǔ)單元初始狀態(tài)的操作， 而寫(xiě)入數(shù)據(jù)"1"的操作是保持擦除狀態(tài)的存儲(chǔ)單元的閾值電壓。也就 是說(shuō)，執(zhí)行防止存儲(chǔ)單元被編程的操作。
為了將存儲(chǔ)單元的闊值電壓從負(fù)值(-)改變?yōu)檎?+ )以在存儲(chǔ) 單元中寫(xiě)入數(shù)據(jù)"0",有必要在浮柵和溝道之間制造大于某個(gè)電平的電 壓差以產(chǎn)生佛洛-諾罕隧穿效應(yīng)。為此，為選擇的存儲(chǔ)單元的字線施加 約18V的編程電壓(Vpgm)并為溝道施加0V的電壓。給位線施加地 電壓。當(dāng)給選擇的存儲(chǔ)單元的字線施加編程電壓(Vpgm)并給位線施 加地電壓時(shí)，在存儲(chǔ)單元的浮柵和溝道之間形成高電場(chǎng)。通過(guò)該電場(chǎng)， 產(chǎn)生其中溝道電子穿過(guò)浮柵和溝道之間的隧道氧化層的隧穿效應(yīng)，并且 通過(guò)浮柵中電子的積聚，升高存儲(chǔ)單元的閾值電壓(Vt )以變成正值(+ )。
為了在存儲(chǔ)單元中寫(xiě)入數(shù)據(jù)'T，，有必要使浮柵和溝道之間的電壓 差較小以防止佛洛-諾罕隧穿效應(yīng)的產(chǎn)生以使得存儲(chǔ)單元的狀態(tài)不被改 變。為此，當(dāng)給選擇的存儲(chǔ)單元的字線施加18V電壓時(shí)，溝道電壓應(yīng)當(dāng) 是編程抑制電壓，即約8V的電壓。如果溝道電壓不夠高，由于存儲(chǔ)單 元的浮柵與溝道之間的電壓差變大，則增加了編程干擾。
利用自升壓，在存儲(chǔ)單元中存儲(chǔ)數(shù)據(jù)"1"的同時(shí)僅通過(guò)給位線施加電源電壓(Vcc)，就可以獲得編程抑制電壓。
圖l是示出NAND閃存器件的單元串和頁(yè)緩沖器結(jié)構(gòu)的視圖。
NAND閃存器件的存儲(chǔ)單元陣列IOO或者數(shù)據(jù)存儲(chǔ)區(qū)域包括多個(gè)分 別與對(duì)應(yīng)的位線BLe、 BLo連接的單元串110、 120。盡管圖1示出了兩 個(gè)單元串，但是可以在存儲(chǔ)單元陣列100中提供更多的單元串。 一個(gè)單 元串110包括與位線BLe連接的漏極選擇晶體管111、與公共源極線 CLS連接的源極選擇晶體管112以及在漏極選擇晶體管111和源極選擇 晶體管112之間串聯(lián)設(shè)置的多個(gè)存儲(chǔ)單元晶體管113、 114。與一個(gè)單元 串連接的存儲(chǔ)單元晶體管的數(shù)目可以是32個(gè)。根據(jù)存儲(chǔ)器件可以提供 更多或者更少的存儲(chǔ)單元晶體管。
多個(gè)存儲(chǔ)單元晶體管113、 114被交替地設(shè)置在與偶數(shù)位線BLe和 奇數(shù)位線BLo連接的單元串中。偶數(shù)位線BLe和奇數(shù)位線BLo被連接 到一個(gè)頁(yè)緩沖器200。
頁(yè)緩沖器200在讀取/檢驗(yàn)操作期間起到感測(cè)放大器的作用，并且在 編程操作期間根據(jù)要被編程的數(shù)據(jù)起到驅(qū)動(dòng)位線的驅(qū)動(dòng)器的作用。頁(yè)緩 沖器200包括位線選擇及偏置電路210、預(yù)充電電路220和寄存器電路 230。
位線選擇及偏置電路210選擇偶數(shù)位線BLe和奇數(shù)位線BLo之一， 并且給偶數(shù)位線BLe和奇數(shù)位線BLo中選擇的位線施加預(yù)設(shè)偏壓。
預(yù)充電電路220將選擇的位線預(yù)充電到某個(gè)電平的電壓。
寄存器電路230鎖存和存儲(chǔ)輸入數(shù)據(jù)。盡管圖中示出了適于SLC結(jié) 構(gòu)的頁(yè)緩沖器，但是在MLC的情況下，分開(kāi)地設(shè)置分別鎖存和存儲(chǔ)最 低有效位(LSB)與最高有效位(MSB)的寄存器。
圖2是使用自升壓編程操作的時(shí)序圖。
同時(shí)參照?qǐng)D1和圖2，施加信號(hào)"高"給漏極選擇線(DSL)以接 通漏極選擇晶體管111且關(guān)斷源極選擇晶體管112。當(dāng)漏極選擇晶體管 111接通且源極選擇晶體管112關(guān)斷時(shí)，電源電壓(Vcc)被施加給位線。 通過(guò)要被預(yù)充電至值(Vcc- Vt)的漏極選擇晶體管111給存儲(chǔ)單元溝道提供電荷，值(Vcc-Vt)由電源電壓(Vcc)減去閾值電壓(Vt)得到。 當(dāng)溝道電壓(Vch)達(dá)到Vcc-Vt時(shí)，給DSL施加信號(hào)"低"以關(guān)斷漏 極選擇晶體管111。存儲(chǔ)單元溝道變成浮置狀態(tài)。當(dāng)存儲(chǔ)單元溝道浮置 時(shí)，給選擇的字線施加約18V的編程電壓(Vpgm)以及給未選擇的字 線施加約10V的固定通過(guò)電壓(Vpass)。由此通過(guò)在字線和溝道之間耦 合電容，溝道電壓(Vch)被提升為編程抑制電壓。
圖3是示出在對(duì)NAND閃存器件編程操作期間，單元串的電路模型 的視圖。
如圖所示，每個(gè)存儲(chǔ)單元可以被模型化以使得控制柵和浮柵之間的 電容(CONO)與由浮柵和溝道之間的隧穿層產(chǎn)生的電容(COX)串聯(lián) 連接。溝道電容(CCH)是除了選擇的存儲(chǔ)單元之外的剩余三十一個(gè)存 儲(chǔ)單元的反轉(zhuǎn)區(qū)和P阱之間以及源極/漏極區(qū)域和P勢(shì)阱之間的結(jié)電容 的總和。
字線電壓升高后的溝道電壓可以由下面的等式表達(dá)
Vchi指溝道的初始電壓。溝道升壓電壓(JK)隨未選擇的存儲(chǔ)單 元的狀態(tài)而改變。如果所有的存儲(chǔ)單元具有負(fù)(-)閾值電壓，即所有 的存儲(chǔ)單元都被擦除，則在字線電壓升高之前已經(jīng)接通了所有存儲(chǔ)單 元，且因此所有溝道都被預(yù)充電至Vcc-Vt。溝道升壓電壓(JK)由下 面的等式表達(dá)
其中，y是溝道升壓率，且其值為Cono〃Cox/(31Cono〃Cox+Cch)。
如果未選擇的存儲(chǔ)單元具有正(+ )閾值電壓，即它們被編程，當(dāng)
字線電壓升高到超過(guò)Vth+Vchi時(shí)存儲(chǔ)單元接通。在這種情況下，溝道 的升壓電壓由下面的等式表達(dá)
因此，有必要增加溝道升壓率以便通過(guò)升高溝道電壓降低編程干擾。以及存儲(chǔ)單元的溝道的摻雜濃度降低時(shí)，或者在編程期間給未選擇的存儲(chǔ) 單元的字線施加通過(guò)電壓時(shí)，可以減少編程干擾。然而，所有這些^的 調(diào)整應(yīng)該由諸如單元電流的單元特性和未選擇的存儲(chǔ)單元接收的干擾之 間的折衷而確定。
本發(fā)明公開(kāi)了一種用于通過(guò)將通過(guò)電壓(Vpass)增加預(yù)定電壓范圍 以便當(dāng)編程電壓(Vpgm)超過(guò)預(yù)定電平或者程序循環(huán)執(zhí)行多于預(yù)定次數(shù) 時(shí)增加溝道的升壓電壓而改善與未選擇的串連接的單元的干擾特性的方 法。
通常，在根據(jù)ISPP方法的編程操作中，編程電壓(Vpgm)根據(jù)程 序循環(huán)而逐步增加。每個(gè)程序循環(huán)包括編程期和編程驗(yàn)證期。編程電壓 (Vpgm)被增加預(yù)定的階躍電壓(AVO,并且對(duì)于每個(gè)程序循環(huán)一致 地保持編程時(shí)間。
在常規(guī)的ISPP方法中，由于一致地固定了施加給未選擇的存儲(chǔ)單元 的通過(guò)電壓(Vpass)，因此在低編程電壓下可足夠地執(zhí)行溝道升壓，但是 隨著編程電壓的增加，升壓的電壓變得相對(duì)不足。也就是說(shuō)，編程電壓 (Vpgm)隨著每個(gè)后續(xù)的程序循環(huán)而增加。由于通過(guò)電壓(Vpass)固 定時(shí)存儲(chǔ)單元的溝道偏壓也固定，因此編程電壓和溝道偏壓之間的差距增 大并產(chǎn)生其中在選擇的存儲(chǔ)單元附近的未被選擇的存儲(chǔ)單元被編程的干
擾。因此當(dāng)編程電壓(Vpgm)超過(guò)預(yù)定電平并且由此編程電壓和溝道偏 壓之間的差距超過(guò)預(yù)定電平時(shí)，通過(guò)增加通過(guò)電壓(Vpass)以保持差距 一致，可以防止編程干擾。
圖4是示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式的在對(duì)閃存器件編程操作期 間編程電壓和通過(guò)電壓變化的視圖。
當(dāng)編程起始電壓設(shè)置在17V且通過(guò)電壓設(shè)置在7.0V時(shí)執(zhí)行編程， 隨著程序循環(huán)執(zhí)行的次數(shù)增加，編程電壓增加預(yù)定電平，例如0.3V的 階躍電壓(AVO。當(dāng)程序循環(huán)執(zhí)行的次數(shù)超過(guò)預(yù)定數(shù)量時(shí)，例如8次之 后，或者當(dāng)編程電壓變成大于19V時(shí)，通過(guò)電壓也增加階躍電壓(AV2)。 由此，通過(guò)基于編程電壓或者程序循環(huán)增加通過(guò)電壓，編程電壓和溝道 偏壓之間的差距保持在預(yù)定范圍內(nèi)，從而防止編程干擾。然而，在從編程的初始階段增加通過(guò)電壓時(shí)，由于增加了溝道的耗 盡層寬度，因此會(huì)引起熱載流子注入。相反，當(dāng)通過(guò)電壓太低時(shí)，未選 擇的存儲(chǔ)單元由于佛洛-諾罕隧穿效應(yīng)會(huì)被編程。因此，優(yōu)選地在編程 電壓超過(guò)預(yù)定電平或者程序循環(huán)執(zhí)行的次數(shù)超過(guò)預(yù)定數(shù)量時(shí)增加通過(guò)
電壓(Vpass)。由此在編程電壓和未選擇的存儲(chǔ)單元的溝道偏壓之間可以 保持合適的偏壓差。
圖5是示出了根據(jù)本發(fā)明的一個(gè)實(shí)施方式的對(duì)NAND閃存器件編程的 方法的流程圖。
根據(jù)圖5，首先設(shè)置鎖存邏輯電路(步驟310)。鎖存邏輯電路包括例 如頁(yè)緩沖器的控制電路，用于給存儲(chǔ)單元施加合適的偏壓以及用于在存儲(chǔ) 單元中存儲(chǔ)和鎖存數(shù)據(jù)。在該過(guò)程中，在頁(yè)緩沖器內(nèi)的寄存器中執(zhí)行對(duì)包 括編程數(shù)據(jù)的數(shù)據(jù)的鎖存。當(dāng)執(zhí)行數(shù)據(jù)鎖存時(shí)，給與要被編程的存儲(chǔ)單元 連接的字線施加編程電壓(Vpgm)(步驟320)。給未選擇的存儲(chǔ)單元的 字線施加通過(guò)電壓(Vpass)以防止未選擇的存儲(chǔ)單元被不期望地編程。 可以以一定范圍內(nèi)如7.0到ll.OV的范圍內(nèi)的合適的電平來(lái)提供通過(guò)電壓 (Vpass )，以防止未選擇的存儲(chǔ)單元被編程。
在存儲(chǔ)單元被編程之后，施加驗(yàn)證電壓以l^i選擇的存儲(chǔ)單元被編程 至期望的電平(步驟330)。作為!Ht結(jié)果，確定是否所有的存儲(chǔ)單元都通 過(guò)了編程步驟(步驟340 )，且當(dāng)所有的存儲(chǔ)單元都通過(guò)了編程步驟時(shí)結(jié)束 編程操作。
作為驗(yàn)證結(jié)果，如果存儲(chǔ)單元不能被編程為合適的電平且因此不能 通過(guò)編程步驟，將編程電壓(Vpgm)增加預(yù)定的階躍電壓(AVO并再 次對(duì)存儲(chǔ)單元編程。在存儲(chǔ)單元再次被編程之前，確定編程電壓(Vpgm) 是否超過(guò)預(yù)定電平，例如19V(步驟350)。如上所述，該步驟防止了溝 道升壓電平在編程電壓增加時(shí)減少，并且當(dāng)編程電壓(Vpgm)超過(guò)預(yù) 定電平時(shí)，該步驟將通過(guò)電壓(Vpass)增加預(yù)定電平。
當(dāng)給存儲(chǔ)單元的字線施加的編程電壓(Vpgm)高于設(shè)置電平如19V 時(shí)，將編程電壓(Vpgm)增加第一階躍電壓(AVi)，且同時(shí)，將施加 給未選擇的存儲(chǔ)單元的通過(guò)電壓增加第二階躍電壓(AV2)(步驟370 )。 由于當(dāng)增加第一階躍電壓和第二階躍電壓的電平時(shí)，編程速度變快，但是閾值電壓分布的寬度增加，因此在考慮編程速度和閾值電壓分布寬度 的情況下可以將第一階躍電壓和第二階躍電壓設(shè)置在合適的電平。另外，第二階躍電壓AV2可以低于或者等于第一階躍電壓AVi。在一個(gè)優(yōu) 選實(shí)施方式中，第二階躍電壓(AV2)可以為0.2到l.OV。當(dāng)施加給存儲(chǔ)單元字線的編程電壓(Vpgm)不大于設(shè)置的電平如 19V時(shí)，可以單獨(dú)將編程電壓(Vpgm)增加第一階躍電壓(AVO而不 增加通過(guò)電壓(Vpass )(步驟360 )。重復(fù)執(zhí)行對(duì)存儲(chǔ)單元的編程和驗(yàn)證 操作直到存儲(chǔ)單元通過(guò)該編程步驟。通過(guò)根據(jù)施加給選擇的存儲(chǔ)單元的編程電壓(Vpgm)而改變通過(guò) 電壓(Vpass)，可以增加溝道的升壓電平以減少編程干擾。因此，存儲(chǔ)單 元的閾值電壓分布被變窄，且因此可以提高器件的操作性能。在程序循環(huán)執(zhí)行了預(yù)定的次數(shù)之后，可以增加施加給未選擇的存儲(chǔ) 單元的通過(guò)電壓(Vpass)。換句話說(shuō)，在程序循環(huán)執(zhí)行預(yù)定的次數(shù)之后， 可以允許通過(guò)電壓(Vpass)增加預(yù)定的階躍電壓。圖6是示出了根據(jù)本發(fā)明的又一個(gè)實(shí)施方式的對(duì)NAND閃存器件編程 的方法的流程圖，其中在程序循環(huán)執(zhí)行預(yù)定的次數(shù)之后，增加通過(guò)電壓。根據(jù)圖6，首先設(shè)置鎖存邏輯電路(步驟410 )。給與要被編程的存 儲(chǔ)單元連接的字線施加編程電壓Vpgm (步驟420 )。給未選擇的存儲(chǔ)單 元的字線施加通過(guò)電壓Vpass以防止未選擇的存儲(chǔ)單元被不期望地編 程?？梢砸砸欢ǚ秶鷥?nèi)如7.0到11.0V的范圍內(nèi)的合適的電平來(lái)提供通過(guò) 電壓(Vpass)，以防止未選擇的存儲(chǔ)單元被編程。在存儲(chǔ)單元被編程之后，施加驗(yàn)證電壓以IHE選擇的存儲(chǔ)單元被編程 至期望的電平(步驟430)。作為驗(yàn)汪結(jié)果，確定是否所有的存儲(chǔ)單元都通 過(guò)了編程步驟(步驟440 )，且當(dāng)所有的存儲(chǔ)單元都通過(guò)了編程步驟時(shí)結(jié)束 編程操作。作為驗(yàn)證結(jié)果，如果存儲(chǔ)單元不能通過(guò)編程步驟，即在存儲(chǔ)單元不 能被編程為合適的電平時(shí)，將編程電壓(Vpgm)增加預(yù)定的階躍電壓 (AVO并再次對(duì)存儲(chǔ)單元編程。在存儲(chǔ)單元再次被編程之前，確定編 程步驟是否已執(zhí)行了預(yù)定的次數(shù)，如8次(步驟450)。當(dāng)編程步驟已執(zhí)行了 8次并且將要施加第9次編程脈沖時(shí)，將編程電壓Vpgm增加第一 階躍電壓(AVi )，且同時(shí)將施加給未選擇的存儲(chǔ)單元的通過(guò)電壓增加第 二階躍電壓(AV2)(步驟470 )。在考慮編程速度和閾值電壓分布寬度的情況下可以將第一階躍電 壓和第二階躍電壓設(shè)置在合適的電平。另外，第二階躍電壓(AV2)可以低于或者等于第一階躍電壓(AVi )，第二階躍電壓(AV2)可以為0.2 到l.OV。此外，在其之后將增加通過(guò)電壓Vpass的程序循環(huán)執(zhí)行的次數(shù) 并不固定在8次，而是可以跟據(jù)存儲(chǔ)器件的特性而變化。在具有MLC結(jié)構(gòu)的閃存器件的情況下，其中存儲(chǔ)單元包括LSB和 MSB,首先LSB被編程且之后根據(jù)LSB的編程狀態(tài)執(zhí)行對(duì)MSB的編 程。當(dāng)通過(guò)ISPP方法對(duì)LSB和MSB編程時(shí)，可以利用前述方法才艮據(jù) 編程電壓或程序循環(huán)將施加給未選擇存儲(chǔ)單元的字線的通過(guò)電壓 (Vpass)增加至合適的電平來(lái)減少或防止編程干擾。在這種情況下， 在考慮編程速度和閾值電壓分布寬度的情況下也可以將第一階躍電壓 和第二階躍電壓設(shè)置在合適的電平。而且，第二階躍電壓(AV2)可以 低于或者等于第一階躍電壓(AVO，并且第二階躍電壓(AV2)可以為 0.2到1.0V?；蛘?，可以根據(jù)在LSB或MSB編程操作中的編程驗(yàn)證電 壓來(lái)增加通過(guò)電壓(Vpass)的電平。雖然已經(jīng)根據(jù)具體的實(shí)施方式描述了本發(fā)明，但是顯然在不脫離本發(fā) 明的精神和范圍的情況下，本領(lǐng)域的普通技術(shù)人員可以進(jìn)行多種變化和改 進(jìn)。
權(quán)利要求
1.一種對(duì)閃存器件編程的方法，所述方法包括將編程電壓施加給選擇的存儲(chǔ)單元；以及將通過(guò)電壓施加給未選擇的存儲(chǔ)單元，其中改變所述通過(guò)電壓以使得在所述未選擇的存儲(chǔ)單元的溝道電壓和字線電壓之間保持預(yù)定范圍的差距。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述通過(guò)電壓基于所述編程電 壓的電平而改變。
3. 根據(jù)權(quán)利要求2所述的方法，其中當(dāng)所述編程電壓的電平高于 19V時(shí)，將所述通過(guò)電壓增加第一階躍電壓。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述通過(guò)電壓基于所述選擇的 存儲(chǔ)單元的程序循環(huán)的數(shù)目而改變。
5. 根據(jù)權(quán)利要求4所述的方法，其中在所述程序循環(huán)執(zhí)行了程序循 環(huán)的總數(shù)目的一半之后，將所述通過(guò)電壓增加第一階躍電壓。
6. 根據(jù)權(quán)利要求3或權(quán)利要求5所述的方法，其中所述第一階躍電 壓為0.2到l.OV。
7. —種對(duì)閃存器件編程的方法，所述方法包括 通過(guò)將編程電壓施加給選擇的存儲(chǔ)單元且將通過(guò)電壓施加給未選擇的存儲(chǔ)單元而對(duì)所述選擇的存儲(chǔ)單元編程；驗(yàn)證所述選擇的存儲(chǔ)單元的編程狀態(tài)；確定所述編程電壓的電平是否高于第一電壓；當(dāng)所述編程電壓不高于所述第一電壓時(shí)，通過(guò)將所述編程電壓增 加第一階躍電壓而對(duì)所述存儲(chǔ)單元再編程；以及當(dāng)所述編程電壓高于所述第一電壓時(shí)，通過(guò)將所述編程電壓和所 述通過(guò)電壓分別增加所述第一階躍電壓和第二階躍電壓而對(duì)所述存 儲(chǔ)單元再編程。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述第一電壓為大約19V。
9. 根據(jù)權(quán)利要求7所述的方法，其中所述第二階躍電壓等于或低 于所述第一階躍電壓。
10. 根據(jù)權(quán)利要求7所述的方法，其中所述第二階躍電壓為0.2到 l.OV。
11. 根據(jù)權(quán)利要求7所述的方法，其中對(duì)所述選擇的存儲(chǔ)單元編程 包括接通漏極選擇晶體管； 關(guān)斷源極選擇晶體管； 通過(guò)將電源電壓施加給位線執(zhí)行預(yù)充電； 通過(guò)關(guān)斷所述漏極選擇晶體管而浮置所述存儲(chǔ)單元的溝道；以及將所述編程電壓施加給所述選擇的存儲(chǔ)單元且將所述通過(guò)電 壓施加給所述未選擇的存儲(chǔ)單元。
12. —種對(duì)閃存器件編程的方法，所述方法包括 通過(guò)將編程電壓施加給選擇的存儲(chǔ)單元且將通過(guò)電壓施加給未選擇的存儲(chǔ)單元而對(duì)所述選擇的存儲(chǔ)單元編程； 驗(yàn)證所述選擇的存儲(chǔ)單元的編程狀態(tài)； 確定程序循環(huán)的數(shù)目是否大于第一數(shù)目；以及 當(dāng)所述程序循環(huán)的數(shù)目不大于所述笫一數(shù)目時(shí)，通過(guò)將所述編程電壓增加第一階躍電壓而對(duì)所述存儲(chǔ)單元再編程，以及當(dāng)所述程序循環(huán)的數(shù)目大于所述第一數(shù)目時(shí)，通過(guò)將所述編程電壓和所述通過(guò)電壓分別增加所述第一階躍電壓和第二階躍電壓而對(duì)所述存儲(chǔ)單元再編程。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述第一數(shù)目為所述程序循 環(huán)的總數(shù)目的一半。
14. 根據(jù)權(quán)利要求12所述的方法，其中所述第一數(shù)目為大約8。
15. 根據(jù)權(quán)利要求12所述的方法，其中所述第二階躍電壓等于或低 于所述第一階躍電壓。
16. 根據(jù)權(quán)利要求12所述的方法，其中所述第二階躍電壓為0.2到 l.OV。
17. 根據(jù)權(quán)利要求12所述的方法，其中對(duì)所述選擇的存儲(chǔ)單元編 程包括接通漏極選擇晶體管； 關(guān)斷源極選擇晶體管； 通過(guò)將電源電壓施加給位線執(zhí)行預(yù)充電； 通過(guò)關(guān)斷所述漏極選擇晶體管而浮置所述存儲(chǔ)單元的溝道；以及將所述編程電壓施加給所述選擇的存儲(chǔ)單元且將所述通過(guò)電 壓施加給所述未選擇的存儲(chǔ)單元。
全文摘要
一種對(duì)閃存器件編程的方法控制溝道升壓電平以確保器件特性。通過(guò)施加編程電壓給選擇的存儲(chǔ)單元以及施加通過(guò)電壓給未選擇的存儲(chǔ)單元、以增量步進(jìn)脈沖編程(ISPP)的方式對(duì)閃存器件進(jìn)行編程。通過(guò)改變通過(guò)電壓以使得在所述未選擇的存儲(chǔ)單元的溝道電壓和字線電壓之間保持預(yù)定范圍的差距來(lái)執(zhí)行所述編程。
文檔編號(hào)G11C16/10GK101556827SQ20091013378
公開(kāi)日2009年10月14日 申請(qǐng)日期2009年4月13日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者李珉圭 申請(qǐng)人:海力士半導(dǎo)體有限公司