專利名稱：一種阻變存儲器的制作方法
技術領域：
本發(fā)明涉及一種非揮發(fā)型存儲器(Nonvolatile memory),尤其是一種新型的阻變存儲 器，屬于CMOS超大規(guī)模集成電路(ULSI)技術領域。
背景技術：
隨著電子產(chǎn)品的發(fā)展，對高性能、高密度、高可靠性的存儲設備的要求越來越大。 為了滿足需要，微電子技術節(jié)點不斷向前推進,使得基于傳統(tǒng)浮柵結構的FLASH技術正在 遭遇嚴重的技術挑戰(zhàn),其等比縮小的技術最終將會受到物理極限的限制而無法繼續(xù)推進。為 了解決這個問題，新一代的新型非易失性存儲器概念——阻變存儲器RRAM誕生。阻變存 儲器完全基于全新的存儲概念，和傳統(tǒng)的基于閾值電壓改變的flash存儲器的概念完全不 同，阻變存儲器利用電阻的改變實現(xiàn)"O""l"兩種狀態(tài)的存儲。和傳統(tǒng)的flash相比，阻變存 儲器由于其結構簡單、功耗低、速度快、存儲密度高、制造工藝簡單使其成為下一代非揮 發(fā)性發(fā)存儲器的最具潛力的器件。阻變存儲器的核心部分是阻變材料，阻變存儲的概念最 初由美國休斯頓大學提出，同年IBM也做了阻變存儲的相關報道。隨后在學術界和工業(yè)界 掀起了研究阻變材料的高潮。目前阻變材料的研究重點主要可以分為以下四個部分-
第一部分鈣鈦礦類氧化物。鈣鈦礦材料很多，包括PCMO、 LCMO、 LPCMO、 PZT、 SZO、 STO等。其可以在電壓脈沖的激勵下反復實現(xiàn)穩(wěn)定的高阻態(tài)和低阻態(tài)之間的轉變。 盡管其表現(xiàn)出了優(yōu)良的存儲器特性，但是其溫度的敏感性，高阻態(tài)和低阻態(tài)在高溫情況下 很難保持以及其材料和半導體CMOS工藝完全不兼容，造成了其用于嵌入式非揮發(fā)性存儲 受到了限制。
第二部分分子材料。很多分子材料在電壓和電流的脈沖激勵下也會發(fā)生電阻的改變。 分子材料由于其結構的可設計性受到了關注，通過設計分子的結構可以人為的改造優(yōu)化其 材料的性能。分子材料固有的缺陷就是其溫度的穩(wěn)定性問題(一般低于300°0。其化學性 質(zhì)會受到溫度的影響，限制了其加工溫度。很難和常規(guī)的CMOS工藝兼容。
第三部分基于電解質(zhì)原理的MIM結構。此類結構的核心材料是中間的電解質(zhì) (GeS,CuS,AgS等)以及上層的活性電極(Cu， Ag)。但是其高阻和低阻的轉換電壓很小 (一般低于1V),會受到電路微弱信號的干擾而發(fā)生狀態(tài)的改變。同時由于其基于活性金 屬離子的氧化還原反應，在電場的作用下，通過Cu或者Ag原子的生長和消失來達到阻變,其穩(wěn)定性和可靠性存在很大的隱患。而且這類材料很難和常規(guī)CMOS工藝兼容。
第四部分過渡金屬氧化物。為了盡量和工藝兼容，大量的研究和實驗發(fā)現(xiàn)很多過渡
金屬氧化物在電場的作用下都具有阻變特性。例如WOx、 NixO、 CuxO、 Ta205、 Zr02 等。這些物質(zhì)基本可以和常規(guī)CMOS工藝兼容。能夠表現(xiàn)出良好的阻變特性。但是相對常 規(guī)工藝來說要增加一些工藝步驟。
上述四類阻變材料及其制備方法都不能和常規(guī)CMOS工藝完全兼容。比較理想的阻變 存儲器是一種完全和常規(guī)工藝兼容且具有很好的阻變特性，采用低溫工藝，而且其性能可 以通過結構參數(shù)的設計以及工藝的設計得到很好的控制。

發(fā)明內(nèi)容
針對上述問題，本發(fā)明的一個目的是提供一種比較理想的和CMOS后端工藝完全兼 容的阻變存儲器。相比上述四類已有的材料和結構，本發(fā)明所提出的器件材料、結構、工 藝具有如下特征采用了和現(xiàn)有工藝完全兼容的硅氧化物SiOx， 0.5《x<2材料作為RRAM 的MIM結構中的功能層。采用這樣的硅氧化物是基于如下考慮-
1) 金屬離子或原子(例如Cu、 Ag)容易在硅氧化物SiOx中擴散；
2) 金屬離子或原子在功能層中的擴散和介質(zhì)的結構以及結構致密度相關，當硅氧化 合物的氧含量較低時，結構出現(xiàn)缺陷，相對疏松，有利于金屬離子或原子的擴散。因此要 求硅氧化合物SiOx的x值小于2;
3) 當硅氧化物SiOx的x值太小時，性質(zhì)接近Si的性質(zhì)，導致器件的漏電太大，不利 于低功耗的應用。所以x不能太小，本發(fā)明發(fā)明人發(fā)現(xiàn)，可取的最小值為0.5;
x值進一步優(yōu)選在1-1.3的范圍內(nèi)，包括該范圍的端值。
4) 本發(fā)明器件的制造工藝采用淀積技術，而不是熱生長技術， 一方面可以降低溫度， 和后端工藝完全兼容，另一方面可以制備出結構疏松的硅氧化物SiOx。
該硅氧化物材料的制作采用PECVD工藝(溫度在30(TC左右)，沒有采用任何高溫工 藝，和CMOS后端工藝完全兼容。
具體來說，本發(fā)明阻變存儲器包括襯底，襯底上的下電極，下電極上的隔離層，嵌入 隔離層的功能層，和功能層上的上電極，其中，功能層為硅氧化物Si(X層，其中0.5《x
<2;
優(yōu)選地，功能層的厚度不超過50nm; 優(yōu)選地，上電極為銅電極或銀電極；
4優(yōu)選地，上電極尺寸和功能層尺寸相同，且上電極表面還具有上電極保護層，上電極 保護層將上電極和外界完全隔絕，該上電極保護層可以是TiN或TaN或Ti或Pt或其它可 以隔離氧氣且在IOOO'C高溫下不易被氧化的金屬；
優(yōu)選地，所述隔離層是SiN或SiON或其它可以有效阻止電極物質(zhì)銅和銀擴散的物質(zhì)層。
優(yōu)選地，下電極為鎢電極或鉑電極。
和現(xiàn)有技術相比，本發(fā)明的積極技術效果在于
本發(fā)明所涉及的材料和制備方法和傳統(tǒng)CMOS后端工藝完全兼容，變阻器件能夠在傳 統(tǒng)CMOS工藝線上形成，在三維集成、高性能或低壓低功耗的存儲器方面，都具有很高的 應用價值。


圖1為本發(fā)明實施例阻變存儲器的結構示意圖，其中-
l-硅襯底；2-下電極；3-隔離層；4-功能層；5-下電極引出；6-上電極；7-上電極保護
層；
圖2為本發(fā)明實施例阻變存儲器的阻變特性圖，其中 a—高阻態(tài)向低阻態(tài)轉變b—低阻態(tài)向高阻態(tài)轉變過程
具體實施例方式
下面通過具體實施例結合附圖對本發(fā)明作進一步描述。 實施例1-器件制備
本實施例阻變存儲器如圖l所示，包括襯底l (Si)、襯底1上的下電極2 (W或Pt， 厚度小于150nm)、下電極2上的隔離層3(SiN或SiON，厚度小于50nm)和功能層4(SiOx， 厚度和隔離層相同)、穿過隔離層3的下電極引出5 (材料和下述上電極保護層7的材料相 同)、功能層4上的上電極6 (Cu或Ag，厚度在20nm和50nm之間)、和包覆上電極6的 上電極保護層7 (TiN或TaN或Ti或Pt，厚度大于15nm)。
上述器件通過下述方法制備
1)以常規(guī)CMOS工藝中的鎢或鉑金屬作為下電極，下電極采用采用物理氣相淀積 (PVD)方法或其它IC工藝中的成膜方法形成；2) 利用PECVD技術或其它兼容技術生長SiN或SiON隔離層，它可以有效阻止功能 層中的Cu或Ag向側面擴散；
3) 通過光刻，RIE刻蝕定義功能層的大小；
4) 利用PECVD技術生長一氧化硅(SiOx， x=l)作為功能層；
5) 采用CMP技術，平坦化功能層，去掉隔離層上的SiO;
6) 通過光刻，RIE刻蝕定義下電極引出；
7) 采用PVD工藝濺射金屬Cu或Ag，通過常規(guī)工藝的光刻、剝離定義上電極；同時 以TiN或TaN或Ti或Pt作為上電極的保護層，完全包覆上電極。
和現(xiàn)有的方法相比，本發(fā)明方法具有明顯的優(yōu)勢，其優(yōu)勢在于完全采用了和CMOS后 端工藝完全兼容的工藝技術下電極和上電極完全采用了常規(guī)CMOS工藝中的材料，而且 創(chuàng)造性地通過電極的選取對CMOS常規(guī)工藝中常見的材料SiOx做了新的應用。
實施例2-器件檢測
本實施例測試實施例1制得的阻變存儲器的阻變特性，測試結果如圖2和圖3所示。 由圖2可知，隨著上電極和下電極之間所加電壓的改變，位于兩電極之間的功能層的
阻值會發(fā)生高阻和低阻之間的轉變，即存儲器"0"， 'T，兩個狀態(tài)之間的轉變。
由圖3可知，在高溫(IO(TC)電壓(0.2V)應力的作用下，器件的高阻態(tài)和低阻態(tài)
基本保持不變，顯示了器件良好的存儲保持特性，是一種很有潛力的嵌入式非揮發(fā)性存儲器。
實施例3-器件制備
本實施例采用和實施例1相同的方法制備阻變存儲器，制得的器件具有和實施例1相 同的結構，區(qū)別在于，本實施例器件的功能層材料為SiOu。對制得的器件進行如實施例2 所述的阻變特性檢測發(fā)現(xiàn)，該器件很好地滿足使用要求。
實施例4器件制備
本實施例采用和實施例1相同的方法制備阻變存儲器，制得的器件具有和實施例1相 同的結構，區(qū)別在于，本實施例器件的功能層材料為SiOa5。對制得的器件進行如實施例2 所述的阻變特性檢測發(fā)現(xiàn)，和實施例l器件的高阻態(tài)電流相比，本實施例器件的高阻態(tài)電 流增大，但仍能滿足使用要求。實施例5-器件制備
本實施例采用和實施例1相同的方法制備阻變存儲器，制得的器件具有和實施例1相 同的結構，區(qū)別在于，本實施例器件的功能層材料為Si02。對制得的器件進行如實施例2 所述的阻變特性檢測發(fā)現(xiàn)，本實施例器件沒有阻變性能，因此x值不等于2，而應小于2。
雖然本說明書通過具體的實施例詳細描述了本發(fā)明的氧化硅阻變存儲器結構，材料及 其制備方法，但是本領域的技術人員應該理解，本發(fā)明的實現(xiàn)方式不限于實施例的描述范 圍，在不脫離本發(fā)明實質(zhì)和精神范圍內(nèi)，可以對本發(fā)明進行各種修改和替換，例如下電極 可以換成MOS工藝中常見的惰性金屬。
權利要求
1.一種阻變存儲器，包括襯底，襯底上的下電極，下電極上的隔離層，嵌入隔離層中的功能層，和功能層上的上電極，其特征在于，所述功能層為硅氧化物SiOx層，其中0.5≤x＜2。
2. 如權利要求1所述的阻變存儲器，其特征在于，l《x《1.3。
3. 如權利要求1所述的阻變存儲器，其特征在于，所述下電極為鉤電極 或鉑電極。
4. 如權利要求1所述的阻變存儲器，其特征在于，所述下電極表面設有 穿過所述隔離層的下電極引出。
5. 如權利要求1所述的阻變存儲器，其特征在于，所述功能層的厚度不 超過50nm。
6. 如權利要求1所述的阻變存儲器，其特征在于，所述隔離層為SiN或 S認層。
7. 如權利要求1所述的阻變存儲器，其特征在于，所述上電極為銅電極或銀電極。
8. 如權利要求7所述的阻變存儲器，其特征在于，所述上電極表面具有 上電極保護層。
9. 如權利要求8所述的阻變存儲器，其特征在于，所述上電極保護層為 TiN或TaN或Ti或Pt層。
全文摘要
本發(fā)明公開了一種阻變存儲器，屬于超大規(guī)模集成電路技術領域。本發(fā)明阻變存儲器包括襯底，襯底上的下電極，下電極上的隔離層，嵌入隔離層中的功能層，和功能層上的上電極，其特征在于，所述功能層為硅氧化物SiOx層，其中0.5≤x＜2，優(yōu)選地，1≤x≤1.3。功能層的厚度優(yōu)選不超過50nm。下電極可以是鎢電極或鉑電極。隔離層可以是SiN或SiON層。上電極可以是銅電極或銀電極。優(yōu)選地，上電極表面具有上電極保護層。本發(fā)明所涉及的材料和制備方法和傳統(tǒng)CMOS后端工藝完全兼容，變阻器件能夠在傳統(tǒng)CMOS工藝線上形成，在三維集成、高性能或低壓低功耗的存儲器方面，都具有很高的應用價值。
文檔編號G11C11/56GK101562229SQ20091008513
公開日2009年10月21日 申請日期2009年6月2日 優(yōu)先權日2009年6月2日
發(fā)明者張麗杰, 高德金, 如 黃 申請人:北京大學